JP2558058B2 - 半導体装置のコンタクト及びその形成方法 - Google Patents

半導体装置のコンタクト及びその形成方法

Info

Publication number
JP2558058B2
JP2558058B2 JP5299803A JP29980393A JP2558058B2 JP 2558058 B2 JP2558058 B2 JP 2558058B2 JP 5299803 A JP5299803 A JP 5299803A JP 29980393 A JP29980393 A JP 29980393A JP 2558058 B2 JP2558058 B2 JP 2558058B2
Authority
JP
Japan
Prior art keywords
forming
contact
conductive
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5299803A
Other languages
English (en)
Other versions
JPH0799246A (ja
Inventor
載甲 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH0799246A publication Critical patent/JPH0799246A/ja
Application granted granted Critical
Publication of JP2558058B2 publication Critical patent/JP2558058B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高集積度半導体装置の
多層配線構造において、層間絶縁膜の上側及び下側に形
成された導電性パターン等を電気的に接続するためのコ
ンタクトに関し、特に半導体装置の集積度を向上するこ
とができるように前記上側の導電性パターンと部分的に
重り合う半導体装置のコンタクト及びその形成方法に関
するものである。
【０００２】
【従来の技術】半導体装置の多層配管構造において、層
間絶縁膜の上側及び下側に配置された上側及び下側導電
性パターンを電気的に接続するための従来のコンタクト
は上側の導電性パターンが完全に重り合うよう製作され
ている。さらに前記コンタクトを完全に重り合うように
するため前記上側導電性パターンは下側の導電性パター
ンより大きい幅を有するべきである。前記下側の導電性
パターンより大きい幅を有する前記上側の導電性パター
ンは半導体装置に含まれる回路素子の占有面積を増加さ
せて半導体装置の集積度を低減させてしまう。参考に、
前記コンタクトが上側の導電性パターンと完全に重り合
う理由は、前記下側の導電性パターン上にコンタクトホ
ールを有する層間絶縁膜を積層し前記層間絶縁膜及びコ
ンタクトホールに導電層を形成した後、前記導電層をパ
ターン化しコンタクト及び上側導電性パターンを形成し
ているためである。さらに、上側導電性パターンの幅は
従来のコンタク形成工程中で発生するマスクの線幅偏差
及びマスクの整列マージン誤差により更に増加してしま
う。図５を参照すれば、コンタクト12が重り合ったビッ
ト線パターン10等を備える半導体装置のレイアウトを示
す。
【０００３】
【発明が解決しようとする課題】前記ビット線パターン
10等のうち、前記ビット線パターンのコンタクト12と重
り合った部分は下側に形成された不純物拡散領域14の幅
より大きい幅を有している。このビット線パターンに
は、下側の導電性パターンとしての前記不純物拡散領域
14の幅よりも大きい幅を有する部分があるため半導体装
置の集積度が制限されてしまう。
【０００４】また、従来の半導体装置のコンタクト形成
方法は、前記上側のビット線パターン10と部分的に重り
合うよう前記コンタクト12を形成する場合、下側の導電
性パターンである前記不純物拡散領域14を破壊する欠点
もある。
【０００５】したがって、本発明の目的は、層間絶縁膜
の下側に配置された導電性パターンを損うことなく、層
間絶縁膜の上側に形成された導電性パターンと一部分が
重り合うことができる半導体装置のコンタクト及びその
形成方法を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置のコンタクトは、不純物拡散層
が形成されている半導体基板と、前記半導体基板上に形
成した層間絶縁膜と、この層間絶縁膜に形成され、前記
拡散層の表面が露出した底面及び傾斜した側壁を有し、
底面の径よりも大きな径の開口を有するコンタクトホー
ルと、このコンタクトホールの底面及び側壁に形成した
導電性パッドと、前記コンタクトホール内の導電性パッ
ド上に埋め込み形成したエッチング防止層と、前記導電
性パッド及びエッチング防止層と部分的に重なり合うよ
うに形成した導電性パターンとを具え、前記エッチング
防止層の上側面と前記コンタクトホールの側壁とが垂直
方向において部分的に重なり合うように構成したことを
特徴とする。
【０００７】前記目的を達成するため、本発明の半導体
装置のコンタクト形成方法は、不純物拡散層が形成され
ている半導体基板上に層間絶縁膜を形成する工程と、こ
の層間絶縁膜に、前記拡散層の表面が露出した底面及び
傾斜した側壁を有し、底面の径よりも大きな径の開口を
有するコンタクトホールを形成する工程と、前記コンタ
クトホールの底面及び側壁上に導電性パッドを形成する
工程と、この導電性パッド上に、上側面がコンタクトホ
ールの側壁と垂直方向において部分的に重なり合うよう
にエッチング防止層を埋め込み形成する工程と、前記導
電性パッド及びエッチング防止層と部分的に重なり合う
ように導電性パターンを形成する工程とを具えることを
特徴とする。
【０００８】
【作用】前記構成により、エッチング防止層と層間絶縁
膜により、前記上側導電性パターンの形成工程において
前記下側導電性パターン（拡散層）の損傷を防ぐことが
できる。さらに本発明は、上側導電性パターンをコンタ
クトと部分的に重り合うようにして素子の占有面積を最
小化することができると共に、半導体装置の集積度を向
上させることができる。
【０００９】
【実施例】図１を参照すれば、コンタクト18と部分的に
重り合ったビット線パターン16と前記コンタクト18と重
り合わないビット線パターン17とを有する半導体装置を
示す。第２の導電性パターンであるビット線パターン16
は下側に形成された第１の導電性パターンである不純物
拡散領域20の幅より小さい幅を有し、前記不純物拡散領
域20により完全に重り合う。さらに、前記コンタクト18
は前記ビット線パターン16とは部分的に折り重なる反
面、前記不純分拡散領域20とは完全に重り合っている。
前記コンタクト18が前記ビット線パターン16と部分的に
重り合うことにより前記ビット線パターン16は前記不純
物拡散領域20より小さい幅を有し、半導体装置に含まれ
た回路素子の占有面積を最小化させることができる。図
２Ａ〜図２Ｃは図２に示されたａ−ａ′線にしたがい切
断して示す半導体装置の断面図である。図２Ａ〜図２Ｃ
には従来の半導体装置のコンタクト形成方法によりビッ
ト線パターンと部分的に重なったコンタクトが形成され
る工程等を説明するための半導体装置が示されている。
【００１０】図２Ａを参照すれば、上側に素子等が形成
される領域を分離するため形成された素子分離絶縁膜24
と、前記素子領域に形成された不純物拡散層26を有する
半導体基板22が説明されている。前記不純間拡散層26は
ソース又はドレイン電極と同じ電極パターンとして図１
に示したビット線パターン16に電気的に接続される。前
記素子分離絶縁膜24及び不純物拡散層26が形成された前
記基板上にはコンタクトホール30を有する層間絶縁膜28
が積層される。前記コンタクトホール30は前記基板22の
上に積層される層間絶縁物質のうち、前記不純物拡散層
26の上部に位置する層間絶縁物質を除去することにより
形成される。
【００１１】さらに前記コンタクトホール30及び層間絶
縁膜28が形成された前記基板22の表面には所定の厚さの
例えば金属層のような導電物質層32及びビット線マスク
用感光膜パターン34が、図２Ｂのように順次積層され
る。前記感光膜パターン34はコンタクトホール30の一部
分及び前記層間絶縁膜28の所定部分に塗布された前記導
電物質層32を露出させる。
【００１２】図２Ｃには前記コンタクトホール30の低面
及び一方の側壁に形成されたビット線パターン32A と、
前記不純物拡散層26の損傷部位36が形成された状態を示
す。前記ビット線パターン32A は前記感光膜パターン34
により露出された導電物質層32がエッチングされること
により形成される。さらに前記感光膜パターン34は前記
エッチング工程後除去される。前記不純物拡散層26の損
傷部位36は前記導電性物質層32のエッチング工程の際、
前記不純物拡散層26の一部が共に除去されることにより
発生する。図２Ａ〜図２Ｃで説明したように、従来の半
導体装置のコンタクト形成方法はビット線パターンの形
成工程の際、過度のエッチングにより前記不純物拡散層
26である下側の導電パターンを損傷させる。
【００１３】図３Ａ〜図３Ｃには図１に示された前記ビ
ット線パターン16にコンタクト18が部分的に重り合うよ
う、前記コンタク18を形成するための本発明の一実施例
による半導体装置のコンタクト形成工程を示す。図３Ａ
〜図３Ｃは図２に示された半導体装置をａ〜ａ′線に従
って切断した本半導体装置の断面を示す。
【００１４】図３Ａを参照すれば、前記半導体装置は素
子等が形成される領域等を分離するため半導体基板38に
形成された素子分離絶縁膜40と、前記素子分離絶縁膜40
により分離され前記素子領域に形成された不純物拡散層
42とを具える。前記不純物拡散層42はソース又はドレイ
ン電極と同じ電極パターンの機能を有する第１の導電性
パターンであり、図２に示された第２の導電層パターン
であるビット線パターン16に電気的に接続する。前記素
子分離絶縁膜40及び不純物拡散層42が形成された前記基
板38にはコンタクトホール46を有する層間絶縁膜44を積
層する。前記コンタクトホール46は前記基板38上に積層
される層間絶縁膜44の、前記不純物拡散層42の上側に位
置する層間絶縁物膜を等方性エッチングすることにより
形成される。この等方性エッチングにより前記コンタク
トホール４６の開口部は底面に比べ大きい面積を有し、
前記コンタクトホール46の側壁の鋭角は90°より小さい
角度を有する。
【００１５】さらに前記半導体装置は、図３Ｂのよう
に、前記コンタクトホール50の低面及び側壁と前記層間
絶縁膜44の表面に形成した所定の厚さの導電物質層48
と、この導電物質層48に形成された凹部の埋め込まれた
エッチング防止物質パターン50Aを更に備える。前記エ
ッチング防止物質パターン50A の上端部は前記コンタク
トホール46の側壁の下端部と垂直方向において重り合
う。すなわち、エッチング防止物質パターンの上側面は
コンタクトホールの側壁と垂直方向において部分的に重
り合うことになる。前記エッチング防止物質パターン50
A は、前記導電物質層48の表面より高く積層されるエッ
チング防止物質層を前記導電物質層4 の表面の一部が露
出するまでエッチバックすることにより形成される。前
記第１導電物質層48は前記コンタクトホール46の大きさ
に比べ十分に薄い厚さを有するように形成する。さらに
前記エッチング防止物質パターン50A 及び露出された導
電物質層48の表面には導電性物質層52及びビット線マス
ク用感光膜パターン54を順次形成する。
【００１６】前記感光膜パターン54は前記エッチング防
止物質パターン50A の一部がエッチング工程により露出
することができるよう設ける。前記エッチング防止物質
パターン50A は前記導電物質層48, 52よりエッチング選
択比が大きい酸化膜物質又は窒化膜物質で形成する。
【００１７】図３Ｃに示すように、前記半導体装置は前
記感光膜パターン53により露出された導電物質層52と、
前記露出された導電物質層52の下側に位置し導電物質層
48が前記エッチング防止物質パターン50A 及び層間絶縁
膜44の表面が露出されるまでエッチバックされることに
より形成されたビット線パターン52A 及びパッド用導電
パターン48A とを備える。前記エッチング防止物質パタ
ーン50A の下側に位置する前記パッド用導電性パターン
48A は前記エッチング防止物質パターン50A によりエッ
チングされないよう保護される。さらに前記不純物拡散
層42も前記エッチング防止物質パターン50A 及び前記層
間絶縁膜44により保護されるので損傷を受けるのが防止
される。又、前記エッチング防止物質パターン50A 上に
位置した導電物質がエッチングされることにより、前記
ビット線パターン52は前記パッド用導電パターン48A と
部分的に重り合う。前記感光膜パターン54は前記導電物
質層48, 52のエッチング工程後除去する。
【００１８】図４Ａ〜図４Ｃには、図２に示したビット
線パターン16とコンタクト18とが部分的に重り合うコン
タクト18を形成するための本発明の他の実施例に伴う半
導体装置のコンタクト形成工程を説明する。図４Ａ〜図
４Ｃは図２に示された半導体装置をａ−ａ′線にしたが
って切断し本半導体装置の断面に示す。
【００１９】図４Ａを参照すれこの半導体装置は素子等
が形成される領域等を分離するため半導体基板56に形成
された素子分離絶縁膜58と、前記素子分離絶縁膜58によ
り分離された前記素子領域に形成された不純物拡散層60
とを備える。前記不純物拡散層60はソース又はドレイン
電極と同じ電極パターンの機能を有し、さらに図2 に示
されたビット線パターン16に電気的に接続される。前記
素子分離絶縁膜58及び不純物拡散層60が形成された前記
基板56上にはコンタクトホール64を有する層間絶縁膜62
を形成する。前記コンタクトホール64は前記基板56上に
積層した層間絶縁膜62の、前記不純物拡散層60上に位置
する部分を等方性エッチングすることにより形成され
る。この等方性エッチングにより、前記コンタクトホー
ル64の開口部は低面に比べ大きい面積を有し、前記コン
タクトホール64の側壁の角度が90°より小さい角度を有
するようにコンタクトホールを形成することができる。
【００２０】さらに、この半導体装置は、図４Ｂのよう
に、前記コンタクトホール64の低面及び側壁の表面に所
定の厚さのパッド用電極パターン66A と、前記パッド用
導電パターン66A の上に形成され凹部に埋め込まれたエ
ッチング防止物質パターン68A とを更に備える。エッチ
ング防止物質パターン66A 及び前記パッド用電極パター
ン68A の形成工程は前記コンタクトホール64の底面及び
側面と前記層間絶縁膜62の表面に所定の厚さの導電物質
層66を形成する工程と、この導電物質層66表面の高いレ
ベルまで窒化膜又は酸化膜物質から成るエッチング防止
物質層68を形成する工程を備える。さらに前記エッチン
グ防止物質パターン68A は前記導電性物質66の表面が露
出されるまでエッチング防止物質層68をエッチングする
工程により形成される。又、パッド用電極パターン66A
はエッチング防止物質パターン68A をマスクで用いて露
出される導電物質層66をエッチングする工程によりパタ
ーン化される。前記第パッド用電極パターン66A は前記
コンタクトホール64の大きさに比べ充分に薄い厚さを有
するよう形成される。さらに、エッチング防止物質パタ
ーン68A 及び層間絶縁膜62の表面には導電物質層70及び
ビット線マスク用感光膜パターン72が順次積層される。
感光膜パターン72は前記誘電物質層70がエッチングされ
る前記エッチング防止物質パターン68A の一部分が露出
するように設けられる。前記エッチング防止物質パター
ン68A を形成する酸化膜物質又は窒化膜物質は前記パッ
ド用電極パターン66A 及び導電物質層70より大きいエッ
チング選択比を有する。
【００２１】図４Ｃに示すように、半導体装置は前記感
光膜パターン72により露出された導電物質層70がエッチ
ングされることにより形成されたビット線パターン70A
を具える。導電物質層70のエッチング工程の際、前記パ
ット用導電パターン66A は前記エッチング防止物質パタ
ーン68A によりエッチングされないよう保護される。さ
らに前記不純物拡散領域60も前記導電物質層70のエッチ
ング工程の際に前記エッチング防止物質パターン68A 及
び前記層間絶縁膜62により損われないよう保護される。
又、前記エッチング防止物質パターン68A の上側に位置
する導電物質層70がエッチングされることにより、前記
ビット線パターン70A は前記パッド用導電パターン66A
と部分的に重り合うよう形成される。前記感光膜パター
ン72は導電物質層70のエッチング工程後除去する。
【００２２】上述した実施例では、不純物拡散領域とビ
ット線パターンを接続するためのコンタクトを説明した
が、通常の知識を有する者であれば絶縁膜の下側に配置
された導電線を電気的に接続するためのコンタクトを形
成することができることが分かる。すなわち、下側に位
置する第１の導電性パターンは不純物をドープした多結
晶シリコンパターンや金属パターンとすることもでき
る。又、通常の技術を有する者であれば、本発明を変形
又は変更して実施することも可能である。したがって、
本発明の思想及び範囲は前述した特許請求の範囲により
限定されるべきである。
【００２３】
【発明の効果】上述したように、本発明は層間絶縁膜に
形成されたコンタトホールに下側の第１の導電性パター
ンと電気的に接触するパット用導電性パターン及び前記
パッド用導電パターンの上側にエッチング防止物質を積
層して第２の導電性パターンがパット用導電性パターン
と部分的に重り合うようにする。さらに、本発明は前記
エッチング防止物質パターンを埋設形成しているので、
前記上側の第２の導電性パターンの成形工程における前
記下側の第１の導電性パターンの損傷を防止することが
できる。又、本発明は上側の導電性パターンをコンタク
トと部分的に折り重なるようにして素子の占有面積を最
小化することができ、半導体装置の集積を向上させるこ
とができる。
【図面の簡単な説明】
【図１】本発明に基くコンタクトホールにおいて第１導
電性パターンと重り合ったビット線パターンを有する半
導体装置のレイアウト図である。
【図２】層間絶縁膜上に配置された導電層パターンと、
部分的に折り重なるようコンタクトを形成する従来の半
導体装置のコンタクト製造工程を説明するための半導体
装置の線図的断面図である。
【図３】本発明の一実施例の半導体装置のコンタクト形
成工程を説明するための半導体装置の一連の断面図であ
る。
【図４】本発明の他の実施例の半導体装置のコンタクト
形成工程を説明するための半導体装置の一連の断面図で
ある。
【図５】従来の半導体装置のビット線パタを示すレイア
ウト図である。
【符号の説明】
10, 16, 17, 32A, 52A, 70A ビット線パターン 12, 18 コンタクト 14, 20 不純物拡散領域 22, 38, 56 半導体基板 24, 40, 58 素子分離絶縁膜 26, 42, 60 不純物拡散層 28, 44, 62 層間絶縁膜 30, 46, 64 コンタクトホール 32 導電層 34, 54, 72 感光膜パターン 48 導電層 48A, 66A パッド用導電パターン 50A, 68A エッチング防止物質パターン 52, 70 導電層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−65129（ＪＰ，Ａ) 特開 昭63−237551（ＪＰ，Ａ) 特開 昭63−117446（ＪＰ，Ａ) 特開 昭61−264738（ＪＰ，Ａ) 特開 平３−280431（ＪＰ，Ａ) 特開 昭50−120782（ＪＰ，Ａ) 特開 平３−230531（ＪＰ，Ａ) 特開 平４−42951（ＪＰ，Ａ) 特開 平２−1981（ＪＰ，Ａ)

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 不純物拡散層が形成されている半導体基
    板と、 前記半導体基板上に形成した層間絶縁膜と、 この層間絶縁膜に形成され、前記拡散層の表面が露出し
    た底面及び傾斜した側壁を有し、底面の径よりも大きな
    径の開口を有するコンタクトホールと、 このコンタクトホールの底面及び側壁に形成した導電性
    パッドと、 前記コンタクトホール内の導電性パッド上に埋め込み形
    成したエッチング防止層と、 前記導電性パッド及びエッチング防止層と部分的に重な
    り合うように形成した導電性パターンとを具え、前記エ
    ッチング防止層の上側面と前記コンタクトホールの側壁
    とが垂直方向において部分的に重なり合うように構成し
    たことを特徴とする半導体装置のコンタクト。
  2. 【請求項２】 前記導電性パッドが凹部を有し、この凹
    部内にエッチング防止層を埋め込み形成したことを特徴
    とする請求項１に記載の半導体装置のコンタクト。
  3. 【請求項３】 前記エッチング防止層を、前記導電性パ
    ッド及び導電性パターンよりも大きいエッチング選択比
    を有する材料で構成したことを特徴とする請求項１に記
    載の半導体装置のコンタクト。
  4. 【請求項４】 前記エッチング防止層を、窒化膜で構成
    したことを特徴とする請求項３に記載の半導体装置のコ
    ンタクト。
  5. 【請求項５】 前記エッチング防止層を、酸化膜で構成
    したことを特徴とする請求項３に記載の半導体装置のコ
    ンタクト。
  6. 【請求項６】 不純物拡散層が形成されている半導体基
    板上に層間絶縁膜を形成する工程と、この層間絶縁膜
    に、前記拡散層の表面が露出した底面及び傾斜した側壁
    を有し、底面の径よりも大きな径の開口を有するコンタ
    クトホールを形成する工程と、前記コンタクトホールの
    底面及び側壁上に導電性パッドを形成する工程と、 この導電性パッド上に、上側面がコンタクトホールの側
    壁と垂直方向において部分的に重なり合うようにエッチ
    ング防止層を埋め込み形成する工程と、 前記導電性パッド及びエッチング防止層と部分的に重な
    り合うように導電性パターンを形成する工程とを具える
    ことを特徴とする半導体装置のコンタクト形成方法。
  7. 【請求項７】 前記導電性パッドが凹部を有し、この凹
    部内にエッチング防止層を埋め込み形成したことを特徴
    とする請求項６に記載の半導体装置のコンタクト。
  8. 【請求項８】 前記エッチング防止層が、前記導電性パ
    ッド及び導電性パターンよりも大きいエッチング選択比
    を有する材料で構成したことを特徴とする請求項６に記
    載の半導体装置のコンタクトの形成方法。
  9. 【請求項９】 不純物拡散層が形成されている半導体基
    板上に層間絶縁膜を形成する工程と、 この層間絶縁膜に、前記拡散層の表面が露出した底面及
    び傾斜した側壁を有し、底面の径よりも大きな径の開口
    を有するコンタクトホールを形成する工程と、 前記コンタクトホールの底面及び側壁上に第１の導電層
    を形成する工程と、 この導電層に形成された凹部内に、上側面がコンタクト
    ホールの側壁と垂直方向において部分的に重なり合うよ
    うにエッチング防止層を埋め込み形成する工程と、 前記第１導電層及びエッチング防止層上に第２の導電層
    を形成する工程と、 前記エッチング防止層及び層間絶縁膜の一部が露出する
    ように前記第１及び第２の導電層を除去する工程とを具
    えることを特徴とする半導体装置のコンタクト形成方
    法。
  10. 【請求項１０】 前記コンタクトホールを等方性エッチ
    ングにより形成することを特徴とする半導体装置のコン
    タクト形成方法。
  11. 【請求項１１】 前記エッチング防止層の形成工程が、
    前記第１の導電層の表面よりも高いレベルまでエッチン
    グ防止層を形成する工程と、前記第１導電層の表面が露
    出するまで前記エッチング防止層をエッチングする工程
    とを具えることを特徴とする請求項１０に記載の半導体
    装置のコンタクト形成方法。
  12. 【請求項１２】 前記エッチング防止層が、前記第１及
    び第２の導電層よりも大きいエッチング選択比を有する
    材料で構成したことを特徴とする請求項１１に記載の半
    導体装置のコンタクトの形成方法。
  13. 【請求項１３】 前記エッチング防止層を、窒化膜で構
    成したことを特徴とする請求項１２に記載の半導体装置
    のコンタクト。
  14. 【請求項１４】 前記エッチング防止層を、酸化膜で構
    成したことを特徴とする請求項１２に記載の半導体装置
    のコンタクト。
  15. 【請求項１５】 不純物拡散層が形成されている半導体
    基板上に層間絶縁膜を形成する工程と、 この層間絶縁膜に、前記拡散層の表面が露出した底面及
    び傾斜した側壁を有し、底面の径よりも大きな径の開口
    を有するコンタクトホールを形成する工程と、 前記コンタクトホールの底面及び側壁上に導電性パッド
    を形成する工程と、 この導電性パッドの凹部内に、上側面がコンタクトホー
    ルの側壁と垂直方向において部分的に重なり合うように
    エッチング防止層を埋め込み形成する工程と、 前記導電性パッド及びエッチング防止層と部分的に重な
    り合うように導電性パターンを形成する工程とを具える
    ことを特徴とする半導体装置のコンタクト形成方法。
JP5299803A 1992-12-02 1993-11-30 半導体装置のコンタクト及びその形成方法 Expired - Lifetime JP2558058B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR92-23045 1992-12-02
KR1019920023045A KR960001176B1 (ko) 1992-12-02 1992-12-02 반도체 접속장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JPH0799246A JPH0799246A (ja) 1995-04-11
JP2558058B2 true JP2558058B2 (ja) 1996-11-27

Family

ID=19344500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5299803A Expired - Lifetime JP2558058B2 (ja) 1992-12-02 1993-11-30 半導体装置のコンタクト及びその形成方法

Country Status (3)

Country Link
US (2) US5427980A (ja)
JP (1) JP2558058B2 (ja)
KR (1) KR960001176B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950011982B1 (ko) * 1992-11-06 1995-10-13 현대전자산업주식회사 전도물질 패드를 갖는 반도체 접속장치 및 그 제조방법
US5532518A (en) * 1994-11-22 1996-07-02 International Business Machines Corporation Electrical connect and method of fabrication for semiconductor cube technology
DE69533823D1 (de) * 1994-12-29 2005-01-05 St Microelectronics Inc Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf
US5550085A (en) * 1995-09-07 1996-08-27 Winbond Electronics Corp. Method for making a buried contact
WO1997009740A1 (de) * 1995-09-08 1997-03-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zum testen eines chips
US5576242A (en) * 1995-12-15 1996-11-19 United Microelectronics Corp. Method of forming self-aligned buried contact
US5994220A (en) * 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
US5960305A (en) * 1996-12-23 1999-09-28 Lsi Logic Corporation Method to improve uniformity/planarity on the edge die and also remove the tungsten stringers from wafer chemi-mechanical polishing
JP3050161B2 (ja) * 1997-04-18 2000-06-12 日本電気株式会社 半導体装置及びその製造方法
JP2001510942A (ja) * 1997-07-15 2001-08-07 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体ゾーンに接触する方法
JPH1140664A (ja) * 1997-07-17 1999-02-12 Mitsubishi Electric Corp 半導体装置の製造方法
WO2009020477A1 (en) * 2007-08-06 2009-02-12 Yale University Modified miniature proteins
TWI468093B (zh) * 2008-10-31 2015-01-01 Princo Corp 多層基板之導孔結構及其製造方法
CN101728355A (zh) * 2008-11-03 2010-06-09 巨擘科技股份有限公司 多层基板的导孔结构及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4102733A (en) * 1977-04-29 1978-07-25 International Business Machines Corporation Two and three mask process for IGFET fabrication
JPS61264738A (ja) * 1985-05-17 1986-11-22 Toshiba Corp 半導体装置の製造方法
JPS62274624A (ja) * 1986-05-22 1987-11-28 Mitsubishi Electric Corp 半導体装置の製造方法
KR900003618B1 (ko) * 1986-05-30 1990-05-26 후지쓰가부시끼가이샤 반도체장치 및 그 제조방법
US5094980A (en) * 1986-06-27 1992-03-10 Digital Equipment Corporation Method for providing a metal-semiconductor contact
JPS63117446A (ja) * 1986-11-06 1988-05-21 Fujitsu Ltd 半導体装置の製造方法
US5227335A (en) * 1986-11-10 1993-07-13 At&T Bell Laboratories Tungsten metallization
JPS63237551A (ja) * 1987-03-26 1988-10-04 Toshiba Corp 半導体装置の製造方法
JP2750860B2 (ja) * 1988-04-19 1998-05-13 富士通株式会社 半導体装置の製造方法
JPH0269934A (ja) * 1988-09-05 1990-03-08 Nec Corp 半導体装置の製造方法
JPH03166729A (ja) * 1989-11-27 1991-07-18 Matsushita Electron Corp 半導体装置の製造方法
JPH073835B2 (ja) * 1990-03-19 1995-01-18 日本プレシジョン・サーキッツ株式会社 半導体装置
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
JPH088301B2 (ja) * 1990-06-07 1996-01-29 株式会社東芝 半導体装置の製造方法
JPH0464234A (ja) * 1990-07-04 1992-02-28 Mitsubishi Electric Corp 配線パターンの形成方法
JPH0465129A (ja) * 1990-07-05 1992-03-02 Oki Electric Ind Co Ltd 半導体素子のコンタクト構造
JPH04100232A (ja) * 1990-08-20 1992-04-02 Seiko Epson Corp 半導体装置
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
US5229325A (en) * 1991-01-31 1993-07-20 Samsung Electronics Co., Ltd. Method for forming metal wirings of semiconductor device
NL9100241A (nl) * 1991-02-12 1991-08-01 Koninkl Philips Electronics Nv Werkwijze voor de vervaardiging van een halfgeleiderinrichting.
US5293512A (en) * 1991-02-13 1994-03-08 Nec Corporation Semiconductor device having a groove type isolation region
US5290734A (en) * 1991-06-04 1994-03-01 Vlsi Technology, Inc. Method for making anti-fuse structures
US5182627A (en) * 1991-09-30 1993-01-26 Sgs-Thomson Microelectronics, Inc. Interconnect and resistor for integrated circuits
JPH05129223A (ja) * 1991-11-01 1993-05-25 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR940016687A (ko) 1994-07-23
US5427980A (en) 1995-06-27
KR960001176B1 (ko) 1996-01-19
JPH0799246A (ja) 1995-04-11
US5530294A (en) 1996-06-25

Similar Documents

Publication Publication Date Title
JP4064674B2 (ja) 半導体素子のメタルコンタクト形成方法
JP2558058B2 (ja) 半導体装置のコンタクト及びその形成方法
US6214663B1 (en) Methods of fabricating integrated circuit devices having contact pads which are separated by sidewall spacers
US7411240B2 (en) Integrated circuits including spacers that extend beneath a conductive line
JP3022744B2 (ja) 半導体装置及びその製造方法
KR100355236B1 (ko) 자기 정렬된 컨택 형성 방법 및 이를 이용한 반도체소자의 제조 방법
US5063176A (en) Fabrication of contact hole using an etch barrier layer
JP2004023098A (ja) 半導体素子の製造方法
KR20000008401A (ko) 디램 장치의 제조 방법
JP2568036B2 (ja) 半導体装置のコンタクト形成方法
US6221714B1 (en) Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole
JP3287322B2 (ja) 半導体装置の製造方法
JPH09139495A (ja) 半導体装置およびその製造方法
JP3255234B2 (ja) 二重プロセスを用いた集積回路の内部接合
KR100408414B1 (ko) 반도체 소자 및 그 제조방법
JP3104666B2 (ja) 半導体素子及びその製造方法
KR100195234B1 (ko) 반도체장치의 제조방법
KR100356776B1 (ko) 반도체소자의 자기정렬 콘택 구조체를 형성하는 방법
JP3172229B2 (ja) 半導体装置の製造方法
JP4949547B2 (ja) 半導体記憶装置の製造方法
JPH0997902A (ja) 半導体装置及び半導体装置の製造方法
JP3029749B2 (ja) 半導体装置およびその製造方法
JP3235542B2 (ja) 半導体装置およびその製造方法
KR960011250B1 (ko) 반도체 접속장치 제조방법
JPH11354787A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 16

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 16

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 17

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term