JP2023169326A - 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス - Google Patents
精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス Download PDFInfo
- Publication number
- JP2023169326A JP2023169326A JP2023152735A JP2023152735A JP2023169326A JP 2023169326 A JP2023169326 A JP 2023169326A JP 2023152735 A JP2023152735 A JP 2023152735A JP 2023152735 A JP2023152735 A JP 2023152735A JP 2023169326 A JP2023169326 A JP 2023169326A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- electronic device
- multilayer electronic
- offset
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 154
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000003989 dielectric material Substances 0.000 claims description 36
- 239000004593 Epoxy Substances 0.000 claims description 9
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 claims description 4
- 229920000106 Liquid crystal polymer Polymers 0.000 claims description 3
- 229920013636 polyphenyl ether polymer Polymers 0.000 claims description 3
- 238000004513 sizing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 289
- 238000010586 diagram Methods 0.000 description 27
- 238000003780 insertion Methods 0.000 description 26
- 230000037431 insertion Effects 0.000 description 26
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 12
- -1 polyethylene terephthalate Polymers 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- 238000012360 testing method Methods 0.000 description 10
- 239000000919 ceramic Substances 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000012044 organic layer Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 230000008707 rearrangement Effects 0.000 description 3
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 125000003700 epoxy group Chemical group 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001643 poly(ether ketone) Polymers 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 241000242532 Polycladida Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 239000004634 thermosetting polymer Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/306—Stacked capacitors made by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/1003—Non-printed inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
- Ceramic Capacitors (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
【課題】多層電子デバイス及びその形成方法を提供する。【解決手段】X-Y平面に垂直なZ方向において積層された複数の誘電体層を備える多層電子デバイスであって、複数の誘電体層のうちの1つの上に重なる第1の導電層502と、複数の誘電体のうちの別のものの上に重なり、Z方向において第1の導電層から離間された、第2の導電層504と、を備える。第2の導電層は、重複エリアにおいて、X-Y平面において第1の導電層の上に重なり、コンデンサを形成する。第1の導電層は、重複エリアの境界510において平行な縁部506、508の対を有し、平行な縁部の対と平行な重複エリア内のオフセット縁部512、516を有する。オフセット縁部と、平行な縁部の対のうちの少なくとも一方との間のオフセット距離は、約500マイクロメートル(500ミクロン)未満とする。【選択図】図5A
Description
関連出願の相互参照
本出願は、参照によりその全体が本明細書に援用される、2018年12月20日の出願日を有する米国仮特許出願第62/782,496号の出願日の利益を主張する。
本出願は、参照によりその全体が本明細書に援用される、2018年12月20日の出願日を有する米国仮特許出願第62/782,496号の出願日の利益を主張する。
多層電子デバイス(multilayer electronic device)は、多くの場合、コンデンサを含む。例えば、多層フィルタは、多くの場合、非常に特殊な容量値を提供するように設計された1つまたは複数のコンデンサを備える。しかしながら、そのようなコンデンサの容量に対する精密制御は、コンデンサの容量性エリアを精密に制御することを伴うため、達成することが困難である可能性がある。
容量に対する精密な制御は、高周波数フィルタにおいて特に重要である。高周波数無線信号通信等の高周波数信号のフィルタリングが近年ますます一般的になっている。無線接続性のためのデータ送信速度の増大に対する需要により、5Gスペクトル周波数を含む高周波数で動作するように構成されたものを含む高周波数コンポーネントに対する需要が増してきた。高周波数用途は、多くの場合、非常に低い容量値を呈するコンデンサを必要とする。そのようなコンデンサを得るために、非常に小さな容量性エリアが精密に制御されなくてはならず、これにより、そのような精密なコンデンサを形成する難易度が更に増大する可能性がある。したがって、精密に制御された容量性エリアを有するコンデンサを備える多層フィルタが当該技術分野において求められている。
本開示の1つの実施形態によれば、多層電子デバイスが、X-Y平面に垂直なZ方向において積層された複数の誘電体層を備えることができる。多層電子デバイスは、複数の誘電体層のうちの1つの上に重なる第1の導電層を備えることができる。多層電子デバイスは、複数の誘電体のうちの別のものの上に重なり、Z方向において第1の導電層から離間された、第2の導電層を備えることができる。第2の導電層は、重複エリアにおいて、X-Y平面において第1の導電層の上に重なり、コンデンサを形成することができる。第1の導電層は、重複エリアの境界において平行な縁部の対を有することができる。第1の導電層は、平行な縁部の対に平行な、重複エリア内のオフセット縁部を有することができる。オフセット縁部は、約500マイクロメートル(500ミクロン)未満のオフセット距離だけ、平行な縁部の対のうちの少なくとも一方からオフセットされる。
本開示の別の実施形態によれば、周波数多層電子デバイスを形成する方法が、複数の誘電体層を設けることと、複数の誘電体層のうちの1つの上に重なる第1の導電層を形成することとを含むことができる。第1の導電層は、平行な縁部の対と、平行な縁部の対に平行なオフセット縁部とを有することができる。オフセット縁部は、約500マイクロメートル(500ミクロン)未満のオフセット距離だけ、平行な縁部の対のうちの少なくとも一方からオフセットされる。方法は、複数の誘電体層のうちの別のものの上に重なる第2の導電層を形成することを含むことができる。方法は、第1の導電層が、重複エリアにおいて、X-Y平面において第2の導電層の上に重なるように、X-Y平面に垂直なZ方向において複数の誘電体層を積層することを含むことができる。第1の導電層の平行な縁部の対は重複エリアの境界に交差することができる。第1の導電層のオフセット縁部が重複エリア内に位置することができる。
本開示の別の実施形態によれば、多層電子デバイスのコンデンサを設計する方法が、目標重複エリアを計算することと、目標重複エリアに基づいて重複エリアの寸法を選択することとを含むことができる。方法は、オフセット縁部と、導電層の平行な縁部の対のうちの少なくとも一方との間のオフセット距離をサイズ設定して、重複エリアのサイズを調整し、重複エリアのサイズと、目標重複エリアのサイズとの差を低減することを含むことができる。導電層の平行な縁部の対は、重複エリアの境界に位置することができる。オフセット縁部は重複エリア内に位置することができる。
当業者に対する、本開示の十分で実施可能な開示は、その最良の実施態様を含めて、添付の図面を参照しながら本明細書の残りの部分において、より詳細に記載される。
本明細書および図面における参照符号の繰り返しの使用は、本開示の同じまたは類似の特徴または要素を表すことが意図される。
本考察は例示的な実施形態の説明にすぎず、本開示のより広い態様を限定することは意図されていないことが当業者には理解されるべきであり、このより広い態様は例示的な構造において具体化される。
本考察は例示的な実施形態の説明にすぎず、本開示のより広い態様を限定することは意図されていないことが当業者には理解されるべきであり、このより広い態様は例示的な構造において具体化される。
概して言えば、本開示は、精密制御された容量性エリアを有するコンデンサを備える多層電子デバイスを対象とする。多層電子デバイスは、X-Y平面に垂直なZ方向において積層された複数の誘電体層を備えることができる。多層電子デバイスは、複数の誘電体層のうちの1つの上に重なる第1の導電層を備えることができる。第2の導電層は、複数の誘電体のうちの別のものの上に重なり、Z方向において第1の導電層から離間させることができる。第2の導電層は、重複エリアにおいて、X-Y平面において第1の導電層の上に重なり、コンデンサを形成することができる。
第1の導電層は、重複エリア内に位置し、これにより重複エリアのサイズを僅かに調整
する、突起部(protrusion)または凹部を含むことができる。より詳細には、第1の導電層は、重複エリアの境界において平行な縁部の対を有することができる。第1の導電層は、重複エリア内に位置し、重複エリアの境界において平行な縁部の対と平行なオフセット縁部を有することができる。オフセット距離は、オフセット縁部と、平行な縁部の対のうちの少なくとも一方との間に定義することができる。オフセット距離は、約500マイクロメートル(500ミクロン)未満とすることができる。
する、突起部(protrusion)または凹部を含むことができる。より詳細には、第1の導電層は、重複エリアの境界において平行な縁部の対を有することができる。第1の導電層は、重複エリア内に位置し、重複エリアの境界において平行な縁部の対と平行なオフセット縁部を有することができる。オフセット距離は、オフセット縁部と、平行な縁部の対のうちの少なくとも一方との間に定義することができる。オフセット距離は、約500マイクロメートル(500ミクロン)未満とすることができる。
多層フィルタは1つまたは複数の誘電材料を含むことができる。いくつかの実施形態では、1つまたは複数の誘電材料は低い誘電率を有することができる。誘電率は、約100未満、いくつかの実施形態では約75未満、いくつかの実施形態では約50未満、いくつかの実施形態では約25未満、いくつかの実施形態では約15未満、およびいくつかの実施形態では約5未満とすることができる。例えば、いくつかの実施形態では、誘電率は、約1.5~100、いくつかの実施形態では約1.5~約75、およびいくつかの実施形態では約2~約8の範囲をとることができる。誘電率は、25℃の動作温度および1MHzの周波数においてIPC TM-650 2.5.5.3に従って決定することができる。誘電正接は、約0.001~約0.04、いくつかの実施形態では約0.0015~約0.0025の範囲をとることができる。
いくつかの実施形態では、1つまたは複数の誘電材料は、有機誘電材料を含むことができる。例示的な有機誘電体は、PolycladのLD621およびPark/Nelco CorporationのN6000シリーズ等のポリフェニルエーテル(PPE)をベースとする材料、Rogers CorporationまたはW.L.Gore&Associates,Inc.の液晶ポリマー(LCP)等のLCP、Rogers Corporationの400シリーズ等の炭化水素複合体、ならびにPark/Nelco Corp.のN4000シリーズ等のエポキシ系積層体を含む。例えば、例は、エポキシ系N4000-13、LCPに積層された臭素を用いない材料、高K材料を有する有機層、未充填高K有機層、Rogers4350、Rogers4003材料、ならびに、ポリフェニレンスルフィド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンスルフィド樹脂、ポリエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、およびグラフト樹脂等の他の熱可塑性材料、または類似の低誘電率で低損失の有機材料を含む。
いくつかの実施形態では、誘電材料は、セラミック充填エポキシとすることができる。例えば、誘電材料は、ポリマー(例えば、エポキシ)等の有機化合物を含むことができ、チタン酸バリウム、チタン酸カルシウム、酸化亜鉛、低火度ガラス付きのアルミナ、または他の適当なセラミックもしくはガラス接着材料等のセラミック誘電材料の粒子を含有することができる。
しかしながら、N6000、エポキシ系N4000-13、LCPに積層された臭素を用いない材料、高K材料を有する有機層、未充填高K有機層、(Rogers Corporationの)Rogers4350、Rogers4003材料、ならびに、炭化水素、テフロン、FR4、エポキシ、ポリアミド、ポリイミド、およびアクリレート、ポリフェニレンスルフィド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンスルフィド樹脂、ポリエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、BT樹脂化合物(例えば、Speedboard C)、熱硬化性樹脂(例えば、Hitachi MCL-LX-67F)、およびグラフト樹脂等の他の熱可撓性材料、または類似の低誘電率で低損失の有機材料を含む他の材料が利用されてもよい。
加えて、いくつかの実施形態では、限定ではないが、チタン酸バリウム、チタン酸カル
シウム、酸化亜鉛、低火度ガラス付きのアルミナ等の、セラミック、半導体もしくは絶縁材料、または他の適切なセラミックまたはガラス接着材料を含む非有機誘電材料を用いることができる。代替的に、誘電材料は、回路基板材料して一般的なエポキシ(セラミック混合有りまたはなし、グラスファイバー有りまたはなし)等の有機化合物、または誘電体として普及している他のプラスチック等の有機化合物であってもよい。これらの場合、導体は、通例、パターンを提供するように化学的にエッチングされた銅箔である。また更なる実施形態において、誘電材料は、NPO(COG)、X7R、X5R X7S、Z5U、Y5Vおよびチタン酸ストロンチウムのうちの1つ等の比較的高誘電率(K)を有する材料を含むことができる。そのような例において、誘電材料は、100を超える、例えば、約100~約4000の範囲内の、いくつかの実施形態では、約1000~約3000の範囲内の誘電率を有することができる。
シウム、酸化亜鉛、低火度ガラス付きのアルミナ等の、セラミック、半導体もしくは絶縁材料、または他の適切なセラミックまたはガラス接着材料を含む非有機誘電材料を用いることができる。代替的に、誘電材料は、回路基板材料して一般的なエポキシ(セラミック混合有りまたはなし、グラスファイバー有りまたはなし)等の有機化合物、または誘電体として普及している他のプラスチック等の有機化合物であってもよい。これらの場合、導体は、通例、パターンを提供するように化学的にエッチングされた銅箔である。また更なる実施形態において、誘電材料は、NPO(COG)、X7R、X5R X7S、Z5U、Y5Vおよびチタン酸ストロンチウムのうちの1つ等の比較的高誘電率(K)を有する材料を含むことができる。そのような例において、誘電材料は、100を超える、例えば、約100~約4000の範囲内の、いくつかの実施形態では、約1000~約3000の範囲内の誘電率を有することができる。
1つまたは複数の導電層を誘電体層上に直接形成することができる。代替的に、コーティングまたは中間層は、導電層とそれぞれの誘電体層との間に配置することができる。本明細書において用いられるとき、「上に形成される」とは、誘電体層上に直接形成された導電層、または間に中間層もしくはコーティング層を有して誘電体層の上に重なる導電層を指すことができる。
導電層は、多岐にわたる導電性材料を含むことができる。例えば、導電層は、銅、ニッケル、金、銀、または他の金属もしくは合金を含むことができる。
いくつかの実施形態では、多層電子デバイスは、入力および出力を有する信号経路を含むことができる。信号経路は、誘電体層のうちの1つまたは複数の上に重なり、1つまたは複数のビアに接続された、1つまたは複数の導電層を含むことができる。
いくつかの実施形態では、多層電子デバイスは、入力および出力を有する信号経路を含むことができる。信号経路は、誘電体層のうちの1つまたは複数の上に重なり、1つまたは複数のビアに接続された、1つまたは複数の導電層を含むことができる。
ビアは、誘電体層のうちの1つまたは複数に形成することができる。例えば、ビアは、1つの誘電体層上の導電層を、別の誘電体層上の導電層に電気的に接続することができる。ビアは、銅、ニッケル、金、銀、または他の金属もしくは合金等の多岐にわたる導電性材料を含むことができる。ビアは、貫通孔をドリル加工(例えば、機械的ドリル加工、レーザードリル加工)し、例えば、無電気めっきまたは銅シードを用いて貫通孔に導電性材料をめっきすることによって形成することができる。ビアを導電性材料で充填し、導電性材料の堅柱が形成されるようにすることができる。代替的に、貫通孔の内面は、ビアが中空となるようにめっきすることができる。
いくつかの実施形態では、多層電子デバイスはインダクタを備えることができる。インダクタは、複数の誘電体層のうちの1つの上に形成された導電層を含むことができる。インダクタは、第1のロケーションにおいて信号経路と電気的に接続することができ、第2のロケーションにおいて信号経路またはグラウンドのうちの少なくとも一方と電気的に接続することができる。例えば、インダクタは、信号経路の一部分を形成することができるか、または信号経路とグラウンドとの間に接続することができる。
いくつかの実施形態では、誘電体層のうちの少なくとも1つは、約180マイクロメートル(180ミクロン)未満、いくつかの実施形態では約120マイクロメートル(120ミクロン)未満、いくつかの実施形態では約100マイクロメートル(100ミクロン)未満、いくつかの実施形態では約80マイクロメートル(80ミクロン)未満、いくつかの実施形態では60マイクロメートル(60ミクロン)未満、いくつかの実施形態では約50マイクロメートル(50ミクロン)未満、いくつかの実施形態では約40マイクロメートル(40ミクロン)未満、いくつかの実施形態では約30マイクロメートル(30ミクロン)未満、およびいくつかの実施形態では約20マイクロメートル(20ミクロン)未満の厚みを有することができる。
1つまたは複数のビアを誘電体層内に形成することができる。ビアは、異なる導電層を電気的に接続することができる。ビアは、約180マイクロメートル(180ミクロン)未満、いくつかの実施形態では約100マイクロメートル(100ミクロン)未満、およびいくつかの実施形態では約80マイクロメートル(80ミクロン)未満の長さを有することができる。
ビアは、多岐にわたる適切な幅を有することができる。例えば、いくつかの実施形態では、ビアの幅は、約20マイクロメートル(20ミクロン)~約200マイクロメートル(200ミクロン)、いくつかの実施形態では約40マイクロメートル(40ミクロン)~約180マイクロメートル(180ミクロン)、いくつかの実施形態では約60マイクロメートル(60ミクロン)~約140マイクロメートル(40ミクロン)、およびいくつかの実施形態では約80マイクロメートル(80ミクロン)~約120マイクロメートル(120ミクロン)の範囲をとることができる。
いくつかの実施形態では、多層電子デバイスは、フィルタとして構成することができる。フィルタは、高周波数で動作するように構成することができる。多層フィルタは、6GHzよりも高い特性周波数(例えば、ローパス周波数、ハイパス周波数、バンドパス周波数の上限、またはバンドパス周波数の下限)を有することができる。いくつかの実施形態では、フィルタは、約6GHzよりも高い、いくつかの実施形態では約10GHzよりも高い、いくつかの実施形態では約15GHzよりも高い、いくつかの実施形態では約20GHzよりも高い、いくつかの実施形態では約25GHzよりも高い、いくつかの実施形態では約30GHzよりも高い、いくつかの実施形態では約35GHzよりも高い、いくつかの実施形態では約40GHzよりも高い、いくつかの実施形態では約45GHzよりも高い、いくつかの実施形態では約50GHzよりも高い、いくつかの実施形態では約60GHzよりも高い、いくつかの実施形態では約70GHzよりも高い、およびいくつかの実施形態では約80GHzよりも高い特性周波数を有することができる。
フィルタは、フィルタのパスバンド周波数範囲内の周波数についての低い挿入損失等の優れた性能特性を呈することができる。例えば、パスバンド周波数範囲内の周波数についての平均挿入損失は、-15dBよりも大きく、いくつかの実施形態では-10dBよりも大きく、いくつかの実施形態では-5dBよりも大きく、いくつかの実施形態では-2.5dB以上よりも大きくすることができる。
加えて、フィルタは、パスバンド周波数範囲外の優れた周波数拒絶を呈することができる。いくつかの実施形態では、パスバンド周波数範囲外の周波数についての挿入損失は、約-15dB未満、いくつかの実施形態では約-25dB未満、いくつかの実施形態では約-35dB未満、およびいくつかの実施形態では約-40dB未満とすることができる。
加えて、フィルタは、パスバンド周波数範囲からパスバンド外の周波数への急なロールオフを呈することができる。例えば、パスバンド周波数範囲のすぐ外側の周波数について、挿入損失は、約0.1dB/MHz、いくつかの実施形態では、約0.2dB/MHzよりも高い、いくつかの実施形態では約0.3dB/MHzも高い、およびいくつかの実施形態では約0.4dB/MHzよりも高い比率で減少することができる。
フィルタは、広範にわたる温度にわたって一定した性能特性(例えば、挿入損失、リターン損失等)を呈することもできる。いくつかの実施形態では、フィルタの挿入損失は、大きな温度範囲にわたって5dB以下未満で変動することができる。例えば、フィルタは、約25℃で、第1の周波数において第1の挿入損失を呈することができる。フィルタは、第2の温度で、概ね第1の周波数において第2の挿入損失を呈することができる。第1
の温度と第2の温度との間の温度差は、約70℃以上、いくつかの実施形態では約60℃以上、いくつかの実施形態では約50℃以上、いくつかの実施形態では約30℃以上、およびいくつかの実施形態では約20℃以上とすることができる。例として、第1の温度は25℃とすることができ、第2の温度は85℃とすることができる。別の例として、第1の温度は25℃とすることができ、第2の温度は-55℃とすることができる。第2の挿入損失と第1の挿入損失との差は、約5dB以下、いくつかの実施形態では約2dB以下、いくつかの実施形態では約1dB以下、いくつかの実施形態では、約0.75dB以下、いくつかの実施形態では約0.5dB以下、およびいくつかの実施形態では、約0.2dB以下とすることができる。
の温度と第2の温度との間の温度差は、約70℃以上、いくつかの実施形態では約60℃以上、いくつかの実施形態では約50℃以上、いくつかの実施形態では約30℃以上、およびいくつかの実施形態では約20℃以上とすることができる。例として、第1の温度は25℃とすることができ、第2の温度は85℃とすることができる。別の例として、第1の温度は25℃とすることができ、第2の温度は-55℃とすることができる。第2の挿入損失と第1の挿入損失との差は、約5dB以下、いくつかの実施形態では約2dB以下、いくつかの実施形態では約1dB以下、いくつかの実施形態では、約0.75dB以下、いくつかの実施形態では約0.5dB以下、およびいくつかの実施形態では、約0.2dB以下とすることができる。
しかしながら、他の実施形態では、多層電子デバイスは、コンデンサを含む任意の適切なタイプのデバイスとすることができることを理解されたい。例えば、多層電子デバイスは、多層コンデンサ、多層コンデンサアレイ、多層変換器(例えば、バラン)等とすることができる。
いくつかの実施形態では、デバイスは、約0.5mm~約30mm、いくつかの実施形態では、約1mm~約15mm、およびいくつかの実施形態では約2mm~約8mmの範囲をとる総長を有することができる。
いくつかの実施形態では、デバイスは、約0.2mm~約20mm、いくつかの実施形態では約0.5mm~約15mm、いくつかの実施形態では約1mm~約10mm、およびいくつかの実施形態では約2mm~約8mmの範囲をとる総長を有することができる。
デバイスは、通常、低プロファイルまたは薄型にすることができる。例えば、いくつかの実施形態では、デバイスは、約100マイクロメートル(100ミクロン)~約2mm、いくつかの実施形態では約150マイクロメートル(50ミクロン)~約1mm、およびいくつかの実施形態では約200マイクロメートル(200ミクロン)~約300マイクロメートル(300ミクロン)の範囲をとる全体厚を有することができる。
用いられる特定の構成にかかわらず、本発明者らは、コンデンサの導電層の形状に対する選択的制御を通じて、コンデンサの容量に対する精密な制御を達成することができることを発見した。より詳細には、精密な制御は、導電層間に形成された重複エリアのサイズに対して達成することができる。第1の導電層は、重複エリア内に位置し、これにより重複エリアのサイズを僅かに調整する、突起部または凹部を含むことができる。
第1の導電層は、重複エリアの境界において平行な縁部の対を有することができる。第1の導電層は、重複エリア内に位置し、重複エリアの境界における平行な縁部の対と平行なオフセット縁部を有することができる。オフセット距離は、オフセット縁部と、平行な縁部の対のうちの少なくとも一方との間に定義することができる。オフセット距離は、約500マイクロメートル(500ミクロン)未満、いくつかの実施形態では約400ミクロン未満、いくつかの実施形態では約300マイクロメートル(300ミクロン)未満、いくつかの実施形態では約200マイクロメートル(200ミクロン)未満、いくつかの実施形態では約100マイクロメートル(100ミクロン)未満、いくつかの実施形態では約75ミクロン未満、およびいくつかの実施形態では約50マイクロメートル(50ミクロン)未満とすることができる。
導電層は、多岐にわたる適切な技法を用いて形成することができる。サブトラクティブ、セミアディティブ、またはフルアディティブプロセスを、導電性材料のパネルまたはパターン電気めっきと共に用い、その後プリントおよびエッチングステップを行って、パターニングされた導電層を定義することができる。フォトリソグラフィ、めっき(例えば、
電解めっき)、スパッタリング、真空蒸着、プリント、または他の技法を用いて、導電層を形成することができる。例えば、導電性材料の薄い層(例えば、箔)を、誘電体層の表面に接着(例えば、積層)することができる。導電性材料の薄い層を、マスクおよびフォトリソグラフィを用いて選択的にエッチングして、誘電材料の表面上の導電性材料の所望のパターンを生成することができる。
電解めっき)、スパッタリング、真空蒸着、プリント、または他の技法を用いて、導電層を形成することができる。例えば、導電性材料の薄い層(例えば、箔)を、誘電体層の表面に接着(例えば、積層)することができる。導電性材料の薄い層を、マスクおよびフォトリソグラフィを用いて選択的にエッチングして、誘電材料の表面上の導電性材料の所望のパターンを生成することができる。
有限分解(finite resolution)または特徴サイズは、用いられる特定のプロセスにかかわらず達成可能である。「最小線幅」は、用いられる1つまたは複数のプロセスの最小の正確に製造可能な特徴サイズとして定義することができる。いくつかの実施形態では、最小線幅は、約100マイクロメートル(100ミクロン)以下、いくつかの実施形態では約75ミクロン以下、およびいくつかの実施形態では約50ミクロン以下とすることができる。「最小面積ユニット」は、最小線幅の二乗として定義することができる。最小面積ユニットは、約0.01mm2以下、いくつかの実施形態では約0.0052mm2以下、およびいくつかの実施形態では約0.0026mm2以下とすることができる。
いくつかの実施形態では、コンデンサは、導電層が形成される誘電体層間の小さな相対的ずれの影響を受けにくくすることができる。したがって、コンデンサは、「自己整合」していると記述することができる。例えば、第1の導電層は、第2の導電層よりも寸法を小さくすることができる。第1の導電層は、X-Y平面において第2の導電層の外周内に位置することができる。別の例では、第1の導電層は、第1の方向に細長く、第2のコンデンサの縁部が第1の方向において重複エリアの境界をなすように第2の導電層の上に重なることができる。第1の導電層の縁部は、第1の方向に直交する第2の方向において重複エリアの境界をなすことができる。
本明細書に記載の突起部または凹部は、2つの導電層間に形成される重複エリアのサイズの精密な選択または調整を可能にすることができる。より詳細には、突起部または凹部は、重複エリアのサイズが、僅か1最小面積ユニットだけ増減することを可能にすることができる。そのような精度により、導電層のうちの1つの幅を最小線幅だけ単に増大させるよりも、重複エリアに対し優れた制御を可能にすることができる。
突起部または凹部は、重複エリアが導電層間の僅かな相対的ずれの影響を受けにくいままであるように、重複エリア内に少なくとも部分的に配置することができる。例えば、突起部または凹部は、幅不連続部の縁部(width discontinuity edge)と関連付けることができる。幅不連続部の縁部は、僅かなずれにより突起部または凹部が重複エリアの境界と交差することがないように、重複エリアの縁部から少なくとも1最小線幅に位置することができる。
突起部または凹部はサイズを小さくすることができる。結果として、突起部または凹部は、僅かな量だけ重複エリアを増減させることができる。例えば、突起部または凹部は、約0.2mm2未満、いくつかの実施形態では約0.15mm2未満、いくつかの実施形態では約0.1mm2未満、いくつかの実施形態では約0.05mm2未満、いくつかの実施形態では約0.01mm2未満、いくつかの実施形態では約0.005mm2未満、いくつかの実施形態では約0.0026mm2未満、およびいくつかの実施形態では約0.001mm2未満のエリアを有することができる。突起部または凹部は、1~20最小面積ユニット、いくつかの実施形態では1~10最小面積ユニット、いくつかの実施形態では1~5最小面積ユニット、いくつかの実施形態では1~3最小面積ユニットの範囲をとるエリアを有することができる。
突起部または凹部は、約400マイクロメートル(400ミクロン)未満、いくつかの
実施形態では約300マイクロメートル(300ミクロン)未満、いくつかの実施形態では約200マイクロメートル(200ミクロン)未満、いくつかの実施形態では約100マイクロメートル(100ミクロン)未満、いくつかの実施形態では約75マイクロメートル(75ミクロン)未満、およびいくつかの実施形態では約50マイクロメートル(50ミクロン)未満の長さまたは幅を有することができる。突起部または凹部特徴は、約10最小線幅未満、いくつかの実施形態では約8最小線幅未満、いくつかの実施形態では約4最小線幅未満、いくつかの実施形態では約3最小線幅未満、およびいくつかの実施形態では約1最小線幅未満の長さまたは幅を有することができる。
実施形態では約300マイクロメートル(300ミクロン)未満、いくつかの実施形態では約200マイクロメートル(200ミクロン)未満、いくつかの実施形態では約100マイクロメートル(100ミクロン)未満、いくつかの実施形態では約75マイクロメートル(75ミクロン)未満、およびいくつかの実施形態では約50マイクロメートル(50ミクロン)未満の長さまたは幅を有することができる。突起部または凹部特徴は、約10最小線幅未満、いくつかの実施形態では約8最小線幅未満、いくつかの実施形態では約4最小線幅未満、いくつかの実施形態では約3最小線幅未満、およびいくつかの実施形態では約1最小線幅未満の長さまたは幅を有することができる。
コンデンサは、小さな重複エリア(例えば容量性エリア)を有することができる。例えば、いくつかの実施形態では、コンデンサの容量性エリアは、約0.5平方ミリメートル(mm2)未満、いくつかの実施形態では約0.3mm2未満、いくつかの実施形態では約0.2mm2未満、いくつかの実施形態では約0.1mm2未満、いくつかの実施形態では約0.05mm2未満、およびいくつかの実施形態では約0.02mm2未満とすることができる。
フィルタは、コンデンサの電極間の第1の誘電材料の第1の層を含むことができる。第1の誘電材料は、フィルタの別の層の第2の誘電材料と別個とすることができる。例えば、電極間の第1の誘電材料は、セラミック充填エポキシを含むことができる。第1の誘電材料は、約5~約9、いくつかの実施形態では約6~約8の範囲をとる誘電率を有することができる。第2の誘電材料は、例えば上記で説明したように、有機誘電材料を含むことができる。第2の誘電材料は、約1~約5、いくつかの実施形態では約2~約4の範囲をとる誘電率を有することができる。
突起部または凹部のエリアは、コンデンサの重複エリアの小さな部分を占めることができる。例えば、いくつかの実施形態では、重複エリア対特徴エリア比(overlapping area-to-feature-area ratio)は、重複エリアの面積と、重複エリア内の突起部または凹部の面積との比として定義することができる。重複エリア対特徴エリア比は、約1よりも大きく、いくつかの実施形態では約2よりも大きく、いくつかの実施形態では約5よりも大きく、いくつかの実施形態では約7よりも大きく、いくつかの実施形態では約10よりも大きく、いくつかの実施形態では約15よりも大きく、およびいくつかの実施形態では約30よりも大きくすることができる。
コンデンサの第1の導電層は、コンデンサの第2の導電層から、約100マイクロメートル(100ミクロン)未満、いくつかの実施形態では約80マイクロメートル(80ミクロン)未満、いくつかの実施形態では約60マイクロメートル(60ミクロン)未満、いくつかの実施形態では約40マイクロメートル(40ミクロン)未満、およびいくつかの実施形態では約20マイクロメートル(20ミクロン)以下だけ離間させることができる。
I.多層フィルタ
図1は、本開示の態様による多層フィルタ100の簡単な概略図である。フィルタ100は、1つまたは複数のインダクタ102、104、106と、1つまたは複数のコンデンサ108、110、112とを備えることができる。入力電圧(図1においてViによって表される)を、フィルタ100に入力することができ、出力電圧(図1においてVoによって表される)をフィルタ100によって出力することができる。バンドパスフィルタ100は、パスバンド周波数範囲内の周波数が実質的に影響を受けずにフィルタ100を透過することを可能にしながら、低周波数および高周波数を大幅に低減することができる。上記で説明した簡単なフィルタ100は、バンドパスフィルタの簡単な例にすぎず、本開示の態様を、より複雑なバンドパスフィルタに適用することができることを理解されたい。加えて、本開示の態様は、例えば、ローパスフィルタまたはハイパスフィルタを含
む他のタイプのフィルタに適用されてもよい。
I.多層フィルタ
図1は、本開示の態様による多層フィルタ100の簡単な概略図である。フィルタ100は、1つまたは複数のインダクタ102、104、106と、1つまたは複数のコンデンサ108、110、112とを備えることができる。入力電圧(図1においてViによって表される)を、フィルタ100に入力することができ、出力電圧(図1においてVoによって表される)をフィルタ100によって出力することができる。バンドパスフィルタ100は、パスバンド周波数範囲内の周波数が実質的に影響を受けずにフィルタ100を透過することを可能にしながら、低周波数および高周波数を大幅に低減することができる。上記で説明した簡単なフィルタ100は、バンドパスフィルタの簡単な例にすぎず、本開示の態様を、より複雑なバンドパスフィルタに適用することができることを理解されたい。加えて、本開示の態様は、例えば、ローパスフィルタまたはハイパスフィルタを含
む他のタイプのフィルタに適用されてもよい。
図2は、本開示の態様によるバンドパスフィルタ200の例示的な実施形態の概略図である。フィルタ200の入力202と出力204との間に信号経路201を定義することができる。フィルタ200の入力202とグラウンド206との間で入力電圧(図1においてViによって表される)をフィルタ200に入力することができる。出力204とグラウンド206との間で出力電圧(図1においてVoによって表される)をフィルタ200によって出力することができる。
フィルタ200は、互いに並列に電気的に接続された第1のインダクタ208および第1のコンデンサ210を備えることができる。第1のインダクタ208および第1のコンデンサ210は、信号経路201とグラウンド206との間に電気的に接続することができる。フィルタ200は、互いに並列に電気的に接続された第2のインダクタ212および第2のコンデンサ214を備えることができる。第2のインダクタ212および第2のコンデンサ214は、信号経路201と直列に接続することができる(例えば、信号経路201の一部分を形成することができる)。フィルタ200は、互いに並列に電気的に接続された第3のインダクタ210および第3のコンデンサ214を備えることができる。第3のインダクタ210および第3のコンデンサ214は、信号経路201とグラウンド206との間に電気的に接続することができる。第3のインダクタ210および第3のコンデンサ214は、信号経路201と直列に接続することができる(例えば、信号経路201の一部分を形成することができる)。フィルタ200は、互いに並列に電気的に接続された第4のインダクタ220および第4のコンデンサ222を備えることができる。第4のインダクタ220および第4のコンデンサ222は、信号経路201とグラウンド206との間に電気的に接続することができる。
インダクタ208、212、216、220のインダクタンス値、およびコンデンサ210、214、218、222の容量値を選択して、バンドパスフィルタ200の所望のバンドパス周波数範囲を生成することができる。バンドパスフィルタ200は、パスバンド周波数範囲内の周波数が実質的に影響を受けずにフィルタ200を透過することを可能にしながら、パスバンド周波数範囲外の周波数を大幅に低減することができる。
図3Aおよび図3Bは、本開示の態様による例示的なバンドパスフィルタ300の斜視図である。図3Cは、図3Aおよび図3Bのフィルタ300の側面図である。図3A~図3Cを参照すると、バンドパスフィルタ300は、複数の誘電体層(明確にするために透明)を備えることができる。図3Cを参照すると、第1の誘電体層304、第2の誘電体層306、および第3の誘電体層308を積層して、一体構造を形成することができる。フィルタ300は、プリント回路基板等の実装表面(mounting surface)302に実装することができる。導電層303、305、307、309は、誘電体層304、306、308上に形成することができる。導電層303は、第1の誘電体層304の底面に形成することができる。導電層305、307は、第2の誘電体層306のそれぞれ上面および底面に形成することができる。グラウンドは、フィルタ300の底面(導電層303の底面)に沿って露出および/または終端するグラウンドプレーン312を含むことができる。実装表面は、グラウンドプレーン312と接続するための1つまたは複数の端子310を含むことができる。
図4A~図4Eは、フィルタ300の一連の連続平面図であり、各連続図において更なる層が示される。より詳細には、図4Aは、実装表面302および第1の導電層303を示す。図4Bは、第1の誘電体層304の底面に形成されたグラウンドプレーン312を示す。図4Cは、第1の誘電体層304の上面に形成された導電層305を更に示す。図4Dは、第2の誘電体層306上に形成された導電層307を更に示す。図4Eは、第3
の層308上に形成された導電層309を示す。誘電体層304、306、308は、様々なパターニングされた導電層303、305、307、309の相対的再配置を示すために透明である。
の層308上に形成された導電層309を示す。誘電体層304、306、308は、様々なパターニングされた導電層303、305、307、309の相対的再配置を示すために透明である。
バンドパスフィルタ300は、入力318および出力320を有する信号経路316を備えることができる。信号経路316は、入力318および出力320を電気的に接続することができる。より詳細には、信号経路316は、複数の誘電体層、ならびに/または複数の誘電体層304、306、308内およびこれらの誘電体層上に形成され、入力318と出力320との間に電気的に接続されたビアを備えることができる。信号経路316は、入力318を、第1の層304と第2の層306との間に配設された中間導電層324と電気的に接続する1つまたは複数のビア322を備えることができる。信号経路316は、中間層324を第2の誘電体層306上に形成された導電層328と電気的に接続する1つまたは複数のビア326を備えることができる。
第2の層360の上面に形成された信号経路316の一部分336と、誘電材料の第2の層306の下面に形成された導電層330との間に第1のコンデンサを形成することができる。第2の層306は、他の層304、308のうちの1つまたは複数と異なる誘電率を有することができる。例えば、第2の層306の誘電材料は、25℃の動作温度および1MHzの周波数において、IPC TM-650 2.5.5.3に従って約5~約8の範囲をとる誘電率を有することができる。他の層304、408のうちの1つまたは複数は、25℃の動作温度および1MHzの周波数において、IPC TM-650 2.5.5.3に従って約1~約4の範囲をとる誘電率を有することができる。
導電層330は、グラウンドプレーン312と電気的に接続することができる。フィルタ300の第1のコンデンサは、図2の回路図200の第1のコンデンサ210と対応することができる。導電層330は、信号経路316の一部分336と容量結合することができる。導電層330は、Z方向における信号経路316の一部分336から離間させることができる。導電層330は、1つまたは複数のビア334によってグラウンドプレーン312と電気的に接続することができる。
第1のコンデンサは、第1のコンデンサの電極の相対的ずれに対し影響を受けにくくすることができる。これは「自己整合」として説明することができる。図4Dに最も良好に見られるように、信号経路316の一部分336は、通常、第1のコンデンサの導電層330よりも(例えば、X方向およびY方向において)寸法を小さくすることができる。加えて、信号経路316の一部分336は、X-Y平面において、信号経路316の他の要素および他の部分との接続を定義することができる。そのような接続は、X方向またはY方向における僅かなずれにより、第1のコンデンサの容量性エリアが変化しないようにサイズ設定することができる。より詳細には、導電層330と信号経路316の一部分336との間の(例えば、X-Y平面における)有効重複エリアのサイズは、第2および第3の層304、306のX方向またはY方向における僅かなずれの影響を受けにくくすることができる。
例えば、信号経路316の一部分336は、一部分336の反対側のコネクタ部分338の(例えばY方向における)幅と等しい(例えばY方向における)幅を有する(例えばX方向に延びる)タブ337を含むことができる。同様に、等しい幅を有することができる接続部340が、(例えばY方向における)一部分336の反対側から延びることができる。結果として、Y方向における相対的ずれにより、導電層330と信号経路316の一部分336との間の重複エリアを変化させないことができる。
フィルタ300は、信号経路316およびグラウンドプレーン312と電気的に接続さ
れた第1のインダクタ342を含むことができる。フィルタ300の第1のインダクタ342は、図2の回路図200の第1のインダクタ208と対応することができる。第1のインダクタ342は、コネクタ部分338によって、第1のコンデンサを形成する信号経路316の一部分336と接続することができる。第1のインダクタ342は、1つまたは複数のビア344(図3Bに最も良好に見られる)によってグラウンドプレーン312と電気的に接続することができる。
れた第1のインダクタ342を含むことができる。フィルタ300の第1のインダクタ342は、図2の回路図200の第1のインダクタ208と対応することができる。第1のインダクタ342は、コネクタ部分338によって、第1のコンデンサを形成する信号経路316の一部分336と接続することができる。第1のインダクタ342は、1つまたは複数のビア344(図3Bに最も良好に見られる)によってグラウンドプレーン312と電気的に接続することができる。
フィルタ300の信号経路316は第2のインダクタ346を含むことができ、第2のインダクタ346は、図2の回路図200の第2のインダクタ212と対応することができる。第2のインダクタ346は、第3の層308(図3Cに最も良好に見られる)上に形成することができる。第2のインダクタ346は、第1のロケーション349および第2のロケーション351の各々において、信号経路316と電気的に接続することができる。換言すれば、第2のインダクタ346は、入力318と出力320との間で信号経路316の一部分を形成することができる。
1つまたは複数のビア348は、第1のロケーション349において第2のインダクタ346を第2の層306(図3B、図4Dおよび図4Eに最も良好に見られる)の信号経路316の一部分354と接続することができる。1つまたは複数のビア348が、第2のロケーション351において第1の誘導性素子346を第2の層306の上面の信号経路316の一部分369の各々、および第2の層306の底面の導電層352(以下で説明する、信号経路316の一部分354と共に第2のコンデンサを形成する)と接続することができる。図3Aおよび図4Eにおいて最も良好に見られるように、インダクタ346は4つの角部を有することができる。したがって、第1のインダクタ346は、半円を超える「ループ」を形成することができる。
第2のコンデンサは、導電層352と、信号経路316の一部分354との間に形成することができる。第2のコンデンサは、図2の回路図200の第2のコンデンサ214と対応することができる。第2のコンデンサは自己整合コンデンサとすることができる。第2のコンデンサは、例えば、図5Bを参照して以下で説明する1つまたは複数の突起部552を備えることができる。
フィルタ300の第3のインダクタ356は、図2の回路図200の第3のインダクタ216と対応することができる。第3のインダクタ356は、第1のロケーション357における1つまたは複数のビア360によって、第2のインダクタ346と接続された信号経路316の一部分369と接続することができる。第3のインダクタ356は、第2のロケーション359における1つまたは複数のビア360によって、出力320と接続された信号経路316の一部分361と接続することができる。信号経路316の一部分361は、1つまたは複数のビア366および/または中間層368によって、出力320と電気的に接続することができる。換言すれば、第3のインダクタ356は、第2のインダクタ346と出力320との間で信号経路316の一部分を形成することができる。
第3のコンデンサは、第3のインダクタ356と並列に形成することができる。第3のコンデンサは、図2の回路図200の第3のコンデンサ214と対応することができる。フィルタ300の第3のコンデンサは、信号経路316の一部分369と容量性結合された導電層367を含むことができる。第3のコンデンサは、例えば、図5Cを参照して以下で説明する突起部572を備えることができる。
第4のインダクタ370は、ビア374によって、第1のロケーション371において信号経路316と、第2のロケーション373においてグラウンドプレーン312と電気的に接続することができる。ビア374は、中間層376によって接続することができる
。フィルタ300の第4のインダクタ370は、図2の回路図200の第4のインダクタ220と対応することができる。フィルタ300の第4のインダクタ370は、出力320と電気的に接続された信号経路316の一部分361において、信号経路316と接続することができる。第4のインダクタ370は、3つの角部372を有することができ、概ね四分円のループを形成することができる。
。フィルタ300の第4のインダクタ370は、図2の回路図200の第4のインダクタ220と対応することができる。フィルタ300の第4のインダクタ370は、出力320と電気的に接続された信号経路316の一部分361において、信号経路316と接続することができる。第4のインダクタ370は、3つの角部372を有することができ、概ね四分円のループを形成することができる。
第4のコンデンサは、出力320と接続された信号経路316の一部分361と容量性結合された導電層380を含むことができる。第4のコンデンサの導電層380は、ビア382によって、グラウンドプレーン312と電気的に接続することができる。第4のコンデンサは、図2の回路図200の第4のコンデンサ222と対応することができる。第4のコンデンサは、自己整合することができ、例えば、図5Dを参照して以下で説明する突起部583を備えることができる。
II.例示的なコンデンサ
図5A~図5Dは、それぞれ多層フィルタ300の第1~第4のコンデンサの平面図である。図5Aを参照すると、第1のコンデンサは、第1の導電層502(例えば信号経路316の一部分336)と、Z方向において離間された第2の導電層504(例えば導電層330)とを備えることができる。第1の導電層502および第2の導電層504は、重複エリアにおいて、X-Y平面において重なることができる。重複エリアは、第1および第2の導電層502、504間の相対的ずれの影響を受けにくくすることができる。したがって、第1のコンデンサは、「自己整合」していると記述することができる。より詳細には、第1の導電層502は、部分336からX方向に延び、重複エリアの境界501において等しい幅500を有する、タブ337およびコネクタ部分338を備えることができる。同様に、第1の導電層502は、Y方向に延び、等しい幅503を有する、接続部340を備えることができる。結果として、XおよびY方向における相対的ずれにより重複のサイズを変化させないことができる。
II.例示的なコンデンサ
図5A~図5Dは、それぞれ多層フィルタ300の第1~第4のコンデンサの平面図である。図5Aを参照すると、第1のコンデンサは、第1の導電層502(例えば信号経路316の一部分336)と、Z方向において離間された第2の導電層504(例えば導電層330)とを備えることができる。第1の導電層502および第2の導電層504は、重複エリアにおいて、X-Y平面において重なることができる。重複エリアは、第1および第2の導電層502、504間の相対的ずれの影響を受けにくくすることができる。したがって、第1のコンデンサは、「自己整合」していると記述することができる。より詳細には、第1の導電層502は、部分336からX方向に延び、重複エリアの境界501において等しい幅500を有する、タブ337およびコネクタ部分338を備えることができる。同様に、第1の導電層502は、Y方向に延び、等しい幅503を有する、接続部340を備えることができる。結果として、XおよびY方向における相対的ずれにより重複のサイズを変化させないことができる。
第1の導電層502は、重複エリアの境界510において平行な縁部506、508の対を有することができる。平行な縁部506、508は、互いに平行とし、X方向において接続部340の幅503だけ離間させることができる。
第1の導電層502は、重複エリア内にあり、平行な縁部506、508の対と平行な、オフセット縁部512を有することができる。オフセット縁部512はY方向に延びることができる。オフセット距離514は、オフセット縁部512と、平行な縁部506、508の対の第1の縁部506との間に定義することができる。オフセット距離514は、平行な縁部506、508のうち、オフセット縁部512に最も近い縁部506の間に定義することができる。オフセット距離514は、約500マイクロメートル(500ミクロン)未満とすることができる。
第1の導電層502は、更なるオフセット縁部516を備えることができる。更なるオフセット縁部516は、平行な縁部506、508の対のうちの近い方に対し定義されたそれぞれの更なるオフセット距離518を有することができる。更なるオフセット距離516のうちの1つまたは複数は、約500マイクロメートル(500ミクロン)未満とすることができる。
第1の導電層502は、平行な縁部506、608に垂直な方向(例えばX方向)において、平行な縁部506、508の対間の第1の幅520を有することができる。第1の導電層502は、オフセット縁部に垂直な方向(例えばX方向)において、オフセット縁部512において第2の幅522を有することができる。第2の幅522は、第1の幅520よりも大きくすることができる。第2の幅522は、第1の幅520とオフセット距離514とを加算したものに等しくすることができる。
幅不連続部の縁部524は、オフセット縁部512と、平行な縁部506、508の対の第1の縁部506(例えば、より近い縁部)との間に延びることができる。幅不連続部の縁部524は、平行な縁部506、508および/またはオフセット縁部512に垂直にすることができる。更なる幅不連続部の縁部526は、更なるオフセット縁部516と関連付けることができる。
オフセット縁部512、516によって1つまたは複数の突起部528(図5Aにおいてクロスハッチングによって表される)を形成することができる。突起部528は、平行な縁部506、508と、重複エリアの境界501においてコネクタ部分の幅500によって定義されたコネクタ部分338の縁部との交差部の外側に位置する第1の導電層502の部分として定義することができる。突起部528は、重複エリアのサイズを増大させることができ、これにより第1のコンデンサの、結果として得られる容量を増大させることができる。様々な突起部528のサイズは、重複エリアのサイズを微調整し、これにより第1のコンデンサの精密な容量を微調整するように選択することができる。
より詳細には、第1のコンデンサの自己整合特性を保つために、導電層330の境界501付近のタブ337およびコネクタ部分338の幅550は等しいままであるべきである。同様に、接続部340の幅503は等しいままであるべきである。しかしながら、導電層をパターニングおよび形成するのに用いられる技法は、有限分解を有する。最小線幅(導電層内の格子点および矢印508によって表される)は、正確にパターニングすることができる最小の特徴サイズとして定義することができる。「最小面積ユニット」は、最小線幅508の二乗(例えば約0.0026mm2)として定義することができ、図5Aにおいて、格子内の1正方形ユニットとして表される。重複エリア内の突起部528を定義するために1つまたは複数のオフセット縁部512、516を含めることを用いて、重複エリアのサイズに対する非常に小さな調整を行うことができる。
図5Bを参照すると、多層フィルタ300の第2のコンデンサは、導電層352と、信号経路316の一部分354との間の重複エリアを定義することができる。第1の導電層530(信号経路316の一部分354)は、Y方向に細長く、X-Y平面において、重複エリアにおいて第2の導電層532(導電層352)の上に重なることができる。重複エリアは、導電層530、532間の小さなずれの影響を受けにくくすることができる。
第1の導電層530は、重複エリアの境界538において平行な縁部534、536の対を有することができる。平行な縁部534、536は、互いに平行にし、X方向において、第1の導電層530の第1の幅540だけ離間させることができる。
第1の導電層530は、重複エリア内にあり、平行な縁部543、536の対と平行なオフセット縁部542を有することができる。オフセット縁部542は、Y方向に延びることができる。オフセット距離543は、オフセット縁部542と、平行な縁部506、508の対の第1の縁部534との間に定義することができる。オフセット距離514は、平行な縁部534、536のうち、オフセット縁部542に最も近い縁部534の間に定義することができる。オフセット距離542は、約500マイクロメートル(500ミクロン)未満とすることができる。
第1の導電層530は、平行な縁部534から更なるオフセット距離546だけオフセットされた更なるオフセット縁部544を含むことができる。更なるオフセット距離546は、約500マイクロメートル(500ミクロン)未満とすることができる。
第1の導電層530は、平行な縁部534、536に垂直な方向(例えばX方向)にお
いて、平行な縁部534、536の対間に第1の幅540を有することができる。第1の導電層530は、オフセット縁部542に垂直な方向(例えばX方向)において、オフセット縁部542において第2の幅548を有することができる。第2の幅548は、第1の幅540よりも大きくすることができる。第2の幅548は、第1の幅540とオフセット距離543とを加算したものに等しくすることができる。
いて、平行な縁部534、536の対間に第1の幅540を有することができる。第1の導電層530は、オフセット縁部542に垂直な方向(例えばX方向)において、オフセット縁部542において第2の幅548を有することができる。第2の幅548は、第1の幅540よりも大きくすることができる。第2の幅548は、第1の幅540とオフセット距離543とを加算したものに等しくすることができる。
幅不連続部の縁部548は、オフセット縁部542と、平行な縁部534、536の対の第1の縁部534(例えば近い方の縁部)との間に延びることができる。幅不連続部の縁部548は、平行な縁部534、536および/またはオフセット縁部542に垂直にすることができる。更なる幅不連続部の縁部550を、更なるオフセット縁部544と関連付けることができる
突起部552(図5Bにおいてクロスハッチングによって表される)を、オフセット縁部542、544によって形成することができる。突起部552は、第1の導電層530の平行な縁部543、536の外側に位置する第1の導電層の一部分として定義することができる。突起部552は、重複エリアのサイズを増大させることができ、これにより、第2のコンデンサの、結果として得られる容量を増大させることができる。様々な突起部552のサイズは、重複エリアのサイズを微調整し、これにより第2のコンデンサの精密な容量を微調整するように選択することができる。
突起部552(図5Bにおいてクロスハッチングによって表される)を、オフセット縁部542、544によって形成することができる。突起部552は、第1の導電層530の平行な縁部543、536の外側に位置する第1の導電層の一部分として定義することができる。突起部552は、重複エリアのサイズを増大させることができ、これにより、第2のコンデンサの、結果として得られる容量を増大させることができる。様々な突起部552のサイズは、重複エリアのサイズを微調整し、これにより第2のコンデンサの精密な容量を微調整するように選択することができる。
図5Cを参照すると、多層フィルタ300の第3のコンデンサは、第1の導電層556(導電層367)と、第2の導電層558(信号経路316の一部分359)との間に形成される重複エリアを含むことができる。第3のコンデンサは、重複エリアが、第1の導電層556と第2の導電層558との間の相対的なずれの影響を受けにくいように「自己整合」することができる。
第1の導電層556は、図5Aおよび図5Bを参照して上記で説明したのと同様の方式で重複エリアの境界566において定義された平行な縁部562、564の対と平行な重複エリア内に位置するオフセット縁部560を含むことができる。オフセット距離568は、図5Aおよび図5Bを参照して上記で説明したのと類似の方式で、オフセット縁部560と平行な縁部562、564の対のうちの少なくとも一方との間に定義することができる。加えて、幅不連続部の縁部570は、平行な縁部562、564と平行に位置することができる。オフセット縁部560は、オフセット縁部560と平行な方向(例えばY方向)における長さ571を有することができる。
第1の導電層556は、平行な縁部562、564の対の外側、かつ重複エリア内に位置する突起部572(図5Cにおいてクロスハッチングによって表される)を含むことができる。この例において、突起部572は、最小線幅508の二乗(例えば約0.0026mm2)として定義することができる単一の最小面積ユニットに等しい面積を有することができる。
図5Dを参照すると、多層フィルタ300の第3のコンデンサは、第1の導電層574(信号経路316の一部分361)と第2の導電層575(導電層380)との間に形成される重複エリアを含むことができる。第3のコンデンサは、重複エリアが、第1の導電層574と第2の導電層575との間の相対的ずれの影響を受けにくいように「自己整合」することができる。
第1の導電層574は、図5Aおよび図5Bを参照して上記で説明したのと類似した方式で重複エリアの境界579において定義される平行な縁部577、578の対と平行な重複エリア内に位置するオフセット縁部576を含むことができる。オフセット距離580は、図5Aおよび図5Bを参照して上記で説明したのと類似した方式で、オフセット縁
部576と、平行な縁部577、578の対のうちの少なくとも一方との間に定義することができる。加えて、幅不連続部の縁部582は、平行な縁部577、578と平行に位置することができる。オフセット縁部576は、オフセット縁部576と平行な方向(例えばY方向)における長さ581を有することができる。
部576と、平行な縁部577、578の対のうちの少なくとも一方との間に定義することができる。加えて、幅不連続部の縁部582は、平行な縁部577、578と平行に位置することができる。オフセット縁部576は、オフセット縁部576と平行な方向(例えばY方向)における長さ581を有することができる。
第1の導電層574は、平行な縁部577、578の対の外側、かつ重複エリア内に位置する突起部583(図5Dにおいてクロスハッチングによって表される)を含むことができる。
図5Eを参照すると、図6A~図7Dを参照して以下で説明する別の多層フィルタ600の第2のコンデンサ618と対応することができる別のコンデンサ584が示される。コンデンサ584は、第1の導電層585と第2の導電層586との間に形成される重複エリアを含むことができる。コンデンサ584は、重複エリアが、第1の導電層585と第2の導電層586との間の相対的ずれの影響を受けにくいように「自己整合」することができる。
第1の導電層585は、図5Aおよび図5Bを参照して上記で説明したのと類似した方式で重複エリアの境界590において定義される平行な縁部588、589の対と平行な、重複エリア内に位置するオフセット縁部587を含むことができる。オフセット距離591は、図5Aおよび図5Bを参照して上記で説明したのと類似した方式で、オフセット縁部587と、平行な縁部588、589の対のうちの少なくとも一方との間に定義することができる。加えて、幅不連続部の縁部593は、平行な縁部588、589と平行に位置することができる。オフセット縁部587は、オフセット縁部589と平行な方向(例えばY方向)における長さ592を有することができる。
第1の導電層585は、凹部594を定義することができる。凹部594は、少なくとも部分的に、平行な縁部588、589間に位置することができる。オフセット縁部587は、平行な縁部588、589間に位置することができる。換言すれば、オフセット距離591は、(前の実施形態と比較して)負とすることができる。凹部594は、重複エリアのサイズを低減させ、これによりコンデンサの容量を低減させることができる。第1の導電層585の幅595は重複エリアの各境界590において同じであるため、コンデンサ584は依然として「自己整合」することができる。
III.更なる例示的な実施形態
図6Aは、本開示の態様による多層フィルタ600の別の実施形態の斜視図を示す。図6Bは、図6Aの多層フィルタ600の別の斜視図を示す。フィルタ600は、通常、図3~図5Dを参照して上記で説明したフィルタ300と類似した方式で構成することができる。フィルタ600は、入力602と、出力604と、入力602および出力604を接続する信号経路606とを備えることができる。フィルタ600は、1つまたは複数のグラウンド電極610と電気的に接続されたグラウンドプレーン608も備えることができる。
III.更なる例示的な実施形態
図6Aは、本開示の態様による多層フィルタ600の別の実施形態の斜視図を示す。図6Bは、図6Aの多層フィルタ600の別の斜視図を示す。フィルタ600は、通常、図3~図5Dを参照して上記で説明したフィルタ300と類似した方式で構成することができる。フィルタ600は、入力602と、出力604と、入力602および出力604を接続する信号経路606とを備えることができる。フィルタ600は、1つまたは複数のグラウンド電極610と電気的に接続されたグラウンドプレーン608も備えることができる。
フィルタ600は、グラウンドプレーン608と電気的に接続された第1のインダクタ612を備えることができる。第1のインダクタ612は、図2を参照して上記で説明した回路図200の第1のインダクタ208と対応することができる。フィルタ600は、グラウンドプレーン608と電気的に結合された第1のコンデンサ614を備えることができる。第1のコンデンサ614は、図2を参照して上記で説明した回路図200の第1のコンデンサ210と対応することができる。
フィルタ600は、互いに並列に接続された第2のインダクタ616および第2のコンデンサ618を備えることができる。第2のインダクタ616および第2のコンデンサ6
18は、それぞれ、図2を参照して上記で説明した回路図200の第2のインダクタ212および第2のコンデンサ214と対応することができる。第2のインダクタ616および第2のコンデンサ618は、入力602と出力604との間で信号経路606の一部分を形成することができる。フィルタ600は、互いに並列に接続され、入力602と出力604との間で信号経路606の一部分を形成することができる第3のインダクタ620および第3のコンデンサ622を備えることができる。第3のインダクタ620および第3のコンデンサ622は、それぞれ、図2を参照して上記で説明した回路図200の第3のインダクタ216および第3のコンデンサ218と対応することができる。最後に、フィルタ600は、互いに並列に接続され、信号経路606とグラウンドプレーン608との間で接続された第4のインダクタ624および第4のコンデンサ626を備えることができる。第4のインダクタ624および第4のコンデンサ626は、それぞれ、図2を参照して上記で説明した回路図200の第4のインダクタ220および第4のコンデンサ222と対応することができる。
18は、それぞれ、図2を参照して上記で説明した回路図200の第2のインダクタ212および第2のコンデンサ214と対応することができる。第2のインダクタ616および第2のコンデンサ618は、入力602と出力604との間で信号経路606の一部分を形成することができる。フィルタ600は、互いに並列に接続され、入力602と出力604との間で信号経路606の一部分を形成することができる第3のインダクタ620および第3のコンデンサ622を備えることができる。第3のインダクタ620および第3のコンデンサ622は、それぞれ、図2を参照して上記で説明した回路図200の第3のインダクタ216および第3のコンデンサ218と対応することができる。最後に、フィルタ600は、互いに並列に接続され、信号経路606とグラウンドプレーン608との間で接続された第4のインダクタ624および第4のコンデンサ626を備えることができる。第4のインダクタ624および第4のコンデンサ626は、それぞれ、図2を参照して上記で説明した回路図200の第4のインダクタ220および第4のコンデンサ222と対応することができる。
インダクタ612、616、620、624およびコンデンサ614、618、622、626は、図3~図5Dを参照して上記で説明したのと類似した方式でビア627によって接続することができる。インダクタ612、616、620、624の各々は、それぞれの第1のロケーションにおいて信号経路606と接続し、それぞれの第2のロケーションにおいて信号経路606またはグラウンドプレーン608と接続することができる。インダクタ612、616、620、624の各々は、第1のロケーションと第2のロケーションとの間で(例えばX-Y平面における)それぞれの有効長を有することができる。加えて、インダクタ612、616、620、624の各々が、それぞれの有効長に沿ったそれぞれの幅を有することができる。
図6Cは、図6Aおよび図6Bのフィルタ600の側面図である。バンドパスフィルタ600は、複数の誘電体層(明確にするために図6Aおよび図6Bにおいて透明である)を備えることができる。図6Cを参照すると、第1の層632、第2の層636、および第3の層640を積層して、一体構造を形成することができる。誘電体層632、636、640の上に導電層630、634、638、642を形成することができる。第1の誘電体層632の底面に導電層630を形成することができる。第2の誘電体層636のそれぞれ上面および底面に導電層634、638を形成することができる。第3の誘電体層640の上面に導電層642を形成することができる。
図7A~図7Dは、図6A~図6Cのフィルタ600の一連の連続平面図であり、各連続図において更なる層が示される。より詳細には、図7Aは、プリント回路基板等の実装表面628を示す。第1の導電層630は、第1の層632の底面および上面に形成することができるグラウンドプレーン608を含むことができる。図7Bは、第1の誘電体層632上に形成された第2の導電層634を更に示す。第2の導電層634は、第1のコンデンサ614、第2のコンデンサ618、第3のコンデンサ622および第4のコンデンサ626を備えることができる。図7Cは、第2の誘電体層636上に形成された第3の導電層638を更に示す。第3の導電層638は、信号経路606の一部分および第1のインダクタ612を備えることができる。図7Dは、第4の誘電体層640上に形成された第4の導電層642を示す。第4の導電層642は、第2のインダクタ616、第3のインダクタ622、および第4のインダクタ624を備えることができる。誘電体層632、636、640は、様々なパターニングされた導電層630、634、638、642の相対的再配置を示すために透明である。
図8Aは、本開示の態様による多層フィルタ800の別の実施形態の斜視図を示す。フィルタ800は、通常、図3~図5Dを参照して上記で説明したフィルタ300と類似した方式で構成することができる。フィルタ800は、入力802と、出力804と、入力
802および出力804を接続する信号経路806とを備えることができる。フィルタ800は、1つまたは複数のグラウンド電極810と電気的に接続されたグラウンドプレーン808も含むことができる。
802および出力804を接続する信号経路806とを備えることができる。フィルタ800は、1つまたは複数のグラウンド電極810と電気的に接続されたグラウンドプレーン808も含むことができる。
フィルタ800は、グラウンドプレーン808と電気的に接続された第1のインダクタ812を備えることができる。第1のインダクタ812は、図2を参照して上記で説明した回路図200の第1のインダクタ208と対応することができる。フィルタ800は、グラウンドプレーン808と電気的に接続された第1のコンデンサ814を備えることができる。第1のコンデンサ814は、図2を参照して上記で説明した回路図200の第1のインダクタコンデンサ210と対応することができる。フィルタ800は、互いに並列に接続された第2のインダクタ816および第2のコンデンサ818を備えることができる。第2のインダクタ816および第2のコンデンサ818は、それぞれ、図2を参照して上記で説明した回路図200の第2のインダクタ212および第2のコンデンサ214と対応することができる。第2のインダクタ816および第2のコンデンサ818は、入力802と出力804との間で信号経路806の一部分を形成することができる。フィルタ800は、互いに並列に接続され、入力802と出力804との間で信号経路806の一部分を形成することができる、第3のインダクタ820および第3のコンデンサ822を備えることができる。第3のインダクタ820および第3のコンデンサ822は、それぞれ、図2を参照して上記で説明した回路図200の第3のインダクタ216および第3のコンデンサ218と対応することができる。最後に、フィルタ800は、互いに並列に接続され、信号経路806とグラウンドプレーン808との間で接続された第4のインダクタ824および第4のコンデンサ826を備えることができる。第4のインダクタ824および第4のコンデンサ826は、それぞれ、図2を参照して上記で説明した回路図200の第4のインダクタ220および第4のコンデンサ222と対応することができる。
インダクタ812、816、820、824およびコンデンサ814、818、822、826は、図3~図5Dを参照して上記で説明したのと同様の方式でビア827によって接続することができる。インダクタ812、818、820、824の各々は、それぞれの第1のロケーションにおいて信号経路806と接続し、それぞれの第2のロケーションにおいて信号経路806またはグラウンドプレーン808と接続することができる。インダクタ812、818、820、824の各々は、第1のロケーションと第2のロケーションとの間で(例えばX-Y平面における)それぞれの有効長を有することができる。加えて、インダクタ812、818、820、824の各々は、そのそれぞれの有効長に沿ってそれぞれの幅を有することができる。
図8Bは、図8Aのフィルタ800の側面図である。バンドパスフィルタ800は、複数の誘電体層(明確にするために図8Aにおいて透明である)を備えることができる。図8Bを参照すると、第1の層832、第2の層836および第3の層840を積層して、一体構造を形成することができる。誘電体層832、836、840上に導電層830、834、838、842を形成することができる。第1の誘電体層832の底面に導電層830を形成することができる。それぞれ、第2の誘電体層836の上面および底面に導電層834、838を形成することができる。第3の誘電体層840の上面に導電層842を形成することができる。
図9A~図9Dは、図8Aおよび図8Bのフィルタ600の一連の連続平面図であり、各連続図において更なる誘電体層が示される。より詳細には、図9Aは、プリント回路基板等の実装表面828を示す。第1の導電層830は、第1の層832の底面および上面に形成することができるグラウンドプレーン808を含むことができる。図9Bは、第1の誘電体層832上に形成された第2の導電層834を更に示す。第2の導電層834は、第1のコンデンサ814、第2のコンデンサ818、第3のコンデンサ822および第
4のコンデンサ826を含むことができる。図9Cは、第2の誘電体層836上に形成された第3の導電層838を更に示す。第3の導電層838は、信号経路806の一部分と、第1のインダクタ812とを含むことができる。図9Dは、第4の誘電体層840上に形成された第4の導電層842を示す。第4の導電層842は、第2のインダクタ816、第3のインダクタ822および第4のインダクタ824を含むことができる。誘電体層832、836、840は、様々なパターニングされた導電層830、834、838、842の相対的再配置を示すために透明である。
4のコンデンサ826を含むことができる。図9Cは、第2の誘電体層836上に形成された第3の導電層838を更に示す。第3の導電層838は、信号経路806の一部分と、第1のインダクタ812とを含むことができる。図9Dは、第4の誘電体層840上に形成された第4の導電層842を示す。第4の導電層842は、第2のインダクタ816、第3のインダクタ822および第4のインダクタ824を含むことができる。誘電体層832、836、840は、様々なパターニングされた導電層830、834、838、842の相対的再配置を示すために透明である。
図10Aは、本開示の態様による多層フィルタ1000の別の実施形態の斜視図を示す。図10Bは、図10Aの多層フィルタ1000の別の斜視図を示す。フィルタ1000は、通常、図3~図5Dを参照して上記で説明したフィルタ300と類似の方式で構成することができる。フィルタ1000は、入力1002と、出力1004と、入力1002および出力1004を接続する信号経路1006とを含むことができる。フィルタ1000は、1つまたは複数のグラウンド電極1010と電気的に接続されたグラウンドプレーン1008も含むことができる。
フィルタ1000は、グラウンドプレーン1008と電気的に接続された第1のインダクタ1012を備えることができる。第1のインダクタ1012は、図2を参照して上記で説明した回路図200の第1のインダクタ208と対応することができる。フィルタ1000は、グラウンドプレーン1008と電気的に結合された第1のコンデンサ1014を含むことができる。第1のコンデンサ1014は、図2を参照して上記で説明した回路図200の第1のインダクタコンデンサ210と対応することができる。フィルタ1000は、互いに並列に接続された第2のインダクタ1016および第2のコンデンサ1018を含むことができる。第2のインダクタ1016および第2のコンデンサ1018は、それぞれ、図2を参照して上記で説明した回路図200の第2のインダクタ212および第2のコンデンサ214と対応することができる。第2のインダクタ1016および第2のコンデンサ1018は、入力1002と出力1004との間で信号経路1006の一部分を形成することができる。フィルタ1000は、互いに並列に接続され、入力1002と出力1004との間で信号経路1006の一部分を形成することができる第3のインダクタ1020および第3のコンデンサ1022を備えることができる。第3のインダクタ1020および第3のコンデンサ1022は、それぞれ、図2を参照して上記で説明した回路図200の第3のインダクタ216および第3のコンデンサ218と対応することができる。最後に、フィルタ1000は、互いに並列に接続され、信号経路1006とグラウンドプレーン1008との間で接続された第4のインダクタ1024および第4のコンデンサ1026を備えることができる。第4のインダクタ1024および第4のコンデンサ1026は、それぞれ、図2を参照して上記で説明した回路図200の第4のインダクタ220および第4のコンデンサ222と対応することができる。
インダクタ1012、1016、1020、1024およびコンデンサ1014、1018、1022、1026は、図3~図5Dを参照して上記で説明したのと類似した方式でビア1027によって接続することができる。インダクタ1012、10110、1020、1024の各々は、それぞれの第1のロケーションにおいて信号経路1006と接続し、それぞれの第2のロケーションにおいて信号経路1006またはグラウンドプレーン1008と接続することができる。インダクタ1012、10110、1020、1024の各々は、第1のロケーションと第2のロケーションとの間で(例えばX-Y平面における)それぞれの有効長を有することができる。加えて、インダクタ1012、10110、1020、1024の各々が、それぞれの有効長に沿ったそれぞれの幅を有することができる。
図10Bは、図10Aおよび図10Bのフィルタ1000の側面図である。バンドパス
フィルタ1000は、複数の誘電体層(明確にするために図10Aにおいて透明である)を備えることができる。図10Bを参照すると、第1の層1032、第2の層1036、第3の層1040を積層して、一体構造を形成することができる。誘電体層1032、1036、1040の上に導電層1030、1034、1038、1042を形成することができる。第1の誘電体層1032の底面に導電層1030を形成することができる。第2の誘電体層1036のそれぞれ上面および底面に導電層1034、1038を形成することができる。第3の誘電体層1040の上面に導電層1042を形成することができる。
フィルタ1000は、複数の誘電体層(明確にするために図10Aにおいて透明である)を備えることができる。図10Bを参照すると、第1の層1032、第2の層1036、第3の層1040を積層して、一体構造を形成することができる。誘電体層1032、1036、1040の上に導電層1030、1034、1038、1042を形成することができる。第1の誘電体層1032の底面に導電層1030を形成することができる。第2の誘電体層1036のそれぞれ上面および底面に導電層1034、1038を形成することができる。第3の誘電体層1040の上面に導電層1042を形成することができる。
図11A~図11Dは、図10Aおよび図10Bのフィルタ600の一連の連続平面図であり、各連続図において更なる誘電体層が示される。より詳細には、図11Aは、プリント回路基板等の実装表面1028を示す。第1の導電層1030は、第1の層1030の底面および上面に形成することができるグラウンドプレーン1008を含むことができる。図11Bは、第1の誘電体層1032上に形成された第2の導電層1034を更に示す。第2の導電層1034は、第1のコンデンサ1014、第2のコンデンサ1018、第3のコンデンサ1022および第4のコンデンサ1026を備えることができる。図11Cは、第2の誘電体層1036上に形成された第3の導電層1038を更に示す。第3の導電層1038は、信号経路1006の一部分および第1のインダクタ1012を備えることができる。図11Dは、第4の誘電体層1040上に形成された第4の導電層1042を示す。第4の導電層1042は、第2のインダクタ1016、第3のインダクタ1022、および第4のインダクタ1024を備えることができる。誘電体層1032、1036、1040は、様々なパターニングされた導電層1030、1034、1038、1042の相対的再配置を示すために透明である。
IV.用途
本明細書において説明したフィルタの様々な実施形態は、任意の適切なタイプの電気コンポーネントにおいて用途を見出すことができる。フィルタは、高周波数無線信号を受信、送信、または他の形で用いるデバイスにおいて特定の用途を見出すことができる。例示的な用途は、スマートフォン、信号中継器(例えば、スモールセル)、中継局およびレーダを含む。
本明細書において説明したフィルタの様々な実施形態は、任意の適切なタイプの電気コンポーネントにおいて用途を見出すことができる。フィルタは、高周波数無線信号を受信、送信、または他の形で用いるデバイスにおいて特定の用途を見出すことができる。例示的な用途は、スマートフォン、信号中継器(例えば、スモールセル)、中継局およびレーダを含む。
コンピュータモデリングを用いて、本開示の態様による多層高周波数フィルタをシミュレートした。加えて、フィルタが構築され、試験された。以下の寸法は単に例として与えられ、本開示の範囲を限定しないことを理解されたい。
図3A~図4Eを参照して上記で説明した多層フィルタ300のコンデンサは、以下の面積および比を有するような寸法にすることができる。
図6A~図7Eを参照して上記で説明した多層フィルタ600のコンデンサは、以下の面積および比を有するような寸法にすることができる。
図8A~図9Eを参照して上記で説明した多層フィルタ800のコンデンサは、以下の面積および比を有するような寸法にすることができる。
図10A~図11Eを参照して上記で説明した多層フィルタ1000のコンデンサは、以下の面積および比を有するような寸法にすることができる。
誘電体層の厚みは、通常、約180マイクロメートル(「ミクロン」)未満とすることができる。例えば、いくつかの実施形態では、第1の層304、632、832、1032は、約60マイクロメートル(60ミクロン)の厚みとすることができる。第2の層304、636、836、1036は、約20マイクロメートル(20ミクロン)の厚みとすることができる。このため、これらの例において、第1~第4のコンデンサのそれぞれの層は、Z方向において、20マイクロメートル(20ミクロン)だけ互いから離間される。第3の層308、640、840、1040は、約60マイクロメートル(60ミクロン)の厚みとすることができる。
フィルタ300、600、800、1000の全体長さは、4.3mmであり、全体幅は約4mmであった。全体厚みは230マイクロメートル(230ミクロン)であった。
図12~図17は、様々なフィルタのための試験結果およびシミュレーションデータを表す。図12を参照すると、本開示の態様による多層フィルタが構築され試験された。測定された挿入損失(S21)値および測定されたリターン損失(S11)値が0GHz~45GHzでプロットされている。シミュレートされた挿入損失(S21)値およびシミュレートされたリターン損失(S11)値が0GHz~35GHzでプロットされている。測定パスバンドは、約13.2GHz~約15.8GHzである。
図12~図17は、様々なフィルタのための試験結果およびシミュレーションデータを表す。図12を参照すると、本開示の態様による多層フィルタが構築され試験された。測定された挿入損失(S21)値および測定されたリターン損失(S11)値が0GHz~45GHzでプロットされている。シミュレートされた挿入損失(S21)値およびシミュレートされたリターン損失(S11)値が0GHz~35GHzでプロットされている。測定パスバンドは、約13.2GHz~約15.8GHzである。
図13を参照すると、本開示の態様による多層フィルタが構築され、試験された。測定された挿入損失(S21)値および測定されたリターン損失(S11)値が0GHz~45GHzでプロットされている。シミュレートされた挿入損失(S21)値およびシミュレートされたリターン損失(S11)値が0GHz~35GHzでプロットされている。パスバンドは約16.1GHz~約18.2GHzである。
図14を参照すると、図3A~図4Eを参照して上記で説明した多層フィルタ300のシミュレートおよび構築の双方が行われ、物理的に試験された。測定された挿入損失(S21)値および測定されたリターン損失(S11)値が0GHz~45GHzでプロットされている。シミュレートされた挿入損失(S21)値およびシミュレートされたリターン損失(S11)値が0GHz~35GHzでプロットされている。パスバンドは約17.0GHz~約21.2GHzである。
図15を参照すると、図6A~図7Dを参照して上記で説明した多層フィルタ600がシミュレートされた。シミュレートされた挿入損失(S21)値およびシミュレートされたリターン損失(S11)値が0GHz~50GHzでプロットされている。パスバンドは約24.6GHz~約27.8GHzである。
図16を参照すると、図8A~図9Dを参照して上記で説明した多層フィルタ800がシミュレートされた。シミュレートされた挿入損失(S21)値およびシミュレートされたリターン損失(S11)値が0GHz~55GHzでプロットされている。パスバンドは約34.6GHz~約37.4GHzである。
図17を参照すると、図10A~図11Dを参照して上記で説明した多層フィルタ1000がシミュレートされた。シミュレートされた挿入損失(S21)値およびシミュレートされたリターン損失(S11)値が0GHz~70GHzでプロットされている。パスバンドは約42.9GHz~約46.6GHzである。
試験方法
図18を参照すると、本開示の態様に従って、試験アセンブリ1800を用いて、多層フィルタ1802の挿入損失およびリターン損失等の性能特性を試験することができる。フィルタ1802は、試験基板1804に実装することができる。入力線1806および出力線1808は、各々試験基板1804に接続された。試験基板1804は、入力線1806をフィルタ1802の入力と電気的に接続し、出力線1808をフィルタ1802の出力と電気的に接続するマイクロストリップ線1810を含むことができる。入力信号が、ソース信号発生器(例えば、1806 Keithley 2400シリーズのソース測定ユニット(SMU)、例えば、Keithley 2410-C SMU)を用いて入力線に適用され、フィルタ1802の結果としての出力が、(例えば、ソース信号発生器を用いて)出力線18108において測定された。これは、フィルタの様々な構成について繰り返された。
試験方法
図18を参照すると、本開示の態様に従って、試験アセンブリ1800を用いて、多層フィルタ1802の挿入損失およびリターン損失等の性能特性を試験することができる。フィルタ1802は、試験基板1804に実装することができる。入力線1806および出力線1808は、各々試験基板1804に接続された。試験基板1804は、入力線1806をフィルタ1802の入力と電気的に接続し、出力線1808をフィルタ1802の出力と電気的に接続するマイクロストリップ線1810を含むことができる。入力信号が、ソース信号発生器(例えば、1806 Keithley 2400シリーズのソース測定ユニット(SMU)、例えば、Keithley 2410-C SMU)を用いて入力線に適用され、フィルタ1802の結果としての出力が、(例えば、ソース信号発生器を用いて)出力線18108において測定された。これは、フィルタの様々な構成について繰り返された。
当業者であれば、本開示の趣旨および範囲から逸脱することなく、本開示のこれらのおよび他の変更および変形を行うことができる。加えて、様々な実施形態の態様は、全体的および部分的の双方で入れ替えることができることを理解されたい。更に、当業者であれば、上記の説明が例示の目的にすぎず、添付の特許請求の範囲において更に記載される本開示を限定することを意図しないことを理解するであろう。
Claims (27)
- 多層電子デバイスであって、
X-Y平面に垂直なZ方向において積層された複数の誘電体層と、
前記複数の誘電体層のうちの1つの上に重なる第1の導電層と、
前記複数の誘電体のうちの別のものの上に重なり、前記Z方向において前記第1の導電層から離間された、第2の導電層を含み、前記第2の導電層は、重複エリアにおいて、X-Y平面において前記第1の導電層の上に重なり、コンデンサを形成し、前記第1の導電層は、前記重複エリアの境界において平行な縁部の対を有し、前記第1の導電層は、前記平行な縁部の対と平行な前記重複エリア内のオフセット縁部を有し、前記オフセット縁部は、約500マイクロメートル(500ミクロン)未満のオフセット距離だけ、前記平行な縁部の対のうちの少なくとも一方からオフセットされる、多層電子デバイス。 - 前記第1の導電層は、前記平行な縁部の対間の第1の幅と、前記オフセット縁部に垂直な方向における、前記オフセット縁部における第2の幅とを有し、前記第2の幅は前記第1の幅よりも大きい、請求項1に記載の多層電子デバイス。
- 前記第1の導電層は、前記平行な縁部の対間の第1の幅と、前記オフセット縁部に垂直な方向における、前記オフセット縁部における第2の幅とを有し、前記第2の幅は前記第1の幅未満である、請求項1に記載の多層電子デバイス。
- 幅不連続部の縁部が、前記オフセット縁部と、前記平行な縁部の対のうちの前記少なくとも一方との間に延びる、請求項1に記載の多層電子デバイス。
- 前記幅不連続部の縁部は、前記重複エリアの前記境界から少なくとも約30マイクロメートル(30ミクロン)に配置される、請求項1に記載の多層電子デバイス。
- 前記第1の導電層は、前記平行な縁部の対の外側、かつ前記重複エリアの内側に延びる突起部を含む、請求項1に記載の多層電子デバイス。
- 前記突起部は、前記X-Y平面内に、約0.2mm2未満のエリアを有する、請求項6に記載の多層電子デバイス。
- 前記第1の導電層は、前記重複エリアの内側に凹部を含む、請求項1に記載の多層電子デバイス。
- 前記凹部は、前記X-Y平面内に、約0.2mm2未満のエリアを有する、請求項8に記載の多層電子デバイス。
- 前記オフセット縁部は、前記平行な縁部の対と平行な方向において、約500マイクロメートル(500ミクロン)未満の長さを有する、請求項1に記載の多層電子デバイス。
- 前記コンデンサは、約0.5mm2未満の重複エリアを有する、請求項1に記載の多層電子デバイス。
- 前記コンデンサは、約2よりも大きい重複エリア対特徴エリア比を有する、請求項1に記載の多層電子デバイス。
- 前記第1の導電層および前記第2の導電層は、前記Z方向において約100マイクロメートル(100ミクロン)未満だけ離間される、請求項1に記載の多層電子デバイス。
- 前記コンデンサは自己整合する、請求項1に記載の多層電子デバイス。
- 前記第1の導電層と前記第2の導電層との間に配設された誘電材料を備え、前記誘電材料は、25℃の動作温度および1MHzの周波数において、IPC TM-650 2.5.5.3に従って、約5~約8の範囲をとる誘電率を有する、請求項1に記載の多層電子デバイス。
- 25℃の動作温度および1MHzの周波数において、IPC TM-650 2.5.5.3に従って、約1~約4の範囲をとる誘電率を有する更なる誘電材料を更に備える、請求項15に記載の多層電子デバイス。
- 前記多層電子デバイスは、フィルタとして構成される、請求項1に記載の多層電子デバイス。
- 前記フィルタは、約6GHzよりも大きい特性周波数を有する、請求項17に記載の多層電子デバイス。
- 前記特性周波数は、ローパス周波数、ハイパス周波数、またはバンドパス周波数の上限のうちの少なくとも1つを含む、請求項18に記載の多層電子デバイス。
- グラウンドプレーンと、前記第1の導電層または前記第2の導電層のうちの少なくとも一方を前記グラウンドプレーンに電気的に接続するビアとを更に備える、請求項1に記載の多層電子デバイス。
- IPC TM-650 2.5.5.3に従って25℃の動作温度および1MHzの周波数において決定される、約100未満の誘電率を有する誘電材料を更に備える、請求項1に記載の多層電子デバイス。
- IPC TM-650 2.5.5.3に従って25℃の動作温度および1MHzの周波数において決定される、約100よりも大きい誘電率を有する誘電材料を更に備える、請求項1に記載の多層電子デバイス。
- エポキシを備える誘電材料を更に備える、請求項1に記載の多層電子デバイス。
- 有機誘電材料を更に含む、請求項1に記載の多層電子デバイス。
- 前記有機誘電材料は、液晶ポリマーまたはポリフェニルエーテルのうちの少なくとも一方を含む、請求項1に記載の多層電子デバイス。
- 多層電子デバイスを形成する方法であって、
複数の誘電体層を設けるステップと、
前記複数の誘電体層のうちの1つの上に重なる第1の導電層を形成するステップであって、前記第1の導電層は、平行な縁部の対と、前記平行な縁部の対と平行なオフセット縁部とを有し、前記オフセット縁部は、約500マイクロメートル(500ミクロン)未満のオフセット距離だけ、前記平行な縁部の対のうちの少なくとも一方からオフセットされる、ステップと、
前記複数の誘電体層のうちの別のものの上に重なる第2の導電層を形成するステップと、
前記1の導電層が、重複エリアにおいて、X-Y平面において前記第2の導電層の上に
重なるように、かつ前記第1の導電層の前記平行な縁部の対が前記重複エリアの境界に交差するように、かつ前記第1の導電層のオフセット縁部が前記重複エリア内に位置するように、X-Y平面に垂直なZ方向において前記複数の誘電体層を積層するステップと、
を含む、方法。 - 多層電子デバイスのコンデンサを設計する方法であって、
目標重複エリアを計算するステップと、
前記目標重複エリアに基づいて重複エリアの寸法を選択するステップと、
オフセット縁部と、導電層の平行な縁部の対のうちの少なくとも一方との間のオフセット距離をサイズ設定して、前記重複エリアのサイズを調整し、前記重複エリアのサイズと、前記目標重複エリアのサイズとの差を低減するステップであって、前記導電層の前記平行な縁部の対は、前記重複エリアの境界に位置し、前記オフセット縁部は前記重複エリア内に位置するステップと、を含む、方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862782496P | 2018-12-20 | 2018-12-20 | |
US62/782,496 | 2018-12-20 | ||
PCT/US2019/067372 WO2020132183A1 (en) | 2018-12-20 | 2019-12-19 | Multilayer electronic device including a capacitor having a precisely controlled capacitive area |
JP2021535613A JP7355827B2 (ja) | 2018-12-20 | 2019-12-19 | 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021535613A Division JP7355827B2 (ja) | 2018-12-20 | 2019-12-19 | 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023169326A true JP2023169326A (ja) | 2023-11-29 |
Family
ID=71098711
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021535613A Active JP7355827B2 (ja) | 2018-12-20 | 2019-12-19 | 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス |
JP2023152735A Pending JP2023169326A (ja) | 2018-12-20 | 2023-09-20 | 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021535613A Active JP7355827B2 (ja) | 2018-12-20 | 2019-12-19 | 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US11563414B2 (ja) |
JP (2) | JP7355827B2 (ja) |
CN (1) | CN113228409B (ja) |
DE (1) | DE112019006334T5 (ja) |
TW (1) | TWI807147B (ja) |
WO (1) | WO2020132183A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11336249B2 (en) * | 2018-12-20 | 2022-05-17 | KYOCERA AVX Components Corporation | Multilayer filter including a capacitor connected with at least two vias |
CN113228504A (zh) | 2018-12-20 | 2021-08-06 | 阿维科斯公司 | 高频多层滤波器 |
US11509276B2 (en) | 2018-12-20 | 2022-11-22 | KYOCERA AVX Components Corporation | Multilayer filter including a return signal reducing protrusion |
WO2020132187A1 (en) | 2018-12-20 | 2020-06-25 | Avx Corporation | Multilayer electronic device including a high precision inductor |
Family Cites Families (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55169843U (ja) * | 1979-05-23 | 1980-12-05 | ||
JPS5828821A (ja) | 1981-08-12 | 1983-02-19 | 松下電器産業株式会社 | 厚膜コンデンサ− |
US5357227A (en) | 1992-04-16 | 1994-10-18 | Murata Mfg. Co., Ltd. | Laminated high-frequency low-pass filter |
JP5231702B2 (ja) * | 2000-02-15 | 2013-07-10 | エヌエックスピー ビー ヴィ | 電子装置 |
JP3395754B2 (ja) | 2000-02-24 | 2003-04-14 | 株式会社村田製作所 | デュアルモード・バンドパスフィルタ |
JP3567885B2 (ja) | 2000-11-29 | 2004-09-22 | 株式会社村田製作所 | 積層型lcフィルタ |
DE10064445A1 (de) | 2000-12-22 | 2002-07-11 | Epcos Ag | Elektrisches Vielschichtbauelement und Anordnung mit dem Bauelement |
JP2003068571A (ja) | 2001-08-27 | 2003-03-07 | Nec Corp | 可変コンデンサおよび可変インダクタ並びにそれらを備えた高周波回路モジュール |
US7239219B2 (en) | 2001-12-03 | 2007-07-03 | Microfabrica Inc. | Miniature RF and microwave components and methods for fabricating such components |
JP2003198308A (ja) | 2001-12-25 | 2003-07-11 | Ngk Spark Plug Co Ltd | 積層型lcフィルタ |
US6734755B2 (en) | 2002-05-16 | 2004-05-11 | Corning Incorporated | Broadband uniplanar coplanar transition |
US6900708B2 (en) | 2002-06-26 | 2005-05-31 | Georgia Tech Research Corporation | Integrated passive devices fabricated utilizing multi-layer, organic laminates |
WO2004004061A1 (en) | 2002-06-27 | 2004-01-08 | Memgen Corporation | Miniature rf and microwave components and methods for fabricating such components |
JP2004304761A (ja) | 2003-03-18 | 2004-10-28 | Murata Mfg Co Ltd | チップ型共振部品 |
DE10335331A1 (de) | 2003-08-01 | 2005-03-03 | Epcos Ag | Elektrisches Bauelement mit überlappenden Elektroden und Verfahren zur Herstellung |
JP3866231B2 (ja) | 2003-09-04 | 2007-01-10 | Tdk株式会社 | 積層型バンドパスフィルタ |
JP2005109951A (ja) | 2003-09-30 | 2005-04-21 | Sony Corp | 共振器および誘電体フィルタ |
DE602005002547T2 (de) | 2004-02-23 | 2008-06-12 | Georgia Tech Research Corp. | Passive signalverarbeitungskomponenten auf flüssigkristallpolymer- und mehrschichtpolymerbasis für hf-/drahtlos-mehrband-anwendungen |
US6970057B2 (en) | 2004-04-02 | 2005-11-29 | Chi Mei Communication Systems, Inc. | Lowpass filter formed in a multi-layer ceramic |
CN101061762A (zh) * | 2004-11-19 | 2007-10-24 | 松下电器产业株式会社 | 内置电容器的多层基板及其制造方法、冷阴极管点灯装置 |
JP4539422B2 (ja) | 2005-04-27 | 2010-09-08 | 株式会社村田製作所 | チップ型多段フィルタ装置 |
JP4523478B2 (ja) | 2005-04-28 | 2010-08-11 | 京セラ株式会社 | 帯域通過フィルタ及び高周波モジュール、並びにこれを用いた無線通信機器 |
JP4246716B2 (ja) | 2005-05-02 | 2009-04-02 | Tdk株式会社 | 積層型フィルタ |
US20090033439A1 (en) | 2005-06-13 | 2009-02-05 | Taiyo Yuden Co., Ltd. | Multilayer filter |
US7312676B2 (en) | 2005-07-01 | 2007-12-25 | Tdk Corporation | Multilayer band pass filter |
JP4441886B2 (ja) | 2006-03-31 | 2010-03-31 | Tdk株式会社 | 高周波モジュール |
JP2008004768A (ja) | 2006-06-22 | 2008-01-10 | Tdk Corp | 積層電子部品の製造方法 |
JP2008017243A (ja) | 2006-07-07 | 2008-01-24 | Tdk Corp | 電子部品 |
JP2008099060A (ja) | 2006-10-13 | 2008-04-24 | Taiyo Yuden Co Ltd | 積層型誘電体帯域通過フィルタ |
DE102007020783A1 (de) * | 2007-05-03 | 2008-11-06 | Epcos Ag | Elektrisches Vielschichtbauelement |
TW200908430A (en) * | 2007-05-18 | 2009-02-16 | Murata Manufacturing Co | Stacked bandpass filter |
US20090027141A1 (en) * | 2007-06-22 | 2009-01-29 | Taiyo Yuden Co., Ltd. | Filter circuit, filter circuit device, multilayered circuit board, and circuit module each including the filter circuit |
WO2009052621A1 (en) | 2007-10-22 | 2009-04-30 | D-Wave Systems Inc. | Systems, methods, and apparatus for electrical filters and input/output systems |
DE112008002922B4 (de) | 2007-11-05 | 2018-04-26 | Murata Mfg. Co., Ltd. | Chip-Typ Filterkomponente |
EP2068393A1 (en) | 2007-12-07 | 2009-06-10 | Panasonic Corporation | Laminated RF device with vertical resonators |
JP4995231B2 (ja) | 2008-05-30 | 2012-08-08 | キヤノン株式会社 | 光学フィルタ |
KR101610212B1 (ko) | 2008-08-11 | 2016-04-07 | 히타치 긴조쿠 가부시키가이샤 | 밴드 패스 필터, 고주파 부품 및 통신 장치 |
US8446705B2 (en) | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
US8106722B2 (en) | 2008-08-20 | 2012-01-31 | Panasonic Corporation | Multi-layered device and electronic equipment using thereof |
TWI394189B (zh) | 2009-06-04 | 2013-04-21 | Ind Tech Res Inst | 電容基板結構 |
JP5035319B2 (ja) * | 2009-10-23 | 2012-09-26 | Tdk株式会社 | 積層型コンデンサ |
US9142342B2 (en) | 2010-05-17 | 2015-09-22 | Ronald Lambert Haner | Compact-area capacitive plates for use with spiral inductors having more than one turn |
TWI442622B (zh) | 2010-11-11 | 2014-06-21 | Murata Manufacturing Co | Laminated bandpass filter |
KR101211045B1 (ko) | 2010-12-17 | 2012-12-12 | 에스케이하이닉스 주식회사 | 듀티 사이클 보정 회로 |
CN102354777A (zh) | 2011-07-18 | 2012-02-15 | 西安瓷芯电子科技有限责任公司 | 一种ltcc低通滤波器 |
JP6045285B2 (ja) * | 2011-10-24 | 2016-12-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
EP2618421A1 (en) | 2012-01-19 | 2013-07-24 | Huawei Technologies Co., Ltd. | Surface Mount Microwave System |
JP5618027B2 (ja) * | 2012-09-28 | 2014-11-05 | 株式会社村田製作所 | インピーダンス変換回路およびアンテナ装置 |
KR20140071724A (ko) * | 2012-12-04 | 2014-06-12 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
KR20140081360A (ko) | 2012-12-21 | 2014-07-01 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판 |
US20150296617A1 (en) | 2014-04-09 | 2015-10-15 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Interposer frame with polymer matrix and methods of fabrication |
US10014843B2 (en) | 2013-08-08 | 2018-07-03 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structures with embedded filters |
US9349788B2 (en) | 2013-08-08 | 2016-05-24 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Thin film capacitors embedded in polymer dielectric |
US9240392B2 (en) | 2014-04-09 | 2016-01-19 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. | Method for fabricating embedded chips |
KR102273027B1 (ko) | 2014-06-09 | 2021-07-05 | 삼성전자주식회사 | 위치정보를 사용하여 설정된 관심영역을 사용하여 영상데이터를 생성하는 방법 및 장치 |
KR101640907B1 (ko) | 2015-03-17 | 2016-07-20 | 주식회사 모다이노칩 | 적층칩 소자 |
JP6578719B2 (ja) | 2015-04-14 | 2019-09-25 | Tdk株式会社 | コイルとコンデンサを含む積層複合電子部品 |
KR20170004238A (ko) | 2015-07-01 | 2017-01-11 | 주식회사 이엠따블유 | 광대역 모듈 및 이를 포함하는 통신 장치 |
JP6380315B2 (ja) | 2015-09-26 | 2018-08-29 | 株式会社村田製作所 | 積層型lcフィルタ |
TWI581562B (zh) * | 2015-10-01 | 2017-05-01 | Murata Manufacturing Co | Laminated bandpass filter |
JP6504021B2 (ja) | 2015-11-04 | 2019-04-24 | 株式会社村田製作所 | 電子部品 |
US10063211B2 (en) | 2016-02-03 | 2018-08-28 | Qualcomm Incorporated | Compact bypass and decoupling structure for millimeter-wave circuits |
JP6547707B2 (ja) | 2016-07-29 | 2019-07-24 | 株式会社村田製作所 | 積層フィルタ |
JP2018067612A (ja) | 2016-10-19 | 2018-04-26 | Tdk株式会社 | 差動伝送回路 |
US10389329B2 (en) | 2017-02-03 | 2019-08-20 | Murata Manufacturing Co., Ltd. | Multilayer electronic component and multilayer LC filter |
US10283566B2 (en) | 2017-06-01 | 2019-05-07 | Sandisk Technologies Llc | Three-dimensional memory device with through-stack contact via structures and method of making thereof |
JP6791107B2 (ja) | 2017-12-08 | 2020-11-25 | 株式会社村田製作所 | 積層帯域通過フィルタ |
JP2019205122A (ja) | 2018-05-25 | 2019-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2020132187A1 (en) | 2018-12-20 | 2020-06-25 | Avx Corporation | Multilayer electronic device including a high precision inductor |
CN113228410B (zh) | 2018-12-20 | 2023-02-17 | 京瓷Avx元器件公司 | 包括低电感过孔组件的多层滤波器 |
US11509276B2 (en) | 2018-12-20 | 2022-11-22 | KYOCERA AVX Components Corporation | Multilayer filter including a return signal reducing protrusion |
CN113228504A (zh) | 2018-12-20 | 2021-08-06 | 阿维科斯公司 | 高频多层滤波器 |
US11336249B2 (en) | 2018-12-20 | 2022-05-17 | KYOCERA AVX Components Corporation | Multilayer filter including a capacitor connected with at least two vias |
-
2019
- 2019-12-19 JP JP2021535613A patent/JP7355827B2/ja active Active
- 2019-12-19 WO PCT/US2019/067372 patent/WO2020132183A1/en active Application Filing
- 2019-12-19 US US16/720,042 patent/US11563414B2/en active Active
- 2019-12-19 DE DE112019006334.0T patent/DE112019006334T5/de active Pending
- 2019-12-19 CN CN201980084715.0A patent/CN113228409B/zh active Active
- 2019-12-20 TW TW108147114A patent/TWI807147B/zh active
-
2023
- 2023-09-20 JP JP2023152735A patent/JP2023169326A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CN113228409B (zh) | 2022-05-27 |
JP7355827B2 (ja) | 2023-10-03 |
TW202032592A (zh) | 2020-09-01 |
US20200203075A1 (en) | 2020-06-25 |
WO2020132183A4 (en) | 2020-08-13 |
WO2020132183A1 (en) | 2020-06-25 |
CN113228409A (zh) | 2021-08-06 |
DE112019006334T5 (de) | 2021-09-02 |
JP2022515141A (ja) | 2022-02-17 |
US11563414B2 (en) | 2023-01-24 |
TWI807147B (zh) | 2023-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7355827B2 (ja) | 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス | |
JP2024056900A (ja) | 高周波数多層フィルタ | |
JP7288055B2 (ja) | 少なくとも2つのビアと接続されたコンデンサを備える多層フィルタ | |
JP7268161B2 (ja) | 低インダクタンスビアアセンブリを備える多層フィルタ | |
JP7288056B2 (ja) | 高精度インダクタを含む多層電子デバイス | |
US11509276B2 (en) | Multilayer filter including a return signal reducing protrusion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230920 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230920 |