JP5231702B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP5231702B2
JP5231702B2 JP2001560528A JP2001560528A JP5231702B2 JP 5231702 B2 JP5231702 B2 JP 5231702B2 JP 2001560528 A JP2001560528 A JP 2001560528A JP 2001560528 A JP2001560528 A JP 2001560528A JP 5231702 B2 JP5231702 B2 JP 5231702B2
Authority
JP
Japan
Prior art keywords
dielectric
layer
material layer
capacitor
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001560528A
Other languages
English (en)
Other versions
JP2003523639A (ja
Inventor
ニコラス、ジェイ.パルスフォード
ジョゼフ、ティー.エム.バン、ビーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2003523639A publication Critical patent/JP2003523639A/ja
Application granted granted Critical
Publication of JP5231702B2 publication Critical patent/JP5231702B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0115Frequency selective two-port networks comprising only inductors and capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、第1および第2のキャパシタ電極を有する第1のコイル、および誘電性を有する第1のキャパシタを備えた電子装置に関する。その電子装置は、第1および第2の面を有する基板を備え、その第2の面には次のもの、即ち、第1のキャパシタ電極が定められるパターニングされた第1の導電層と、少なくとも部分的に誘電性を有する誘電材料層と、実質的に第1のコイルである第1のパターンおよび少なくとも第2のキャパシタ電極の一部分である第2のパターンを備えるパターニングされた第2の導電層と、が存在する。
このような装置は、M.de Samber と L.Tegelaersによる、Philips Journal of Research,51(1998)の389−410により公知である。その公知の装置はLCフィルタである。その基板は、第2の面においてSiOの電気的絶縁面を有するシリコンを備える。第2の導電層はアルミニウムおよび金から構成され得る。この層がアルミニウムを含むとした場合、この層はスパッタリング、および続いてエッチングをすることによって形成される。金を含むパターニングされた第2の導電層は、レジスト層が金の薄膜上に形成されることによって製造される。そのレジスト層はフォトリソグラフィによって形成され、金は電気化学的に成長せられる。
公知の装置の欠点は、LCフィルタがその装置の製造における制御できない工程(step)に依存したエラー範囲(margin of error)を有する共振周波数を有することである。このエラー範囲は、装置を高周波に適用するには大き過ぎる。
本発明の第1の目的は、上記した段落において記載したように、高周波において装置に適用できるように充分に小さいエラー範囲の共振周波数を有する電子装置を提供することである。
本発明の目的は、誘電体が中間領域およびエッジ領域を基板の第2の面に対して平行に有し、その誘電体が中間領域においてよりもエッジ領域において、より厚い誘電体の厚さ(greater dielectric thickness)を有し、第1の導電層上へ垂直方向から投影された第2のキャパシタ電極の射影が少なくとも部分的に第1のキャパシタ電極の内側にあることによって達成される。
1次(the first order)の共振周波数は、コイルの存在によるインダクタンスおよびキャパシタの存在による容量に同等に強く依存する。より厚い誘電体の厚さ(誘電率(dielectric constant)に対する層の厚さの比率として定義される)により、装置の製造における制御性の悪い工程によるインダクタンスの上昇が、製造におけるその同一工程において容量の低下によって補われる。制御性の悪い工程は、通常、第2の導電層のパターニングである。この第2の導電層は比較的厚いことが好ましいからである。このパターニングは、例えば、ウェットまたはドライエッチングによって行われ、若しくは、パターンが電気化学的に成長せられるプロセスにおいて行われる。同様の補償は、インダクタンスが低下すれば起こり、それによりキャパシタンスが上昇する。
容量が変化する場合には、第1の導電層上へ垂直方向から投影された第2のキャパシタ電極の射影が少なくとも部分的に第1のキャパシタ電極の内側にあることが必要である。その垂直方向からの射影は、全体が第1のキャパシタ電極の内側にあることは必ずしも必要ではなく、第1のコイルのような第2の電極から装置の他の部分への導電性の接続が第2の導電層に存在してもよい。その補償も、垂直方向からの射影が部分的にだけ第1のキャパシタ電極の内側にあることを要する。好ましくは、中間領域における誘電体の厚さに対するエッジ領域における誘電体の厚さの比率は3から20の間である。
その結果、装置の共振周波数は、その装置の製造におけるエラー範囲によって影響されない。LCフィルタだけでなく、例えば、コイルとキャパシタとを備えた集積回路などの装置は、100MHz以上の周波数で動作する携帯電話のようなRF無線通信装置における用途にも適用することができる。本発明による電子装置を高周波用の製品に使用することによって、その装置がより正確な帯域(bandwidth)の周波数に適用され得るようになる。このように、高周波用の製品は、より良い性能を有する。それは、また、2000MHzを超える周波数のような非常に高い周波数を用いることを可能にする。
好適な実施の形態としては、中間領域の誘電体が誘電材料の層から形成され、エッジ領域の誘電体が誘電材料の層および電気的絶縁材料の層から形成される。
エッジ領域と中間領域との間の誘電体の厚さの相違は、エッジ領域における誘電体材料層と電気的絶縁材料層との組合せにより、誘電材料の層のみが存在していた場合よりも大きくなる。
本発明による装置の他の実施の形態によれば、パターニングされた中間導電層が誘電材料層と電気的絶縁材料層との間に存在し、その中間導電層において、第2の導電層の第2のパターンに電気的にコンタクトし、このパターンに関連して第2のキャパシタ電極を形成する平面状導電線(planar conductor track)が定められており、並びに、その中間層上へ垂直方向から投影された前述の第2のパターンの射影が少なくとも部分的にその導電線の外側にある。
本実施の形態によれば、誘電体材料層は電気的絶縁材料層と第1の導電層との間に存在する。これは、誘電体層および中間層が連続して堆積されること、およびこれらの層の間の境界表面がエッチング方法によって影響しないこと、という利点を有する。中間層は電気的絶縁材料層をエッチングする際のエッチングストップ層として作用し、電気的絶縁材料層は、一部がその中間層上に存在し、一部が誘電材料層の上に存在する。
本実施の形態の特別な変形例としては、誘電材料層および電気的絶縁材料層が部分的に第1のキャパシタの外側に存在せず、第1および第2の導電層の間に電気的接続が存在する。このような接続はビアとして知られている。本変形例は、製造方法において付加的な工程がなくとも製造することができるという利点がある。中間層が存在せず、第1のキャパシタの外側にある電気的絶縁層のエッチングは、誘電材料層も同時に除去する。次に、続く第2の導電層の堆積がビアを完成する。
さらに、第2の導電層は5μmより厚いことが好ましい。第1のコイルのロスがそのような厚さの場合において小さい。好ましくは、第2の導電層はアルミニウムを含む。この材料はスパッタリングによって容易に形成され、ウエットエッチングによって容易にパターニングされることができる。この場合には、アンダエッチングが起こり、そのアンダエッチングによって、第1のキャパシタの容量が低下し、一方で第1のコイルのインダクタンスを上昇させる。さらに、アルミニウムは良好な導電性を有する。このことは、コイルにとってだけでなく、第2の導電層内で好ましくは定められる導電線(conductor track)や相互接続にとっても重要である。
第1の導電層は、例えば、アルミニウム、ドーピングされたポリ(3,4-エチレンダイオキシ)チオフェン(doped poly(3,4-ethylenedioxy)thiophene)、ポリアニリン(polyaniline)、ニッケル、銅、金、プラチナまたはドーピングされたシリコンを含む。
基板の材料は、多くの材料から選択され得る。その例として、ガラス、アルミナ、ポリイミドおよびシリコンがある。好ましくは、第2の面がシリコン酸化物に酸化されている高オーミックのシリコンが、高周波用の製品のために選択される。
好ましくは、誘電材料は、高い誘電率を有する材料である。その例としては、シリコン窒化物、それに代えて、チタン酸バリウム(barium titanate)およびニオブ酸バリウム(barium niobate)、酸化チタン、並びにポリビニルフェノール(polyvinylphenol)がある。好ましくは、電気的絶縁材料は、シリコン酸化物、ポリイミド、ベンゾシクロブテン(benzocyclobutene)などの低誘電率を有する材料である。電気的絶縁材料は、フォトリソグラフィによってパターニングされることができる。
本発明のこれらのおよび他の特徴は添付図面を参照してより詳細に説明される。
(第1の実施の形態)
図1のLCフィルタ10は、第1の面41と、第1のキャパシタ電極21を定めNiを含む第1の導電層3が在る第2の面42とを有するAlを含む基板1を備える。第1の導電層3には、ビア13を(それによって、特に、第1のコイル12を)U字型電気的コンタクト14へ接続させる導電線27が存在する。誘電体26は、第1のキャパシタ11の第1のキャパシタ電極上に存在する。キャパシタ11のエッジ領域22および23において、誘電体26は0.01から0.2μmの厚さの誘電材料層5と0.1から0.8μmの厚さの電気的絶縁材料層4とを有する。誘電体26は、キャパシタ11の中間領域24に誘電体材料層5を有する。その誘電材料はBaNdTiOである。電気的絶縁材料はSiOx(1≦x≦2)である。Alを含む第2の導電層7は誘電材料層5の上に存在する。第1のキャパシタ11の第2のキャパシタ電極25、第1のコイル12および垂直相互接続領域(ビア)13は、4から7μmの厚さを有する第2の導電層7内において定められる。第1のコイル12は第1のパターンであり、第2のキャパシタ電極は第2のパターンである。第1の導電層3上へ垂直方向から投影された第2のキャパシタ電極25の射影は、第1の電極21の範囲内にある。エッチングによって第2の導電層7に孔31、32および33を形成する際のアンダエッチングによって、第2のキャパシタ電極25の表面領域が減少し、従って、その第1のキャパシタ11の容量値も低下する。同時に、第1のコイル12のインダクタンス値は上昇する。第2の導電層7は保護層8によって被覆されている。
(第2の実施の形態)
図2において、電子装置10は、第1の面41と第2の面42とを有するシリコンを含む基板1を備える。第2の面42において、基板1が、シリコン酸化物を含む電気的絶縁層2によって被覆されている。Alを含む第1の電気的導電層3は、その内で第1のキャパシタ11の第1のキャパシタ電極21を定め、層2の上に存在する。ビア13の領域が除去される誘電体材料層5が第1の導電層3上に存在する。その誘電体材料層5は、SiNx(0.5≦x≦2)を含み、キャパシタ11の中間領域24における誘電体26を構成している。エッジ領域22および23において、誘電体26は、誘電材料層25だけでなく、電気的絶縁材料層4、例えば、SiOx(1≦x≦2)も有する。Alを含む中間層6は、誘電材料層5の上に存在し、電気的絶縁材料層4によって部分的に被覆されている。導電線28は中間層6内で定められている。第2の導電層7のAlを含む第2のパターン29は、この導電線28と電気的に接触する。導電線28および第2のパターン29はともに、第1のキャパシタ11の第2のキャパシタ電極25を形成する。第2の導電層7は、さらに、第1のパターンとして第1のコイル12、ビア13および相互接続14を含み、保護層8によって被覆されている。中間層6へ垂直方向から投射した第2のパターン29の射影は、部分的に導電線28の外側にある。第1の導電層3へ垂直方向から投影された第2のパターン29の射影は、第1のキャパシタ電極21の外側、即ち、相互接続14の領域に、部分的にある。この相互接続14は、第2のキャパシタ電極25を装置110の他の部分へ接続するために必要である。従って、第1の導電層3へ垂直方向から投影された第2のキャパシタ電極25の射影は、少なくとも第1のキャパシタ電極21の内側にある。
本発明に従った装置の第1の実施の形態の模式的側断面図。 本発明に従った装置の第2の実施の形態の模式的側断面図。

Claims (4)

  1. 第1のコイルと、第1および第2のキャパシタ電極並びに誘電体を有する第1のキャパシタと、第1および第2の面を有する基板とを備え、
    該基板の前記第2の面には、
    前記第1のキャパシタ電極が定められるパターニングされた第1の導電層と、 前記誘電体内に少なくとも構成されている誘電体材料層と、
    実質的に前記第1のコイルである第1のパターンおよび前記第2のキャパシタ電極の少なくとも一部分である第2のパターンを含むパターニングされた第2の導電層と、が設けられ、
    前記第1のキャパシタは、エッジ領域および中間領域を有し、
    前記誘電体は、前記中間領域内においてよりも前記エッジ領域において誘電体の厚みが厚く、
    前記第1の導電層上へ投影された前記第2のキャパシタ電極の射影が少なくとも部分的に前記第1のキャパシタ電極内にあり、
    前記中間領域における前記誘電体は、前記誘電体材料層から形成されており、
    前記エッジ領域における前記誘電体は、前記誘電体材料層および電気的絶縁材料層から形成されており、
    前記第1のキャパシタ電極は、底部電極であり、
    前記電気的絶縁材料層は、前記エッジ領域において前記底部電極と接触し、
    前記誘電体材料層は、前記中間領域において前記底部電極と接触し、かつ、前記エッジ領域において前記電気的絶縁材料層の上に設けられており、
    前記第2のキャパシタ電極は、前記誘電体材料層に接触し、前記誘電体材料層の上にある上部電極であることを特徴とする電子装置。
  2. 前記第2の導電層は、5μmよりも厚いことを特徴とする請求項1に記載の電子装置。
  3. 前記第2の導電層はアルミニウムを含むことを特徴とする請求項1に記載の電子装置。
  4. 高周波用の製品に使用されることを特徴とする請求項1に記載の電子装置。
JP2001560528A 2000-02-15 2001-01-24 電子装置 Expired - Lifetime JP5231702B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00200496.8 2000-02-15
EP00200496 2000-02-15
PCT/EP2001/000774 WO2001061847A1 (en) 2000-02-15 2001-01-24 Electronic device

Publications (2)

Publication Number Publication Date
JP2003523639A JP2003523639A (ja) 2003-08-05
JP5231702B2 true JP5231702B2 (ja) 2013-07-10

Family

ID=8171011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001560528A Expired - Lifetime JP5231702B2 (ja) 2000-02-15 2001-01-24 電子装置

Country Status (7)

Country Link
US (1) US6538874B2 (ja)
EP (1) EP1177622B1 (ja)
JP (1) JP5231702B2 (ja)
KR (1) KR100697405B1 (ja)
CN (1) CN1223082C (ja)
AT (1) ATE533229T1 (ja)
WO (1) WO2001061847A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030069543A (ko) * 2002-02-21 2003-08-27 엘지전자 주식회사 박막 용적 탄성파 공진기를 이용한 전압제어발진기 및 그박막 용적 탄성파 공진기 제조방법
WO2004114345A2 (en) * 2003-06-26 2004-12-29 Koninklijke Philips Electronics N.V. Micro-electromechanical device and module and method of manufacturing same
US7456035B2 (en) 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
WO2005062905A2 (en) 2003-12-24 2005-07-14 Gelcore Llc Laser lift-off of sapphire from a nitride flip-chip
ATE388520T1 (de) * 2004-05-06 2008-03-15 Nxp Bv Elektronische einrichtung
WO2006008789A1 (ja) * 2004-07-15 2006-01-26 Fujitsu Limited 容量素子とその製造方法、及び半導体装置
US7125734B2 (en) 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
JP2007067012A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
WO2008007257A2 (en) 2006-06-20 2008-01-17 Nxp B.V. Integrated circuit and assembly therewith
CN101473433B (zh) 2006-06-20 2011-12-07 Nxp股份有限公司 功率放大器装置
JP2010503986A (ja) 2006-09-18 2010-02-04 エヌエックスピー ビー ヴィ 半導体基板に垂直方向接点を製造する方法
US20080119002A1 (en) * 2006-11-17 2008-05-22 Charles Grosjean Substrate contact for a MEMS device
US20080116534A1 (en) * 2006-11-17 2008-05-22 Charles Grosjean Substrate contact for a MEMS device
US20080119001A1 (en) * 2006-11-17 2008-05-22 Charles Grosjean Substrate contact for a mems device
US20080119003A1 (en) * 2006-11-17 2008-05-22 Charles Grosjean Substrate contact for a MEMS device
US20170046809A1 (en) * 2015-04-06 2017-02-16 Evelyn Laureano-Osorio My Personal Identification Mobile Wallet
FR3083004B1 (fr) * 2018-06-22 2021-01-15 Commissariat Energie Atomique Dispositif transducteur piezoelectrique et procede de realisation d'un tel dispositif
JP7355827B2 (ja) * 2018-12-20 2023-10-03 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140560A (ja) * 1986-12-02 1988-06-13 Mitsubishi Electric Corp 半導体モノリシツクバイアス給電回路
KR900019227A (ko) * 1988-05-18 1990-12-24 아오이 죠이치 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법
US5589251A (en) * 1990-08-06 1996-12-31 Tokai Electronics Co., Ltd. Resonant tag and method of manufacturing the same
US5508881A (en) * 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
TW367621B (en) * 1995-02-27 1999-08-21 Nxp Bv Electronic component comprising a thin-film structure with passive elements
JP3737274B2 (ja) * 1998-03-18 2006-01-18 ユーディナデバイス株式会社 半導体装置の製造方法およびエッチング方法

Also Published As

Publication number Publication date
KR20010113788A (ko) 2001-12-28
US20020006024A1 (en) 2002-01-17
KR100697405B1 (ko) 2007-03-20
ATE533229T1 (de) 2011-11-15
CN1363139A (zh) 2002-08-07
EP1177622A1 (en) 2002-02-06
CN1223082C (zh) 2005-10-12
EP1177622B1 (en) 2011-11-09
WO2001061847A1 (en) 2001-08-23
US6538874B2 (en) 2003-03-25
JP2003523639A (ja) 2003-08-05

Similar Documents

Publication Publication Date Title
JP5231702B2 (ja) 電子装置
US6737930B2 (en) Tunable planar capacitor
Yoon et al. A reduced intermodulation distortion tunable ferroelectric capacitor-architecture and demonstration
US5915188A (en) Integrated inductor and capacitor on a substrate and method for fabricating same
JP4358624B2 (ja) 電子デバイス、テスト方法および製造方法
US6975500B2 (en) Capacitor having improved electrodes
JP4223562B2 (ja) 集積化コイルを具えた装置
KR100838965B1 (ko) 이동 전화 장치
CN101026155B (zh) 薄膜器件
KR100331226B1 (ko) 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자
JPH08250659A (ja) 薄膜キャパシタ
KR100351806B1 (ko) 가변 커패시터 및 그 제조방법
KR100400741B1 (ko) 가변 대역통과필터 및 그 제조방법
WO2002084684A2 (en) Tunable planar capacitor
CN101026154B (zh) 薄膜器件
KR100588497B1 (ko) 직접 접촉식 MEMs 스위치 제조방법
KR200263538Y1 (ko) 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용소자
KR100379900B1 (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법
KR100791059B1 (ko) 주파수 가변형 밀리미터파 필터
JP2007294736A (ja) 可変容量素子
JPH08148651A (ja) インダクター及び半導体装置及びその製造方法
JPH09307391A (ja) 薄膜lcフィルタ及びその周波数調整方法
JP2005109948A (ja) 共振器および誘電体フィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080123

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111124

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5231702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term