JP2021508416A - ＧａＮベースデバイスのオーミックコンタクト電極の製造方法 - Google Patents

ＧａＮベースデバイスのオーミックコンタクト電極の製造方法 Download PDF

Info

Publication number
JP2021508416A
JP2021508416A JP2020542489A JP2020542489A JP2021508416A JP 2021508416 A JP2021508416 A JP 2021508416A JP 2020542489 A JP2020542489 A JP 2020542489A JP 2020542489 A JP2020542489 A JP 2020542489A JP 2021508416 A JP2021508416 A JP 2021508416A
Authority
JP
Japan
Prior art keywords
ohmic contact
contact electrode
layer
medium layer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020542489A
Other languages
English (en)
Other versions
JP6976451B2 (ja
Inventor
永▲亮▼ ▲譚▼
永▲亮▼ ▲譚▼
▲興▼中 付
▲興▼中 付
▲澤▼先 胡
▲澤▼先 胡
相伍 ▲劉▼
相伍 ▲劉▼
力江 ▲張▼
力江 ▲張▼
玉▲興▼ 崔
玉▲興▼ 崔
▲興▼昌 付
▲興▼昌 付
Original Assignee
中国▲電▼子科技集▲団▼公司第十三研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中国▲電▼子科技集▲団▼公司第十三研究所 filed Critical 中国▲電▼子科技集▲団▼公司第十三研究所
Publication of JP2021508416A publication Critical patent/JP2021508416A/ja
Application granted granted Critical
Publication of JP6976451B2 publication Critical patent/JP6976451B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ＧａＮベースデバイスのオーミックコンタクト電極の製造方法であって、前記方法は、デバイスの上面に第１媒体層（２０３）が成長するステップ（Ｓ１）と、前記第１媒体層（２０３）のオーミックコンタクト電極領域に対応する領域、およびデバイスの前記コンタクト電極領域にシリコンイオンおよび／またはインジウムイオンを注入するステップ（Ｓ２）と、前記第１媒体層（２０３）の上面に第２媒体層（２０６）が成長するステップ（Ｓ３）と、高温焼鈍プロセスによって前記シリコンイオンおよび／またはインジウムイオンを活性化し、Ｎ型高濃度ドープを形成するステップ（Ｓ４）と、前記第１媒体層および第２媒体層のオーミックコンタクト電極領域に対応する部分をそれぞれ除去するステップ（Ｓ５）と、前記デバイスのオーミックコンタクト電極領域の上面に金属層が成長して、オーミックコンタクト電極を形成するステップ（Ｓ６）とを含む。前記方法によって製造されたオーミックコンタクト電極は、金属層の表面が平坦であり、エッジが滑らかで整頓され、デバイスの絶縁破壊電圧が安定であり、信頼性が高く、寿命が長いことを確保することができる。

Description

（関連出願の相互参照）
本願は、２０１８年２月２８日に提出された「ＧａＮベースデバイスのオーミックコンタクト電極の製造方法」と題する中国特許出願Ｎｏ．２０１８１０１６６８４１８の優先権を主張し、当該出願のすべての内容は、参照により本明細書に組み込まれる。
本出願は半導体技術分野に属し、特にＧａＮベースデバイスのオーミックコンタクト電極の製造方法に関する。
ワイドバンドギャップ半導体ＧａＮは、バンドギャップが大きく、ＡｌＧａＮと２次元電子ガスを組み合わせた密度が高く、破壊電界強度が高く、電子飽和ドリフト速度が高い等の利点がある。高温マイクロ波効率デバイスおよび高速パワー電子デバイスの製造分野に大きな可能性が秘めている。ＧａＮベースデバイスにおいて、良好なオーミックコンタクト電極はデバイスの性能を改善するだけでなく、デバイスの使用寿命も改善することができる。従来のオーミックコンタクト電極の形成方法は、金属層を８００℃より高い温度で急速熱焼鈍によって、オーミックコンタクト電極を形成する。しかし、この方法で形成されたオーミックコンタクト電極は品質が悪く、焼鈍された後の金属表面の形態が粗い、金属エッジが不規則等の欠点が存在するため、デバイスが絶縁破壊現象、デバイスの信頼性および寿命の短縮することなどの問題が容易に起こす。
これを鑑みて、本出願の実施例は、先行技術で形成されたオーミックコンタクト電極の品質が悪い問題を解決するために、ＧａＮベースデバイスのオーミックコンタクト電極の製造方法を提供する。
本発明の実施例はＧａＮベースデバイスのオーミックコンタクト電極の製造方法を提供し、前記方法は、
デバイスの上面に第１媒体層が成長するステップＳ１と、
前記第１媒体層のオーミックコンタクト電極領域に対応する領域、およびデバイスの前記コンタクト電極領域にシリコンイオンおよび／またはインジウムイオンを注入するステップＳ２と、
前記第１媒体層の上面に第２媒体層が成長するステップＳ３と、
高温焼鈍プロセスによって、前記シリコンイオンおよび／またはインジウムイオンを活性化し、Ｎ型高濃度ドープを形成するステップＳ４と、
前記第１媒体層および第２媒体層のオーミックコンタクト電極領域に対応する部分をそれぞれ除去するステップＳ５、
前記デバイスのオーミックコンタクト電極領域の上面に金属層が成長し、オーミックコンタクト電極を形成するステップＳ６とを含む。
選択的に、前記ステップＳ２は具体的に、
前記第１媒体層の第１領域に対応する部分の上面に第１フォトレジスト層をコーティングするステップであって、前記第１領域は、前記オームコンタクト電極領域以外の前記デバイスの領域であるステップＳ２１と、
イオン注入法によって、シリコンイオンおよび／またはインジウムイオンを注入するステップＳ２２と、
前記第１フォトレジスト層を除去するステップＳ２３とを含む。
選択的に、前記ステップＳ３とステップＳ４は具体的に、
前記第２媒体層の前記第１領域に対応する部分の上面に第２フォトレジスト層をコーティングするステップＳ３１と、
ドライエッチングプロセスによって、前記第１媒体層および前記第２媒体層の前記オーミックコンタクト電極領域に対応する部分をそれぞれ除去するステップＳ３２と、
電子ビーム蒸着プロセスによって、前記デバイスの上面で前記金属層を蒸着するステップＳ３３と、
前記第２フォトレジスト層を除去するステップＳ３４とを含む。
選択的に、前記第１媒体層は、ＳｉＮ層またはＳｉＯ２層であり、前記第１媒体層の厚さは１０ｎｍ〜５０ｎｍである。
選択的に、前記第２媒体層は、ＳｉＮ層またはＡｌＮ層であり、前記第１媒体層の厚さは１０ｎｍ〜２００ｎｍである。
選択的に、前記シリコンイオンの注入エネルギーは３０ｋｅＶ〜２００ｋｅＶであり、注入用量は１０１４ｃｍ−２〜１０１６ｃｍ−２であり、前記インジウムの注入エネルギーは３０ｋｅＶ〜２００ｋｅＶであり、注入用量は１０１３ｃｍ−２〜１０１６ｃｍ−２である。
選択的に、前記金属層は、Ｔｉ／Ａｕ層、Ｔｉ／Ｐｔ／Ａｕ層、Ｔｉ／Ａｌ層またはＴｉ／Ａｌ／Ｎｉ／Ａｕ層を含む。
選択的に、前記シリコンイオンおよび／またはインジウムイオンの注入深さは８０ｎｍ〜１２０ｎｍである。
選択的に、前記高温焼鈍プロセスのプロセス条件は、焼鈍温度は８５０℃〜１４００℃であり、時間は１０分間〜６０分間である。
本出願の実施例は、デバイスの上面に成長された第１媒体層をイオン注入散乱層とし、デバイスのオーミックコンタクト電極領域およびオーミックコンタクト電極領域に対応する第１媒体層の部分にシリコンイオンおよび／またはインジウムイオンを注入し、第１媒体層の上面に成長された第２媒体層を保護層とし、高温焼鈍プロセスによって、シリコンイオンおよび／またはインジウムイオンを活性化し、Ｎ型高濃度ドープを形成する。最後に、第１媒体層および第２媒体層のオーミックコンタクト電極領域に対応する部分を除却し、デバイスのオーミックコンタクト電極領域を露出する。デバイスのオーミックコンタクト電極領域の上面に金属層が成長して、オーミックコンタクト電極が形成することができる。金属層は、高温焼鈍プロセスを経由する必要はないため、それにより、良い品質のオーミックコンタクト電極が製造され、金属層の表面が平坦であり、エッジが滑らかで整頓され、デバイスの絶縁破壊電圧が安定であり、信頼性が高く、寿命が長いことを確保することができる。
本出願の実施例によって提供されるＧａＮベースデバイスのオーミックコンタクト電極の製造方法を実現するプロセス例示図である。 本出願の実施例によって提供されるＧａＮベースデバイスのオーミックコンタクト電極の製造方法の構造を実現するプロセス例示図である。
以下、本出願に記載の技術的解決策を説明するために、具体的な実施形態で説明する。
図１を参照すれば、ＧａＮベースデバイスのオーミックコンタクト電極の製造方法は、次のステップを含む。
ステップＳ１において、デバイスの上面に第１媒体層が成長する。
本出願の実施例において、後続プロセスでのイオン注入散乱層として、第１媒体層はＳｉＮ層またはＳｉＯ２層であり、厚さは１０ｎｍ〜５０ｎｍである。
図２の（１）を参照すれば、本出願の実施例におけるＧａＮベースデバイスのデバイスは、ＧａＮ基板２０１およびＡｌＧａＮ層２０２を含み、ＧａＮベースデバイスは、オーミックコンタクト電極領域と第１領域に分けて、その中の第１領域は、オーミックコンタクト電極領域以外の前記デバイスの領域であり、ＧａＮベースデバイスののオーミックコンタクト電極領域でオーミックコンタクト電極を製造する。図２の（２）を参照すれば、化学気相堆積法（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によって、ＡｌＧａＮ層２０２の上面にイオン注入の散乱層として第１媒体層２０３を堆積する。
ステップＳ２において、前記第１媒体層のオーミックコンタクト電極領域に対応する領域、および前記デバイスの前記オーミックコンタクト電極領域にシリコンイオンおよびインジウムイオンを注入する。
本出願の実施例において、シリコンイオンの注入エネルギーは３０ｋｅＶ〜２００ｋｅＶであり、注入用量は１０１４ｃｍ−２〜１０１６ｃｍ−２である。インジウムイオンの注入エネルギーは３０ｋｅＶ〜２００ｋｅＶであり、注入用量は１０１３ｃｍ−２〜１０１６ｃｍ−２である。
選択的に、ステップＳ２の具体的な具現方法は、前記第１媒体層の第１領域に対応する部分の上面に第１フォトレジスト層をコーティングし、前記第１領域は前記オーミックコンタクト電極領域以外の前記オームデバイスの領域であり、イオン注入法によってシリコンイオンおよび／またはインジウムイオンを注入し、前記第１フォトレジスト層を除去する。
図２の（３）〜図２の（５）を参照すれば、接着剤の塗布、露光、現像、硬化プロセスによって、第１媒体層２０３の第１領域に対応する部分の上面で第１フォトレジスト層２０４を覆って、第１媒体層２０３のオーミックコンタクト電極領域に対応する部分を露出し、第１フォトレジスト層２０４の厚さは２ミクロン〜５ミクロンである。イオン注入法によってデバイスにシリコンイオンおよび／またはインジウムイオンをさらに注入し、図２の（５）中の２０５に示す点線の領域等のように、露出された第１媒体層２０４のオーミックコンタクト電極領域に対応する部分およびデバイスのオーミックコンタクト電極領域のみにイオンが注入され、残り部分は、第１フォトレジスト層２０４によってイオンの注入から保護される。最後に、第１フォトレジスト層を除去する。
ステップＳ３において、前記第１媒体層の上面に第２媒体層が成長する。
本出願の実施例において、図２の（６）を参照すれば、第２媒体層２０６はＳｉＮ層とＡｌＮを含み、第２媒体層２０６の厚さは１０ｎｍ〜２００ｎｍである。第２媒体層２０６は後続高温焼鈍プロセスの保護層とする。ＣＶＤによって、第１媒体層２０３の上面に第２媒体層２０６が成長する。
ステップＳ４において、高温焼鈍プロセスによって前記シリコンイオンおよび／またはインジウムイオンを活性化し、Ｎ型高濃度ドープを形成する。
本出願の実施例において、焼鈍温度は８００℃〜１４００℃であり、時間は１０分間〜６０分間である。高温焼鈍プロセスによって注入されたシリコンイオンおよび／またはインジウムイオンを活性化し、Ｎ型高濃度ドープを形成する。
ステップＳ５において、第１媒体層および第２媒体層のオーミックコンタクト電極領域に対応する部分をそれぞれに除去する。
ステップＳ６において、前記デバイスの前記オーミックコンタクト電極領域の上面に金属層が成長して、オーミックコンタクト電極を形成する。
本出願の実施例において、金属層はＴｉ／Ａｕ層、Ｔｉ／Ｐｔ／Ａｕ層、Ｔｉ／Ａｌ層またはＴｉ／Ａｌ／Ｎｉ／Ａｕ層である。
図２の（７）〜図２の（１０）を参照すれば、ステップＳ５とステップＳ６の具体的な具現方法は、前記第２媒体層２０６の、第１領域に対応する部分の上面領域に第２フォトレジスト層２０７をコーティングする。ドライエッチングプロセスによって、前記第１媒体層２０３および前記第２媒体層２０６の前記オーミックコンタクト電極領域に対応する部分をそれぞれ除去する。電子ビーム蒸着プロセスによって、前記金属層２０８を蒸着する。前記第２フォトレジスト層２０７を除去する。
本出願の実施例において、接着剤の塗布、露光、現像、硬化プロセスによって、第２媒体層２０６の第１領域に対応する部分の上面で第１フォトレジスト層２０７を覆って、第２媒体層２０６のオーミックコンタクト電極領域に対応する部分を露出し、第２フォトレジスト層２０７の厚さは１ミクロン〜２ミクロンである。ドライエッチングプロセスによって、第１媒体層２０３および第２媒体層２０６のオーミックコンタクト電極領域に対応する部分をそれぞれに除去して、デバイスのオーミックコンタクト領域を露出する。電子ビーム蒸着プロセスによって金属層２０８を蒸着し、最後に、第２フォトレジスト２０７を除去する。金属層２０８とＮ型高濃度ドープしたＡｌＧａＮ層２０２がコンタクトして、オーミックコンタクトを形成する。
本出願の実施例は、デバイスの上面に成長された第１媒体層２０３をイオン注入散乱層とし、デバイスのオーミックコンタクト電極領域およびオーミックコンタクト電極領域に対応する第１媒体層２０３にシリコンイオンおよび／またはインジウムイオンを注入し、第１媒体層２０３の上面に成長された第２媒体層２０６を保護層とし、高温焼鈍プロセスによって、シリコンイオンおよび／またはインジウムイオンを活性化し、Ｎ型高濃度ドープを形成する。最後に、第１媒体層２０３と第２媒体層２０６のオーミックコンタクト電極領域に対応する部分を除却し、デバイスのオーミックコンタクト電極領域を露出する。デバイスのオーミックコンタクト電極領域の上面に金属層２０８が成長して、オーミックコンタクト電極が形成することができる。金属層は、高温焼鈍プロセスを経由する必要はないため、それにより、良い品質のオーミックコンタクト電極が製造され、金属層の表面が平坦であり、エッジが滑らかで整頓され、デバイスの絶縁破壊電圧が安定であり、信頼性が高く、寿命が長いことを確保することができる。
前記実施例において、各ステップのシーケンス番号の大きさは、実行順序を意味しないことを理解されたい。各プロセスの実行順序は、その機能および内部論理によって決定されるべきであり、本出願の実施例の実施プロセスに対するいかなる制限も構成するべきではない。
前記実施例は、単に本出願の技術的解決策を説明するために使用され、それに対して制限するものではない。本出願は、前述の実施例を参照して詳細に説明されるが、当業者は、前述の実施例に記載した技術的解決策を依然として修正し、または技術的特徴のいくつかを同等に置換することができるが、これらの修正または置換は、対応する技術的解決策の本質が本出願の各技術的解決策の精神および範囲から逸脱せず、本出願の保護範囲に含まれるべきであることを理解されたい。

Claims (9)

  1. ＧａＮベースデバイスのオーミックコンタクト電極の製造方法であって、
    デバイスの上面に第１媒体層が成長するステップＳ１と、
    前記第１媒体層のオーミックコンタクト電極領域に対応する領域、およびデバイスの前記コンタクト電極領域にシリコンイオンおよび／またはインジウムイオンを注入するステップＳ２と、
    前記第１媒体層の上面に第２媒体層が成長するステップＳ３と、
    高温焼鈍プロセスによって前記シリコンイオンおよび／またはインジウムイオンを活性化し、Ｎ型高濃度ドープを形成するステップＳ４と、
    前記第１媒体層および第２媒体層のオーミックコンタクト電極領域に対応する部分をそれぞれ除去するステップＳ５と、
    前記デバイスのオーミックコンタクト電極領域の上面に金属層が成長して、オーミックコンタクト電極を形成するステップＳ６とを含む、前記ＧａＮベースデバイスのオーミックコンタクト電極の製造方法。
  2. 前記ステップＳ２は、具体的に、
    前記第１媒体層の第１領域に対応する部分の上面に第１フォトレジスト層をコーティングするステップであって、前記第１領域は、前記オームコンタクト電極領域以外の前記デバイスの領域であるステップＳ２１と、
    イオン注入法によってシリコンイオンおよび／またはインジウムイオンを注入するステップＳ２２と、
    前記第１フォトレジスト層を除去するステップＳ２３とを含む、
    請求項１に記載のＧａＮベースデバイスのオーミックコンタクト電極の製造方法。
  3. 前記ステップＳ３とステップＳ４は、具体的に、
    前記第２媒体層の前記第１領域に対応する部分の上面に第２フォトレジスト層をコーティングするステップＳ３１と、
    ドライエッチングプロセスによって、前記第１媒体層および前記第２媒体層の前記オーミックコンタクト電極領域に対応する部分をそれぞれに除去するステップＳ３２と、
    電子ビーム蒸着プロセスによって、前記デバイスの上面で前記金属層を蒸着するステップＳ３３と、
    前記第２フォトレジスト層を除去するステップＳ３４とを含む、
    請求項１に記載のＧａＮベースデバイスのオーミックコンタクト電極の製造方法。
  4. 前記第１媒体層は、ＳｉＮ層またはＳｉＯ２であり、前記第１媒体層の厚さは１０ｎｍ〜５０ｎｍである、
    請求項１に記載のＧａＮベースデバイスのオーミックコンタクト電極の製造方法。
  5. 前記第２媒体層はＳｉＮ層またはＡｌＮ層であり、前記第１媒体層の厚さは１０ｎｍ〜２００ｎｍである、
    請求項１に記載のＧａＮベースデバイスのオーミックコンタクト電極の製造方法。
  6. 前記シリコンイオンの注入エネルギーは３０ｋｅＶ〜２００ｋｅＶであり、注入用量は１０１４ｃｍ−２〜１０１６ｃｍ−２であり、
    前記インジウムイオンの注入エネルギーは３０ｋｅＶ〜２００ｋｅＶであり、注入用量は１０１３ｃｍ−２〜１０１６ｃｍ−２である、
    請求項１に記載のＧａＮベースデバイスのオーミックコンタクト電極の製造方法。
  7. 前記金属層は、Ｔｉ／Ａｕ層、Ｔｉ／Ｐｔ／Ａｕ層、Ｔｉ／Ａｌ層またはＴｉ／Ａｌ／Ｎｉ／Ａｕ層を含む、
    請求項１に記載のＧａＮベースデバイスのオーミックコンタクト電極の製造方法。
  8. 前記シリコンイオンおよび／またはインジウムイオンの注入深さは８０ｎｍ〜１２０ｎｍである、
    請求項１に記載のＧａＮベースデバイスのオーミックコンタクト電極の製造方法。
  9. 前記高温焼鈍プロセスのプロセス条件は、焼鈍温度は８５０℃〜１４００℃であり、時間は１０分間〜６０分間である、
    請求項１ないし８のいずれか１項に記載のＧａＮベースデバイスのオーミックコンタクト電極の製造方法。
JP2020542489A 2018-02-28 2019-02-27 ＧａＮベースデバイスのオーミックコンタクト電極の製造方法 Active JP6976451B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810166841.8A CN108597997B (zh) 2018-02-28 2018-02-28 GaN基器件欧姆接触电极的制备方法
CN201810166841.8 2018-02-28
PCT/CN2019/076323 WO2019165975A1 (zh) 2018-02-28 2019-02-27 GaN基器件欧姆接触电极的制备方法

Publications (2)

Publication Number Publication Date
JP2021508416A true JP2021508416A (ja) 2021-03-04
JP6976451B2 JP6976451B2 (ja) 2021-12-08

Family

ID=63609069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020542489A Active JP6976451B2 (ja) 2018-02-28 2019-02-27 ＧａＮベースデバイスのオーミックコンタクト電極の製造方法

Country Status (4)

Country Link
US (1) US11239081B2 (ja)
JP (1) JP6976451B2 (ja)
CN (1) CN108597997B (ja)
WO (1) WO2019165975A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108597997B (zh) 2018-02-28 2021-03-23 中国电子科技集团公司第十三研究所 GaN基器件欧姆接触电极的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189213A (ja) * 2005-12-13 2007-07-26 Cree Inc 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
JP2007258364A (ja) * 2006-03-22 2007-10-04 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2010245268A (ja) * 2009-04-06 2010-10-28 Nec Corp 電界効果トランジスタ及び電界効果トランジスタの製造方法
JP2013500606A (ja) * 2009-07-27 2013-01-07 クリー インコーポレイテッド Ｉｉｉ族窒化物半導体デバイス及びその製造方法
JP2013058774A (ja) * 2006-01-17 2013-03-28 Cree Inc 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897137B2 (en) 2002-08-05 2005-05-24 Hrl Laboratories, Llc Process for fabricating ultra-low contact resistances in GaN-based devices
US20060226442A1 (en) * 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
KR100861835B1 (ko) * 2006-08-31 2008-10-07 동부일렉트로닉스 주식회사 듀얼 게이트 ｃｍｏｓ형 반도체 소자의 제조 방법
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
CN100576512C (zh) * 2006-12-22 2009-12-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN101431024B (zh) * 2007-11-08 2010-04-07 中芯国际集成电路制造(上海)有限公司 一种分开优化源/漏极的方法
CN101567317A (zh) * 2008-04-25 2009-10-28 中芯国际集成电路制造(上海)有限公司 具有轻掺杂漏极的晶体管的制造方法
CN101894748B (zh) * 2009-05-22 2011-11-23 中芯国际集成电路制造(北京)有限公司 离子注入的方法
CN102087961B (zh) * 2009-12-04 2012-10-31 中芯国际集成电路制造(上海)有限公司 P型掺杂超浅结及pmos晶体管的制作方法
US8895993B2 (en) * 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor
CN102738224A (zh) 2012-06-01 2012-10-17 中国电子科技集团公司第五十五研究所 一种采用硅合金的多层金属欧姆接触系统及其制造方法
US9024324B2 (en) * 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
CN103928324A (zh) * 2014-03-24 2014-07-16 中国电子科技集团公司第五十五研究所 铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法
CN103928511A (zh) 2014-04-16 2014-07-16 中国电子科技集团公司第十三研究所 一种适用于氮化镓器件的欧姆接触系统
CN104966667B (zh) 2015-07-02 2017-10-13 成都海威华芯科技有限公司 Iii‑v族化合物半导体器件及其欧姆接触电阻改善方法
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
US10355085B1 (en) * 2017-12-28 2019-07-16 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
CN108597997B (zh) 2018-02-28 2021-03-23 中国电子科技集团公司第十三研究所 GaN基器件欧姆接触电极的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189213A (ja) * 2005-12-13 2007-07-26 Cree Inc 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
JP2013058774A (ja) * 2006-01-17 2013-03-28 Cree Inc 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
JP2007258364A (ja) * 2006-03-22 2007-10-04 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2010245268A (ja) * 2009-04-06 2010-10-28 Nec Corp 電界効果トランジスタ及び電界効果トランジスタの製造方法
JP2013500606A (ja) * 2009-07-27 2013-01-07 クリー インコーポレイテッド Ｉｉｉ族窒化物半導体デバイス及びその製造方法

Also Published As

Publication number Publication date
CN108597997A (zh) 2018-09-28
US11239081B2 (en) 2022-02-01
JP6976451B2 (ja) 2021-12-08
US20210057221A1 (en) 2021-02-25
CN108597997B (zh) 2021-03-23
WO2019165975A1 (zh) 2019-09-06

Similar Documents

Publication Publication Date Title
JP5645766B2 (ja) ＧａＮベースの薄膜トランジスタの製造方法
WO2018119958A1 (zh) 薄膜晶体管和薄膜晶体管的制备方法和阵列基板
WO2014049802A1 (ja) ショットキーバリアダイオードおよびその製造方法
JP2017092282A (ja) 半導体装置
WO2010024243A1 (ja) バイポーラ型半導体装置およびその製造方法
TW202143510A (zh) 紫外led及其製作方法
JP6976451B2 (ja) ＧａＮベースデバイスのオーミックコンタクト電極の製造方法
CN108206220B (zh) 金刚石肖特基二极管的制备方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN108831920A (zh) 一种SiC器件的结终端结构制作方法
JP2012064663A (ja) 窒化物半導体装置およびその製造方法
KR102323197B1 (ko) 반도체 소자의 제조 방법
WO2019095556A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
CN114725022A (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法
JPWO2010024240A1 (ja) バイポーラ型炭化珪素半導体装置およびその製造方法
CN208368511U (zh) 半导体器件
CN107393815B (zh) 金刚石基场效应晶体管的制备方法及场效应晶体管
CN107104046B (zh) 氮化镓肖特基二极管的制备方法
CN108899366B (zh) 一种新型P-GaN栅结构的增强型器件及其制作方法
JP4759923B2 (ja) 半導体装置
CN113451130B (zh) 一种高电子迁移率晶体管及制备方法
JP4526243B2 (ja) シリコンカーバイド半導体装置の製造方法
JP5051835B2 (ja) 高出力ダイヤモンド半導体素子
JP2012175021A (ja) 電力用半導体装置
JP2011138836A (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211109

R150 Certificate of patent or registration of utility model

Ref document number: 6976451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350