JP2021501995A - マイクロデバイスのパッケージ方法 - Google Patents

マイクロデバイスのパッケージ方法 Download PDF

Info

Publication number
JP2021501995A
JP2021501995A JP2020524355A JP2020524355A JP2021501995A JP 2021501995 A JP2021501995 A JP 2021501995A JP 2020524355 A JP2020524355 A JP 2020524355A JP 2020524355 A JP2020524355 A JP 2020524355A JP 2021501995 A JP2021501995 A JP 2021501995A
Authority
JP
Japan
Prior art keywords
microdevice
package material
package
material layer
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020524355A
Other languages
English (en)
Other versions
JP7082264B2 (ja
Inventor
志白 鍾
志白 鍾
佳恩 李
佳恩 李
錦堅 鄭
錦堅 鄭
力勳 楊
力勳 楊
宸科 徐
宸科 徐
俊勇 康
俊勇 康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Publication of JP2021501995A publication Critical patent/JP2021501995A/ja
Application granted granted Critical
Publication of JP7082264B2 publication Critical patent/JP7082264B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Laminated Bodies (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Micromachines (AREA)

Abstract

【解決手段】ベースの上にパッケージ材料層を形成し、パッケージ材料層を半固化させるステップ１と、パッケージ材料層の表面粘性に基づきマイクロデバイスのアレイをパッケージ材料層の表面に掴持するステップ２と、マイクロデバイスのアレイを共晶金属に合わせて接合するステップ３と、マイクロデバイスのアレイおよび共晶金属に共晶処理を行なうと共に、パッケージ材料の半固化状態を保つステップ４と、半固化パッケージ材料層とパッケージ基板に圧着を行い、パッケージ材料層がマイクロデバイスを覆うと共に、パッケージ材料を完全固化させるステップ５と、ベースを取り除くステップ６とを含む。半固化シリコーンでマイクロデバイスの掴持を行い、低温高真空圧着でマイクロデバイスの転写および密封を行うことで、技術が簡単且つスムーズで、マイクロデバイスの隙間のないパッケージが実現され、パッケージの品質向上、コスト削減ができる。【選択図】図１

Description

本発明は、半導体の製造分野に関し、特にマイクロデバイスのパッケージ方法に関する。
マイクロデバイス技術とは、基板上に高密度で集積されているサイズが微小なデバイスアレイを指すものである。現在、マイクロ発光ダイオード（Micro LED）技術は盛んに研究されつつあり、工業界では高品質のマイクロ発光ダイオードが市場に投入されることが期待されている。高品質のマイクロ発光ダイオードの製品は、市場における既存のＬＣＤ／ＯＬＥＤなどの従来のディスプレー製品に対して多大な影響を与える。
マイクロ発光ダイオードを製造するプロセスにおいて、まず、ドナーパッケージ基板の上にマイクロデバイスを形成し、そしてマイクロデバイスをアクセプターパッケージ基板の上に転写する。アクセプターパッケージ基板は例えばディスプレーである。マイクロデバイスを製造するプロセスにおける困難の１つは、どのようにマイクロデバイスをドナーパッケージ基板の上からアクセプターパッケージ基板の上に転写するかである。
従来のマイクロデバイスを転写する方法は、ウェーハ接合（Wafer Bonding）を介してマイクロデバイスを転写パッケージ基板からアクセプターパッケージ基板に転写する。転写する方法における１つの実施方法は、直接転写であり、すなわち、マイクロデバイスのアレイを転写パッケージ基板からアクセプターパッケージ基板に直接に接合してから、剥離またはエッチングを通して転写パッケージ基板を取り除く方法であるが、転写を作るために常に余ったエピタキシャル層を犠牲にする必要がある。他の１つの実施方法は、間接転写である。まず、転写媒体はマイクロデバイスのアレイを取り出し、転写媒体を接着してマイクロデバイスのアレイをアクセプターパッケージ基板に接合し、そして転写媒体を取り除く。転写媒体は耐高熱が求められる。
従来のマイクロデバイスの転写技術は、ファンデルワールス力、静電吸着、相変化転写、およびレーザーアブレーションという四大技術を含む。その中でファンデルワールス力、静電吸着、およびレーザーアブレーションの方式は、現在比較的多くの製造業者が発展を目指す方向である。異なる応用に対して、各種の転写方式がそれぞれの利点及び欠点を有している。マイクロデバイスのパッケージは、転写後にパッケージを全面に行なう必要があり、すなわち、主に通常の流体のパッケージの固化である。
シリコーンは、マイクロデバイスパッケージによく使われているパッケージ材料である。シリコーン材料は、大気による老化、紫外線による老化などに対する優れた耐性を具えるため、ハイエンド製品の応用では、シリコーンを用いたパッケージがすでに広く行なわれている。そして、シリコーンは短時間に瞬間高温に耐えることができる。マイクロデバイスのパッケージは、そのユニットが小さいため、単一のパッケージ本体を採用して組み合わせることができず、常に全面のパッケージを採用するが、通常の全面流体被覆パッケージは、マイクロデバイスとの間に、特にデバイスの直角の位置に微小な空隙が形成されやすいので、信頼度に影響を及ぼす。
上記に基づいて、技術プロセスが簡単でパッケージの欠陥を減少させることができるマイクロデバイスのパッケージ方法を提供する必要がある。
上記した従来技術の欠点に鑑みて、本発明は、従来技術のパッケージプロセスにおいてより複雑でパッケージ欠陥が発生しやすい問題を解決するためのマイクロデバイスのパッケージ方法を提供することを目的とする。
上記目的を達成すべく、本発明は、ベースを提供し、前記ベースの上にパッケージ材料層を形成すると共に、前記パッケージ材料層に対して第１の温度で半固化処理を行うステップであって、前記第１の温度が前記パッケージ材料層の完全固化温度よりも低いことで、前記パッケージ材料層が粘性を具えることを確保する、ステップ（１）と、マイクロデバイスのアレイを提供し、前記パッケージ材料層の表面粘性に基づいて、前記マイクロデバイスのアレイを前記パッケージ材料層の表面に掴持するステップ（２）と、パッケージ基板を提供し、前記パッケージ基板の表面には前記マイクロデバイスのアレイに対応する共晶金属が備わっていて、前記マイクロデバイスのアレイを前記共晶金属に合わせて接合するステップ（３）と、前記マイクロデバイスのアレイおよび前記共晶金属に対して第２の温度で共晶処理を行なうと共に、前記パッケージ材料の半固化状態を保つステップ（４）と、半固化された前記パッケージ材料層および前記パッケージ基板に圧着を行なって、前記パッケージ材料層が前記マイクロデバイスを覆うようにすると共に、前記パッケージ材料に対して完全固化を行なうステップ（５）と、前記ベースを取り除くステップ（６）と、を含む、マイクロデバイスのパッケージ方法を提供する。
前記パッケージ材料層は、シリコーンを含み、前記半固化処理に採用された前記第１の温度は、６０℃〜１５０℃の範囲内で選定される上、前記完全固化温度は、１５０℃〜２００℃であることが好ましい。
前記共晶金属は、ＡｇＳｎＣｕ合金およびＡｕＳｎ合金からなる群の中の一種を含み、前記第２の温度は、３５０℃以下であることが好ましい。
さらに、前記マイクロデバイスのアレイと前記共晶金属との共晶処理時間は、１ｍｉｎ以下であり、且つ前記パッケージ材料は温度が３５０℃以下である場合、熱を受ける時間が１ｍｉｎ以下の条件下で半固化状態を保つ。
前記共晶金属は、ＩｎおよびＢｉＳｎ合金からなる群の中の一種を含み、前記第２の温度は、前記パッケージ材料の完全固化温度以下であることが好ましい。
前記パッケージ材料層の厚さは、前記マイクロデバイスおよび前記共晶金属の総厚さよりも大きいことが好ましい。
ステップ（２）において、前記マイクロデバイスのアレイは、サスペンション式構造が採用されていることで、前記パッケージ材料層の粘性を備える表面に掴持されやすいことが好ましい。
さらに、前記サスペンション式構造は、支持層と、それぞれ前記支持層の表面にある複数の安定柱と、マイクロデバイスのアレイであって、該アレイにおける各マイクロデバイスが若干個の安定柱により支持されているマイクロデバイスのアレイと、を含む。
ステップ（５）において、真空圧着の方式を採用して半固化された前記パッケージ材料層および前記パッケージ基板に圧着を行うことで、前記マイクロデバイスの表面が前記パッケージ材料層により完全に覆われることを確保し、前記パッケージ材料層を前記マイクロデバイスの間にある隙間に完全に充填させることが好ましい。
前記ベースは、ステンレスのベースであり、ステップ（６）において、前記ステンレスのベースを前記パッケージ材料から直接に外すことが好ましい。
ステップ（１）において、ベースを提供した後、前記ベースの上に剥離層および保護層を順次に形成するステップをさらに含み、そして前記保護層の上にパッケージ材料層を形成し、ステップ（６）において、まず前記剥離層に基づいてレーザー剥離方法を採用して前記ベースを取り除き、そして湿式エッチングを採用して前記保護層を取り除くことが好ましい。
前記ベースはサファイアベースを含み、前記剥離層はＧａＮを含み、前記保護層はＩＴＯ層を含むことが好ましい。
前記マイクロデバイスのアレイは、ファインピッチ発光ダイオードアレイを含むことが好ましい。
上記したように、本発明のマイクロデバイスのパッケージ方法は、以下の有利な効果を有している。
本発明は、半固化されたシリコーンを用いてマイクロデバイスを掴持することを行うと共に、低温および高真空の圧着を利用してマイクロデバイスの転写および密封を行うことで、技術が簡単且つスムーズで、マイクロデバイスの隙間のないパッケージを実現することができ、パッケージの品質を高めることができる上、パッケージのコストを削減させることができる。
本発明は、共晶金属を用いて短時間の内に共晶を瞬間に昇温し、或いは、共晶温度がシリコーンの完全固化温度よりも低い共晶金属を採用して、シリコーンの半固化状態の安定性を保つことができる。
本発明は、無機の犠牲層を用いてシリコーンの圧着パッケージを行い、その後に湿式エッチングを利用して無機の犠牲層を取り除いて、シリコーンの完全性を完全に維持することができる。
本発明は、マイクロデバイスのマストランスファーおよび全面的に完全な隙のないパッケージを実現することができ、半導体のパッケージ分野に、広い応用の見通しがある。
本発明のマイクロデバイスのパッケージ方法が示されるステップのフローチャートである。 本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。 本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
以下は特定の具体的な実施例を通して本発明の実施方式を説明する。通常の知識を有する者は、本明細書に開示される内容により本発明の他の利点および効果を簡単に理解することができる。本発明は、他の異なる具体的な実施方式を通して実施または応用を施すことができ、本明細書における各項の細目は異なる観点および応用に基づいて、本発明の精神から外れない限り、各種の修飾または変更を実行することができる。
図１〜図１６を参照する。なお、本実施例において提供される図示は、模式の方式で基本的な考え方のみ説明する。図中は、本発明に関する部品のみ示しており、実際に実施するときの部品の数、形状、および寸方に従って描くものではない。実際に実施するときに各部品の形態、数量、および比例は、任意の変更にすることができ、且つその部品は構成形態がより複雑であり得る。
実施例１
図１〜図８に示されるように、本実施例は、マイクロデバイス１０３のパッケージ方法を提供しており、前記パッケージ方法は、以下のステップを含んでいる。
図１〜図３に示されるように、まず、ステップ（１）Ｓ１１を行ない、それはベース１０１を提供し、前記ベース１０１の上にパッケージ材料層１０２を形成すると共に、パッケージ材料層１０２に対して第１の温度で半固化処理を行なう。ここで、前記第１の温度はパッケージ材料層１０２の完全固化温度よりも低く、パッケージ材料層が粘性を具えることを確保する。
前記ベース１０１は、完全固化されたパッケージ材料と容易に分離できる材料を選定して作成するものであり、例えばステンレスのベース１０１である。
前記パッケージ材料層１０２の厚さは、前記マイクロデバイス１０３および前記共晶金属１０５の総厚さよりも大きい。例えば前記パッケージ材料層１０２の厚さは、１５〜１００μｍに選定され得る。
本実施例において、前記パッケージ材料層１０２はシリコーンであり、前記シリコーンの完全固化温度は、通常は１５０℃〜２００℃の範囲内にあり、この温度で、前記シリコーンの完全固化に必要な時間は約３０ｍｉｎ〜１２０ｍｉｎである。
前記シリコーンは、例えば回転塗布技術などを採用して、前記ベース１０１の表面に形成し、そして６０℃〜１５０℃の第１の温度、例えば８０℃、１００℃、または１２０℃などの温度で熱処理を行ない、熱処理の時間は１０ｍｉｎ〜３０ｍｉｎとすることができ、前記シリコーンを半固化状態にさせる。半固化状態でのシリコーンは可塑性を具え、且つその表面に一定程度の粘性を具える。
図１および図４〜図５に示されるように、その後、ステップ（２）Ｓ１２を行ない、それはマイクロデバイス１０３のアレイを提供し、パッケージ材料層１０２の表面粘性に基づいて、マイクロデバイス１０３のアレイを前記パッケージ材料層１０２の表面に掴持する。
本実施例において、前記マイクロデバイス１０３のアレイは、ファインピッチ発光ダイオードアレイである。勿論、他のマイクロデバイス１０３、例えばＭＯＳ部品、ＭＥＭＳ部品などは、本実施例のパッケージ方法を同様に採用して、パッケージを行なうことができ、ここで挙げられた例に限定されない。
本実施例において、前記マイクロデバイス１０３のアレイは、サスペンション式構造を採用して、前記パッケージ材料層１０２の粘性を備える表面に掴持されやすい。具体的に、前記サスペンション式構造は、支持層１０６と、それぞれ前記支持層１０６の表面にある複数の安定柱１０７と、マイクロデバイス１０３のアレイとを含み、該アレイにおける各マイクロデバイス１０３は、若干個の安定柱１０７により支持されている。なお、前記安定柱１０７は、前記マイクロデバイス１０３が安定に支持されることを確保する状態において、前記安定柱１０７の面積は、なるべく小さく設計され、これによりマイクロデバイス１０３が前記パッケージ材料により掴持されやすくなることに有利となる。
図１および図６に示されるように、次に、ステップ（３）Ｓ１３を行ない、それはパッケージ基板１０４を提供し、前記パッケージ基板１０４の表面には前記マイクロデバイス１０３のアレイに対応する共晶金属１０５が備わっていて、前記マイクロデバイス１０３のアレイにおける電極を前記共晶金属１０５に合わせて接合する。
図１に示されるように、その後、ステップ（４）Ｓ１４を行ない、それは前記マイクロデバイス１０３のアレイおよび前記共晶金属１０５に対して第２の温度で共晶処理を行なうと共に、前記パッケージ材料の半固化状態を保つ。
例として、前記共晶金属１０５は、ＡｇＳｎＣｕ合金およびＡｕＳｎ合金からなる群の内の一種を含み、前記第２の温度は、３５０℃以下である。本実施例において、前記共晶金属１０５は、ＡｇＳｎＣｕ合金が選定されている。
前記共晶金属１０５を短時間の内に共晶温度まで加熱し、通常は１５０℃〜３５０℃であり、前記マイクロデバイス１０３のアレイ上の電極、例えばＡｕ電極を前記共晶金属１０５と共晶混合させ、すべての処理時間が１ｍｉｎ以下であり、前記パッケージ材料は、温度が３５０℃以下、例えば１５０℃〜３５０℃であり、且つ熱を受ける時間が１ｍｉｎ以下である場合に、半固化状態を保って、後の圧着技術を行なうことに有利となる。
図１および図７に示されるように、その後、ステップ（５）Ｓ１５を行ない、それは半固化された前記パッケージ材料層１０２および前記パッケージ基板１０４に圧着を行なって、前記パッケージ材料層１０２が前記マイクロデバイス１０３を覆うようにすると共に、前記パッケージ材料に対して完全固化を行なう。
例として、真空圧着の方式を採用して半固化された前記パッケージ材料層１０２および前記パッケージ基板１０４に圧着を行なうことで、前記マイクロデバイス１０３の表面が前記パッケージ材料層１０２により完全に覆われることを確保し、前記パッケージ材料層１０２を前記マイクロデバイス１０３の間にある隙間に完全に充填させる。
例として、前記パッケージ材料に対して完全固化を行なう固化温度は、１５０℃〜２００℃である。
図１および図８に示されるように、最後に、ステップ（６）Ｓ１６を行ない、それは前記ベース１０１を取り除く。
例として、前記ステンレスのベース１０１を前記パッケージ材料から直接に外す。
本実施例は、半固化されたシリコーンを用いてマイクロデバイス１０３を掴持すること、及び低温および高真空の圧着を利用してマイクロデバイス１０３の転写および密封を行うことで、技術が簡単且つスムーズで、マイクロデバイス１０３の隙間のないパッケージを実現することができ、パッケージの品質を高めることができる上、パッケージのコストを削減させることができ、且つ、本実施例は、共晶金属１０５を用いて短時間の内に共晶を瞬間に昇温し、シリコーンの半固化状態の安定性を保つことができる。
実施例２
図９〜図１６に示されるように、本実施例は、マイクロデバイス２０３のパッケージ方法を提供しており、前記パッケージ方法は、以下のステップを含んでいる。
図９〜図１０に示されるように、まず、ステップ（１）を行ない、それはベース２０１を提供し、前記ベース２０１の上に剥離層２０８および保護層２０９を順次に形成し、そして前記保護層２０９の上にパッケージ材料層２０２を形成し、パッケージ材料層２０２に対して第１の温度で半固化処理を行なう。ここで、第１の温度はパッケージ材料層２０２の完全固化温度よりも低く、パッケージ材料層２０２が粘性を具えることを確保する。
例として、前記ベース２０１はサファイアベース２０１が選定され、前記剥離層２０８はＧａＮが選定され、前記保護層２０９はＩＴＯ層が選定される。前記ＧａＮおよびＩＴＯ層は、化学気相成長技術、スパッタリング技術などにより、前記サファイアベース２０１の表面に順次に形成する。
前記パッケージ材料層２０２の厚さは、前記マイクロデバイス２０３および前記共晶金属２０５の総厚さよりも大きい。例えば前記パッケージ材料層２０２の厚さは、１５〜１００μｍに選定され得る。
本実施例において、前記パッケージ材料層２０２はシリコーンであり、前記シリコーンの完全固化温度は、通常は１５０℃〜２００℃の範囲内にあり、この温度で、前記シリコーンの完全固化に必要な時間は約３０ｍｉｎ〜１２０ｍｉｎである。
前記シリコーンは、例えば回転塗布技術などを採用して、前記ベース２０１の表面に形成し、そして６０℃〜１５０℃の第１の温度、例えば８０℃、１００℃、または１２０℃などの温度に熱処理を行ない、熱処理の時間は１０ｍｉｎ〜３０ｍｉｎとすることができ、前記シリコーンを半固化状態にさせる。半固化状態でのシリコーンは可塑性を具え、且つその表面に一定程度の粘性を具える。
図１１〜図１２に示されるように、その後、ステップ（２）を行ない、それはマイクロデバイス２０３のアレイを提供し、パッケージ材料層２０２の表面粘性に基づいて、マイクロデバイス２０３のアレイを前記パッケージ材料層２０２の表面に掴持する。
本実施例において、前記マイクロデバイス２０３のアレイは、ファインピッチ発光ダイオードアレイである。勿論、他のマイクロデバイス２０３、例えばＭＯＳ部品、ＭＥＭＳ部品などは、本実施例のパッケージ方法を同様に採用して、パッケージを行なうことができ、ここで挙げられた例に限定されない。
本実施例において、前記マイクロデバイス２０３のアレイは、サスペンション式構造を採用して、前記パッケージ材料層２０２の粘性を備える表面に掴持されやすい。具体的に、前記サスペンション式構造は、支持層２０６と、それぞれ前記支持層２０６の表面にある複数の安定柱２０７と、マイクロデバイス２０３のアレイとを含み、該アレイにおける各マイクロデバイス２０３は、若干個の安定柱２０７により支持されている。なお、前記安定柱２０７は、前記マイクロデバイス２０３が安定に支持されることを確保する状態において、前記安定柱２０７の面積は、なるべく小さく設計され、これによりマイクロデバイス２０３が前記パッケージ材料により掴持されやすくなることに有利となる。
図１３に示されるように、次に、ステップ（３）を行ない、それはパッケージ基板２０４を提供し、前記パッケージ基板２０４の表面には前記マイクロデバイス２０３のアレイに対応する共晶金属２０５が備わっていて、前記マイクロデバイス２０３のアレイを前記共晶金属２０５に合わせて接合する。
そして、ステップ（４）を行ない、それは前記マイクロデバイス２０３のアレイおよび前記共晶金属２０５に対して第２の温度で共晶処理を行なうと共に、前記パッケージ材料の半固化状態を保つ。
例として、前記共晶金属２０５は、ＩｎおよびＢｉＳｎ合金からなる群の内の一種を含み、前記第２の温度は、前記パッケージ材料の完全固化温度以下であり、例えば前記ＩｎまたはＢｉＳｎ合金、およびマイクロデバイス２０３のＡｕ電極の共晶温度は、１８０℃以下であり、短時間の内に、例えば１ｍｉｎで共晶混合を行うことができ、よって、前記共晶金属２０５とマイクロデバイス２０３のＡｕ電極との共晶を行う場合に、前記パッケージ材料が半固化状態を保つことができ、後の圧着技術を行なうことに有利である。
図１４に示されるように、その後、ステップ（５）を行ない、それは半固化された前記パッケージ材料層２０２および前記パッケージ基板２０４に圧着を行なって、前記パッケージ材料層２０２が前記マイクロデバイス２０３を覆うようにすると共に、前記パッケージ材料に対して完全固化を行なう。
例として、真空圧着の方式を採用して半固化された前記パッケージ材料層２０２および前記パッケージ基板２０４に圧着を行なうことで、前記マイクロデバイス２０３の表面が前記パッケージ材料層２０２により覆われることを確保し、前記パッケージ材料層２０２を前記マイクロデバイス２０３の間にある隙間に完全に充填させる。
例として、前記パッケージ材料に対して完全固化を行なう固化温度は、１５０℃〜２００℃である。
図１５〜図１６に示されるように、最後に、ステップ（６）を行ない、それは前記ベース２０１、および、前記ベース２０１の上にある剥離層２０８および保護層２０９を取り除く。
例として、まず前記剥離層２０８に基づいて、レーザー剥離方法を採用して前記ベース２０１を取り除く。前記保護層２０９は前記剥離層２０８および前記パッケージ材料層２０２を隔離するように用いられることができ、レーザー剥離のときに前記パッケージ材料層２０２に対して保護を行ない、そして湿式エッチングを採用して前記保護層２０９および他の残留物質を取り除き、前記保護層２０９は湿式エッチングのときに前記パッケージ材料層２０２の完全性を確保することができる。
本実施例は、半固化されたシリコーンを用いてマイクロデバイス２０３を掴持することを行うと共に、低温および高真空の圧着を利用してマイクロデバイス２０３の転写および密封を行うことで、技術が簡単且つスムーズで、マイクロデバイス２０３の隙間なしのパッケージを実現することができ、パッケージの品質を高めることができる上、パッケージのコストを削減させることができる。本実施例は、共晶温度がシリコーンの完全固化温度よりも低い共晶金属２０５を採用して、シリコーンの半固化状態の安定性を保つことができる。本実施例は、無機の犠牲層を用いてシリコーンの圧着パッケージを行い、その後に湿式エッチングを利用して無機の犠牲層を取り除いて、シリコーンの完全性を完全に保持することができる。
上記したように、本発明のマイクロデバイスのパッケージ方法は、以下の有利な効果を有している。
本発明は、半固化されたシリコーンを用いてマイクロデバイスを掴持することを行うと共に、低温および高真空の圧着を利用してマイクロデバイスの転写および密封を行うことで、技術が簡単且つスムーズで、マイクロデバイスの隙間のないパッケージを実現することができ、パッケージの品質を高めることができる上、パッケージのコストを削減させることができる。
本発明は、共晶金属を用いて短時間の内に共晶を瞬間に昇温し、或いは、共晶温度がシリコーンの完全固化温度よりも低い共晶金属を採用して、シリコーンの半固化状態の安定性を保つことができる。
本発明は、無機の犠牲層を用いてシリコーンの圧着パッケージを行い、その後に湿式エッチングを利用して無機の犠牲層を取り除いて、シリコーンの完全性を完全に保持することができる。
本発明は、マイクロデバイスのマストランスファーおよび全面的に完全な隙のないパッケージを実現することができ、半導体のパッケージ分野に、広い応用の見通しがある。
よって、本発明は、従来の技術における種々の欠点を有効に克服して、高度な産業利用価値を具える。
上記した実施例は、本発明の原理およびその効果を例示的に説明するのみであり、本発明を限定するものではない。通常の知識を有する者であれば、本発明の精神および範疇に違反しない限り、上記した実施例に対して修飾または変更を実行することができる。従って、技術分野に属する通常の知識を有する者により、本発明が開示した精神および技術的思想から逸脱しない限りでなされた一切の同等な修飾または変更も、本発明の特許請求の範囲に包含されるべきである。
１０１、２０１ ベース
１０２、２０２ パッケージ材料層
１０３、２０３ マイクロデバイス
１０４、２０４ パッケージ基板
１０５、２０５ 共晶金属
１０６、２０６ 支持層
１０７、２０７ 安定柱
２０８ 剥離層
２０９ 保護層
Ｓ１１〜Ｓ１６ ステップ

Claims (13)

  1. ベースを提供し、前記ベースの上にパッケージ材料層を形成すると共に、前記パッケージ材料層に対して第１の温度で半固化処理を行うステップであって、
    前記第１の温度が前記パッケージ材料層の完全固化温度よりも低いことで、前記パッケージ材料層が粘性を具えることを確保する、ステップ（１）と、
    マイクロデバイスのアレイを提供し、前記パッケージ材料層の表面粘性に基づいて、前記マイクロデバイスのアレイを前記パッケージ材料層の表面に掴持するステップ（２）と、
    パッケージ基板を提供し、前記パッケージ基板の表面には前記マイクロデバイスのアレイに対応する共晶金属が備わっていて、前記マイクロデバイスのアレイを前記共晶金属に合わせて接合するステップ（３）と、
    前記マイクロデバイスのアレイおよび前記共晶金属に対して第２の温度で共晶処理を行なうと共に、前記パッケージ材料の半固化状態を保つステップ（４）と、
    半固化された前記パッケージ材料層および前記パッケージ基板に圧着を行なって、前記パッケージ材料層が前記マイクロデバイスを覆うようにすると共に、前記パッケージ材料に対して完全固化を行なうステップ（５）と、
    前記ベースを取り除くステップ（６）と、を含む、ことを特徴とする、マイクロデバイスのパッケージ方法。
  2. 前記パッケージ材料層は、シリコーンを含み、前記半固化処理に採用される前記第１の温度は、６０℃〜１５０℃の範囲内で選定される上、前記完全固化温度は１５０℃〜２００℃であることを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
  3. 前記共晶金属は、ＡｇＳｎＣｕ合金およびＡｕＳｎ合金からなる群の中の一種を含み、前記第２の温度は、３５０℃以下であることを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
  4. 前記マイクロデバイスのアレイと前記共晶金属との共晶処理時間は、１ｍｉｎ以下であり、且つ前記パッケージ材料は温度が３５０℃以下である場合、熱を受ける時間が１ｍｉｎ以下の条件下で半固化状態を保つことを特徴とする、請求項３に記載のマイクロデバイスのパッケージ方法。
  5. 前記共晶金属は、ＩｎおよびＢｉＳｎ合金からなる群の中の一種を含み、前記第２の温度は、前記パッケージ材料の完全固化温度以下であることを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
  6. 前記パッケージ材料層の厚さは、前記マイクロデバイスおよび前記共晶金属の総厚さよりも大きいことを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
  7. ステップ（２）において、前記マイクロデバイスのアレイは、サスペンション式構造が採用されていることで、前記パッケージ材料層の粘性を備える表面に掴持されやすいことを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
  8. 前記サスペンション式構造は、
    支持層と、
    それぞれ前記支持層の表面にある複数の安定柱と、
    マイクロデバイスのアレイであって、該アレイにおける各マイクロデバイスが若干個の安定柱により支持されているマイクロデバイスのアレイと、を含むことを特徴とする、請求項７に記載のマイクロデバイスのパッケージ方法。
  9. ステップ（５）において、
    真空圧着の方式を採用して半固化された前記パッケージ材料層および前記パッケージ基板に圧着を行うことで、前記マイクロデバイスの表面が前記パッケージ材料層により完全に覆われることを確保し、前記パッケージ材料層を前記マイクロデバイスの間にある隙間に完全に充填させることを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
  10. 前記ベースは、ステンレスのベースであり、ステップ（６）において、前記ステンレスのベースを前記パッケージ材料から直接に外すことを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
  11. ステップ（１）において、ベースを提供した後、前記ベースの上に剥離層および保護層を順次に形成するステップをさらに含み、そして前記保護層の上にパッケージ材料層を形成し、ステップ（６）において、まず前記剥離層に基づいてレーザー剥離方法を採用して前記ベースを取り除き、そして湿式エッチングを採用して前記保護層を取り除くことを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
  12. 前記ベースはサファイアベースを含み、前記剥離層はＧａＮを含み、前記保護層はＩＴＯ層を含むことを特徴とする、請求項１１に記載のマイクロデバイスのパッケージ方法。
  13. 前記マイクロデバイスのアレイは、ファインピッチ発光ダイオードアレイを含むことを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
JP2020524355A 2017-11-02 2018-05-22 マイクロデバイスのパッケージ方法 Active JP7082264B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711065564.3 2017-11-02
CN201711065564.3A CN108039415B (zh) 2017-11-02 2017-11-02 微元件的封装方法
PCT/CN2018/087800 WO2019085444A1 (zh) 2017-11-02 2018-05-22 微元件的封装方法

Publications (2)

Publication Number Publication Date
JP2021501995A true JP2021501995A (ja) 2021-01-21
JP7082264B2 JP7082264B2 (ja) 2022-06-08

Family

ID=62092655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020524355A Active JP7082264B2 (ja) 2017-11-02 2018-05-22 マイクロデバイスのパッケージ方法

Country Status (6)

Country Link
US (1) US11101239B2 (ja)
JP (1) JP7082264B2 (ja)
KR (1) KR102438404B1 (ja)
CN (1) CN108039415B (ja)
TW (1) TWI679681B (ja)
WO (1) WO2019085444A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023017600A (ja) * 2021-07-26 2023-02-07 日亜化学工業株式会社 発光装置の製造方法
JP2023552008A (ja) * 2021-11-15 2023-12-14 ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド 有機発光ダイオード表示パネル及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039415B (zh) 2017-11-02 2019-06-07 厦门市三安光电科技有限公司 微元件的封装方法
CN108682644B (zh) * 2018-06-15 2024-06-21 佛山宝芯智能科技有限公司 一种半导体无人工全自动流水线作业生产方法和系统
WO2020073306A1 (en) * 2018-10-12 2020-04-16 Boe Technology Group Co., Ltd. Micro light emitting diode apparatus and fabricating method thereof
US11018089B2 (en) * 2019-01-08 2021-05-25 Innolux Corporation Display devices and methods for manufacturing the same
CN109733493B (zh) * 2019-02-19 2021-09-10 上海交通大学 一种软体爬行吸附机器人
CN110707197A (zh) * 2019-09-11 2020-01-17 深圳市华星光电半导体显示技术有限公司 Led基板及led显示面板的制作方法
TWI720785B (zh) * 2020-01-15 2021-03-01 東貝光電科技股份有限公司 微型led發光裝置及其製造方法
TWI761895B (zh) 2020-07-24 2022-04-21 錼創顯示科技股份有限公司 微型電子元件轉移設備以及微型電子元件轉移方法
TWI757037B (zh) * 2021-01-06 2022-03-01 揚朋科技股份有限公司 顯示面板的修補方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142232A (ja) * 2005-11-21 2007-06-07 Henkel Corp バンプ付電子部品の実装方法
JP2011254047A (ja) * 2010-06-04 2011-12-15 Denso Corp 電子装置の製造方法
JP2015216229A (ja) * 2014-05-09 2015-12-03 日東電工株式会社 半導体装置の製造方法及び熱硬化性樹脂シート

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151551A (ja) 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP3665579B2 (ja) * 2001-02-26 2005-06-29 ソニーケミカル株式会社 電気装置製造方法
JP2003060241A (ja) 2001-08-10 2003-02-28 Sony Corp 回路素子の配列方法、及び表示装置の製造方法
JP2003347524A (ja) * 2002-05-28 2003-12-05 Sony Corp 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP4840371B2 (ja) * 2008-01-28 2011-12-21 ソニー株式会社 素子転写方法
JP2011517850A (ja) * 2008-03-21 2011-06-16 ライズ・テクノロジー・エッセ・アール・エル 多孔質シリコンを多孔質金属またはセラミックスに変換することによってマイクロ構造を作製するための方法
TWI399140B (zh) * 2009-06-12 2013-06-11 Unimicron Technology Corp 內埋式封裝結構的製作方法
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
TW201130104A (en) * 2010-02-22 2011-09-01 Chipmos Technologies Inc Semiconductor structure
JP2012109396A (ja) * 2010-11-17 2012-06-07 Renesas Electronics Corp 半導体装置の製造方法
JP5892780B2 (ja) * 2011-12-19 2016-03-23 日東電工株式会社 半導体装置の製造方法
US8754435B1 (en) * 2013-02-19 2014-06-17 Cooledge Lighting Inc. Engineered-phosphor LED package and related methods
US9076882B2 (en) * 2013-06-03 2015-07-07 Intel Corporation Methods for high precision microelectronic die integration
US9035279B2 (en) * 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
TWI597786B (zh) * 2013-12-19 2017-09-01 矽品精密工業股份有限公司 半導體封裝結構及其製法
WO2015125046A1 (en) * 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and peeling method
JP2015220400A (ja) 2014-05-20 2015-12-07 日東電工株式会社 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
JP6165686B2 (ja) * 2014-07-31 2017-07-19 信越化学工業株式会社 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP5962834B1 (ja) 2015-06-04 2016-08-03 住友ベークライト株式会社 樹脂組成物、接着フィルムおよび回路部材の接続方法
CN105895539B (zh) * 2016-06-08 2018-08-10 华进半导体封装先导技术研发中心有限公司 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
CN108039415B (zh) * 2017-11-02 2019-06-07 厦门市三安光电科技有限公司 微元件的封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142232A (ja) * 2005-11-21 2007-06-07 Henkel Corp バンプ付電子部品の実装方法
JP2011254047A (ja) * 2010-06-04 2011-12-15 Denso Corp 電子装置の製造方法
JP2015216229A (ja) * 2014-05-09 2015-12-03 日東電工株式会社 半導体装置の製造方法及び熱硬化性樹脂シート

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023017600A (ja) * 2021-07-26 2023-02-07 日亜化学工業株式会社 発光装置の製造方法
JP7368749B2 (ja) 2021-07-26 2023-10-25 日亜化学工業株式会社 発光装置の製造方法
JP2023552008A (ja) * 2021-11-15 2023-12-14 ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド 有機発光ダイオード表示パネル及びその製造方法

Also Published As

Publication number Publication date
WO2019085444A1 (zh) 2019-05-09
CN108039415B (zh) 2019-06-07
KR102438404B1 (ko) 2022-08-30
US11101239B2 (en) 2021-08-24
CN108039415A (zh) 2018-05-15
TWI679681B (zh) 2019-12-11
JP7082264B2 (ja) 2022-06-08
US20200258861A1 (en) 2020-08-13
KR20200070375A (ko) 2020-06-17
TW201919105A (zh) 2019-05-16

Similar Documents

Publication Publication Date Title
JP7082264B2 (ja) マイクロデバイスのパッケージ方法
JP6937911B2 (ja) マイクロデバイスのマストランスファー方法
JP6650941B2 (ja) マイクロ発光ダイオードの転写方法、製造方法、装置及び電子機器
TWI591861B (zh) 在多個安定性支柱上形成一微裝置陣列之方法及微裝置安定性支柱結構
TWI437646B (zh) 晶圓接合的間隔件
CN103377956B (zh) 封装结构与基材的接合方法
JP2012504875A5 (ja)
EP2399864B1 (fr) Procédé de scellement de deux éléments par thermocompression a basse température
US20120321907A1 (en) Bonding process for sensitive micro- and nano-systems
CN111129235B (zh) 一种微元件的批量转移方法
TW201133772A (en) Method for bonding of chips on wafers
JP6405465B2 (ja) Ｍｅｍｓの搬送方法、製造方法、デバイス及び機器
KR101637288B1 (ko) 은 페이스트의 접합 방법
CN104900547B (zh) 多元合金成分的微凸点制备工艺
US10675718B2 (en) Method and device for reversibly attaching a phase changing metal to an object
JP2024511357A (ja) Ｌｅｄ転写材料およびプロセス
EP2455332B1 (en) Method for producing temporary cap on a MEMS device
TWI734235B (zh) 電性貼附結構及其形成方法
WO2009051440A3 (en) Bump structure with multiple layers and method of manufacture
TW200830515A (en) Method for sealing vias in a substrate
TW200830433A (en) Releasing structure of a controllable cap and releasing method thereof
TW200939522A (en) Apparatus and method for packaging thin LED
Lee et al. Bonding interface materials evolution of intermediate In/Ag layers for low temperature fluxless solder based MEMS wafer level packaging
KR20140082070A (ko) 기판 레벨 패키지 및 그 제조방법
KR20160057767A (ko) 은 페이스트의 접합 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220502

R150 Certificate of patent or registration of utility model

Ref document number: 7082264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350