JP6405465B2 - Ｍｅｍｓの搬送方法、製造方法、デバイス及び機器 - Google Patents

Ｍｅｍｓの搬送方法、製造方法、デバイス及び機器 Download PDF

Info

Publication number
JP6405465B2
JP6405465B2 JP2017528195A JP2017528195A JP6405465B2 JP 6405465 B2 JP6405465 B2 JP 6405465B2 JP 2017528195 A JP2017528195 A JP 2017528195A JP 2017528195 A JP2017528195 A JP 2017528195A JP 6405465 B2 JP6405465 B2 JP 6405465B2
Authority
JP
Japan
Prior art keywords
laser
mems
carrier
mems structure
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017528195A
Other languages
English (en)
Other versions
JP2018501970A (ja
Inventor
スウ、クアンボ
ワン、チョウ
Original Assignee
ゴルテック．インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゴルテック．インク filed Critical ゴルテック．インク
Publication of JP2018501970A publication Critical patent/JP2018501970A/ja
Application granted granted Critical
Publication of JP6405465B2 publication Critical patent/JP6405465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/008—Manufacture of substrate-free structures separating the processed structure from a mother substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00896—Temporary protection during separation into individual elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0194—Transfer of a layer from a carrier wafer to a device wafer the layer being structured
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0127—Using a carrier for applying a plurality of packaging lids to the system wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Description

本発明は、ＭＥＭＳ（微小電気機械システム）技術分野に関し、より具体的には、ＭＥＭＳの搬送方法、ＭＥＭＳデバイスの製造方法、ＭＥＭＳデバイス及びＭＥＭＳデバイスを含む電子機器に関する。
ＭＥＭＳは現在、産業界で注目されている技術である。その応用は非常に幅広い。例えば、スマートフォンにおけるセンサはＭＥＭＳ応用の一例である。
ＭＥＭＳデバイスを製造する過程において、一般的には、先にキャリアウェハ（ｗａｆｅｒ）にＭＥＭＳ構造を形成し、その後、ＭＥＭＳ構造をパッケージ基板に搬送し、最後に、キャリアウェハを除去する。キャリアウェハを除去しやすくするために、従来技術において、仮結合の方式によりキャリアウェハとＭＥＭＳ構造との間を接合する。
例えば、ＡｌａｉｎＰｈｏｍｍａｈａｘａｙ、ＬｉｅｖｅＢｏｇａｅｒｔｓ等の「Ｔｈｉｎ ＭＥＭＳ ｐａｃｋａｇｅｓ ｏｂｔａｉｎｅｄ ｂｙ ａ ｎｏｖｅｌ ｃｏｌｌｅｃｔｉｖｅ ｃａｐ ｔｒａｎｓｆｅｒ ｐｒｏｃｅｓｓ」、Ｐｒｏｃ．ＥｕｒｏｓｅｎｓｏｒｓＸＸＶ、Ｓｅｐｔｅｍｂｅｒ４−７，２０１１，Ａｔｈｅｎｓ，Ｇｒｅｅｃｅでは、熱可塑性ゴムを用いてＭＥＭＳ構造を搬送する方式を紹介している。該文献は、ここで全て参考として引用される。一般的に、熱可塑性ゴムを用いる搬送は低温処理のみを許容するが、例えば２００℃〜２５０℃である。
例えば、ＰＣＴ特許出願公開ＷＯ ２０１４／０３７８２９ Ａ１では、電気構造を形成するための方法を開示している。該特許出願では、キャリアウェハとデバイスウェハとの間に仮結合の方式を採用し、処理温度は、例えば４００℃より小さい。該特許出願は、ここで全て参考として引用される。
例えば、Ｒ．Ｄｅｌｍｄａｈｌ，Ｒ．Ｐａｔｚｅｌ等の「Ｌａｒｇｅ−ａｒｅａ ｌａｓｅｒ−ｌｉｆｔ−ｏｆｆ ｐｒｏｃｅｓｓｉｎｇ ｉｎ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ」，ＰｈｙｓｉｃｓＰｒｏｃｅｄｉａ４１（２０１３）ｐｐ．２４１−２４では、レーザー剥離によりガラスキャリアに結合された薄いシリコンウェハを処理する方法を紹介し、処理温度は、例えば４００℃より小さい。該文献は、ここで、全て参考として引用される。
従来技術において、熱可塑性ゴム又は仮結合によりＭＥＭＳ構造の搬送を行うため、キャリアにおけるＭＥＭＳ構造に対して直接高温処理を実行することが難しい。圧電層のような多くのＭＥＭＳ構造は、より高い品質を得るために、例えば、焙焼、アニール等の高温処理が必要であるため、従来技術において高品質且つ低コストのＭＥＭＳ構造の搬送及びパッケージングが難しい。
本発明の１つの目的は、ＭＥＭＳの搬送に用いられる新しい技術的解決手段を提供することである。
本発明の一実施例によれば、レーザー透明性のキャリアの第１表面にレーザー吸収層を蒸着させることと、レーザー吸収層にＭＥＭＳ構造を形成することと、ＭＥＭＳ構造を吸収体に付着させることと、キャリアを除去するために、キャリア側からレーザー剥離を実行することと、を含む、ＭＥＭＳの搬送方法を提供する。
好ましくは、レーザー透明性のキャリアの第１表面にレーザー吸収層を蒸着させるステップは、さらに、低圧化学気相蒸着又は常圧化学気相蒸着によりレーザー吸収層を蒸着させることを含む。
好ましくは、レーザー吸収層を蒸着させる過程において５７０℃以上の温度を用いる。
好ましくは、前記レーザー吸収層の材料は、誘電体、金属及び／又は合金及びポリマーの少なくとも１つを含む。
好ましくは、前記レーザー吸収層の材料は、ポリシリコンと金属酸化物の少なくとも１つを含む。
好ましくは、レーザー吸収層にＭＥＭＳ構造を形成するステップは、さらに、キャリアにおいて直接ＭＥＭＳに対する処理を実行することを含む。
好ましくは、前記処理は、焙焼処理、アニール処理及びエピタキシャル材料蒸着の少なくとも１つを含む。
好ましくは、前記処理の温度は４２０℃以上の温度である。
好ましくは、前記処理の温度は６００℃以上である。
好ましくは、前記処理の温度は７００℃以上である。
好ましくは、前記処理の温度は１０００℃以上である。
好ましくは、前記吸収体は吸収ウェハであり、前述のキャリア側からレーザー剥離を実行するステップは、ウェハレベルで実行されるものであり、前記方法は、さらに、キャリアを除去した後、吸収ウェハにおいてＭＥＭＳ構造を切断することを含む。
好ましくは、前記吸収体は組立基板であり、レーザー吸収層にＭＥＭＳ構造を形成するステップは、さらに、ＭＥＭＳ構造を分割することを含み、前述のキャリア側からレーザー剥離を実行するステップは、組立レベルで実行されるものである。
好ましくは、前記キャリアは、サファイア、ＳｉＣ、ガラス及び石英の少なくとも１つである。
好ましくは、前記キャリアはシリコン基板であり、シリコン基板の両側には反射防止層が塗布されている。
本発明の別の実施例によれば、本発明によるＭＥＭＳの搬送方法を用いてＭＥＭＳ構造をパッケージ基板に搬送することを含む、ＭＥＭＳデバイスを製造する方法を提供する。
本発明の別の実施例によれば、本発明によるＭＥＭＳデバイスを製造する方法を用いて製造されたＭＥＭＳデバイスを提供する。
本発明の別の実施例によれば、本発明によるＭＥＭＳデバイスを含む電子機器を提供する。
本発明の発明者は、従来技術において、仮結合がＭＥＭＳの搬送に用いられることを発見した。本発明の発明者は、このようにしてもキャリアにおけるＭＥＭＳに対して直接高温処理をすることが難しいことを発見した。本発明の発明者は、仮結合の必要がないＭＥＭＳの搬送に用いられる技術的解決手段を提案している。本発明の発明者は、本発明が実現しようとする技術的任務又は解決しようとする技術的問題は、当業者にとって想到したことのない又は予想できなかったものであることを意識し、そのため、本発明は新しい技術的解決手段である。
また、当業者であれば、従来技術には多くの問題が存在するが、本発明の各実施例または請求項の技術的解決手段は１つまたは複数の面のみから改善することができ、従来技術又は背景技術に挙げられた全ての技術的問題を同時に解決する必要がないことを理解すべきである。当業者であれば、１つの請求項に言及されていない内容を該請求項を限定するものとしてはならないことを理解すべきである。
以下、図面を参照して本発明の例示的な実施例を詳細に説明し、よって本発明のその他の特徴及び利点は明らかになる。
図面は明細書に結び付けられ明細書の一部となり本発明の実施例を示し、その説明とともに本発明の原理を解釈するのに用いられる。
本発明の方法による一例示的な実施例を示すフローチャートである。 本発明によるＭＥＭＳの搬送に用いられる一例を示す。 本発明によるＭＥＭＳの搬送に用いられる一例を示す。 本発明によるＭＥＭＳの搬送に用いられる一例を示す。 本発明によるＭＥＭＳの搬送に用いられる一例を示す。 本発明によるＭＥＭＳの搬送に用いられる一例を示す。 本発明によるＭＥＭＳの搬送に用いられる一例を示す。 本発明によるＭＥＭＳの搬送に用いられる別の例を示す。 本発明によるＭＥＭＳの搬送に用いられる別の例を示す。 本発明によるＭＥＭＳの搬送に用いられる別の例を示す。 本発明によるＭＥＭＳの搬送に用いられる別の例を示す。 本発明によるＭＥＭＳの搬送に用いられる別の例を示す。
以下、図面を参照して本発明の様々な例示的な実施例を詳細に説明する。注意すべきことは、別途具体的な説明がない限り、これらの実施例に記載の部品とステップの相対的な配置、数式及び数値は本発明の範囲を限定するものではない。
以下、少なくとも１つの例示的な実施例に対する説明は、実質的には解釈的なものに過ぎず、本発明及びその応用又は使用を限定するものではない。
かかる分野の一般的な技術者の公知の技術、方法及び装置については詳しく検討しないかも知れないが、適切な場合、前記技術、方法及び装置は明細書の一部と見なされるべきである。
ここで例示し検討される全ての例において、任何なる具体的な値は例示的なものに過ぎず、限定するためのものではないと解釈されるべきである。そのため、例示的な実施例のその他の例は異なる値を有することができる。
注意すべきことは、類似する記号とアルファベットは以下の図面において類似する項目を示すため、ある項目がある図面において定義された場合、後の図面において更に検討する必要がない。
以下、図面を参照して本発明の実施例と実例を説明する。
図１は本発明によるＭＥＭＳの搬送に用いられる方法の一例示的な実施例を示すフローチャートである。
図１に示すように、ステップＳ１１００において、レーザー透明性のキャリアの第１表面にレーザー吸収層を蒸着させる。
レーザー透明性のキャリアは、例えば、サファイア基板、ＳｉＣ基板、ガラス基板又は石英基板等であってもよい。それに応じて、用いられるレーザーは紫外レーザー、例えば深紫外レーザーであってもよい。例えば、一般的なエキシマレーザーを用いることができる。例えば、レーザーの波長は１９３ｎｍ、２４８ｎｍ又は３０８ｎｍである。
また、レーザー透明性のキャリアは、例えば、シリコン基板であってもよく、且つ、用いられるレーザーは赤外レーザー又は近赤外レーザーであってもよい。現在、ウェハ製造業界では、シリコン基板は、非常に一般的なものであり、コストの高いキャリアである。また、シリコン基板を通過するレーザーの透過率を強化するために、シリコン基板の両面に反射防止層を塗布することができる。
レーザー吸収層の材料は、例えば、誘電体、金属及び／又は合金、及びポリマーの少なくとも１つであってもよい。例えば、前記レーザー吸収層の材料は、ポリシリコン又は金属酸化物である。
例えば、レーザー吸収層を蒸着する方法は、低圧化学気相蒸着法（ＬＰＣＶＤ）であってもよい。ＬＰＣＶＤ法によりキャリア（例えば、サファイア又はシリコン）にポリシリコンを蒸着させることができる。蒸着時の処理温度は、例えば５７０℃以上であってもよい。好ましくは、常圧化学気相蒸着法（ＡＰＣＶＤ）によりレーザー吸収層を蒸着させてもよい。
本発明の技術的解決手段では、仮結合によりキャリアとＭＥＭＳ構造を接続することではなく、一般的な半導体製造プロセスによりキャリアとＭＥＭＳ構造を接続する。このような方式により、後続の処理過程において、キャリアとＭＥＭＳ構造との接続は、より高い温度に耐えることができる。
ステップＳ１２００において、レーザー吸収層にＭＥＭＳ構造を形成する。
例えば、ＭＥＭＳ構造を形成する過程に、キャリアにおいて直接ＭＥＭＳ構造に対する処理を実行することができる。
従来技術では、一時的な結合を採用しているため、キャリアにおいてＭＥＭＳを処理する時に許容可能な最高温度は４００℃を超えない。ところが、本発明では、一般的な半導体製造プロセス、例えば蒸着を採用しているため、キャリアにおいてＭＥＭＳを処理する時に許容可能な最高温度は４００℃を超えてもよい。例えば、前記処理の温度は４２０℃以上の温度であってもよい。言い換えれば、その他の方面以外に、本発明は、さらにレーザー吸収層におけるＭＥＭＳ構造の処理温度において従来技術と異なってもよい。当業者であれば、ここに記載の処理の温度とは、該温度が処理過程にデバイスに加えられたことがあることを指し、処理過程に常に該温度を保持することを指さない。
本発明の解決手段によれば、従来技術に対して、キャリアにおいてより高い処理温度を許容することができるため、本発明は低コスト且つ簡単な方式で、技術者により多い且つより柔軟な方式を提供してキャリアにおけるＭＥＭＳ構造を処理することができる。例えば、前記処理は、焙焼処理、アニール処理及びエピタキシャル材料蒸着の少なくとも１つを含む。
例えば、レーザー吸収層において高温と互換性のある底面電極蒸着と構成を行うことができる。例えば、底面電極の材料はＴａ、ＴａＮ、Ｗ、ＴｉＷ又はＴｉＮ等である。
例えば、レーザー吸収層に圧電層を蒸着させてもよい。例えば、圧電層を焙焼処理してもよい。例えば、焙焼処理の温度は６００℃以上であり、例えば、好ましくは、７００℃以上であり、例えば、７００℃〜１１００℃である。例えば、圧電層を積層処理してもよい。
例えば、キャリア（レーザー吸収層）において直接ＬＰＣＶＤ又はＡＰＣＶＤにより高品質のＭＥＭＳ構造を製造することができる。例えば、キャリア（レーザー吸収層）において、直接蒸着、ドーピング、アニール等を行うことができる。例えば、６００℃以上の温度でポリシリコンを処理する。
例えば、さらに、キャリア（レーザー吸収層）に直接エピタキシャル材料を蒸着させてもよい。例えば、シリコンをエピタキシャル蒸着させる時の温度は１０００℃以上である。
当業者であれば、レーザー吸収層はＭＥＭＳ構造の一部であってもよいことを理解すべきである。例えば、ＭＥＭＳ構造の一部は不透明なものであってもよく、該部分からレーザーを吸收し、それにより、剥離を実現することができる。
ステップＳ１３００において、ＭＥＭＳ構造を吸収体に付着させる。
前記吸収体は、例えば吸収ウェハである。または、前記吸収体は、例えばパッケージ基板又は組立基板、例えば、吸収結晶粒（ｄｉｅ）である。
ステップＳ１４００において、キャリアを除去するために、キャリア側からレーザー剥離を実行する。例えば、剥離するために、キャリアの第１表面に対向する第２表面からレーザーを照射してもよい。
一実施形態において、吸収体が吸収ウェハである場合、ウェハレベルでレーザー剥離を実行し（Ｓ１４００）、レーザー剥離のステップ（Ｓ１４００）の後、吸収ウェハにおいてＭＥＭＳ構造を切断することができる。このような方式の利点は、キャリアを改めて利用することができ、それによりコストをさらに削減する。
別の実施形態において、吸収体が結晶粒のような組立基板である場合、ＭＥＭＳ構造を形成するステップ（Ｓ１２００）においてＭＥＭＳ構造を分割し、結晶粒レベルのような組立レベルで前記レーザー剥離を実行することができる。
例えば、本発明によれば、キャリアにＭＥＭＳ構造を生成する時、仮結合ではなく、一般的な半導体製造プロセス、例えば蒸着を用いることにより、後続の処理においてより高い処理温度を許容することができる。このような方式により、従来技術に対して、簡単な方式により直接キャリアにおいてより高品質のＭＥＭＳ構造を生成することができる。また、レーザー剥離によりＭＥＭＳ構造の搬送を実現し、それによりこのようなより高品質のＭＥＭＳ構造の搬送を大規模に工業生産に適用することができる。
別の実施例において、本発明によるＭＥＭＳの搬送に用いられる方法をＭＥＭＳデバイスを製造する方法に応用することができる。例えば、ＭＥＭＳデバイスを製造するための方法において、本発明によるＭＥＭＳの搬送に用いられる方法を用いてＭＥＭＳ構造をパッケージ基板に搬送する。
また別の実施例において、本発明によるＭＥＭＳデバイスを製造するための方法を用いてＭＥＭＳデバイスを製造することができる。例えば、ＭＥＭＳデバイスの実例は、センサ、加速度計等を含む。
本発明の技術的解決手段により、高品質、低コストのＭＥＭＳデバイスを実現することができる。本発明によるＭＥＭＳの搬送方法及び／又は製造方法により、直接キャリアにおいて高い温度の処理を実行することができるため、キャリアにおいてＭＥＭＳ構造を形成する時の処理はより柔軟である。そのため、同等の条件において、従来技術に対して、本発明はより薄いＭＥＭＳデバイス構造のパッケージを実現することができる。
また別の実施例において、例えば、携帯電話、タブレットＰＣ等の電子機器に本発明によるＭＥＭＳデバイスを含むことができる。
以下、図２Ａ〜２Ｆ及び図３Ａ〜図３Ｅを参照して、本発明を適用可能な２つの実例を説明する。
図２Ａ〜図２Ｆは本発明によるＭＥＭＳの搬送に用いられる例を示す。
図２Ａにおいて、例えば、ＬＰＣＶＤにより、５７０℃より大きい温度で、キャリア１にレーザー吸収層２を蒸着させる。キャリア１は、例えばサファイア基板又はシリコン基板であってもよい。レーザー吸収層２は、例えばポリシリコンであってもよい。
図２Ｂにおいて、レーザー吸収層２において高温で底面電極３を蒸着し、底面電極３を構成する。底面電極３の材料は、例えばＴａ、ＴａＮ、Ｗ、ＴｉＷ又はＴｉＮ等であってもよい。
図２Ｃにおいて、底面電極３に圧電層４（例えば、ＰＺＴ材料）を蒸着し、例えば、６００℃より大きい温度で圧電層４を焙焼し、積層する。圧電層４に上部電極５を形成し、圧電層４と上部電極５を構成する。
図２Ｄにおいて、ＭＥＭＳ構造に対してその他の処理を行う。例えば、ＭＥＭＳ構造を密閉し、パッケージ７等を行う。ＭＥＭＳ構造において接着パッド又は突起６、例えば、金属バンプ又は金属カバーが塗布されたＮｉ／Ｃｕ柱を形成してもよく、又はＭＥＭＳ構造において溶接後にシルクスクリーン印刷又は分配等を行う。
好ましくは、ＭＥＭＳ構造が吸収体に搬送される前に、キャリア１において形成されたＭＥＭＳ構造を結晶粒に分割することができる。
図２Ｅにおいて、形成されたＭＥＭＳ構造を吸収体（パッケージ基板）８に付着させる。
図２Ｆにおいて、レーザー剥離により、キャリア１をＭＥＭＳ構造から除去する。
例えば、図２Ａ〜図２Ｆに示す例におけるＭＥＭＳデバイスにおいて、フリップチップ（ｆｌｉｐ−ｃｈｉｐ）技術を利用して垂直リード線をパッケージ基板に設置する。
図３Ａ〜図３Ｅは、本発明によるＭＥＭＳの搬送に用いられる別の例を示す。
図３Ａにおいて、例えば、ＬＰＣＶＤにより、５７０℃より大きい温度で、キャリア１１にレーザー吸収層１２を蒸着させる。キャリア１１は、例えば、サファイア基板又はシリコン基板であってもよい。レーザー吸収層１２は、例えばポリシリコンであってもよい。
図３Ｂにおいて、レーザー吸収層１２において高温で底面電極１３を蒸着し、底面電極１３を構成する。次に、底面電極１３に圧電層１４（例えば、ＰＺＴ材料）を蒸着し、例えば、６００℃より大きい温度で圧電層１４を焙焼し、圧電層１４を積層し構成する。圧電層１４に上部電極１５を形成し、上部電極１５を構成する。
図３Ｃにおいて、例えば、金属蒸着／構成又は剥離により、ＭＥＭＳ構造に接着パッド１６を形成する。次に、ＭＥＭＳ構造に対してその他の処理を行う。例えば、ＭＥＭＳ構造を密閉し、パッケージング１７等を行うことができる。
好ましくは、ＭＥＭＳ構造が吸収体に搬送される前に、キャリア１１において形成されたＭＥＭＳ構造を分割することができる。
図３Ｄにおいて、形成されたＭＥＭＳ構造を吸収体（パッケージ基板）１８に付着させる。
図３Ｅにおいて、レーザー剥離により、キャリア１１をＭＥＭＳ構造から除去する。
図３Ｂにおいて、レーザー吸収層１２において高温で底面電極１３を蒸着し、底面電極１３を構成する。次に、底面電極１３に圧電層１４（例えば、ＰＺＴ材料）を蒸着し、例えば、６００℃より大きい温度で圧電層１４を焙焼し、圧電層１４を積層し構成する。圧電層１４に上部電極１５を形成し、上部電極１５を構成する。
図３Ｃにおいて、例えば、金属蒸着／構成又は剥離におより、ＭＥＭＳ構造に接着パッド１６を形成する。次に、ＭＥＭＳ構造に対してその他の処理を行う。例えば、ＭＥＭＳ構造を密閉し、パッケージング１７等を行うことができる。
好ましくは、ＭＥＭＳ構造が吸収体に搬送される前に、キャリア１１において形成されたＭＥＭＳ構造を分割することができる。
図３Ｄにおいて、形成されたＭＥＭＳ構造を吸収体（パッケージ基板）１８に付着させる。
図３Ｅにおいて、レーザー剥離により、キャリア１１をＭＥＭＳ構造から除去する。
例えば、図３Ａ〜図３Ｅに示す例において、ＭＥＭＳデバイスはワイヤボンド（ｗｉｒｅ−ｂｏｎｄ）によりパッケージされる。
実例により本発明のいくつかの特定の実施例を詳細に説明したが、当業者であれば、上記実例は説明するためのものに過ぎず、本発明の範囲を限定するためのものではないことを理解すべきである。当業者であれば、本発明の範囲と精神を逸脱しない限り、以上の実施例を修正することができることを理解すべきである。本発明の範囲は添付された特許請求の範囲により限定される。

Claims (16)

  1. ＭＥＭＳ搬送に用いられる方法であって、
    レーザー透明性のキャリアの第１表面にレーザー吸収層を蒸着させることと、
    レーザー吸収層にＭＥＭＳ構造を形成することと、
    ＭＥＭＳ構造を吸収体に付着させることと、
    キャリアを除去するために、キャリア側からレーザー剥離を実行することと、
    を含むことを特徴とする方法。
  2. レーザー透明性のキャリアの第１表面にレーザー吸収層を蒸着させるステップは、さらに、低圧化学気相蒸着又は常圧化学気相蒸着によりレーザー吸収層を蒸着させることを含む、ことを特徴とする請求項１に記載の方法。
  3. レーザー吸収層を蒸着させる過程に５７０℃以上の温度を用いる、ことを特徴とする請求項１又は２に記載の方法。
  4. 前記レーザー吸収層の材料は、誘電体、金属及び／又は合金及びポリマーの少なくとも１つを含む、ことを特徴とする請求項１又は２に記載の方法。
  5. 前記レーザー吸収層の材料は、ポリシリコンと金属酸化物の少なくとも１つを含む、ことを特徴とする請求項１又は２に記載の方法。
  6. レーザー吸収層にＭＥＭＳ構造を形成するステップは、さらに、直接キャリアにおいてＭＥＭＳに対する処理を実行することを含む、ことを特徴とする請求項１に記載の方法。
  7. 前記処理は、焙焼処理、アニール処理及びエピタキシャル材料蒸着の少なくとも１つを含む、ことを特徴とする請求項６に記載の方法。
  8. 前記処理の温度は４２０℃以上の温度である、ことを特徴とする請求項６に記載の方法。
  9. 前記処理の温度は６００℃以上である、ことを特徴とする請求項８に記載の方法。
  10. 前記処理の温度は７００℃以上である、ことを特徴とする請求項９に記載の方法。
  11. 前記処理の温度は１０００℃以上である、ことを特徴とする請求項９に記載の方法。
  12. 前記吸収体は吸収ウェハであり、前述のキャリア側からレーザー剥離を実行するステップはウェハレベルで実行されるものであり、前記方法は、さらに、キャリアを除去した後、吸収ウェハにおいてＭＥＭＳ構造を切断することを含む、ことを特徴とする請求項１に記載の方法。
  13. 前記吸収体は組立基板であり、レーザー吸収層にＭＥＭＳ構造を形成するステップは、さらに、ＭＥＭＳ構造を分割することを含み、前述のキャリア側からレーザー剥離を実行するステップは、組立レベルで実行される、ことを特徴とする請求項１に記載の方法。
  14. 前記キャリアは、サファイア、ＳｉＣ、ガラス及び石英の少なくとも１つである、ことを特徴とする請求項１に記載の方法。
  15. 前記キャリアはシリコン基板であり、シリコン基板の両側には反射防止層が塗布されている、ことを特徴とする請求項１に記載の方法。
  16. 請求項１に記載の方法を用いてＭＥＭＳ構造を吸収体としてのパッケージ基板に搬送する、ことを特徴とするＭＥＭＳデバイスの製造方法。
JP2017528195A 2015-04-01 2015-04-01 Ｍｅｍｓの搬送方法、製造方法、デバイス及び機器 Active JP6405465B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/075650 WO2016154960A1 (en) 2015-04-01 2015-04-01 Transfer method, manufacturing method, device and electronic apparatus of mems

Publications (2)

Publication Number Publication Date
JP2018501970A JP2018501970A (ja) 2018-01-25
JP6405465B2 true JP6405465B2 (ja) 2018-10-17

Family

ID=55724968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017528195A Active JP6405465B2 (ja) 2015-04-01 2015-04-01 Ｍｅｍｓの搬送方法、製造方法、デバイス及び機器

Country Status (5)

Country Link
US (1) US9908775B2 (ja)
EP (1) EP3207568A4 (ja)
JP (1) JP6405465B2 (ja)
CN (1) CN105517948A (ja)
WO (1) WO2016154960A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190058081A1 (en) * 2017-08-18 2019-02-21 Khaled Ahmed Micro light-emitting diode (led) display and assembly apparatus
CN107452842A (zh) * 2017-09-15 2017-12-08 西安交通大学 采用减反膜降低垂直结构深紫外led激光剥离能量阈值的方法
CN113764551B (zh) * 2021-09-07 2023-01-03 东莞市中麒光电技术有限公司 一种led芯片转移方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495523A (zh) * 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
JP2004072052A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4939873B2 (ja) * 2005-09-06 2012-05-30 株式会社半導体エネルギー研究所 微小電気機械式装置の作製方法
US8056222B2 (en) * 2008-02-20 2011-11-15 The United States Of America, As Represented By The Secretary Of The Navy Laser-based technique for the transfer and embedding of electronic components and devices
AU2013222069A1 (en) * 2012-02-26 2014-10-16 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
US9287310B2 (en) * 2012-04-18 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for glass removal in CMOS image sensors
JP5996250B2 (ja) * 2012-04-24 2016-09-21 株式会社ディスコ リフトオフ方法
WO2014020390A1 (en) * 2012-07-31 2014-02-06 Soitec Methods for fabrication of semiconductor structures using laser lift-off process, and related semiconductor structures
CN104584214B (zh) * 2012-09-05 2018-08-03 亮锐控股有限公司 载体晶片从器件晶片的激光去键合

Also Published As

Publication number Publication date
EP3207568A4 (en) 2017-09-20
CN105517948A (zh) 2016-04-20
EP3207568A1 (en) 2017-08-23
US9908775B2 (en) 2018-03-06
WO2016154960A1 (en) 2016-10-06
US20170260045A1 (en) 2017-09-14
JP2018501970A (ja) 2018-01-25

Similar Documents

Publication Publication Date Title
US11101239B2 (en) Process for packaging component
EP3271953B1 (en) Transferring method and manufacturing method of micro-led
TWI382462B (zh) 應用於超薄晶片背面處理工藝的方法和裝置
KR101504461B1 (ko) 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법
JP6405465B2 (ja) Ｍｅｍｓの搬送方法、製造方法、デバイス及び機器
JP2012504875A5 (ja)
JP2017041638A (ja) プレカットされウェハに塗布されるアンダーフィル膜
CN103426832A (zh) 晶片封装体及其形成方法
TWI545665B (zh) 氣密式晶圓封裝
US10910268B2 (en) Method of manufacturing a chip package
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
US20160016789A1 (en) Thin film structure for hermetic sealing
WO2017111805A1 (en) Techniques for integrating three-dimensional islands for radio frequency (rf) circuits
US8324105B2 (en) Stacking method and stacking carrier
US20160155651A1 (en) Method of forming waferless interposer
JP2015201548A (ja) 半導体装置の製造方法
EP3258488A1 (en) Semiconductor device with protected sidewalls
US10707186B1 (en) Compliant layer for wafer to wafer bonding
US20240109768A1 (en) Sensor device package and method for manufacturing the same
WO2012135243A1 (en) Pre-grooving for wafer applied underfill film
JP2020198451A5 (ja)
Lu et al. Large-scale and flexible MEMS-IC integration by using carrier wafer
US20150294950A1 (en) Method for ternary wafer bonding and structure thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180914

R150 Certificate of patent or registration of utility model

Ref document number: 6405465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250