JP2021036624A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021036624A
JP2021036624A JP2020201831A JP2020201831A JP2021036624A JP 2021036624 A JP2021036624 A JP 2021036624A JP 2020201831 A JP2020201831 A JP 2020201831A JP 2020201831 A JP2020201831 A JP 2020201831A JP 2021036624 A JP2021036624 A JP 2021036624A
Authority
JP
Japan
Prior art keywords
fins
standard cell
fin
active
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020201831A
Other languages
English (en)
Other versions
JP6989809B2 (ja
Inventor
新保　宏幸
Hiroyuki Shinbo
宏幸 新保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JP2021036624A publication Critical patent/JP2021036624A/ja
Application granted granted Critical
Publication of JP6989809B2 publication Critical patent/JP6989809B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】左右に隣接するスタンダードセルの種類による特性ばらつきを抑制する。【解決手段】半導体装置は、Ｘ方向において隣接して配置された２つのスタンダードセル１０，２０Ａを含む。スタンダードセル１０は、Ｘ方向に延び、スタンダードセル２０Ａとの境界に沿ってＹ方向に並べて配置された複数の第１のフィン１１ａ〜１１ｃ，１２ａ〜１２ｃを含む。スタンダードセル２０は、Ｘ方向に延び、スタンダードセル１０との境界に沿ってＹ方向に並べて配置された複数の第２のフィン２１ａ〜２１ｃ，２２ａ〜２２ｃを含み、第２のフィン２１ａ〜２１ｃ，２２ａ〜２２ｃはダミーフィンを含む。【選択図】図１

Description

本発明は、半導体装置に関し、特に、スタンダードセル方式を用いたレイアウト設計により形成された半導体集積回路に関する。
半導体基板上に半導体集積回路を形成する方法として、スタンダードセル方式が知られている。スタンダードセル方式とは、特定の論理機能を有する基本的単位（例えば、インバータ、ラッチ、フリップフロップ、全加算器など）を標準論理セルとして予め用意しておき、半導体基板上に複数の標準論理セルを配置してそれらの標準論理セルの間を、金属配線を用いて接続することによってＬＳＩ（Large Scale Integration）チップを設計する方式のことである。
図１１はフィン型トランジスタの構造を説明するための図である。フィン型トランジスタのソースおよびドレインは、従来の二次元構造のＣＭＯＳ（Complementary Metal-Oxide Semiconductor）と異なり、隆起したフィンと呼ばれる立体構造を持つ。フィン型トランジスタのゲートは、このフィンを包むようにフィンと直交して配置される。トランジスタをこのような構造にすることにより、従来は単一の平面だけで制御していたチャネル領域の制御において、ゲートとフィンとが接する３つの面で制御できるようになる。これにより、チャネルの制御性が大幅に改善するため、フィン型トランジスタを搭載した半導体集積回路において、リーク電力削減、オン電流の向上、および動作電圧の低減などの性能が向上する。
特許文献１には、フィン型トランジスタを使用してスタンダードを形成した技術が開示されている。
米国特許第８２５８５７７号明細書
一方で、フィン型トランジスタの特性は、従来の二次元構造のＣＭＯＳトランジスタ以上に、隣接するトランジスタとの距離による影響を受ける。具体的には、従来のＯＳＥ（OD-Spacing-Effect)による電流特性の変動に加えて、例えば、物理的な応力、あるいはＳｉ面に対して直立するフィン同士の間隔によって、電流特性の変動および容量特性の変動が発生する。
また、スタンダードセルにおけるフィンの位置は、スタンダードセルを構成する論理や駆動力によって様々である。したがって、フィン型トランジスタを含むスタンダードセルが左右方向に隣接するように並べて配置されたとき、その隣接境界を挟んで配置された２つのフィンの間隔が隣接するセルの種類によって異なる場合がある。これにより、フィン型トランジスタの特性がばらつきを有し、結果として上記のスタンダードセルを備えた半導体装置の特性がばらつきを有することになる。
また、スタンダードセルが左右に隣接しないとき（例えば、回路ブロックの右辺、左辺に並ぶスタンダードセルの場合等）に、スタンダードセル内の左右端部のフィンと隣接するフィンが存在しない場合があり、フィン同士の間隔が実質的に無限大となることもある。
このようなフィン同士の間隔の変動を考慮して設計を行うには、あらかじめ各回路（各トランジスタ）の容量特性や電流特性に一定のマージンを加えて設計を行うことが考えられるが、これによりスタンダードセルを備えた半導体装置の性能の劣化やコストアップが発生するという課題があった。
上記問題に鑑み、本開示は、フィン型トランジスタを含むスタンダードセルを備えた半導体装置において、左右に隣接するスタンダードセルの種類による特性（例えば、電流特性や容量特性等）の変動のばらつきを抑制して、半導体装置の性能を向上させることを目的とする。
本開示の第１態様では、第１方向において隣接して配置され、かつそれぞれがフィン型トランジスタを含む第１および第２のスタンダードセルを有する半導体装置において、前記第１のスタンダードセルは、前記第１方向に延びており、かつ前記第２のスタンダードセルとの境界に沿って、前記第１方向と直交する第２方向に並べて配置された複数の第１のフィンを含み、前記第２のスタンダードセルは、前記第１方向に延びており、かつ前記第２方向において、前記第１のスタンダードセルとの境界に沿って、前記各第１のフィンと対応する位置に並べて配置された複数の第２のフィンを含み、前記複数の第２のフィンのうちの少なくともいずれか１個は、論理機能に寄与しないダミーフィンであることを特徴とする。
この第１態様によると、第１のスタンダードセルと第２のスタンダードセルとの境界を挟んで隣接する各第１のフィンと各第２のフィンとが対応する位置に並べて配置されている。この配置された複数の第２のフィンのうちのいずれか１個はダミーフィンである。これにより、第１および第２のスタンダードセルの種類によらず、第１のスタンダードセルの各第１のフィンと、セル境界を挟んで隣接する第２のスタンダードセルの各第２のフィンとの距離が一意に定まる。これにより、隣接するスタンダードセルの種類に起因する半導体装置の特性のばらつきを抑制することができる。
本開示の第２態様では、フィン型トランジスタを含むスタンダードセルを有する半導体装置において、前記スタンダードセルは、第１方向に延びており、かつ前記スタンダードセルの前記第１方向における一方の端に沿って、前記第１方向と直交する第２方向に並べて配置された複数の第１のアクティブフィンと、前記第１方向に延びており、かつ前記スタンダードセルの前記第１方向における他方の端に沿って、前記第２方向に並べて配置された複数の第２のアクティブフィンとを含んでおり、前記第２方向において、隣接して配置された２つの導電型領域を有し、一方の導電型領域において、前記複数の第１のアクティブフィンと、前記複数の第２のアクティブフィンとの間において、アクティブフィンが配置されていない非アクティブフィン領域が存在し、他方の導電型領域において、前記非アクティブフィン領域と前記第２方向において同一位置にアクティブフィンが配置されている。
この第２態様によると、スタンダードセルの第１方向における両端に沿って、複数の第１のアクティブフィンおよび複数の第２のアクティブフィンがそれぞれ第２方向に並べて配置されている。すなわち、スタンダードセルの第１方向における両端に沿う位置に、優先的にアクティブフィンが配置されている。一方で、一方の導電型領域において、両端沿いに配置されたアクティブフィンの内側に非アクティブフィン領域（フィンの配置が可能な領域であり、かつアクティブフィンが配置されていない領域）が形成されている。換言すると、例えばスタンダードセルの種類やスタンダードセル内の各トランジスタの能力（例えばドライブ能力）等に起因して、一方の導電型領域に非アクティブフィン領域が発生するような場合（例えば、一方の導電型領域におけるトランジスタのトータルのサイズが他方の導電型領域におけるトランジスタのトータルのサイズよりも小さい場合）においても、一方の導電型領域の第１方向における両端沿いに優先的にアクティブフィンが配置される。これにより、このような構成のスタンダードセルを第１方向に複数隣接して配置した際に、各第１のアクティブフィンおよび各第２のアクティブフィンのそれぞれについて、スタンダードセルの境界を挟んで隣接するフィン間の距離が、隣接するスタンダードセルの種類によらず一意に定まる。これにより、隣接するスタンダードセルの種類に起因する特性のばらつきを抑制することができ、そのスタンダードセルを備える半導体装置の性能を向上させることができる。このとき、例えば、一方の導電型領域に加えて、他方の導電型領域にも非アクティブフィン領域がある場合においても、両方の導電型領域において、第１方向における両端沿いに優先的にアクティブフィンが配置されるのが好ましい。
本開示の第３態様では、フィン型トランジスタを含むスタンダードセルを有する半導体装置において、前記スタンダードセルは、論理機能領域において、第１方向に延び、かつ前記第１方向と直交する第２方向に並べて配置された複数のアクティブフィンと、前記論理機能領域と前記スタンダードセルの前記第１方向における一方の端との間において、前記第１方向に延びており、かつ前記第２方向において、前記各アクティブフィンと対応する位置に並べて配置された複数の第１のダミーフィンとを含むことを特徴とする。
この第３態様によると、各アクティブフィンからみて、スタンダードセルの第１方向における一方の端側には第１のダミーフィンが存在するため、一方の端側において、上記のスタンダードセルと隣接して配置されるセル（例えばスタンダードセル）の種類やセルの有無によらず、各アクティブフィンと隣接するフィン（例えば第１のダミーフィン）との距離は一意に定まる。これにより、隣接するセルの種類によらず、論理機能領域のアクティブトランジスタの特性のばらつきを抑制することができ、本態様に係るスタンダードセルを備える半導体装置の性能を向上させることができる。
２つの隣接するスタンダードセルにおいて、一方のスタンダードセルにおける隣接境界沿いのフィンと、その境界を挟んで隣接する他方のスタンダードセルにおける隣接境界沿いのフィンとの距離がスタンダードセルの種類によらず一意に定まるため、隣接するスタンダードセルの種類に起因する特性のばらつきを抑制することができる。これにより、上記のスタンダードセルを備える半導体装置の性能を向上させることができる。
実施形態１に係る半導体装置に用いるスタンダードセルが複数個隣接して配置されたレイアウト構成例を示す平面図である。 実施形態１に係るスタンダードセルのレイアウト構成の一例を示す平面図である。 実施形態１に係るスタンダードセルのレイアウト構成の他の例を示す平面図である。 実施形態１に係るスタンダードセルのレイアウト構成の他の例を示す平面図である。 実施形態２に係るスタンダードセルのレイアウト構成の一例を示す平面図である。 実施形態３に係るスタンダードセルのレイアウト構成の一例を示す平面図である。 スタンダードセルのその他のレイアウト構成例を示す平面図である。 スタンダードセルのその他のレイアウト構成例を示す平面図である。 スタンダードセルのその他のレイアウト構成例を示す平面図である。 スタンダードセルのその他のレイアウト構成例を示す平面図である。 フィン型トランジスタの構造を説明するための図である。
以下、本開示に係る実施の形態について図面を参照して詳細に説明する。以下の実施の形態では、半導体集積回路装置は複数のスタンダードセルを備えており、この複数のスタンダードセルのうち少なくとも一部は、フィン型トランジスタを用いているものとする。なお、実質的に同一の構成に対する重複説明を省略する場合がある。
また、本明細書では、スタンダードセルの論理機能に寄与するトランジスタのことを「アクティブトランジスタ」といい、スタンダードセルの論理機能に寄与しないトランジスタのことを「非アクティブトランジスタ」という。そして、「アクティブトランジスタ」を構成するフィンのことを「アクティブフィン」といい、「アクティブフィン」以外のフィンのことを「ダミーフィン」という。すなわち、「ダミーフィン」は、「非アクティブトランジスタ」を構成するフィン、または、トランジスタを構成しないフィンのことをいう。
［実施形態１］
図１は実施形態１に係る半導体装置に用いるスタンダードセルが複数個隣接して配置されたレイアウト構成例を示す平面図である。具体的には、それぞれにフィン型トランジスタを含む５個のスタンダードセル１０，２０Ａ，２０Ｂ，２０Ｃ，３０が、第１方向としての図面横方向（Ｘ方向）において隣接して配置されている。図１および他の平面図では、フィンとその上に形成されたゲートとによって、フィン型トランジスタが構成されている。ローカル配線は、平面視でフィンまたはゲートと重なる部分において、フィンまたはゲートの上層に接して形成されており、電気的に接続されている。メタル配線はローカル配線の上層に位置しており、コンタクトを介してローカル配線と接続されている。なお、図１では図の見やすさのために、フィンにハッチを付している。ただし、ゲートの下に位置する部分についてはハッチを省いている。また、ローカル配線およびメタル配線にも種類が異なるハッチを付しており、メタル配線とローカル配線とがコンタクトで接続された部分を黒く塗りつぶして示している。他の平面図においても同様である。
ここで、図１において、各スタンダードセル１０，２０Ａ，２０Ｂ，２０Ｃ，３０の第２方向としての図面縦方向（Ｙ方向）において、配置（描画）可能な最大のフィン枚数（図面縦方向におけるフィンの数）は６枚であるものとする。他の平面図においても同様である。
また、本態様では、説明の便宜上、スタンダードセル１０，２０Ａ，２０Ｂ，２０Ｃ，３０がすべて２入力ＮＡＮＤセルである例について示しているが、これに限られるものではなく、それぞれに他のセル（インバータセル、ＡＮＤセル，ＯＲセル，ＮＯＲセル，複合セル、フリップフロップ等）であってもよい。他の実施形態においても同様である。
スタンダードセル１０（第１のスタンダードセル）は、図面横方向において、一方の端部から他方の端部まで延びており、図面縦方向に並べて配置された複数のアクティブフィン１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ（第１のフィン）を含んでいる。すなわち、アクティブフィン１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃは、スタンダードセル２０Ａとの境界に沿って図面縦方向に並べて配置されている。
スタンダードセル１０において、ゲート配線Ｇ１１，Ｇ１２は、図面縦方向に延びており、アクティブフィン１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃとそれぞれの中間部分において直交するように、図面横方向に２本並べて配置されている。ゲート配線Ｇ１１には、入力配線ｅ１１が接続されており、この入力配線ｅ１１を介して入力信号Ａ１が与えられる。同様に、ゲート配線Ｇ１２には、入力配線ｅ１２が接続されており、この入力配線ｅ１２を介して入力信号Ｂ１が与えられる。
スタンダードセル１０において、出力信号Ｙ１が出力される出力配線ｅ１３は、ゲート配線Ｇ１１，Ｇ１２の間において、アクティブフィン１１ａ，１１ｂ，１１ｃと接続されている。また、アクティブフィン１１ａ，１１ｂ，１１ｃの図面横方向の両端部は、それぞれ図面縦方向に延びる接続配線ｅ１４，ｅ１５を介して電源線（例えば電源）Ｖ１に接続されている。また、出力配線ｅ１３は、アクティブフィン１２ａ，１２ｂ，１２ｃの図面横方向の一端部と接続されている。アクティブフィン１２ａ，１２ｂ，１２ｃの図面横方向の他端部は、図面縦方向に延びる接続配線ｅ１６を介して電源線（例えばグランド）Ｖ２に接続されている。
図２に示すように、スタンダードセル２０Ａ（第２のスタンダードセル）は、論理機能領域ＡＲ２３に配置されたＮＡＮＤセルを含んでいる。論理機能領域とは、例えばＮＡＮＤセルのように論理機能を実現するアクティブトランジスタ（アクティブフィン）が配置される領域を指すものとする。ＮＡＮＤセルの構成は、スタンダードセル１０と類似構成であり、図面縦方向の上側におけるアクティブフィンの数が異なっている。具体的には、図１ではアクティブフィン１１ａ，１１ｂ，１１ｃが３本であるのに対し、図２ではアクティブフィン１１ａ，１１ｂが２本である点が異なる。
スタンダードセル２０Ａは、図面横方向に延びており、論理機能領域ＡＲ２３と図面横方向の一端（例えば左端）との間（領域ＡＲ２１）において、スタンダードセル１０のアクティブフィン１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃと対応するように、（例えば、両スタンダードセル１０，２０Ａが隣接して配置されたときの図面縦方向における位置が実質的に同じになるように）、図面縦方向に並べて配置された複数のダミーフィン２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃ（第２のフィン）を含んでいる。すなわち、ダミーフィン２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃは、スタンダードセル１０との境界に沿って図面縦方向に並べて配置されている。ここで、図面縦方向における位置が実質的に同じとは、設計や製造の誤差等により図面縦方向の位置が多少ずれたものを含むものとする。
また、スタンダードセル２０Ａは、論理機能領域ＡＲ２３と図面横方向の他端（例えば右端）との間（領域ＡＲ２２）において、図面横方向に延びており、図面縦方向に並べて配置された複数のダミーフィン２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃを含んでいる。すなわち、ダミーフィン２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃは、スタンダードセル２０Ｂとの境界に沿って図面縦方向に並べて配置されている。
図３に示すように、スタンダードセル２０Ｂは、論理機能領域ＡＲ２３に配置されたＮＡＮＤセルを含んでいる。ＮＡＮＤセルの構成は、スタンダードセル２０Ａと類似構成であり、図面縦方向の上下両側のアクティブフィンの数が異なっている。具体的には、図２では上側のアクティブフィン１１ａ，１１ｂが２本であるのに対し、図３ではアクティブフィン１１ａが１本である点が異なる。また、図２では下側のアクティブフィン１２ａ，１２ｂ，１２ｃが３本であるのに対し、図３ではアクティブフィン１２ｃが１本である点が異なる。
スタンダードセル２０Ｂは、スタンダードセル２０Ａと同様に、領域ＡＲ２１において、図面横方向に延びており、図面縦方向に並べて配置された複数のダミーフィン２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃと、領域ＡＲ２２において、図面横方向に延びており、図面縦方向に並べて配置された複数のダミーフィン２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃとを含んでいる。
ここで、スタンダードセル２０Ａ，２０Ｂにおいて、上述のとおり、論理機能領域ＡＲ２３のアクティブフィン１１ｃが省かれている。したがって、スタンダードセル２０Ａ，２０Ｂの境界を挟んで左右に隣接するスタンダードセル２０Ａのダミーフィン２３ｃおよびスタンダードセル２０Ｂのダミーフィン２１ｃは、両方とも図面横方向において、セルの内側（論理機能領域ＡＲ２３）にアクティブフィンが存在しない。このような場合、スタンダードセル２０Ａのダミーフィン２３ｃおよびスタンダードセル２０Ｂのダミーフィン２１ｃは省いてもかまわない。
一方で、一般的にスタンダードセルは回路の全体レイアウト前に設計され、その設計されたセルを全体レイアウト時に適宜配置するため、隣接するセルの種類はスタンダードセルを設計した時点ではわからない場合もある。そのため、図１に示すように、スタンダードセル２０Ａ，２０Ｂ，２０Ｃにおいて、あらかじめ配置（描画）可能な最大のフィン枚数のダミーフィンを図面縦方向に並べて配置してもよい。これにより、設計の利便性が高まる。なお、スタンダードセル２０Ａ，２０Ｂでは、配置（描画）可能な最大のフィン枚数のダミーフィンを図面縦方向に並べて配置した例を示している。
なお、スタンダードセル２０Ａ，２０Ｂにおいて、領域ＡＲ２１，ＡＲ２２に配置されたフィンはすべてダミーフィンであるものとしたが、これに限定されない。例えば、図４に示すスタンダードセル２０Ｃのように領域ＡＲ２１，ＡＲ２２に配置されるフィンの一部がアクティブフィンであってもよい。
図４に示すように、スタンダードセル２０Ｃは、論理機能領域ＡＲ２３に配置されたＮＡＮＤセルを含んでいる。また、ＮＡＮＤセルを構成するアクティブフィン１２ｂ，１２ｃは、図面横方向において、スタンダードセル２０Ｃの一方の端部から他方の端部まで（領域ＡＲ２１から論理機能領域ＡＲ２３を介して領域ＡＲ２２まで）延びている。
スタンダードセル２０Ｃにおいて、ゲート配線Ｇ１３は、領域ＡＲ２１と論理機能領域ＡＲ２３との境界において、図面縦方向に延びるように配置されている。ゲート配線Ｇ１４は、領域ＡＲ２２と論理機能領域ＡＲ２３との境界において、図面縦方向に延びるように配置されている。すなわち、アクティブフィン１２ｂ，１２ｃには、４本のゲート配線Ｇ１１，Ｇ１２，Ｇ１３，Ｇ１４が直交している。ゲート配線Ｇ１１，Ｇ１３には、入力配線ｅ１１が接続されており、この入力配線ｅ１１を介して入力信号Ａ１が与えられる。同様に、ゲート配線Ｇ１２，Ｇ１４には、入力配線ｅ１２が接続されており、この入力配線ｅ１２を介して入力信号Ｂ１が与えられる。
スタンダードセル２０Ｃにおいて、アクティブフィン１２ａ，１２ｂ，１２ｃにおけるゲート配線Ｇ１１とゲート配線Ｇ１２との中間部分は、図面縦方向に延びる接続配線ｅ１７によって接続されている。接続配線ｅ１７は、図面横方向に延びる接続配線ｅ１８および領域ＡＲ２１内において図面縦方向に延びる接続配線ｅ１９を介して、領域ＡＲ２１側のアクティブフィン１２ｂ，１２ｃの端部と接続されている。さらに、接続配線ｅ１７は、図面横方向に延びる接続配線ｅ１８および領域ＡＲ２２内において図面縦方向に延びる接続配線ｅ２０を介して、領域ＡＲ２２側のアクティブフィン１２ｂ，１２ｃの端部と接続されている。そして、アクティブフィン１２ａ，１２ｂ，１２ｃにおけるゲート配線Ｇ１３とゲート配線Ｇ１１との中間部分は、図面縦方向に延びる接続配線ｅ１６によって電源線Ｖ２に接続されている。
スタンダードセル２０Ｃは、領域ＡＲ２１内において、図面横方向に延びており、図面縦方向に並べて配置された複数のダミーフィン２１ａ，２１ｂ，２１ｃ，２２ａと、領域ＡＲ２２内において、図面横方向に延びており、図面縦方向に並べて配置された複数のダミーフィン２３ａ，２３ｂ，２３ｃ，２４ａとを含んでいる。すなわち、スタンダードセル２０Ｃでは、スタンダードセル２０Ａ，２０Ｂと比較すると、領域ＡＲ２１からダミーフィン２２ｂ，２２ｃが省かれており、その省かれた部分にアクティブフィン１２ｂ，１２ｃの一端部が延びている。同様に、領域ＡＲ２２からダミーフィン２４ｂ，２４ｃが省かれており、その省かれた部分にアクティブフィン１２ｂ，１２ｃの他端部が延びている。
図１において、スタンダードセル３０は、図面横方向において、一方の端部から他方の端部まで延びており、図面縦方向に並べて配置された複数のアクティブフィン３１ａ，３１ｂ，３１ｃ，３２ａ，３２ｂ，３２ｃを含んでいる。すなわち、アクティブフィン３１ａ，３１ｂ，３１ｃ，３２ａ，３２ｂ，３２ｃは、スタンダードセル２０Ｃとの境界に沿って図面縦方向に並べて配置されている。
以上のように、本実施形態によると、図面横方向に隣接するスタンダードセルにおいて、スタンダードセルの境界に沿って配置されたフィンの図面縦方向における位置が、それぞれ対応するように配置される。結果として、スタンダードセルの境界を挟んで隣接するフィン間の距離が、隣接するスタンダードセルの種類によらず一意に定まる。これにより、隣接するスタンダードセルの種類に起因する特性のばらつきを抑制することができ、そのスタンダードセルを備える半導体装置の性能を向上させることができる。さらに、半導体装置の各回路の容量特性や電流特性に対して付与するマージン量を削減することが可能になるため、コストアップを抑制することができる。
［実施形態２］
図５は実施形態２に係るスタンダードセルのレイアウトの一例を示す平面図である。
図５において、ＡＲ４５，ＡＲ４６は論理機能領域を示し、フィン型トランジスタによって構成されたＮＡＮＤセルが配置されている。論理機能領域ＡＲ４５は、例えば第１導電型（例えばｐ型）の導電型領域を示しており、論理機能領域ＡＲ４６は、例えば第１導電型とは異なる第２導電型（例えばｎ型）の導電型領域を示している。本態様では、スタンダードセル４０は矩形型であるものとし、論理機能領域ＡＲ４５に用いる第１導電型の各アクティブトランジスタのサイズより、論理機能領域ＡＲ４６に用いる第２導電型の各アクティブトランジスタのサイズの方が大きいものとする。すなわち、論理機能領域ＡＲ４５には、フィンの配置は可能ではあるが、アクティブフィンが配置されていない非アクティブフィン領域があるものとする。ＡＲ４７は、非アクティブフィン領域を示しており、図５では１２箇所ある。なお、図５では例えば非アクティブフィン領域の発生は、上記の場合に限定されない。例えば、非アクティブフィン領域がスタンダードセルを構成する論理の種類によって生じる場合もある。例えば、第１導電型の各アクティブトランジスタのサイズと、論理機能領域ＡＲ４６における第２導電型の各アクティブトランジスタのサイズとが等しい場合においても、各領域に用いるトランジスタ数が異なる場合には、アクティブフィンが存在しない非アクティブフィン領域が生じる。また、各アクティブトランジスタの使用するフィン数に起因して非アクティブフィン領域が生じる場合もある。
スタンダードセル４０は、図面横方向において、左端部からセルの中間における左寄りの位置まで延びており、スタンダードセル４０の左端に沿って、図面縦方向に並べて配置された複数のアクティブフィン４１ａ，４１ｂ，４１ｃ（第１のアクティブフィン）と、図面横方向において、右端部からセルの中間における右寄りの位置まで延びており、スタンダードセル４０の右端に沿って、図面縦方向に並べて配置された複数のアクティブフィン４３ａ，４３ｂ，４３ｃ（第２のアクティブフィン）とを含んでいる。ここで、複数のアクティブフィン４１ａ，４１ｂ，４１ｃと、複数のアクティブフィン４３ａ，４３ｂ，４３ｃとは、図面縦方向における位置が対応するように（例えば、図面縦方向における位置が実質的に同じになるように）配置されている。ここで、図面縦方向における位置が実質的に同じとは、設計や製造の誤差等により図面縦方向の位置が多少ずれたものを含むものとし、以下の説明において同様とする。
また、スタンダードセル４０は、論理機能領域ＡＲ４６において、図面横方向に一方の端部から他方の端部まで延びており、図面縦方向に並べて配置された複数のアクティブフィン４２ａ，４２ｂ，４２ｃを含んでいる。
スタンダードセル４０において、ゲート配線Ｇ４１〜Ｇ４８は、図面縦方向に延びており、図面横方向に所定のピッチで配置されている。ゲート配線Ｇ４１，Ｇ４２は、アクティブフィン４１ａ，４１ｂ，４１ｃとそれぞれの図面横方向における中間部分において直交しており、アクティブフィン４２ａ，４２ｂ，４２ｃのそれぞれと左端部寄りの部分において直交している。ゲート配線Ｇ４３〜Ｇ４６は、非アクティブフィン領域ＡＲ４７，ＡＲ４７，…内には直交するフィンがなく、論理機能領域ＡＲ４６において、アクティブフィン４２ａ，４２ｂ，４２ｃの図面横方向における中間部分においてそれぞれと直交している。ゲート配線Ｇ４７，Ｇ４８は、アクティブフィン４３ａ，４３ｂ，４３ｃの図面横方向における中間部分においてそれぞれと直交しており、アクティブフィン４２ａ，４２ｂ，４２ｃの右端部寄りの部分においてそれぞれと直交している。ゲート配線Ｇ４１〜Ｇ４４には、図面横方向に延びる入力配線ｅ４１が接続されており、この入力配線ｅ４１を介して入力信号Ａ４が与えられる。同様に、ゲート配線Ｇ４５〜Ｇ４８には、図面横方向に延びる入力配線ｅ４２が接続されており、この入力配線ｅ４２を介して入力信号Ｂ４が与えられる。
スタンダードセル４０において、出力信号Ｙ４が出力される出力配線ｅ４３は、ゲート配線Ｇ４１，Ｇ４２の間において、アクティブフィン４１ａ，４１ｂ，４１ｃと接続されている。また、アクティブフィン４１ａ，４１ｂ，４１ｃの図面横方向の両端部は、それぞれ図面縦方向に延びる接続配線ｅ４４ａ，ｅ４４ｂを介して電源線Ｖ１に接続されている。同様に、出力配線ｅ４３は、ゲート配線Ｇ４７，Ｇ４８の間において、アクティブフィン４３ａ，４３ｂ，４３ｃと接続されている。また、アクティブフィン４３ａ，４３ｂ，４３ｃの図面横方向の両端部は、それぞれ図面縦方向に延びる接続配線ｅ４５ａ，ｅ４５ｂを介して電源線Ｖ１に接続されている。また、出力配線ｅ１３は、ゲート配線Ｇ４５，Ｇ４６の間およびゲート配線Ｇ４７，Ｇ４８の間において、図面縦方向に延びる接続配線ｅ４６ａ，ｅ４６ｂを介してアクティブフィン４２ａ，４２ｂ，４２ｃと接続されている。
スタンダードセル４０において、アクティブフィン４２ａ，４２ｂ，４２ｃの右端とゲート配線Ｇ４８との中間部分およびゲート配線Ｇ４６とゲート配線Ｇ４７との中間部分は、それぞれ図面縦方向に延びる接続配線ｅ４７ａ，ｅ４７ｂによって接続されている。接続配線ｅ４７ａ，ｅ４７ｂは、図面横方向に延びる接続配線ｅ４８、図面縦方向に延びる接続配線ｅ４９および図面横方向に延びる接続配線ｅ５０を介して、図面縦方向に延びる接続配線ｅ５１ａ，ｅ５１ｂに接続される。接続配線ｅ５１ａ，ｅ５１ｂは、それぞれアクティブフィン４２ａ，４２ｂ，４２ｃの左端とゲート配線Ｇ４１との中間部分およびゲート配線Ｇ４２とゲート配線Ｇ４３との中間部分と接続されている。そして、アクティブフィン４２ａ，４２ｂ，４２ｃにおけるゲート配線Ｇ４１とゲート配線Ｇ４２との中間部分およびゲート配線Ｇ４３とゲート配線Ｇ４４との中間部分は、それぞれ図面縦方向に延びる接続配線ｅ５２ａ，ｅ５２ｂによって電源線Ｖ２に接続されている。
以上のように、本態様では、論理機能領域ＡＲ４５において、非アクティブフィン領域ＡＲ４７，ＡＲ４７，…が生じる際に、スタンダードセル４０の図面横方向の両端に沿う位置に優先的にアクティブフィンを配置している。同様に、論理機能領域ＡＲ４６において、スタンダードセル４０の図面横方向の両端に沿う位置にアクティブフィンが配置されている。スタンダードセルをこのような構成にすることにより、スタンダードセルを図面横方向に複数隣接して配置した際に、スタンダードセルの境界を挟んで隣接するフィン間の距離が、隣接するスタンダードセルの種類によらず一意に定まる。これにより、隣接するスタンダードセルの種類に起因する特性のばらつきを抑制することができ、そのスタンダードセルを備える半導体装置の性能を向上させることができる。
なお、実施形態２では、非アクティブフィン領域ＡＲ４７，ＡＲ４７，…にはフィンが存在しない例について説明したが、これに限定されない。例えば、スタンダードセルの論理機能に寄与しないダミーフィン（図示しない）を領域ＡＲ４７，ＡＲ４７，…に挿入してもよい。さらに、そのダミーフィンとして、例えばダイオード素子（例えばアンテナダイオード）を構成するダイオードフィン、容量素子を構成する容量フィン、オフトランジスタ（非アクティブトランジスタ）を構成するオフトランジスタフィン等を挿入してもよい。
また、論理機能領域ＡＲ４６において、３本のアクティブフィン４２ａ，４２ｂ，４２ｃが、すべて図面横方向にスタンダードセル４０の両端部間で延びているものとして説明したが、スタンダードセル４０の両端部間にわたって延びるアクティブフィンが１本であってもよい。この場合、残りの２本のアクティブフィンについては、スタンダードセル４０の左右端に沿う位置に優先的に配置するのが好ましい。また、スタンダードセル４０の両端部間にわたって延びる各アクティブフィンは、全領域で連続している必要はなく、その途中で一部が切除されていてもよい。
［実施形態３］
図６は実施形態３に係るスタンダードセルのレイアウトの一例を示す平面図である。
図６において、ＡＲ５３は論理機能領域を示し、フィン型トランジスタによって構成されたＮＡＮＤセルが配置されている。ＮＡＮＤセルの構成は、スタンダードセル２０Ａと類似構成である。
スタンダードセル５０は、図面横方向に延びており、論理機能領域ＡＲ５３と図面横方向の一端（左端）との間（領域ＡＲ５１）において、ＮＡＮＤセルを構成するアクティブフィン１１ａ，１１ｂ，１２ａ，１２ｂ，１２ｃと対応する位置に、図面縦方向に並べて配置された複数のダミーフィン５１ａ，５１ｂ，５２ａ，５２ｂ，５２ｃ（第１のダミーフィン）を含んでいる。同様に、スタンダードセル５０は、図面横方向に延びており、論理機能領域ＡＲ５３と図面横方向の他端（右端）との間（領域ＡＲ５２）において、ＮＡＮＤセルを構成するアクティブフィン１１ａ，１１ｂ，１２ａ，１２ｂ，１２ｃと対応する位置に図面縦方向に並べて配置された複数のダミーフィン５３ａ，５３ｂ，５４ａ，５４ｂ，５４ｃ（第２のダミーフィン）を含んでいる。具体的には、例えば、アクティブフィン１１ａ，１１ｂ，１２ａ，１２ｂ，１２ｃと図面縦方向における位置が実質的に同じになるように、複数のダミーフィン５１ａ，５１ｂ，５２ａ，５２ｂ，５２ｃおよび複数のダミーフィン５３ａ，５３ｂ，５４ａ，５４ｂ，５４ｃが配置されている。ここで、図面縦方向における位置が実質的に同じとは、設計や製造の誤差等により図面縦方向の位置が多少ずれたものを含むものとする。
これにより、図面横方向において、各アクティブフィンのセル両端側にそれぞれダミーフィンが存在するため、このスタンダードセルと隣接して配置されるセル（例えばスタンダードセル）の種類によらず、またセルの有無によらず、各アクティブフィンと隣接するフィン（ダミーフィン）との距離は一意に定まる。これにより、隣接するセルの種類によらず、論理機能領域のアクティブトランジスタの特性のばらつきを抑制することができ、本態様に係るスタンダードセルを備える半導体装置の性能を向上させることができる。
なお、本態様では、論理機能領域ＡＲ５３におけるアクティブフィンは、すべて図面横方向で連続しているものとしたが、その一部が切除されていてもよい。また、スタンダードセル５０がフィン枚数の異なる複数のアクティブトランジスタを含んでいてもよい。この場合、領域ＡＲ５１，ＡＲ５２のダミーフィンは、すべてのアクティブトランジスタのアクティブフィンと対応する位置に並べて配置されるのが好ましい。
なお、図６では領域ＡＲ５１，ＡＲ５２にダミーフィンを配置するものとしたが、例えば片側の領域（領域ＡＲ５１，ＡＲ５２のいずれか一方）のみにおいてダミーフィンを配置してもよい。ただし、例えばクロックの供給や分周等に寄与するクロックセル等の精度が必要なスタンダードセルにおいては、スタンダードセル５０のようにセル両側の領域ＡＲ５１，ＡＲ５２において、ダミーフィンを配置するのが好ましい。
［その他の実施形態］
以上、本出願において開示する技術の例示として、実施形態１〜３を説明した。しかしながら本開示における技術はこれに限定されず、適宜、変更、置き換え、付加、省略などを行った実施形態にも適用可能である。以下、その他の実施形態を例示する。
図７〜図１０は本開示に係るスタンダードセルのその他のレイアウト構成例を示す平面図である。
図７のスタンダードセル５０Ａは、図６とのスタンダードセル５０に対して、領域ＡＲ５１のダミーフィン５２ａ，５２ｂ，５２ｃおよび領域ＡＲ５２のダミーフィン５４ａ，５４ｂ，５４ｃを、アンテナダイオードを構成するダイオードフィンに変更している。
具体的には、領域ＡＲ５１のダミーフィン５２ａ，５２ｂ，５２ｃ（ダイオードフィン）は、図面縦方向に延びる接続配線ｅ６３に接続され、図面横方向に延びる接続配線ｅ６１を介して入力配線ｅ１１に接続されている。また、領域ＡＲ５２のダミーフィン５４ａ，５４ｂ，５４ｃ（ダイオードフィン）は、図面縦方向に延びる接続配線ｅ６４に接続され、図面横方向に延びる接続配線ｅ６２を介して入力配線ｅ１２に接続されている。
これにより、スタンダードセル５０から回路面積を増加させることなく、ＮＡＮＤセルの入力端子にアンテナダイオードを接続することができる。なお、アンテナダイオードは、ＮＡＮＤセルの入力端子以外の場所に接続してもかまわない。例えば、隣接するスタンダードセルの入力端子と接続してもよいし、スタンダードセル内に他の入力端子がある場合には、その入力端子と接続してもよい。
また、図２〜図４のスタンダードセル２０Ａ，２０Ｂ，２０Ｃにおいて、ダミーフィンのうちの少なくともいずれか１個をアンテナダイオードに変更してもよい。図８のスタンダードセル２０Ｄは、図２のスタンダードセル２０Ａの領域ＡＲ２１のダミーフィン２２ａ，２２ｂ，２２ｃおよび領域ＡＲ２２のダミーフィン２４ａ，２４ｂ，２４ｃがアンテナダイオードを構成するダイオードフィンである例を示している。
これにより、図７のスタンダードセル５０Ａと同様に、スタンダードセル２０Ａから回路面積を増加させることなく、ＮＡＮＤセルの入力端子にアンテナダイオードを接続することができる。
図９のスタンダードセル５０Ｂは、図６のスタンダードセル５０に対して、領域ＡＲ５１のダミーフィン５１ａ，５１ｂ，５２ａ，５２ｂ，５２ｃを、アンテナダイオードを構成するダイオードフィンに変更し、かつ領域ＡＲ５２のダミーフィン５３ａ，５３ｂ，５４ａ，５４ｂ，５４ｃを、容量素子６１，６２を構成するダミーフィン６１ａ，６１ｂ，６２ａ，６２ｂ，６２ｃ（容量フィン）に変更している。
具体的には、領域ＡＲ５１のダミーフィン５１ａ，５１ｂは、図面縦方向に延びる接続配線ｅ６６に接続され、図面横方向に延びる接続配線ｅ６５および図面縦方向に延びる接続配線ｅ６４を介して入力配線ｅ１２に接続されている。領域ＡＲ５１のダミーフィン５２ａ，５２ｂ，５２ｃは、図面縦方向に延びる接続配線ｅ６３に接続され、図面横方向に延びる接続配線ｅ６１を介して入力配線ｅ１１に接続されている。
図９において、容量素子６１は、ダミーフィン６１ａ，６１ｂとゲート配線Ｇ６１とを含んでいる。ゲート配線Ｇ６１は、図面縦方向に延びており、ダミーフィン６１ａ，６１ｂとそれぞれの中間部分において直交するように配置されている。また、ゲート配線Ｇ６１は、図面横方向に延びる接続配線ｅ６５および図面縦方向に延びる接続配線ｅ６６を介して電源線Ｖ２に接続されている。また、ダミーフィン６１ａ，６１ｂの図面横方向の両端部は、それぞれ図面縦方向に延びる接続配線ｅ６８，ｅ６９を介して電源線Ｖ１に接続されている。
同様に、容量素子６２は、ダミーフィン６２ａ，６２ｂ，６２ｃとゲート配線Ｇ６２とを含んでいる。ゲート配線Ｇ６２は、図面縦方向に延びており、ダミーフィン６２ａ，６２ｂ，６２ｃとそれぞれの中間部分において直交するように配置されている。ゲート配線Ｇ６２は、図面横方向に延びる接続配線ｅ６７および上記の接続配線ｅ６８を介して電源線Ｖ１に接続されている。また、ダミーフィン６２ａ，６２ｂ，６２ｃの図面横方向の両端部は、図面縦方向に延びる接続配線ｅ７０および上記の接続配線ｅ６６を介して、それぞれ電源線Ｖ２に接続されている。
このような構成とすることにより、スタンダードセル５０に容量素子を追加する際の回路面積の増加を抑制することができる。なお、図２〜図４のスタンダードセル２０Ａ，２０Ｂ，２０Ｃにおいて、図９と同様に、ダミーフィンのうちの少なくともいずれか１個を、容量素子を構成する容量フィンに変更してもよい。
図１０のスタンダードセル５０Ｃは、図６のスタンダードセル５０に対して、領域ＡＲ５１，ＡＲ５２にオフトランジスタ７１，７２，７１，７２を配置した例を示している。
スタンダードセル５０Ｃにおいて、オフトランジスタ７１は、ダミーフィン７１ａ，７１ｂ（オフトランジスタフィン）とゲート配線Ｇ７１とを含んでいる。ダミーフィン７１ａ，７１ｂは図面横方向に延びており、アクティブフィン１１ａ，１１ｂと対応するように図面縦方向に並べて配置されている。ゲート配線Ｇ７１は、図面横方向に延びる接続配線ｅ７１ａに接続されており、ダミーフィン７１ａ，７１ｂおよび接続配線ｅ７１ａの図面横方向の両端部は、図面縦方向に延びる接続配線ｅ７１ｂ，ｅ７１ｃによってそれぞれ電源線Ｖ１に接続されている。オフトランジスタ７２は、ダミーフィン７２ａ，７２ｂ，７２ｃ（オフトランジスタフィン）とゲート配線Ｇ７２とを含んでいる。ダミーフィン７２ａ，７２ｂ，７２ｃは図面横方向に延びており、アクティブフィン１２ａ，１２ｂ，１２ｃと対応するように図面縦方向に並べて配置されている。ゲート配線Ｇ７２は、図面横方向に延びる接続配線ｅ７２ａに接続されており、ダミーフィン７２ａ，７２ｂ，７２ｃおよび接続配線ｅ７２ａの図面横方向の両端部は、図面縦方向に延びる接続配線ｅ７２ｂ，ｅ７２ｃによってそれぞれ電源線Ｖ２に接続されている。
このような構成とすることにより、スタンダードセル５０にオフトランジスタを追加する場合においても、回路面積の増加を抑制することができる。なお、図２〜図４のスタンダードセル２０Ａ，２０Ｂ，２０Ｃにおいて、図１０と同様に、ダミーフィンのうちの少なくともいずれか１個を、オフトランジスタを構成するオフトランジスタフィンに変更してもよい。
本開示では、左右に隣接するスタンダードセルの種類による特性（例えば、電流特性や容量特性等）の変動のばらつきを抑制した半導体装置を提供することができるため、例えば各種電子機器に搭載される半導体装置の性能向上等に有用である。
１０，３０ スタンダードセル（第１のスタンダードセル）
２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ スタンダードセル（第１のスタンダードセル、第２のスタンダードセル）
４０，５０，５０Ａ，５０Ｂ，５０Ｃ スタンダードセル
１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ アクティブフィン（第１のフィン）
２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃ，２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ ダミーフィン（第１のフィン、第２のフィン）
３１ａ，３１ｂ，３１ｃ，３２ａ，３２ｂ，３２ｃ アクティブフィン（第１のフィン）
４１ａ，４１ｂ，４１ｃ アクティブフィン（第１のアクティブフィン）
４３ａ，４３ｂ，４３ｃ アクティブフィン（第２のアクティブフィン）
５１ａ，５１ｂ，５２ａ，５２ｂ，５２ｃ ダミーフィン（第１のダミーフィン）
５３ａ，５３ｂ，５４ａ，５４ｂ，５４ｃ ダミーフィン（第２のダミーフィン）
６１，６２ 容量素子
６１ａ，６１ｂ，６２ａ，６２ｂ，６２ｃ ダミーフィン（容量フィン）
７１，７２ オフトランジスタ
７１ａ，７１ｂ，７２ａ，７２ｂ，７２ｃ ダミーフィン（オフトランジスタフィン）
ＡＲ４５，ＡＲ４６ 論理機能領域（導電型領域）
ＡＲ４７ 非アクティブフィン領域
ＡＲ５３ 論理機能領域

Claims (5)

  1. フィン型トランジスタを含むスタンダードセルを有する半導体装置であって、
    前記スタンダードセルは、
    第１方向に延びており、かつ前記スタンダードセルの前記第１方向における一方の端に沿って、前記第１方向と直交する第２方向に並べて配置された複数の第１のアクティブフィンと、
    前記第１方向に延びており、かつ前記スタンダードセルの前記第１方向における他方の端に沿って、前記第２方向に並べて配置された複数の第２のアクティブフィンとを含んでおり、
    前記第２方向において隣接して配置された２つの導電型領域を有し、一方の導電型領域において、前記複数の第１のアクティブフィンと、前記複数の第２のアクティブフィンとの間において、アクティブフィンが配置されていない非アクティブフィン領域が存在し、
    他方の導電型領域において、前記非アクティブフィン領域と前記第１方向において同一位置に第３のアクティブフィンが配置されており、前記第３のアクティブフィンは前記第２方向に延びる少なくとも一つの第１のゲート配線と直交し、
    前記非アクティブフィン領域に前記第２方向に延びる少なくとも一つの第２のゲート配線が配置され、
    前記非アクティブフィン領域に前記スタンダードセルの論理機能に寄与しないダミーフィンを備える、
    ことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記一方の導電型領域において前記複数の第１のアクティブフィンと前記複数の第２のアクティブフィンは前記第２方向において対応する位置に配置されている、
    ことを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記一方の導電型領域において前記複数の第１のアクティブフィンは前記第２方向に延びる少なくとも一つの第３のゲート配線と直交し、
    前記一方の導電型領域において前記複数の第２のアクティブフィンは前記第２方向に延び
    る少なくとも一つの第４のゲート配線と直交する、
    ことを特徴とする半導体装置。
  4. 請求項３記載の半導体装置において、
    前記第３のゲート配線、前記第２のゲート配線および前記第４のゲート配線は前記第１方向に所定のピッチで配置されている、
    ことを特徴とする半導体装置。
  5. 請求項１記載の半導体装置において、
    前記他方の導電型領域においてアクティブフィンが前記スタンダードセルの両端部間に延びている、
    ことを特徴とする半導体装置。
JP2020201831A 2013-09-04 2020-12-04 半導体装置 Active JP6989809B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013183350 2013-09-04
JP2013183350 2013-09-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019154402A Division JP6807004B2 (ja) 2013-09-04 2019-08-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2021036624A true JP2021036624A (ja) 2021-03-04
JP6989809B2 JP6989809B2 (ja) 2022-01-12

Family

ID=52627994

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2015535286A Active JP6281572B2 (ja) 2013-09-04 2014-04-18 半導体装置
JP2018010656A Active JP6579205B2 (ja) 2013-09-04 2018-01-25 半導体装置
JP2019154402A Active JP6807004B2 (ja) 2013-09-04 2019-08-27 半導体装置
JP2020201831A Active JP6989809B2 (ja) 2013-09-04 2020-12-04 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2015535286A Active JP6281572B2 (ja) 2013-09-04 2014-04-18 半導体装置
JP2018010656A Active JP6579205B2 (ja) 2013-09-04 2018-01-25 半導体装置
JP2019154402A Active JP6807004B2 (ja) 2013-09-04 2019-08-27 半導体装置

Country Status (4)

Country Link
US (4) US9871040B2 (ja)
JP (4) JP6281572B2 (ja)
CN (2) CN108922887B (ja)
WO (1) WO2015033490A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108922887B (zh) * 2013-09-04 2022-12-09 株式会社索思未来 半导体装置
US9460259B2 (en) * 2014-08-22 2016-10-04 Samsung Electronics Co., Ltd. Methods of generating integrated circuit layout using standard cell library
JP6396834B2 (ja) * 2015-03-23 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
KR102321605B1 (ko) 2015-04-09 2021-11-08 삼성전자주식회사 반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법
US10204920B2 (en) 2015-04-09 2019-02-12 Samsung Electronics Co., Ltd. Semiconductor device including polygon-shaped standard cell
JP6495145B2 (ja) 2015-09-11 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置
US9793211B2 (en) * 2015-10-20 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dual power structure with connection pins
KR102421730B1 (ko) * 2016-04-05 2022-07-18 삼성전자주식회사 레이아웃 방법 및 반도체 소자
US10163880B2 (en) * 2016-05-03 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of fabricating the same
JP6889380B2 (ja) * 2016-05-06 2021-06-18 株式会社ソシオネクスト 半導体集積回路装置
US10236302B2 (en) * 2016-06-22 2019-03-19 Qualcomm Incorporated Standard cell architecture for diffusion based on fin count
WO2018003634A1 (ja) * 2016-07-01 2018-01-04 株式会社ソシオネクスト 半導体集積回路装置
WO2018025580A1 (ja) * 2016-08-01 2018-02-08 株式会社ソシオネクスト 半導体集積回路装置
JP6947987B2 (ja) * 2016-08-29 2021-10-13 株式会社ソシオネクスト 半導体集積回路装置
CN106601732B (zh) * 2016-12-21 2022-07-12 台湾积体电路制造股份有限公司 元件格布局结构与形成元件格的方法
TWI699781B (zh) * 2016-12-28 2020-07-21 聯華電子股份有限公司 靜態隨機存取記憶元件
US10354947B2 (en) * 2017-02-06 2019-07-16 Samsung Electronics Co., Ltd. Integrated circuit including standard cell
CN110326099B (zh) 2017-02-16 2022-12-27 株式会社索思未来 半导体集成电路装置
JP2018164055A (ja) * 2017-03-27 2018-10-18 ルネサスエレクトロニクス株式会社 半導体装置
CN111033720B (zh) * 2017-08-31 2023-02-21 株式会社索思未来 半导体集成电路装置
JP6925953B2 (ja) * 2017-12-22 2021-08-25 ルネサスエレクトロニクス株式会社 半導体装置
US10756114B2 (en) 2017-12-28 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor circuit with metal structure and manufacturing method
KR102495913B1 (ko) 2018-08-10 2023-02-03 삼성전자 주식회사 다중 높이 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
WO2020065905A1 (ja) * 2018-09-28 2020-04-02 株式会社ソシオネクスト 半導体集積回路装置
WO2020170715A1 (ja) * 2019-02-18 2020-08-27 株式会社ソシオネクスト 半導体集積回路装置
JP6675506B2 (ja) * 2019-03-04 2020-04-01 ルネサスエレクトロニクス株式会社 半導体装置
US10727224B1 (en) * 2019-04-10 2020-07-28 Nxp Usa, Inc. Decoupling capacitors using regularity finFET structures and methods for making same
US11094695B2 (en) * 2019-05-17 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device and method of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070111405A1 (en) * 2005-11-15 2007-05-17 Shinji Watanabe Design method for semiconductor integrated circuit
JP2009267094A (ja) * 2008-04-25 2009-11-12 Panasonic Corp 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造
US7888736B2 (en) * 2007-08-29 2011-02-15 International Business Machines Corporation MUGFET with optimized fill structures
WO2011077664A1 (ja) * 2009-12-25 2011-06-30 パナソニック株式会社 半導体装置
WO2013106799A1 (en) * 2012-01-13 2013-07-18 Tela Innovations, Inc. Circuits with linear finfet structures

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289251A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造およびその検証方法
JP2003229575A (ja) 2002-02-04 2003-08-15 Hitachi Ltd 集積半導体装置及びその製造方法
KR100702552B1 (ko) 2003-12-22 2007-04-04 인터내셔널 비지네스 머신즈 코포레이션 이중 게이트 ＦｉｎＦＥＴ 디자인을 위한 자동화 레이어생성 방법 및 장치
US9009641B2 (en) * 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
CN101490822B (zh) * 2006-07-11 2011-03-16 Nxp股份有限公司 半导体器件及其制造方法
EP2092393A2 (en) * 2006-11-14 2009-08-26 Nxp B.V. Double patterning for lithography to increase feature spatial density
US8178905B2 (en) * 2007-01-12 2012-05-15 Panasonic Corporation Layout structure of semiconductor device
US7812373B2 (en) * 2007-02-12 2010-10-12 Infineon Technologies Ag MuGFET array layout
JP4591525B2 (ja) * 2008-03-12 2010-12-01 ソニー株式会社 半導体装置
JP2010016258A (ja) * 2008-07-04 2010-01-21 Panasonic Corp 半導体集積回路装置
JP2010040630A (ja) 2008-08-01 2010-02-18 Toshiba Corp 半導体装置
US20100127333A1 (en) * 2008-11-21 2010-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. novel layout architecture for performance enhancement
US8258577B2 (en) 2009-06-04 2012-09-04 International Business Machines Corporation CMOS inverter device with fin structures
US8258572B2 (en) * 2009-12-07 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with FinFETs having multiple fins
US8860107B2 (en) * 2010-06-03 2014-10-14 International Business Machines Corporation FinFET-compatible metal-insulator-metal capacitor
US8848423B2 (en) * 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US8735993B2 (en) * 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US9647066B2 (en) * 2012-04-24 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy FinFET structure and method of making same
US8723268B2 (en) * 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch
KR101937851B1 (ko) * 2012-06-27 2019-04-10 삼성전자 주식회사 반도체 집적 회로, 그 설계 방법 및 제조방법
US8841185B2 (en) * 2012-08-13 2014-09-23 International Business Machines Corporation High density bulk fin capacitor
US9576978B2 (en) * 2012-10-09 2017-02-21 Samsung Electronics Co., Ltd. Cells including at least one fin field effect transistor and semiconductor integrated circuits including the same
US9337318B2 (en) * 2012-10-26 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with dummy gate on non-recessed shallow trench isolation (STI)
US9064725B2 (en) * 2012-12-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with embedded MOS varactor and method of making same
US8847324B2 (en) * 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
CN108630607B (zh) * 2013-08-23 2022-04-26 株式会社索思未来 半导体集成电路装置
CN108922887B (zh) * 2013-09-04 2022-12-09 株式会社索思未来 半导体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070111405A1 (en) * 2005-11-15 2007-05-17 Shinji Watanabe Design method for semiconductor integrated circuit
JP2007141971A (ja) * 2005-11-15 2007-06-07 Matsushita Electric Ind Co Ltd 半導体集積回路の設計方法
US7888736B2 (en) * 2007-08-29 2011-02-15 International Business Machines Corporation MUGFET with optimized fill structures
JP2009267094A (ja) * 2008-04-25 2009-11-12 Panasonic Corp 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造
WO2011077664A1 (ja) * 2009-12-25 2011-06-30 パナソニック株式会社 半導体装置
WO2013106799A1 (en) * 2012-01-13 2013-07-18 Tela Innovations, Inc. Circuits with linear finfet structures

Also Published As

Publication number Publication date
US20190148380A1 (en) 2019-05-16
JP6807004B2 (ja) 2021-01-06
JP2018064126A (ja) 2018-04-19
JP6579205B2 (ja) 2019-09-25
US20200235099A1 (en) 2020-07-23
JPWO2015033490A1 (ja) 2017-03-02
CN105531813A (zh) 2016-04-27
JP6281572B2 (ja) 2018-02-21
WO2015033490A1 (ja) 2015-03-12
US11114437B2 (en) 2021-09-07
JP2019201228A (ja) 2019-11-21
US20180097004A1 (en) 2018-04-05
CN108922887A (zh) 2018-11-30
CN108922887B (zh) 2022-12-09
CN105531813B (zh) 2018-10-12
JP6989809B2 (ja) 2022-01-12
US20160190138A1 (en) 2016-06-30
US10651175B2 (en) 2020-05-12
US9871040B2 (en) 2018-01-16
US10242985B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
JP6807004B2 (ja) 半導体装置
US11011545B2 (en) Semiconductor device including standard cells
US10290653B2 (en) Integrated circuit layout structure
US20230411396A1 (en) Semiconductor integrated circuit device
CN108630607B (zh) 半导体集成电路装置
JP5000125B2 (ja) 半導体装置
JP6597871B2 (ja) 半導体集積回路
JP6826292B2 (ja) 半導体集積回路装置
JP6925953B2 (ja) 半導体装置
JP5896682B2 (ja) 半導体集積回路装置
CN114556563A (zh) 半导体集成电路装置
JP7376805B2 (ja) 半導体集積回路装置
CN110326099B (zh) 半导体集成电路装置
JP7529121B2 (ja) 半導体装置
JP6118923B2 (ja) 半導体集積回路装置
WO2014010088A1 (ja) 半導体集積回路
CN118318295A (zh) 半导体集成电路装置
JP5956964B2 (ja) 半導体装置
CN117497538A (zh) 半导体结构

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201224

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211029

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211115

R150 Certificate of patent or registration of utility model

Ref document number: 6989809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150