JP2020100517A - 多結晶ダイヤモンド自立基板の製造方法 - Google Patents

多結晶ダイヤモンド自立基板の製造方法 Download PDF

Info

Publication number
JP2020100517A
JP2020100517A JP2018237665A JP2018237665A JP2020100517A JP 2020100517 A JP2020100517 A JP 2020100517A JP 2018237665 A JP2018237665 A JP 2018237665A JP 2018237665 A JP2018237665 A JP 2018237665A JP 2020100517 A JP2020100517 A JP 2020100517A
Authority
JP
Japan
Prior art keywords
compound semiconductor
substrate
polycrystalline diamond
semiconductor substrate
diamond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018237665A
Other languages
English (en)
Other versions
JP7172556B2 (ja
Inventor
祥泰 古賀
Yoshiyasu Koga
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2018237665A priority Critical patent/JP7172556B2/ja
Priority to PCT/JP2019/040040 priority patent/WO2020129371A1/ja
Priority to DE112019006310.3T priority patent/DE112019006310T5/de
Priority to CN201980084289.0A priority patent/CN113544318B/zh
Publication of JP2020100517A publication Critical patent/JP2020100517A/ja
Application granted granted Critical
Publication of JP7172556B2 publication Critical patent/JP7172556B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26Deposition of carbon only
    • C23C16/27Diamond only
    • C23C16/274Diamond only using microwave discharges
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0254Physical treatment to alter the texture of the surface, e.g. scratching or polishing

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】高品質な化合物半導体層が積層された多結晶ダイヤモンド自立基板を製造することが可能な、多結晶ダイヤモンド自立基板の製造方法を提供する。【解決手段】ダイヤモンド粒子を含有する溶液を化合物半導体基板10上に塗布し、その後、化合物半導体基板10に熱処理を施すことによって、化合物半導体基板10上にダイヤモンド粒子14を付着させる。ダイヤモンド粒子14を核として、化学気相成長法により、化合物半導体基板10上に厚さが100μm以上の多結晶ダイヤモンド層16を成長させる。その後、化合物半導体基板10を減厚して、化合物半導体層18とする。これらの工程を経て、多結晶ダイヤモンド層16が化合物半導体層18の支持基板として機能する多結晶ダイヤモンド自立基板100を得る。【選択図】図1

Description

本発明は、支持基板としての多結晶ダイヤモンド層上に化合物半導体層が形成されてなる多結晶ダイヤモンド自立基板の製造方法に関する。
高周波デバイスやパワーデバイス等の高耐圧の半導体デバイスにおいては、デバイスの自己発熱が問題となる。この対策として、デバイス形成領域の下に熱伝導率が大きい材料を配置する技術が知られている。
例えば、半導体デバイスを形成するためのデバイス層となる窒化ガリウム(GaN)層等の化合物半導体層の直下に、放熱性の高いダイヤモンド層を配置する技術が知られている。特許文献1には、ダイヤモンド上の窒化ガリウム型ウェーハの製造方法が開示されている。この方法は、支持基板上に位置するGaN層上に60nm以下の薄い窒化珪素膜を形成した後に、当該窒化珪素膜の表面に乾式スクラッチによりダイヤモンド粒子を埋め込み固定する工程と、前記表面に固定されたダイヤモンド粒子を核として、化学気相成長法によりGaN層上に前記窒化ケイ素膜を介してダイヤモンド層を成長させる工程と、前記支持基板を除去する工程と、を含み、ダイヤモンド上に窒化ガリウム層が形成されたウェーハを製造するものである。
特表2015−509479号公報
しかしながら、本発明者の検討によると、特許文献1に記載の方法では、前記埋め込みに起因してGaN層にクラックが入り、その後の化学気相成長法による高温長時間の熱処理の過程でGaN層内をクラックが進展し、転位が発生することが判明した。このようなGaN層に半導体デバイスを形成すると、リーク電流が増加して、デバイス特性が悪化するおそれがある。
上記課題に鑑み、本発明は、高品質な化合物半導体層が積層された多結晶ダイヤモンド自立基板を製造することが可能な、多結晶ダイヤモンド自立基板の製造方法を提供することを目的とする。
上記課題を解決すべく、本発明者は鋭意研究を進め、以下の知見を得た。まず、本発明者は、特許文献1のような、支持基板上に位置する化合物半導体層上にダイヤモンド層を成長させるのではなく、予め用意した化合物半導体基板にダイヤモンド層を成長させることを着想した。しかしながら、化合物半導体基板の表面に、特許文献1と同様にダイヤモンド粒子を埋め込み固定し、当該ダイヤモンド粒子を核として化学気相成長法によりダイヤモンド層を成長させると、化合物半導体基板が割れることが分かった。これは、やはり前記埋め込みに起因して化合物半導体基板の表面に導入されたクラックが起点となったものと推測される。
そこで、本発明者がさらに検討したところ、化合物半導体基板上にダイヤモンド粒子を含有する溶液を塗布し、その後熱処理して溶媒を蒸発させる方法で、化合物半導体基板上にダイヤモンド粒子を付着させることで、化合物半導体基板が割れることなく、多結晶ダイヤモンド層を成長させることができることが分かった。その後、化合物半導体基板を減厚して得た化合物半導体層には、転位が発生することがなかった。
上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
(1)化合物半導体基板上にダイヤモンド粒子を含有する溶液を塗布し、その後、前記化合物半導体基板に熱処理を施すことによって、前記化合物半導体基板上に前記ダイヤモンド粒子を付着させる工程と、
前記ダイヤモンド粒子を核として、化学気相成長法により、前記化合物半導体基板上に厚さが100μm以上の多結晶ダイヤモンド層を成長させる工程と、
その後、前記化合物半導体基板を減厚して、化合物半導体層とする工程と、
を有し、前記多結晶ダイヤモンド層が、前記化合物半導体層の支持基板として機能する多結晶ダイヤモンド自立基板を得ることを特徴とする多結晶ダイヤモンド自立基板の製造方法。
(2)前記溶液中の前記ダイヤモンド粒子の平均粒径が50nm以下である、上記(1)に記載の多結晶ダイヤモンド自立基板の製造方法。
(3)前記溶液中の前記ダイヤモンド粒子が負電荷に帯電している、上記(1)又は(2)に記載の多結晶ダイヤモンド自立基板の製造方法。
(4)前記熱処理では、前記化合物半導体基板の温度を100℃未満に1分以上30分以下保持する、上記(1)〜(3)のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
(5)前記多結晶ダイヤモンド層の表面を平坦化する工程をさらに有する、上記(1)〜(4)のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
(6)前記化合物半導体基板は、GaN、AlN、InN、SiC、Al23、Ga23、MgO、ZnO、CdO、GaAs、GaP、GaSb、InP、InAs、InSb、又はSiGeからなる、上記(1)〜(5)のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
(7)前記化合物半導体層の厚さを1μm以上500μm以下とする、上記(1)〜(7)のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
本発明の多結晶ダイヤモンド自立基板の製造方法によれば、高品質な化合物半導体層が積層された多結晶ダイヤモンド自立基板を製造することが可能である。
(A)〜(F)は、本発明の一実施形態による多結晶ダイヤモンド自立基板100の製造方法を説明する模式断面図である。
(多結晶ダイヤモンド自立基板の製造方法)
図1を参照して、本発明の一実施形態による多結晶ダイヤモンド自立基板100の製造方法は、以下の工程を有する。まず、図1(A),(B)に示すように、化合物半導体基板10上にダイヤモンド粒子を含有する溶液を塗布する。これにより、化合物半導体基板10上にダイヤモンド粒子含有液膜12が形成される。その後、図1(B),(C)に示すように、化合物半導体基板10に熱処理を施すことによって、ダイヤモンド粒子含有液膜12中の溶媒を蒸発させ、かつ化合物半導体基板10の表面とダイヤモンド粒子14との結合力を強化して、化合物半導体基板10上にダイヤモンド粒子14を付着させる。その後、図1(C),(D)に示すように、ダイヤモンド粒子14を核として、化学気相成長法(CVD法:Chemical Vapor Deposition)により、化合物半導体基板10上に厚さが100μm以上の多結晶ダイヤモンド層16を成長させる。その後、任意に、図1(D),(E)に示すように、多結晶ダイヤモンド層16の表面を平坦化してもよい。その後、図1(E),(F)に示すように、化合物半導体基板10を減厚して、化合物半導体層18とする。
本実施形態では、以上の工程を経て、多結晶ダイヤモンド層16が化合物半導体層18の支持基板として機能する多結晶ダイヤモンド自立基板100を製造することができる。ここで、化合物半導体層18は、半導体デバイスを形成するためのデバイス層となる。以下、本実施形態における各工程を詳細に説明する。
[化合物半導体基板の用意]
図1(A)を参照して、まず、化合物半導体基板10を用意する。化合物半導体基板10を構成する化合物半導体は、特に限定されず、化合物半導体層18に形成する半導体デバイスの種類等に応じて適宜選定すればよく、例えば、GaN、AlN、InN、SiC、Al23、Ga23、MgO、ZnO、CdO、GaAs、GaP、GaSb、InP、InAs、InSb、又はSiGeからなるものとすることが好ましい。また、化合物半導体基板10の厚さは、200μm以上3mm以下とすることが好ましい。200μm未満の場合、化合物半導体基板が反ることにより多結晶ダイヤモンドの剥がれが発生したり、化合物半導体基板の割れを発生する。また、3mm超えの場合、後述の化合物半導体基板10の減厚の工程におけるプロセスタイムや材料コストの観点から好ましくない。
[ダイヤモンド粒子含有溶液の塗布]
次に、図1(A),(B)に示すように、化合物半導体基板10上にダイヤモンド粒子を含有する溶液を塗布して、化合物半導体基板10上にダイヤモンド粒子含有液膜12を形成する。塗布方法としては、スピンコート法、スプレー法、及び浸漬法を挙げることができ、スピンコート法が特に好ましい。スピンコート法によれば、化合物半導体基板10の両面のうちダイヤモンド粒子14を付着させたい片側の表面のみに、ダイヤモンド粒子含有溶液を均一に塗布することができる。
ダイヤモンド粒子含有溶液に含まれるダイヤモンド粒子の平均粒径は1nm以上50nm以下とすることが好ましく、10nm以下とすることがより好ましい。1nm以上であれば、多結晶ダイヤモンド層16を成長させる初期段階において、ダイヤモンド粒子14がスパッタリング作用により化合物半導体基板10の表面から弾き飛ばされる現象を抑制することができ、50nm以下であれば、多結晶ダイヤモンド層が異常成長なく緻密に成膜でき、さらに多結晶ダイヤモンド表面への平坦化(研磨)プロセスを容易に実施することができるからである。このようなサイズのダイヤモンド粒子は、公知の爆轟法や爆縮法や粉砕法によりグラファイトから好適に作製することができる。なお、「ダイヤモンド粒子含有溶液に含まれるダイヤモンド粒子の平均粒径」は、JIS 8819−2に従って算出されるものであり、公知のレーザー回折式粒度分布測定装置によって測定された粒度分布が正規分布に従うと仮定して算出された平均粒径を意味する。
ここで、ダイヤモンド粒子含有溶液を塗布する前の化合物半導体基板10は、その表面に付着した金属不純物を除去するために、一般的にフッ酸などを用いて酸洗浄される。酸洗浄された化合物半導体基板10の表面は活性な撥水面であるので、その表面にはパーティクルが付着しやすい。このため、酸洗浄した化合物半導体基板10を純水などで洗浄して、化合物半導体基板10の表面を自然酸化膜が形成された親水性面とすることが好ましい。あるいは、酸洗浄した化合物半導体基板10をクリーンルーム内に長時間放置して、化合物半導体基板10の表面に自然酸化膜を形成することが好ましい。これにより、化合物半導体基板10の表面にパーティクルが付着するのを抑制することができる。この時、自然酸化膜中には正電荷を有する固定電荷が発生する。そのため、正電荷に帯電した自然酸化膜上に、負電荷に帯電させたダイヤモンド粒子を含有するダイヤモンド粒子含有溶液を塗布すれば、化合物半導体基板10とダイヤモンド粒子14とがクーロン引力により強固に結合する。その結果、多結晶ダイヤモンド層16の化合物半導体基板10に対する密着性が向上する。このように負電荷に帯電させたダイヤモンド粒子は、ダイヤモンド粒子に酸化処理を施すことによって、カルボキシル基やケトン基でダイヤモンド粒子を終端することで得られる。例えば、酸化処理としては、ダイヤモンド粒子を酸化熱する方法や、オゾン溶液、硝酸溶液、過酸化水素水溶液、又は過塩素酸溶液にダイヤモンド粒子を浸漬する方法などが挙げられる。
ダイヤモンド粒子含有溶液の溶媒としては、水の他、メタノール、エタノール、2−プロパノ−ル、及びトルエン等の有機溶媒が挙げられ、これらの溶媒を単独で用いてもよく、2種以上組み合わせて用いてもよい。
ダイヤモンド粒子含有溶液におけるダイヤモンド粒子の含有量は、ダイヤモンド粒子含有溶液全体に対して0.03質量%以上10質量%以下とすることが好ましい。0.03質量%以上であれば、ダイヤモンド粒子14を化合物半導体基板10上に均一に付着させることができ、10質量%以下であれば、付着したダイヤモンド粒子14がダイヤモンド層16の成長過程で異常成長するのを抑制することができるからである。
ダイヤモンド粒子14と化合物半導体基板10との密着性を向上させる観点から、ダイヤモンド粒子含有溶液をジェル状のものとすることが好ましく、ダイヤモンド粒子含有溶液に増粘剤を含有させてもよい。増粘剤としては、寒天、カラギーナン、キサンタンガム、ジェランガム、グアーガム、ポリビニルアルコール、ポリアクリル酸塩系増粘剤、水溶性セルロース類、ポリエチレンオキサイドなどが挙げられ、これらの一種又は二種以上を用いることができる。増粘剤を含有させる場合、ダイヤモンド粒子含有溶液のpHを6以上8以下の範囲とすることが好ましい。
ダイヤモンド粒子含有溶液の調製は、上記の溶媒にダイヤモンド粒子を混合して撹拌することにより、溶媒中にダイヤモンド粒子を分散させるようにして行えばよい。撹拌速度は500rpm以上3000rpm以下とすることが好ましく、撹拌時間は10分以上1時間以下とすることが好ましい。
[熱処理]
次に、図1(B),(C)に示すように、化合物半導体基板10に熱処理を施す。これにより、ダイヤモンド粒子含有液膜12中の溶媒が蒸発し、かつ化合物半導体基板10の表面とダイヤモンド粒子14との結合力が強化されて、化合物半導体基板10上にダイヤモンド粒子14が付着する。熱処理中の化合物半導体基板10の温度は、100℃未満とすることが好ましく、30℃以上80℃以下とすることがより好ましい。100℃未満であれば、ダイヤモンド粒子含有溶液の沸騰に伴う泡の発生を抑制することができるので、化合物半導体基板10上にダイヤモンド粒子14が部分的に存在しない部位が発生することがなく、この部位を起点として多結晶ダイヤモンド層16が剥離するおそれもない。30℃以上であれば、化合物半導体基板10とダイヤモンド粒子14とが十分に結合するので、CVD法によって多結晶ダイヤモンド層16を成長させる過程で、スパッタリング作用によりダイヤモンド粒子14が弾き飛ばされるのを抑制することができ、多結晶ダイヤモンド層16を均一に成長させることができる。また、熱処理時間は1分以上30分以下とすることが好ましい。なお、熱処理装置としては、公知の熱処理装置を用いればよく、例えば、加熱したホットプレート上に化合物半導体基板10を載置することにより行うことができる。
本実施形態では、上記のように、化合物半導体基板上にダイヤモンド粒子を含有する溶液を塗布し、その後熱処理する方法を採用することが肝要である。この方法であれば、化合物半導体基板10の表面にクラックが導入されることがなく、そのため、化合物半導体基板10が割れることなく、多結晶ダイヤモンド層16を成長させることができる。そして、化合物半導体基板10を減厚して得た化合物半導体層18に転位が発生することもない。
[多結晶ダイヤモンド層の成長]
次に、図1(C),(D)に示すように、ダイヤモンド粒子14を核として、CVD法により、化合物半導体基板10上に厚さが100μm以上の多結晶ダイヤモンド層16を成長させる。CVD法としては、プラズマCVD法および熱フィラメントCVD法等を好適に用いることができる。
プラズマCVD法を用いる場合、例えば、水素をキャリアガスとして、メタン等のソースガスをチャンバー内に導入して、化合物半導体基板10の温度を700℃以上1300℃以下として、多結晶ダイヤモンド層16を成長させる。多結晶ダイヤモンド層16の厚さの均一性を向上させる観点から、マイクロ波プラズマCVD法を用いることが好ましい。マイクロ波プラズマCVD法とは、プラズマチャンバー内でメタン等のソースガスをマイクロ波によって分解してプラズマ化し、プラズマ化したソースガスを加熱した化合物半導体基板10上に導くことにより、多結晶ダイヤモンド層16を成長させる方法である。ここで、プラズマチャンバー内の圧力、マイクロ波の出力、及び化合物半導体基板10の温度は、以下のように設定することが好ましい。プラズマチャンバー内の圧力は、1.3×103Pa以上1.3×105Pa以下とすることが好ましく、1.1×104Pa以上4.0×104Pa以下とすることがより好ましい。マイクロ波の出力は、0.1kW以上100kW以下とすることが好ましく、1kW以上10kW以下とすることがより好ましい。化合物半導体基板10の温度は、700℃以上1300℃以下とすることが好ましく、900℃以上1200℃以下とすることがより好ましい。
熱フィラメントCVD法を用いる場合、タングステン、タンタル、レニウム、モリブデン、イリジウム等からなるフィラメントを用いて、フィラメント温度を1900℃以上2300℃以下程度とし、メタン等の炭化水素系のソースガスから炭素ラジカルを生成する。この炭素ラジカルを加熱した化合物半導体基板10上に導くことにより、多結晶ダイヤモンド層16を成長させる。熱フィラメントCVD法によれば、ウェーハの大口径化に容易に対応することができる。ここで、チャンバー内の圧力、フィラメントと化合物半導体基板10との距離、及び化合物半導体基板10の温度は、以下のように設定することが好ましい。チャンバー内の圧力は1.3×103Pa以上1.3×105Pa以下とすることが好ましい。フィラメントと化合物半導体基板10との距離は5mm以上20mm以下とすることが好ましい。化合物半導体基板10の温度は700℃以上1300℃以下とすることが好ましい。
多結晶ダイヤモンド層16は化合物半導体層18の支持基板として機能するものであるため、その厚さは100μm以上とし、500μm以上とすることがより好ましい。また、多結晶ダイヤモンド層16の厚さについて、上限は特に限定されないが、CVD法による成長時のプロセスタイムを過大としない観点から、3mm以下とすることが好ましい。
[多結晶ダイヤモンド層の平坦化]
次に、図1(D),(E)に示すように、多結晶ダイヤモンド層16の表面を平坦化してもよい。成膜後の多結晶ダイヤモンド層16の表面には過度の凹凸が形成されている。多結晶ダイヤモンド層16の表面を平坦化することにより、その後得られる多結晶ダイヤモンド自立基板100を半導体プロセス装置の試料台へ確実にセット(チャック)することができる。平坦化方法は特に限定されないが、例えば公知の化学機械研磨(CMP:Chemical Mechanical Polishing)法を好適に用いることができる。なお、平坦化後も、多結晶ダイヤモンド層16の厚さは100μm以上とし、500μm以上とすることがより好ましい。
[化合物半導体基板の減厚]
次に、図1(E),(F)に示すように、化合物半導体基板10を減厚して、化合物半導体層18とする。具体的には、化合物半導体基板10を、多結晶ダイヤモンド層16との界面とは反対側の表面から研削及び研磨することにより減厚する。これにより、所望厚さの化合物半導体層18が支持基板としての多結晶ダイヤモンド層16上に積層された多結晶ダイヤモンド自立基板100を得ることができる。化合物半導体層18の厚さは、そこに形成する半導体デバイスの種類や構造に応じて適宜決定することができ、1μm以上500μm以下とすることが好ましい。なお、この研削及び研磨には、公知又は任意の研削法及び研磨法を好適に用いることができ、具体的には平面研削法及び鏡面研磨法を用いることができる。
(実施例1)
[本発明例1]
図1(A)〜(F)に示す工程を経て、本発明例1−1に係る多結晶ダイヤモンド自立基板を作製した。
まず、HVPE(Hydride Vapor Phase Epitaxy)法により作製した窒化ガリウム(GaN)単結晶から切り出し加工した、直径が2インチ、厚さが600μmのGaN基板を用意した。
次に、爆轟法によって、平均粒径が4nmのダイヤモンド粒子を用意した。このダイヤモンド粒子を、過酸化水素水溶液に浸漬することによりカルボキシル基(COOH)で終端して、負電荷に帯電させた。次に、ダイヤモンド粒子を溶媒(H2O)に混合し、撹拌して、ダイヤモンド粒子の含有量が6質量%のダイヤモンド粒子含有溶液を調製した。なお、撹拌速度は1100rpm、撹拌時間は50分とし、撹拌中のダイヤモンド粒子含有溶液の温度は25℃とした。続いて、GaN基板を純水により洗浄して、表面に自然酸化膜を形成した後、スピンコート法によってGaN基板上にダイヤモンド粒子含有溶液を塗布し、ダイヤモンド粒子含有液膜を形成した。
次に、80℃に設定したホットプレート上にGaN基板を5分間置くことにより、GaN基板とダイヤモンド粒子との結合を強化する熱処理を施し、GaN基板上にダイヤモンド粒子を付着させた。
次に、水素をキャリアガス、メタンをソースガスとして、既述のマイクロ波プラズマCVD法を用いて、GaN基板上に付着したダイヤモンド粒子を核として、厚さ300μmの多結晶ダイヤモンド層を成長させた。なお、プラズマチャンバー内の圧力を1.5×104Pa、マイクロ波の出力を5kW、GaN基板の温度を1050℃とした。
次に、CMP法により多結晶ダイヤモンド層の表面を平坦化した。平坦化後の多結晶ダイヤモンド層の厚さは290μmとした。
次に、GaN基板を研削及び研磨して、厚さが10μmのGaN層とした。このようにして、厚さ290μmの多結晶ダイヤモンド層上に厚さが10μmのGaN層が積層された多結晶ダイヤモンド自立基板を得た。
本発明例では、GaN基板が割れることなく、多結晶ダイヤモンド層を成長させることができた。GaN層の断面をTEMにて観察したところ、転位は観察されなかった。
[比較例1−1]
ダイヤモンド粒子の付着方法を変更した以外は、発明例1と同様の方法で多結晶ダイヤモンド自立基板の作製を試みた。
発明例1と同様のGaN基板を用意した。次に、公知の傷付け法によって、GaN基板の表面にダイヤモンド粒子を埋め込んだ。すなわち、平均粒径1μmのダイヤモンド粒子を含有する溶液中で、GaN基板を超音波洗浄することによって、GaN基板の表面にダイヤモンド粒子を埋め込んだ。次に、発明例1と同様の条件で、マイクロ波プラズマCVD法を用いて、GaN基板上に埋め込んだダイヤモンド粒子を核として、厚さ300μmの多結晶ダイヤモンド層の成膜を試みた。
比較例1−1では、多結晶ダイヤモンド成膜中にGaN基板が割れた。これは、埋め込みに起因してGaN基板の表面に導入されたクラックが起点となり、1050℃の高温での多結晶ダイヤモンド成膜中に、当該クラックがGaN基板を進展したためと考えられる。割れた箇所をTEMで観察した結果、割れの起点にクラックが存在していることがわかった。
[比較例1−2]
多結晶ダイヤモンド層の厚さを5μmに変更した以外は、発明例1と同様の方法で多結晶ダイヤモンド自立基板の作製を試みた。
比較例1−2では、GaN基板の研削の過程で、多結晶ダイヤモンド層とともにGaN基板が割れた。すなわち、多結晶ダイヤモンド層は、厚さ5μmでは自立基板としては機能しないことが分かった。
(実施例2)
[本発明例2]
化合物半導体基板の種類をGaN基板からSiC基板に変更した以外は、発明例1と同様の方法で多結晶ダイヤモンド自立基板の作製を行った。
まず、昇華再結晶法により作製した炭化ケイ素(SiC)単結晶から切り出し加工した、直径が2インチ、厚さが600μmの4H−SiC基板を用意した。
以降は発明例1と同様の手順及び条件にて、厚さ460μmの多結晶ダイヤモンド層上に厚さが10μmのSiC層が積層された多結晶ダイヤモンド自立基板を得た。
本発明例では、SiC基板が割れることなく、多結晶ダイヤモンド層を成長させることができた。SiC層の断面をTEMにて観察したところ、転位は観察されなかった。
[比較例2−1]
ダイヤモンド粒子の付着方法を変更した以外は、発明例2と同様の方法で多結晶ダイヤモンド自立基板の作製を試みた。
発明例2と同様のSiC基板を用意した。次に、公知の傷付け法によって、SiC基板の表面にダイヤモンド粒子を埋め込んだ。すなわち、平均粒径1μmのダイヤモンド粒子を含有する溶液中で、SiC基板を超音波洗浄することによって、SiC基板の表面にダイヤモンド粒子を埋め込んだ。次に、発明例2と同様の条件で、マイクロ波プラズマCVD法を用いて、SiC基板上に埋め込んだダイヤモンド粒子を核として、厚さ460μmの多結晶ダイヤモンド層の成膜を試みた。
比較例2−1では、多結晶ダイヤモンド成膜中にSiC基板が割れた。これは、埋め込みに起因してSiC基板の表面に導入されたクラックが起点となり、1050℃の高温での多結晶ダイヤモンド成膜中に、当該クラックがSiC基板を進展したためと考えられる。割れた箇所をTEMで観察した結果、割れの起点にクラックが存在していることがわかった。
[比較例2−2]
多結晶ダイヤモンド層の厚さを5μmに変更した以外は、発明例2と同様の方法で多結晶ダイヤモンド自立基板の作製を試みた。
比較例2−2では、SiC基板の研削の過程で、多結晶ダイヤモンド層とともにSiC基板が割れた。すなわち、多結晶ダイヤモンド層は、厚さ5μmでは自立基板としては機能しないことが分かった。
本発明の多結晶ダイヤモンド自立基板の製造方法によれば、高品質な化合物半導体層が積層された多結晶ダイヤモンド自立基板を製造することが可能である。
100 多結晶ダイヤモンド自立基板
10 化合物半導体基板
12 ダイヤモンド粒子含有液膜
14 ダイヤモンド粒子
16 多結晶ダイヤモンド層
18 化合物半導体層

Claims (7)

  1. 化合物半導体基板上にダイヤモンド粒子を含有する溶液を塗布し、その後、前記化合物半導体基板に熱処理を施すことによって、前記化合物半導体基板上に前記ダイヤモンド粒子を付着させる工程と、
    前記ダイヤモンド粒子を核として、化学気相成長法により、前記化合物半導体基板上に厚さが100μm以上の多結晶ダイヤモンド層を成長させる工程と、
    その後、前記化合物半導体基板を減厚して、化合物半導体層とする工程と、
    を有し、前記多結晶ダイヤモンド層が、前記化合物半導体層の支持基板として機能する多結晶ダイヤモンド自立基板を得ることを特徴とする多結晶ダイヤモンド自立基板の製造方法。
  2. 前記溶液中の前記ダイヤモンド粒子の平均粒径が50nm以下である、請求項1に記載の多結晶ダイヤモンド自立基板の製造方法。
  3. 前記溶液中の前記ダイヤモンド粒子が負電荷に帯電している、請求項1又は2に記載の多結晶ダイヤモンド自立基板の製造方法。
  4. 前記熱処理では、前記化合物半導体基板の温度を100℃未満に1分以上30分以下保持する、請求項1〜3のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
  5. 前記多結晶ダイヤモンド層の表面を平坦化する工程をさらに有する、請求項1〜4のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
  6. 前記化合物半導体基板は、GaN、AlN、InN、SiC、Al23、Ga23、MgO、ZnO、CdO、GaAs、GaP、GaSb、InP、InAs、InSb、又はSiGeからなる、請求項1〜5のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
  7. 前記化合物半導体層の厚さを1μm以上500μm以下とする、請求項1〜6のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
JP2018237665A 2018-12-19 2018-12-19 多結晶ダイヤモンド自立基板の製造方法 Active JP7172556B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018237665A JP7172556B2 (ja) 2018-12-19 2018-12-19 多結晶ダイヤモンド自立基板の製造方法
PCT/JP2019/040040 WO2020129371A1 (ja) 2018-12-19 2019-10-10 多結晶ダイヤモンド自立基板の製造方法
DE112019006310.3T DE112019006310T5 (de) 2018-12-19 2019-10-10 Verfahren zur herstellung eines freistehenden polykristallinen diamantsubstrats
CN201980084289.0A CN113544318B (zh) 2018-12-19 2019-10-10 多晶金刚石自立基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018237665A JP7172556B2 (ja) 2018-12-19 2018-12-19 多結晶ダイヤモンド自立基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020100517A true JP2020100517A (ja) 2020-07-02
JP7172556B2 JP7172556B2 (ja) 2022-11-16

Family

ID=71100761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018237665A Active JP7172556B2 (ja) 2018-12-19 2018-12-19 多結晶ダイヤモンド自立基板の製造方法

Country Status (4)

Country Link
JP (1) JP7172556B2 (ja)
CN (1) CN113544318B (ja)
DE (1) DE112019006310T5 (ja)
WO (1) WO2020129371A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7480699B2 (ja) 2020-12-24 2024-05-10 株式会社Sumco 多結晶ダイヤモンド自立基板を用いた積層基板及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114517331A (zh) * 2022-02-28 2022-05-20 郑州航空工业管理学院 一种mpcvd法生长多晶金刚石的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2691884B2 (ja) * 1995-07-10 1997-12-17 株式会社石塚研究所 親水性ダイヤモンド微細粒子及びその製造方法
JP2005306617A (ja) * 2004-04-16 2005-11-04 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜およびその製造方法
JP2007519262A (ja) * 2004-01-22 2007-07-12 クリー インコーポレイテッド ダイアモンド基板上炭化珪素並びに関連するデバイス及び方法
JP2007537127A (ja) * 2004-05-13 2007-12-20 チェン−ミン スン, ダイヤモンド担持半導体デバイスおよび形成方法
WO2011161190A1 (en) * 2010-06-25 2011-12-29 Element Six Limited Substrates for semiconductor devices
JP2016501811A (ja) * 2013-04-23 2016-01-21 カルボデオン リミティド オサケユイチア ゼータ負のナノダイヤモンド分散液の製造方法およびゼータ負のナノダイヤモンド分散液

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0558784A (ja) * 1991-09-02 1993-03-09 Toyota Central Res & Dev Lab Inc ダイヤモンドの析出方法
US5485804A (en) * 1994-05-17 1996-01-23 University Of Florida Enhanced chemical vapor deposition of diamond and related materials
EP0844319A4 (en) * 1996-06-12 2001-09-05 Matsushita Electric Ind Co Ltd DIAMOND FILM AND METHOD FOR THE PRODUCTION THEREOF
JP3650917B2 (ja) * 1997-08-29 2005-05-25 株式会社神戸製鋼所 表面光電圧による半導体表面評価方法及び装置
JP4654389B2 (ja) * 2006-01-16 2011-03-16 株式会社ムサシノエンジニアリング ダイヤモンドヒートスプレッダの常温接合方法,及び半導体デバイスの放熱部
JP5978548B2 (ja) 2012-02-29 2016-08-24 エレメント シックス テクノロジーズ ユーエス コーポレイション ダイヤモンド上の窒化ガリウム型ウェーハの製造方法
KR101331566B1 (ko) * 2012-03-28 2013-11-21 한국과학기술연구원 나노결정다이아몬드 박막 및 그 제조방법
CN108373153A (zh) * 2018-04-17 2018-08-07 中国科学院宁波材料技术与工程研究所 一种纳米金刚石薄膜及其自组装制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2691884B2 (ja) * 1995-07-10 1997-12-17 株式会社石塚研究所 親水性ダイヤモンド微細粒子及びその製造方法
JP2007519262A (ja) * 2004-01-22 2007-07-12 クリー インコーポレイテッド ダイアモンド基板上炭化珪素並びに関連するデバイス及び方法
JP2005306617A (ja) * 2004-04-16 2005-11-04 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜およびその製造方法
JP2007537127A (ja) * 2004-05-13 2007-12-20 チェン−ミン スン, ダイヤモンド担持半導体デバイスおよび形成方法
WO2011161190A1 (en) * 2010-06-25 2011-12-29 Element Six Limited Substrates for semiconductor devices
JP2016501811A (ja) * 2013-04-23 2016-01-21 カルボデオン リミティド オサケユイチア ゼータ負のナノダイヤモンド分散液の製造方法およびゼータ負のナノダイヤモンド分散液

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7480699B2 (ja) 2020-12-24 2024-05-10 株式会社Sumco 多結晶ダイヤモンド自立基板を用いた積層基板及びその製造方法

Also Published As

Publication number Publication date
DE112019006310T5 (de) 2021-09-09
WO2020129371A1 (ja) 2020-06-25
CN113544318A (zh) 2021-10-22
JP7172556B2 (ja) 2022-11-16
CN113544318B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
JP6796162B2 (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
JP7115297B2 (ja) 多結晶ダイヤモンド自立基板及びその製造方法
TWI747512B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
TWI694559B (zh) 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層
TWI610335B (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
JP6726180B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
KR20150070161A (ko) 나노카본막의 제작 방법 및 나노카본막
US20230260841A1 (en) Method for producing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
WO2020129371A1 (ja) 多結晶ダイヤモンド自立基板の製造方法
KR20220159960A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
US20220270875A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
JP7024668B2 (ja) Soiウェーハ及びその製造方法
JP7480699B2 (ja) 多結晶ダイヤモンド自立基板を用いた積層基板及びその製造方法
JP6772995B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
JP6825509B2 (ja) ダイヤモンド積層シリコンウェーハの製造方法およびダイヤモンド積層シリコンウェーハ
JP2023502571A (ja) SiCでできたキャリア基材上に単結晶SiCの薄層を備える複合構造を作成するプロセス
CN113557588B (zh) 多晶金刚石自立基板及其制造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP2023085098A (ja) 積層ウェーハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R150 Certificate of patent or registration of utility model

Ref document number: 7172556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150