JP2020025032A5 - - Google Patents

Claims (6)

1. 少なくともインジウム及びガリウムを含む酸化物半導体からなる活性層と、
   前記活性層上に部分的に形成された電極層と、
   前記活性層及び前記電極層上に形成された酸化膜絶縁層と、
   前記酸化膜絶縁層上に形成された窒化膜絶縁層と、
   を有し、
   前記酸化膜絶縁層と前記窒化膜絶縁層の間に、平面視において、前記活性層と部分的に重畳する酸素拡散阻害膜を有する、
   薄膜トランジスタ。
2. 前記酸素拡散阻害膜は、電気的に浮遊した金属膜である、請求項１に記載の薄膜トランジスタ。
3. 前記酸素拡散阻害膜は、さらに、前記電極層のドレイン電極と重畳する、請求項１又は２に記載の薄膜トランジスタ。
4. 前記活性層の下部にゲート絶縁層を介して配置される下部ゲート電極と、
   前記下部ゲート電極と接続され、前記窒化膜絶縁層上に形成される上部ゲート電極と、
   を有する請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
5. 請求項３に記載の薄膜トランジスタに加え、
   前記活性層と離間して設けられた第２活性層と、
   前記電極層と離間して設けられた第２電極層と、
   前記酸化膜絶縁層と、
   前記窒化膜絶縁層と、を含む第２薄膜トランジスタを更に有し、
   前記薄膜トランジスタのドレインと、前記第２薄膜トランジスタのソース又はドレインのいずれか一方とが電気的に接続され、
   前記第２薄膜トランジスタのソース又はドレインのいずれか一方は、前記酸素拡散阻害膜とは重畳しない、電子回路。
6. 前記薄膜トランジスタのソースは第１電源電位が入力されるように構成され、前記第２薄膜トランジスタのソース又はドレインの他方は、前記第１電源電位よりも高い電位を有する第２電源電位が入力されるように構成される、請求項５に記載の電子回路。