JP2020004999A - 2つの金属表面を永久的に接続するための方法 - Google Patents

2つの金属表面を永久的に接続するための方法 Download PDF

Info

Publication number
JP2020004999A
JP2020004999A JP2019176822A JP2019176822A JP2020004999A JP 2020004999 A JP2020004999 A JP 2020004999A JP 2019176822 A JP2019176822 A JP 2019176822A JP 2019176822 A JP2019176822 A JP 2019176822A JP 2020004999 A JP2020004999 A JP 2020004999A
Authority
JP
Japan
Prior art keywords
metal
connection
diffusion
substrate
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019176822A
Other languages
English (en)
Inventor
マルクス・ヴィンプリンガー
Markus Wimplinger
ヴィオレル・ドラゴイ
Dragoi Viorel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EV Group E Thallner GmbH
Original Assignee
EV Group E Thallner GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EV Group E Thallner GmbH filed Critical EV Group E Thallner GmbH
Publication of JP2020004999A publication Critical patent/JP2020004999A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/03011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03015Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for aligning the bonding area, e.g. marks, spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/031Manufacture and pre-treatment of the bonding area preform
    • H01L2224/0311Shaping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/035Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/0355Selective modification
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/038Post-treatment of the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/038Post-treatment of the bonding area
    • H01L2224/03848Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • H01L2224/8383Solid-solid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0101Neon [Ne]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0133Ternary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

【課題】本発明の目的は、第1の基板の第1の金属表面と、第2の基板の第2の金属表面との間に、永久的で、導電性を有する接続を形成することにある。【解決手段】以下の方法ステップを有している。金属表面の接続の際、特に処理の後数分の間に、永久的で、少なくとも専ら両金属表面の特に同種の、好ましくは同じ金属イオン及び/又は金属原子間の拡散置換によって形成される、導電性を有する接続が形成可能であるように、前記第1の金属表面と前記第2の金属表面とを処理するステップ、前記第1の金属表面と前記第2の金属表面とを位置調整及び接続するステップであり、処理、位置調整、及び接続の間、最大で300℃、特に最大で260℃、好ましくは230℃、より好ましくは200℃、特に好ましくは最大で180℃、理想的には最大で160℃のプロセス温度が超過されないステップ、の順序で進行する方法である。【選択図】なし

Description

本発明は、請求項1に記載の、2つの金属表面間の永久接続を形成するための方法に関する。
2つの金属表面間に、永久的で、導電性を有する金属接続を形成することは、半導体産業では、ますます意義を増してきている。特に、いわゆる「三次元集積回路(3D IC)」の分野における新式のパッケージング技術にとっては、2つの機能面間の金属ボンディング接続が決定的な役割を果たしている。このとき、まず能動回路又は受動回路が2つの独立した基板上に作製され、これらの基板は、ボンディングステップにおいて永久的に相互接続され、電気的接触が確立される。この接続ステップは、2つのウェハの接続(ウェハ間‐W2W)か、1つ若しくは複数のチップと1つのウェハとの接続(チップとウェハとの間‐C2W)か、又は、1つ若しくは複数のチップと1つのチップとの接続(チップ間‐C2C)かの方法を用いて行われる。これらの接続方法においては、概ね同じ材料(金属)から成る2つの接続面間の直接接続が大きな関心を集めている。このとき、極めて好ましいのは、この接続面に材料をほとんど追加せずにすむ方法である。ここで、しばしば、メタライゼーションとして、銅(Cu)又はアルミニウム(Al)又は金(Au)が用いられる。しかしながら、ここで明らかにすべきことには、本発明は基本的に、他の金属との相互作用においても機能するものであり、金属の選択は、専らチップ構造の要求と前処理ステップとに基づいている。それゆえ、他の金属も、本発明の技術的範囲にあると見なされるべきである。さらに、この方法は、いわゆる「ハイブリッドボンディング界面」にも適用され得る。このハイブリッド界面は、非金属領域に包囲された金属接触面の適切な組合せから構成されている。このとき、非金属領域は、各ボンディングステップにおいて、金属接触だけではなく、非金属領域間の接触も形成されるように構成されている。現在では、異質な材料、特に異質な金属を含まないこの接続は、いわゆる拡散ボンディング法によって形成される。このとき、接触面は、互いに位置を調整し、接触させられる。接触面は、適切な方法(例えば「化学機械研磨」又は略して「CMP」)を用いて、当該接触面が極めて平らで、表面粗さが小さくなるように前処理される。その後、接触面は、適切な機器(例えばウェハボンダ)において互いに押し付けられ、同時に、自由に選択できるプロセス温度にまで加熱される。ここではまた、これが、例えば真空(例えば<1mbar、好ましくは<1mbar〜3mbar)などの最適化された雰囲気において、又は、還元性雰囲気、特に水素(H)の含有量が多い(>1%、好ましくは>3%、より好ましくは>5%、理想的には>9%)雰囲気において行われると有利であることが証明されている。これらのプロセス条件下において、両方の金属表面間に、いわゆる拡散ボンディングが生じる。このとき、金属が共晶組成である場合、金属原子又は分子が、両方の表面間を往復して拡散し、それによって、表面間に永久的で、金属伝導性を有し、機械的に極めて安定した接続が確立される。このとき、この接続は、金属構造における元の接触面の検出を不可能にする質を有していることが多い。むしろ、この接続は均質な金属構造であることが明らかになっており、元の接触面を超えて延在している。この技術の使用を今日著しく制限している要因は、この接続を形成し、特に拡散を可能にするために必要な温度が、大抵は比較的高いということである。多くの場合、この温度は300℃よりも高く、多くの場合、350℃よりも高く、典型的には380℃〜400℃であり、特定の場合においては、450℃又は500℃まででもあり、部材が許容できる温度(典型的には<260℃、しばしば<230℃、特定の部材は<200℃、特定の場合は<180℃、又は<150℃でさえある)よりも高いので、この方法の使用が妨げられるか、又は制限される。本発明は、この問題を回避する。なぜなら、本発明は、必要なプロセス温度を劇的に低下させる方法を可能にするからである。
本明細書では、以下において、この金属接続を「均質ボンディング接続」とする。このとき、つねに、金属Aから成る2つの金属接触面間の接続は、永久的に当該接続に組み込まれた異質な材料、特に異なる元素組成を有する異なる金属Bを用いずに形成されるボンディング接続を意味している。
上述したように、現在存在する方法は、拡散プロセスを可能にするために必要なプロセス温度によって制限されている。基本的に、拡散プロセスは、多数の要因に依存するプロセスであることが認められている。しかし、当該プロセスは、比較的低い温度ではよりゆっくりと進行する。しかしながら、これは実際には問題である。なぜなら、これは、このようなプロセスの経済性を制限するか、又は、非常に時間のかかる(>1h)プロセスを不経済にするからである。したがって、拡散ボンディングプロセスは、同種の接触面間では用いられない。この場合、別の選択肢として、はんだ接合、又は、共晶接合及びいわゆる金属間化合物接合の最も変化に富む特徴が用いられる。ここで、鉛/スズはんだ、銅‐銀‐スズはんだ、インジウムに基づくはんだに基づくはんだ接合が、又は、金‐スズ若しくは金‐ケイ素若しくはアルミニウム‐ゲルマニウム及び銅‐スズ(金属間化合物CuSn)に基づくはんだ接合も例として挙げられる。これらの手法は、製造補給の問題においても、技術的な問題においても不利である。これらのボンディング接続は、製造の内、特定のメタライゼーション(例えばCu)のみが確立され、適格とされている範囲において形成されるべきである。この場合、このメタライゼーションに加えて、さらなるメタライゼーションのためのインフラを建設し、評価も行うことで、巨額の追加費用が発生する可能性がある。技術的観点からは、共晶接合は、長期間安定性の点では危機的である。特定の接合は極めてもろく、したがって、特に機械的疲労現象が生じ得る。さらに、特定のメタライゼーションのために、混合比に関しては非常に狭い許容範囲が保持され、それによって、共晶接合の所望の特性(例えば、融解温度、機械的特性及び電気的特性)が保証される。さらに、拡散効果は、共晶接合に関して問題を生じ得る。例えば、スズが、2つの銅接触面間の界面から、銅接触部全体を通って拡散し、その下にある、銅接触部とその下の層との間の境界層に達すると重大な問題になる。これによって、金属組成が変化し、当該界面において銅の機械的剥離が生じ、製造後数年の後にようやく生じるような部材の機械的欠陥がもたらされ得る。これは、この形態では、微細構造においてのみ生じ得る効果である。なぜなら、ここでは、このような効果がようやく役割を演じ得るような、非常に薄い層が用いられるからである。
それゆえ、本発明の課題は、金属ボンディング接合におけるプロセス温度の低下及び/又はプロセス時間の短縮を達成し得るような方法を記載することにある。
本課題は、請求項1の特徴によって解決される。本発明の有利なさらなる構成は、下位請求項に記載されている。明細書、請求項、及び/又は図面に記載された特徴の内少なくとも2つから成る全ての組合せも、本発明の枠内である。また、記載された値の範囲では、示された境界内の値は境界値として開示されているとともに、任意の組み合わせにおいて権利を要求できる。
本発明は、方法とプロセスとを示している。当該方法及びプロセスを用いることによって、均質ボンディング接続のためのボンディング温度が劇的に低下し、それによって、異質な金属を必要としない接続を、広範な使用領域において用いることが可能になる。本発明の付加的な利益は、プロセスの加速である。これは、プロセスパラメータを理想的に選択した場合に達成可能であり、プロセスの経済性を向上させる。
拡散は一般的に、置換拡散と格子間拡散とに区分される。
置換拡散の場合、個々の原子の拡散ジャンプは、格子内において他の原子が存在し得る点に沿って行われる。しかしながら、このような拡散ジャンプを可能にするためには、原子がジャンプしたい位置に他の原子が存在しなくても構わない(直接の原子交換機構という例外も存在するが、これは学術的に議論されてはいるが、まだ証明されてはおらず、存在するとしても、他の原子交換機構に比べると、考慮しなくても良い程度に稀である)。原子の存在しない位置は、ボイドと呼ばれている。ボイドは、特許のさらなる説明において根本的に重要な側面を有している。
格子間拡散の場合、比較的小さな原子が結晶の格子空孔内部で拡散する。当該特許では、主にホモアトミックな拡散を扱うので、格子間拡散についてはこれ以上検討しない。
格子間拡散の例としては、Si結晶格子の格子空孔内に拡散する水素が挙げられる。水素はSiに比べて「小さい」ので、格子空孔内に場所を有している。
本発明によると、同じ種類の金属のホモアトミックな拡散の場合には、置換拡散のみが考慮の対象になる。
さらに、表面拡散と粒界拡散と体積拡散とが区分される。原子は、可能な限り少ない他の原子によって区切られているところで、最も良く拡散する。この状態は、特に表面に存在する。それによって、表面上での原子の高い移動性も説明される。粒界内でも、原子は一般的に結晶格子内よりも多くの場所を有している。それゆえ、この種類の拡散の速度は、表面拡散の速度と体積拡散の速度との間である。粒界拡散は、自明のことながら、粒界の存在を前提としている。
この多結晶の金属表面の場合、以下の問題が直接ボンディングの際に生じる。
第1に、多結晶材料は複数の結晶粒から構成されており、当該結晶粒は、ボンディングされるべき表面に関して、様々に方向付けられている。それによって、当該表面は、様々な結晶表面から構成される。各結晶粒表面の様々な物理的特性は、一般的に、様々な酸化特性、拡散特性、接着特性等を有する。
第2に、当該結晶粒は、いわゆる粒界、つまり、オングストロームからナノメートルの範囲における、原子の無い領域を有しており、粒界は当該結晶粒を互いに分離し、粒界では、原子が結晶粒体積内よりも高い拡散性を有している。
第3に、ボンディングされるべき表面は、最も稀な場合において、酸化生成物を含んでいない。
多結晶表面が、最悪の場合、酸化生成物と、ゼロとは異なる表面粗さとを有するという事実は、直接の溶接を不可能にしている。当該表面は、接触に際して、全面的に平坦であるわけではなく、界面に細孔を形成する。この「微細な空孔」を、上述のボイドと混同することはない。ボイドは、拡散のために根本的に重要であるが、界面内の「微細な空孔」は、原子が「向こう側」にジャンプすることを妨げる。
要約すると、本発明によると、2つの表面の改質は、可能な限り低い温度において、原子が互いの中へ可能な限り容易に拡散しなければならないように行われる。
この拡散は、例えば、表面に近い層又は理想的には表面を始点とし一定の深さ「d」(層厚)が材料内に達する層が利用可能であり、当該層が接続されるべき表面間の拡散、特に専ら置換拡散を生じさせる構造を有するように、接続されるべき金属表面が構成されることによって促進され得る。以下に、この表面に近い層を形成することを可能にする手法について説明する。特に、あまり密集していない、表面に近い層を利用可能にすると有利であることが明らかになっている。これは、ボイドが対応して多く集中していることを意味している。この表面欠陥は、温度処理の際に構造の再構成が行われ、最終的には更なる密集(と表面欠陥の除去)につながるという利点を有している。この温度ステップが、両方の金属接触面が密に接触している間に行われる場合、これらの金属接触面は塑性的に変形し、それによって界面内の空間を閉鎖し、その結果、より良い接触が可能になり、これら両方の表面間の拡散ボンディングの発生が促進される。これらの層の形成を可能にする表面処理には、一連の変型例が存在する。
表面欠陥の追加的な形成:
この方法においては、金属接触面が、先行技術から知られている手法で形成される。それに関して一般的な方法ステップは、いわゆる「シード層」の堆積である。シード層は、金属(例えば銅)の電気化学体積を可能にするために用いられる。このとき、メタライゼーションは、リソグラフィと、いわゆるメッキマスクの決定とによって、必要な構造化(接触領域と、接触領域の周囲に隣接する非金属領域とにおける)を得る。金属の電気化学堆積の後、当該金属は、大抵は化学機械研磨(CMP)によって研磨され、それによって、平らな表面と、非常に小さい表面粗さ(<2nm、理想的には<1nm、さらに好ましくは<0.5nm二乗平均平方根[rms]、2×2μmAFMスキャナで測定)とが保証される。これらの方法は、業界では十分に知られている。ボンディング界面の構成に応じて、金属パッドを取り囲む非金属領域は、二酸化ケイ素、有機絶縁体材料、又は、その他適切な材料から構成され得る。このとき、金属領域と周辺領域との間のトポグラフィは、金属領域も非金属領域も同時に接触することでトポグラフィが存在しないように、又は、別の選択肢として、非金属領域を金属領域に対してわずかに下げて(例えば、約100A、好ましくは1000A又は2000A)、金属領域のみが互いに接触するように選択され得る。金属の電気化学堆積とは別に、スパッタリング等の他の手法も考慮対象になる。
従来の拡散ボンディング方法に概ね対応する表面品質を有するように形成された金属接触面から出発して、表面欠陥を追加的に組み込むために、これらの適した方法が行われる。
一実施形態において、この表面欠陥は、気体イオンの注入によって形成される。ここでは、好ましくは、対応する金属原子又は金属分子の「転位」によって構造内に表面欠陥を形成するために十分な質量を有したイオンが選択される。このために特に適していると見なされるガスは、金属と反応しないガスであり、特にアルゴン等の希ガスである。しかしながら、特定の適用事例においては、窒素又は十分な質量を有するその他のガスも考慮の対象になる。ここで決定的な問題は、気体イオンの質量と金属原子の質量との比である。基本的には、この注入プロセスは、金属表面に気体イオンを衝突させることが可能であればいずれの装置においても実行可能である。しかしながら、好ましくは、これはプラズマに基づくシステムによって行われる。このカテゴリで好ましいのは、いわゆる誘導結合プラズマシステム(ICP)、又は、いわゆる容量結合プラズマシステム(CCP)である。両方のシステム、特にICPシステムにおいて、表面に近い金属層の所望の特性を得るためには、イオンのための加速エネルギーを正しく選択することが決定的に重要である。ICPシステムの場合、この加速エネルギーは、可変電界強度を用いて調整され得る。CCPシステムの場合、この加速エネルギーは、一連の変数を用いて最適化され得る。本発明によると、このために、自己バイアス電圧がウェハ受容部に供給され、好ましくは、イオンの加速エネルギーに影響を与えるように、目標を定めて調整される。しかしながら、さらに理想的には、いわゆる二重周波数プラズマ(dual frequency plasma)セットアップが利用される。それによって、プラズマ密度と温度とを、両方の周波数の内1つで制御する一方で、加速エネルギーに第2の周波数(ウェハ受容部に加えられた周波数)の影響を与えることが可能である。より理想的には、当該セットアップは、ウェハに加えられる周波数が、比較的(動作周波数が13.56MHzの、業界で一般的なプラズマシステムと比較して)低く選択されている場合に機能する。好ましくは、この周波数は1MHzより小さく、より良い結果は周波数<500kHzで、最適な結果は周波数<200kHzで、最良の結果は周波数<50kHzで得られる。
好ましい一実施形態においては、特に追加的な直流電圧によって、より強い電界が境界層(シース)内に発生し、それによって、イオンが基板表面上でより加速する。
プラズマ生成のために選択されたガスが、表面欠陥を形成するためのイオンから構成されるだけではなく、プロセスに有利な影響を与える追加的な部分をも含む場合、特に良好な結果が得られる。ここで特に適しているのは、例えば水素の添加である。なぜなら、水素は還元的に働き、金属表面の酸化を妨げるか、又は、すでに形成された酸化層を除去することができるからである。特に、金属表面に注入されている水素イオンは、持続的な酸化防止作用を有しており、当該作用はわずかな時間から数分(例えば、少なくとも1分、3分、又は5分から10分)に亘って持続する。それによって、例えばウェハを相互に位置調整した後、ボンディングのためにボンディングチャンバに導入するのに十分な時間枠を利用することができる。このとき、理想的な必要条件を得るための、様々なイオンの注入は、上述したように、対応して選択された混合気を用いることによって、又は、様々なプロセスガスを用いて連続する注入ステップを行うことによっても平行して行われ得る。これは、同じプロセスチャンバ又は異なるプロセスチャンバにおいて行われる。
今日まで一般的であるように、表面欠陥の形成に引き続いて、面の接触及びボンディングが行われる。単にプロセスパラメータを有利に適合させても良い。特に、ボンディングは明らかに低下したプロセス温度において行われ得る。ここで、優れた結果はすでに<300℃で得られる。最適化された表面に近い層の場合、<260℃まで、理想的には<230℃まで、多くの場合は<200℃まで、特殊な場合は<180℃又は<160℃まで温度を低下させることができる。別の選択肢として、プロセスウィンドウを、プロセス温度が多少高い場合にプロセス時間が短縮され得るように選択することができる。
欠陥を有する表面に近い層の形成:
金属堆積プロセスの適切な選択において、質の低い金属層を形成することが可能である。大抵の場合、これは所望されない。なぜなら、これらの層の電気伝導性は限られているからである。これは、金属構造の準最適な形態に起因する。本発明においては、この効果が利用される。ここでは、まず業界で一般的な方法で金属表面が形成される。これについては、上述の説明が参照される。これらの層には、質の低い、非常に薄い金属層が載置される。典型的には、この層の厚さは、<3nm、より良くは<2nm、より理想的には<1nm又は<0.5nmに選択される。この層は、両方の接触面上、又は別の選択肢として、片側の面にのみ載置され得る。このとき、厚さが対応して最適化される。引き続いて、従来一般的であるように、接触面が接触させられ、加熱される。このとき、表面欠陥は一掃され、接触面では、両表面間に拡散ボンディングが成立する。このとき、質の低い金属層は、この拡散ボンディングの成立を促進する。こ(れら)の層の形成は、このような堆積プロセスに関する従来のプロセスパラメータを通じて制御可能である。このとき、層の質に影響を与えるパラメータは、業界では知られており、専門の関連文献でも明らかである。ここで、大抵の場合重要なのは、堆積温度、堆積システムのプロセスチャンバ内の環境圧力、並びに、堆積システムの堆積チャンバ内に存在するガス及び環境条件の選択である。そのために適した方法は、例えばスパッタリングプロセスであり、当該プロセスは通常、準最適と見なされるプロセス条件(例えばプロセス温度が低い)のもとで行われる。
別の選択肢として、当該層を電気めっきによって形成しても良い。このとき、まず表面を平面的に形成し(上述したように)、その後、薄層(層厚は上記を参照のこと)を電気めっきによって形成することが考えられる。電気めっきプロセスの最適な選択(化学物質の組成、電流値、温度等)に基づいて、所望の特性を有する層が形成され得る。
本発明の意味での表面欠陥は、球形又は同等の形のボイドに関して、理想的な場合1つ又は複数の原子の大きさ、特に<10nm、好ましくは<5nm、より好ましくは<3nm、より好ましくは<1nm、より好ましくは<0.5nmの大きさを有している。
金属ナノ粒子の塗布:
すでに学術文献から知られていることに、<100nm、理想的には<70nm、より良くは<50nm〜30nm、好ましくは<20nm又は<10nmの大きさの金属粒子(例えば金、しかしまた銅も)は、融点より低い温度で、粒子の大きさによっては融点よりもはるかに低い温度で熱処理を行う際、均質で連続した金属構造に結びつくという特性を有している。この特性は、このような粒子が、薄層の形態で、金属接触面の片面又は両面に塗布されることによって、ボンディングプロセスのために利用できる。引き続いて、これらの接触面は接触させられ、熱処理が行われる。当該熱処理の間に、このナノ粒子は、粒子間のボンディングも、金属接触面とのボンディングも可能にし、結果として、両方の金属接触面同士の完全なボンディングを可能にする。これは、当該ナノ粒子がそれ自身非常に反応性であり、特に同じ金属から構成された金属表面と理想的に結びつく特性を有していることによって可能になる。小さい粒子を用いる場合、この接続は、すでに<250℃、理想的には<200℃、より好ましくは<150℃、非常に小さい粒子の場合には<120℃ですら行われ得る。
表面粗さの最適化:
拡散ボンディングを同様に加速し、特に温度が著しく低下した場合にボンディングを行うためのさらなる可能性は、表面を、表面粗さに関して対応して最適化することである。基本原則は、表面リップル及び粗さの平坦化にある。二乗平均平方根(RMS)粗さは、ナノメートル領域内であるべきである。調整された粗さは、均質でなければならない。すなわち、原子間力顕微鏡(AFM)で測定する平均波長と、山‐谷断面の平均振幅とは、表面全体において同じでなければならない。これは、接触の際に表面が互いに干渉し、1つの表面の山が、もう1つの表面の谷をふさぎ、その逆も行われるために必要な前提条件である。この最適化された接触によって、拡散ボンディングの成立が著しく促進され、比較的低い温度でも可能になる。
そのために必要な表面粗さは、目標を定めて選択されたCMPプロセスによって得られる。一方では、CMPプロセスは非常に平坦な表面の形成を可能にし、他方では、スラリーの適切な選択によって、表面粗さにも影響を与えることができる。このとき、表面に所望の状態を作り出すことは、単独のCMPステップにおいて、又は、2つの連続するステップにおいて行われる。この場合、第1のステップは、表面の平面性を確保するために用いられ、第2のステップは、所望の局所的表面粗さを形成するために用いられる。任意で、表面粗さを、特別なエッチングステップによって形成しても良い。さらに、要求される粗さを、電気めっきとCMPとの相互作用によって、又は、目標を定めて実施される電気めっきステップの結果として形成することが考えられる。このとき、まず表面を平面として形成し、次に、薄層(層厚については、欠陥を有する表面に近い層の形成の変型例を参照のこと)を電気めっきによって形成することが考えられる。電気めっきプロセス(化学物質の組成、電流値、温度等)の最適化された選択によって、所望の特性を有する層を形成することができる。
表面粗さは(AFMで2×2μmの面積を測定した場合)、<20nm、特に<10nm、好ましくは<5nm、より好ましくは<3nm、より好ましくは<1nm、より好ましくは<0.5nmであると良い。
特に最適化されたプロセス結果を得るために、上述の変型例を任意で組み合わせても良い。水素の注入は、記載されたその他の手法との相互作用における酸化を回避するための手段として、特に最適化された結果をもたらすことができる。
ここでもう一度言及するが、当該方法は、いわゆる「ハイブリッドボンディング界面」にも適用可能である。このハイブリッド界面は、金属領域に囲まれていない金属接触面の適切な組合せから構成されている。このとき、非金属領域は、各ボンディングステップにおいて、金属接触も、非金属領域間の接触も形成され得るように構成されている。
ここで、特に有利であり得るのは、プラズマ注入ステップを、低温において金属接続が形成され得ると共に、金属領域に隣接する非金属領域間の接続も形成され得るように構成することである。このとき、この非金属領域は、二酸化ケイ素から構成されていても良い。当該非金属領域は、やはりプラズマ処理によって改質され得るので、非常に低い温度でのボンディングが可能である。
本発明は、特に第1の基板の第1の金属表面と、第2の基板の第2の金属表面との間に、永久的で、導電性を有する接続を形成するためのプロセスフローであって、以下の方法ステップを有しており、特に方法が、
‐金属表面の接続の際、特に処理の後数分の間に、永久的で、少なくとも専ら両金属表面の特に同種の、好ましくは同じ金属イオン及び/又は金属原子間の置換拡散によって形成される、導電性を有する接続が形成可能であるように、第1の金属表面と第2の金属表面とを処理するステップ、
‐第1の金属表面と第2の金属表面とを位置調整及び接続するステップであり、処理、位置調整、及び接続の間、最大で300℃、特に最大で260℃、好ましくは230℃、より好ましくは200℃、特に好ましくは最大で180℃、理想的には最大で160℃のプロセス温度が超過されないステップ、
の順序で進行するプロセスフローに本質がある。

Claims (6)

  1. 第1の基板の金属領域と非金属領域を有する第1の表面と、第2の基板の金属領域と非金属領域を有する第2の表面との間に、永久的な導電接続を形成するための方法であって、
    前記表面の接続の際、少なくとも前記表面の前記金属領域の金属イオン間及び/又は金属原子間の置換拡散によって生じる永久的な導電接続が形成されるように、前記第1の表面及び/又は前記第2の表面を表面欠陥の形成によって処理するステップと、
    前記第1の表面と前記第2の表面を位置調整及び接続するステップとを有していて、
    前記第1の表面と前記第2の表面はハイブリッドボンディング界面を形成している、前記方法。
  2. 前記処理、前記位置調整及び前記接続の間に、プロセス温度が最高200℃を超えない請求項1記載の方法。
  3. 前記第1の表面と前記第2の表面の前記金属領域の処理が、二重周波数プラズマセットアップを利用した気体イオンの注入によって行われる請求項1又は2に記載の方法。
  4. 前記金属領域に隣接する非金属領域が、二酸化ケイ素から構成されていて、プラズマ処理される請求項3に記載の方法。
  5. 第1の基板の金属領域と非金属領域を有する第1の表面と、第2の基板の金属領域と非金属領域を有する第2の表面との間に、永久的な導電接続を形成するための方法であって、
    前記表面の接続の際、少なくとも前記表面の前記金属領域の金属イオン間及び/又は金属原子間の置換拡散によって生じる永久的な導電接続が形成されるように、前記第1の表面及び/又は前記第2の表面を表面欠陥の形成によって処理するステップと、
    前記第1の表面と前記第2の表面を位置調整及び接続するステップとを有していて、
    前記処理、前記位置調整及び前記接続の間に、プロセス温度が最高300℃を超えておらず、
    前記第1の表面と前記第2の表面の前記金属領域の処理が、プラズマに基づくシステムによる気体イオンの注入によって行われる、前記方法。
  6. 前記気体イオンの注入に二重周波数プラズマセットアップが利用され、ウェハに加えられる周波数が、1MHzより小さい請求項5に記載の方法。
JP2019176822A 2010-03-31 2019-09-27 2つの金属表面を永久的に接続するための方法 Pending JP2020004999A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP10003568A EP2372755B1 (de) 2010-03-31 2010-03-31 Verfahren zum permanenten Verbinden zweier Metalloberflächen
EP10003568.2 2010-03-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018000236A Division JP6625674B2 (ja) 2010-03-31 2018-01-04 2つの金属表面を永久的に接続するための方法

Publications (1)

Publication Number Publication Date
JP2020004999A true JP2020004999A (ja) 2020-01-09

Family

ID=43466688

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2013501651A Active JP5802736B2 (ja) 2010-03-31 2011-02-23 2つの金属表面を永久的に接続するための方法
JP2015170134A Active JP6272806B2 (ja) 2010-03-31 2015-08-31 2つの金属表面を永久的に接続するための方法
JP2015170132A Active JP6272804B2 (ja) 2010-03-31 2015-08-31 2つの金属表面を永久的に接続するための方法
JP2015170135A Active JP6272807B2 (ja) 2010-03-31 2015-08-31 2つの金属表面を永久的に接続するための方法
JP2015170133A Active JP6272805B2 (ja) 2010-03-31 2015-08-31 2つの金属表面を永久的に接続するための方法
JP2018000236A Active JP6625674B2 (ja) 2010-03-31 2018-01-04 2つの金属表面を永久的に接続するための方法
JP2019176822A Pending JP2020004999A (ja) 2010-03-31 2019-09-27 2つの金属表面を永久的に接続するための方法

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2013501651A Active JP5802736B2 (ja) 2010-03-31 2011-02-23 2つの金属表面を永久的に接続するための方法
JP2015170134A Active JP6272806B2 (ja) 2010-03-31 2015-08-31 2つの金属表面を永久的に接続するための方法
JP2015170132A Active JP6272804B2 (ja) 2010-03-31 2015-08-31 2つの金属表面を永久的に接続するための方法
JP2015170135A Active JP6272807B2 (ja) 2010-03-31 2015-08-31 2つの金属表面を永久的に接続するための方法
JP2015170133A Active JP6272805B2 (ja) 2010-03-31 2015-08-31 2つの金属表面を永久的に接続するための方法
JP2018000236A Active JP6625674B2 (ja) 2010-03-31 2018-01-04 2つの金属表面を永久的に接続するための方法

Country Status (8)

Country Link
US (3) US9478518B2 (ja)
EP (5) EP2654075B1 (ja)
JP (7) JP5802736B2 (ja)
KR (1) KR101388715B1 (ja)
CN (5) CN105405779B (ja)
SG (7) SG10201911341RA (ja)
TW (5) TWI590348B (ja)
WO (1) WO2011120611A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG186759A1 (en) * 2012-01-23 2013-02-28 Ev Group E Thallner Gmbh Method and device for permanent bonding of wafers, as well as cutting tool
CN110310896B (zh) 2013-07-05 2023-08-15 Ev 集团 E·索尔纳有限责任公司 用于接合基板的接触表面的方法
EP3057123B1 (en) 2013-10-07 2021-12-08 Furukawa Electric Co., Ltd. Joining structure comprising layers with different average crystal grain sizes for a semiconductor chip
DE102014106231A1 (de) * 2014-05-05 2015-11-05 Ev Group E. Thallner Gmbh Verfahren und Vorrichtung zum permanenten Bonden
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
WO2017090279A1 (ja) 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN108470755B (zh) 2017-03-21 2020-07-24 京东方科技集团股份有限公司 一种薄膜封装结构、薄膜封装方法及显示装置
CN109545766B (zh) * 2018-11-14 2020-08-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN110773859A (zh) * 2019-11-04 2020-02-11 深圳市汇城精密科技有限公司 金属材料焊接方法
US11495557B2 (en) 2020-03-20 2022-11-08 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
CN114080146B (zh) * 2021-11-02 2023-12-05 中国电子科技集团公司第三十八研究所 一种低温无压的传感器金属外壳密封方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517344A (ja) * 2003-02-07 2006-07-20 ジプトロニクス・インコーポレイテッド 室温金属直接ボンディング
US20070186854A1 (en) * 2003-12-19 2007-08-16 Oxford Instruments Plasma Technology Limited Apparatus and method for plasma processing
JP2009049081A (ja) * 2007-08-15 2009-03-05 Nikon Corp 接合装置
JP2010503239A (ja) * 2006-09-08 2010-01-28 シリコン ジェネシス コーポレーション 厚層転写プロセスを用いて太陽電池を製造するための方法および構造

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4452389A (en) 1982-04-05 1984-06-05 The Bendix Corporation Method for welding with the help of ion implantation
US4706870A (en) 1984-12-18 1987-11-17 Motorola Inc. Controlled chemical reduction of surface film
US4774196A (en) * 1987-08-25 1988-09-27 Siliconix Incorporated Method of bonding semiconductor wafers
US4849247A (en) * 1987-12-14 1989-07-18 Sundstrand Corporation Enhanced adhesion of substrate materials using ion-beam implantation
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
JPH04111982A (ja) 1990-08-29 1992-04-13 Ishikawajima Harima Heavy Ind Co Ltd 拡散接合方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5503704A (en) * 1993-01-06 1996-04-02 The Regents Of The University Of California Nitrogen based low temperature direct bonding
WO1994017551A1 (en) * 1993-01-19 1994-08-04 Hughes Aircraft Company Intermediate-temperature diffusion welding
GB2300375B (en) * 1994-08-01 1998-02-25 Nippon Denso Co Bonding method for electric element
JP3215008B2 (ja) 1995-04-21 2001-10-02 株式会社日立製作所 電子回路の製造方法
JP3368140B2 (ja) * 1996-03-22 2003-01-20 太陽誘電株式会社 電子部品の実装方法及びその構造
US6326241B1 (en) * 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US6335535B1 (en) * 1998-06-26 2002-01-01 Nissin Electric Co., Ltd Method for implanting negative hydrogen ion and implanting apparatus
US6342442B1 (en) * 1998-11-20 2002-01-29 Agere Systems Guardian Corp. Kinetically controlled solder bonding
KR100316029B1 (ko) 1998-12-30 2002-01-12 박종섭 반도체 소자의 제조방법
EP1126517B1 (en) * 2000-02-09 2007-01-17 Interuniversitair Micro-Elektronica Centrum Method for flip-chip assembly of semiconductor devices using adhesives
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP4656275B2 (ja) 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
JP2002222832A (ja) 2001-01-29 2002-08-09 Nec Corp 半導体装置及び半導体素子の実装方法
US6537846B2 (en) * 2001-03-30 2003-03-25 Hewlett-Packard Development Company, L.P. Substrate bonding using a selenidation reaction
US6887769B2 (en) * 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
DE10208635B4 (de) * 2002-02-28 2010-09-16 Infineon Technologies Ag Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
US6727587B2 (en) * 2002-04-30 2004-04-27 Infineon Technologies Ag Connection device and method for producing the same
JP4255652B2 (ja) * 2002-06-21 2009-04-15 株式会社オクテック 固体接合方法
US6979630B2 (en) * 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
KR20050040812A (ko) 2002-09-18 2005-05-03 가부시키가이샤 에바라 세이사꾸쇼 본딩물질 및 본딩방법
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
TW584934B (en) * 2003-03-05 2004-04-21 Au Optronics Corp Method of forming a contact and structure thereof
JP4283567B2 (ja) * 2003-03-07 2009-06-24 株式会社オクテック 金属薄膜の接合方法
US7109092B2 (en) * 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US20050003652A1 (en) 2003-07-02 2005-01-06 Shriram Ramanathan Method and apparatus for low temperature copper to copper bonding
US7420083B2 (en) 2003-09-25 2008-09-02 Wyeth Substituted aryloximes
CN100564726C (zh) * 2003-10-01 2009-12-02 邱则有 一种模壳构件
US7784670B2 (en) 2004-01-22 2010-08-31 Bondtech Inc. Joining method and device produced by this method and joining unit
US20080211061A1 (en) * 2004-04-21 2008-09-04 California Institute Of Technology Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
US7750487B2 (en) * 2004-08-11 2010-07-06 Intel Corporation Metal-metal bonding of compliant interconnect
US20060270192A1 (en) * 2005-05-24 2006-11-30 International Business Machines Corporation Semiconductor substrate and device with deuterated buried layer
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
DE602005015103D1 (de) * 2005-07-28 2009-08-06 Infineon Technologies Ag Verbindungsstruktur zur Befestigung eines Halbleiterchips auf einem Metallsubstrat, Halbleiterchip und elektronisches Bauelement mit der Verbindungsstruktur, und Verfahren zur Herstellung der Verbindungsstruktur
JP4728755B2 (ja) 2005-09-22 2011-07-20 ハリマ化成株式会社 導電性接合の形成方法
JP2007090394A (ja) * 2005-09-29 2007-04-12 Tokyo Institute Of Technology 金属の接合方法
DE102005052563B4 (de) * 2005-11-02 2016-01-14 Infineon Technologies Ag Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
JP2007149723A (ja) * 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
DE102005058654B4 (de) * 2005-12-07 2015-06-11 Infineon Technologies Ag Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
EP1798764A1 (en) * 2005-12-14 2007-06-20 STMicroelectronics S.r.l. Process for manufacturing wafers usable in the semiconductor industry
US20070148917A1 (en) * 2005-12-22 2007-06-28 Sumco Corporation Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
JP2007184408A (ja) 2006-01-06 2007-07-19 Nec Corp 電極接合方法
DE102006017115B4 (de) * 2006-04-10 2008-08-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
JP5028845B2 (ja) * 2006-04-14 2012-09-19 株式会社Sumco 貼り合わせウェーハ及びその製造方法
US8013342B2 (en) * 2007-11-14 2011-09-06 International Business Machines Corporation Double-sided integrated circuit chips
US7385283B2 (en) * 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
US7750488B2 (en) * 2006-07-10 2010-07-06 Tezzaron Semiconductor, Inc. Method for bonding wafers to produce stacked integrated circuits
TWI302372B (en) * 2006-08-30 2008-10-21 Polytronics Technology Corp Heat dissipation substrate for electronic device
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法
JP2008066603A (ja) * 2006-09-08 2008-03-21 Toshiba Corp 半導体記憶装置及びその製造方法
US8241995B2 (en) * 2006-09-18 2012-08-14 International Business Machines Corporation Bonding of substrates including metal-dielectric patterns with metal raised above dielectric
CN101295753B (zh) * 2007-04-24 2011-04-20 中国科学院上海微系统与信息技术研究所 用于Ⅲ-V族化合物器件的低温Au-In-Au键合方法
JP2008294098A (ja) * 2007-05-23 2008-12-04 Nikon Corp 表面清浄活性化装置および電極接合装置
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
DE102007043360A1 (de) * 2007-09-12 2009-03-19 Forschungszentrum Karlsruhe Gmbh Elektronisches Bauelement, Verfahren zu seiner Herstellung und seine Verwendung
US7888782B2 (en) * 2007-10-26 2011-02-15 Infineon Technologies Ag Apparatus and method configured to lower thermal stresses
US8211752B2 (en) * 2007-11-26 2012-07-03 Infineon Technologies Ag Device and method including a soldering process
EP2067525A1 (en) * 2007-12-04 2009-06-10 Sony Corporation A method of preparing a nanoparticle film having metal ions incorporated
EP2067532A1 (en) * 2007-12-04 2009-06-10 Sony Corporation A method of producing a nanoparticle film on a substrate
KR100855404B1 (ko) * 2007-12-21 2008-08-29 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP2008098683A (ja) * 2008-01-10 2008-04-24 Ebara Corp 電極配設基体の電極接合方法
JP4471002B2 (ja) 2008-01-23 2010-06-02 セイコーエプソン株式会社 接合体の形成方法
JP2009177078A (ja) * 2008-01-28 2009-08-06 Olympus Corp 実装構造
US7872357B2 (en) * 2008-03-05 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protection for bonding pads and methods of formation
JP2009260818A (ja) 2008-04-18 2009-11-05 Nec Corp サーバ装置とコンテンツ配信方法とプログラム
US8304324B2 (en) * 2008-05-16 2012-11-06 Corporation For National Research Initiatives Low-temperature wafer bonding of semiconductors to metals
KR101458213B1 (ko) * 2008-07-09 2014-11-04 삼성전자주식회사 나노구조 박막 및 나노 구조 박막의 표면특성 제어방법
JP5401661B2 (ja) * 2008-08-22 2014-01-29 株式会社ムサシノエンジニアリング 原子拡散接合方法及び前記方法により接合された構造体
WO2010031845A1 (en) * 2008-09-18 2010-03-25 Imec Methods and systems for material bonding
US8159060B2 (en) * 2009-10-29 2012-04-17 International Business Machines Corporation Hybrid bonding interface for 3-dimensional chip integration
US8748288B2 (en) 2010-02-05 2014-06-10 International Business Machines Corporation Bonded structure with enhanced adhesion strength
US9048283B2 (en) * 2012-06-05 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding systems and methods for semiconductor wafers
US8916448B2 (en) * 2013-01-09 2014-12-23 International Business Machines Corporation Metal to metal bonding for stacked (3D) integrated circuits
US9953941B2 (en) * 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
CN112164688B (zh) * 2017-07-21 2023-06-13 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517344A (ja) * 2003-02-07 2006-07-20 ジプトロニクス・インコーポレイテッド 室温金属直接ボンディング
US20070186854A1 (en) * 2003-12-19 2007-08-16 Oxford Instruments Plasma Technology Limited Apparatus and method for plasma processing
JP2010503239A (ja) * 2006-09-08 2010-01-28 シリコン ジェネシス コーポレーション 厚層転写プロセスを用いて太陽電池を製造するための方法および構造
JP2009049081A (ja) * 2007-08-15 2009-03-05 Nikon Corp 接合装置

Also Published As

Publication number Publication date
SG10201810251SA (en) 2018-12-28
CN105513981A (zh) 2016-04-20
US9478518B2 (en) 2016-10-25
EP2372755B1 (de) 2013-03-20
TW201612998A (en) 2016-04-01
EP2654075B1 (de) 2016-09-28
EP2597670A2 (de) 2013-05-29
CN105405779A (zh) 2016-03-16
EP2654075A2 (de) 2013-10-23
JP6272806B2 (ja) 2018-01-31
US20160322318A1 (en) 2016-11-03
TWI590348B (zh) 2017-07-01
JP6272807B2 (ja) 2018-01-31
EP2654074A2 (de) 2013-10-23
EP2597670B1 (de) 2016-03-30
TW201612997A (en) 2016-04-01
SG10201805587TA (en) 2018-08-30
KR101388715B1 (ko) 2014-04-25
JP2015228517A (ja) 2015-12-17
JP2016015508A (ja) 2016-01-28
EP2372755A1 (de) 2011-10-05
JP5802736B2 (ja) 2015-11-04
CN105513980A (zh) 2016-04-20
EP2654074B1 (de) 2016-10-26
EP2597671A3 (de) 2013-09-25
EP2654075A3 (de) 2014-08-20
WO2011120611A1 (de) 2011-10-06
EP2654074A3 (de) 2014-08-27
TW201142966A (en) 2011-12-01
SG10201911341RA (en) 2020-02-27
JP2013524494A (ja) 2013-06-17
TWI587417B (zh) 2017-06-11
US20130040451A1 (en) 2013-02-14
SG189802A1 (en) 2013-05-31
SG190563A1 (en) 2013-06-28
CN102822954B (zh) 2016-02-03
TW201613000A (en) 2016-04-01
US11282801B2 (en) 2022-03-22
JP2018078325A (ja) 2018-05-17
JP2015228516A (ja) 2015-12-17
TWI593034B (zh) 2017-07-21
EP2597671A2 (de) 2013-05-29
CN105489513A (zh) 2016-04-13
EP2597670A3 (de) 2013-09-11
TW201612999A (en) 2016-04-01
US20220165690A1 (en) 2022-05-26
SG183818A1 (en) 2012-10-30
SG10201911321YA (en) 2020-02-27
CN105489513B (zh) 2020-10-27
JP6625674B2 (ja) 2019-12-25
TWI593033B (zh) 2017-07-21
CN105405779B (zh) 2019-05-14
KR20130025368A (ko) 2013-03-11
JP6272805B2 (ja) 2018-01-31
JP2015228518A (ja) 2015-12-17
JP6272804B2 (ja) 2018-01-31
CN102822954A (zh) 2012-12-12
TWI521617B (zh) 2016-02-11

Similar Documents

Publication Publication Date Title
JP6625674B2 (ja) 2つの金属表面を永久的に接続するための方法
TWI820106B (zh) 低溫接合結構
CN111916342B (zh) 晶圆键合方法及其结构
TW201432828A (zh) 電性連接結構及其製備方法
TWI606491B (zh) 塗佈及接合基板之方法
KR101614775B1 (ko) 구리 도금 방법
TW202406027A (zh) 用於直接接合的膨脹控制結構及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210628