JP2019531594A - 有用層を移動させるための方法 - Google Patents
有用層を移動させるための方法 Download PDFInfo
- Publication number
- JP2019531594A JP2019531594A JP2019507163A JP2019507163A JP2019531594A JP 2019531594 A JP2019531594 A JP 2019531594A JP 2019507163 A JP2019507163 A JP 2019507163A JP 2019507163 A JP2019507163 A JP 2019507163A JP 2019531594 A JP2019531594 A JP 2019531594A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wave
- breaking wave
- useful layer
- embrittled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000010438 heat treatment Methods 0.000 claims abstract description 33
- 230000002093 peripheral effect Effects 0.000 claims abstract description 15
- 239000013626 chemical specie Substances 0.000 claims abstract description 11
- 230000000977 initiatory effect Effects 0.000 claims abstract description 10
- 230000003993 interaction Effects 0.000 claims abstract description 7
- 230000001902 propagating effect Effects 0.000 claims abstract description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 45
- 230000000737 periodic effect Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000007717 exclusion Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000035800 maturation Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- -1 InGaN Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00158—Diaphragms, membranes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
- B81C2201/0192—Transfer of a layer from a carrier wafer to a device wafer by cleaving the carrier wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Micromachines (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Jigging Conveyors (AREA)
Abstract
本発明は、有用層（３）を支持体（４）上に移動させるための方法であって、第１の基板（１）に軽化学種を注入することによって脆化面（２）を形成して、そのような面と第１の基板（１）の一方の表面との間に有用層（３）を形成するステップと、第１の基板（１）のその表面上に支持体（４）を貼り付けて、破断すべき集成体（５）を形成するステップと、破断すべき集成体（５）を脆化させるための熱処理を施すステップと、第１の基板（１）内に脆化面（３）に沿って破断波を開始および伝搬させるステップとを含む方法に関する。本発明によれば、破断波が脆化面（２）の中心領域内で開始し、そのような波の伝搬速さが、その速度が十分であるように制御される。したがって、破断波とその開始および／または伝搬時に放出される音響振動との相互作用が、有用層（３）の周辺領域に限定される。
Description
本発明は、有用層を移動させるための方法に関する。
有用層３を支持基板４上に移動させるための方法が文献から図１に示すように知られており、（例えば、特許文献１参照）、そのような方法は、以下の主要な、
− ステップａ）における、第１の基板１に軽化学種（light species）を注入することによって脆化面２を形成して、そのような面と第１の基板１の一方の表面との間に有用層３を形成するステップと、
− ステップｂ）における、第１の基板１のその表面上に支持体４を貼り付けて、２つの露出表面Ｓ１、Ｓ２を有する破断すべき集成体（assembly to be fractured）５を形成するステップと、
− ステップｃ）における、破断すべき集成体５を脆化させるための熱処理を施すステップと、
− ステップｄ）における、第１の基板内に脆化面２に沿って破断波（fracture wave）を開始および伝搬させるステップと
を含む。
− ステップａ）における、第１の基板１に軽化学種（light species）を注入することによって脆化面２を形成して、そのような面と第１の基板１の一方の表面との間に有用層３を形成するステップと、
− ステップｂ）における、第１の基板１のその表面上に支持体４を貼り付けて、２つの露出表面Ｓ１、Ｓ２を有する破断すべき集成体（assembly to be fractured）５を形成するステップと、
− ステップｃ）における、破断すべき集成体５を脆化させるための熱処理を施すステップと、
− ステップｄ）における、第１の基板内に脆化面２に沿って破断波（fracture wave）を開始および伝搬させるステップと
を含む。
この文献によれば、破断波の開始および／または伝搬時に、音響振動が放出される。破断波とそのような音響振動との間の相互作用の結果、形成された有用層の厚さばらつきの周期的パターンが形成され、それは、その層の表面全体上に延在する。換言すれば、破断波は、それが通過する材料の瞬間応力の状態に従って、その進行面に対して垂直に偏向し、そのような応力状態は、音響波による影響を受ける。かくして図２は、上で開示した方法に従って移動された有用層の厚さばらつきのパターンを示す。図示の例では、パターンは、サイドパターンおよび円形パターン（それぞれこの図ではａおよびｂで示す）を含む。そのようなパターンは、通例の英語の専門用語である、層表面によって放散された（broadcast）光の強度に対応する「ヘイズ（haze）」を、ＫＬＡ−Ｔｅｎｃｏｒ社による検査ツールＳｕｒｆｓｃａｎ（商標）を使用して測定することによって、明らかにされている。そのような検査技法に関するさらなる情報については、文献を参照することができる（例えば、非特許文献１参照。）。
この問題を解決するために、上記の文献では、放出された音響波を検出して消散させるとともにそのような有用層の厚さばらつきのパターンの形成を防止または制限するための吸収要素（absorbing element）を、破断すべき集成体に装備している。この方法は、完全に効率的であるが、それにもかかわらず、破断すべき集成体の両面のうちの少なくとも一方上への１つの吸収要素の実装を要し、そのことが、有用層を移動させるための方法をより複雑にしている。
Ｆ． Ｈｏｌｓｔｅｙｎｓ，＜＜Ｓｅｅｉｎｇ ｔｈｒｏｕｇｈ ｔｈｅ ｈａｚｅ＞＞， Ｙｉｅｌｄ Ｍａｎａｇｅｍｅｎｔ Ｓｏｌｕｔｉｏｎ， Ｓｐｒｉｎｇ ２００４， ｐｐ５０−５４
Ｄ． Ｍａｓｓｙ ｅｔ Ａｌ，＜＜ｆｒａｃｔｕｒｅ ｄｙｎａｍｉｃｓ ｉｎ ｉｍｐｌａｎｔｅｄ ｓｉｌｉｃｏｎ＞＞， Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ １０７ （２０１５）
本発明の１つの目的は、有用層を、そのような有用層が程度の抑えられた厚さばらつきのパターンを有した状態で移動させるための、単純な方法を提供することにある。
この目標を達成するために、本発明は、有用層を支持体上に移動させるための方法であって、
− 第１の基板に軽化学種を注入することによって脆化面を形成して、そのような面と第１の基板の一方の表面との間に有用層を形成するステップと、
− 第１の基板のその表面上に支持体を貼り付けて、破断すべき集成体を形成するステップと、
− 破断すべき集成体を脆化させるための熱処理を施すステップと、
− 第１の基板内に脆化面に沿って破断波を開始および伝搬させるステップと
を含む方法を提供する。
− 第１の基板に軽化学種を注入することによって脆化面を形成して、そのような面と第１の基板の一方の表面との間に有用層を形成するステップと、
− 第１の基板のその表面上に支持体を貼り付けて、破断すべき集成体を形成するステップと、
− 破断すべき集成体を脆化させるための熱処理を施すステップと、
− 第１の基板内に脆化面に沿って破断波を開始および伝搬させるステップと
を含む方法を提供する。
本方法は、破断波が脆化面の中心領域内で開始すること、およびそのような波の伝搬速さが、その速度が十分であるように制御されることを特徴とする。したがって、破断波とその開始および／または伝搬時に放出される音響振動との相互作用が、有用層３の周辺領域に限定される。
本発明は、厚さばらつきの周期的パターンの形成を、有用層の一部分のみに限定することを可能にする。
別々に、または任意の技術的に実現可能な組合せで選択される、本発明の他の有利で非限定的な特徴によれば、
・破断波の伝搬速さは、音響波の速さの３分の１よりも大きい速度を有するように制御される、
・第１の基板はシリコンで作製され、破断波の伝搬は、２ｋｍ／秒を上回る速度を有するように制御される、
・破断波の伝搬は、２ｋｍ／秒から４．５ｋｍ／秒の範囲の、好ましくは、３．８ｋｍ／秒から４．２ｋｍ／秒の範囲の速度を有するように制御される、
・破断波は、脆化熱処理を施すことによって開始し、伝搬速さは、その開始時のそのような熱処理の温度を選択することによって制御される、
・脆化熱処理の温度は、４００℃または５００℃を上回る、
・破断波の開始は、脆化面の中心領域内またはそのような中心領域の付近に位置付けられた、初期破断部によって引き起こされる、
・初期破断部は、脆化面内の平均濃度に比べて超過した軽化学種を含有する体積部から成る、
・初期破断部は、第１の基板と支持体との間の境界面において脆化面の中心領域と一致して位置付けられた、キャビティまたはボディから成る、
・破断波は、脆化面の中心領域におけるエネルギー入力によって開始する、
・伝搬速さは、ターゲット成熟率（maturing rate）に少なくとも等しい成熟率を脆化面が有するように脆化熱処理をキャリブレーションすることによって制御される、
・第１の基板は円盤状ウェーハから成り、中心領域はウェーハの幾何学的中心を含む、
・周辺領域は、その内側円半径（inner radius of circle）が第１の基板の半径の２／３よりも大きく、好ましくはその８０％よりも大きい環状領域から成る、
・周辺領域は、有用層の１つの除外領域内に全体が包含される。
・破断波の伝搬速さは、音響波の速さの３分の１よりも大きい速度を有するように制御される、
・第１の基板はシリコンで作製され、破断波の伝搬は、２ｋｍ／秒を上回る速度を有するように制御される、
・破断波の伝搬は、２ｋｍ／秒から４．５ｋｍ／秒の範囲の、好ましくは、３．８ｋｍ／秒から４．２ｋｍ／秒の範囲の速度を有するように制御される、
・破断波は、脆化熱処理を施すことによって開始し、伝搬速さは、その開始時のそのような熱処理の温度を選択することによって制御される、
・脆化熱処理の温度は、４００℃または５００℃を上回る、
・破断波の開始は、脆化面の中心領域内またはそのような中心領域の付近に位置付けられた、初期破断部によって引き起こされる、
・初期破断部は、脆化面内の平均濃度に比べて超過した軽化学種を含有する体積部から成る、
・初期破断部は、第１の基板と支持体との間の境界面において脆化面の中心領域と一致して位置付けられた、キャビティまたはボディから成る、
・破断波は、脆化面の中心領域におけるエネルギー入力によって開始する、
・伝搬速さは、ターゲット成熟率（maturing rate）に少なくとも等しい成熟率を脆化面が有するように脆化熱処理をキャリブレーションすることによって制御される、
・第１の基板は円盤状ウェーハから成り、中心領域はウェーハの幾何学的中心を含む、
・周辺領域は、その内側円半径（inner radius of circle）が第１の基板の半径の２／３よりも大きく、好ましくはその８０％よりも大きい環状領域から成る、
・周辺領域は、有用層の１つの除外領域内に全体が包含される。
本発明のさらなる特徴および利点は、添付の図を参照して行われる本発明の詳細な説明から明白となろう。
従来技術による有用層を移動させるための方法を示す図である。
厚さばらつきの周期的パターンを示す、従来技術の有用層によって放出されたヘイズの図である。
破断波の速さと音響波の速さとの間の実験上の関係の図である。
本発明による有用層を移動させるための方法を示す図である。
本発明による方法によって得られた有用層によって放出されたヘイズの図である。
本発明による方法のシミュレーションによって得られた有用層の図である。
本出願の本発明者らは、有用層を移動させるためのオリジナルの方法を提供するために、従来技術のプレゼンテーション内に開示された現象を徹底的に研究した。このオリジナルの手法は、音響波の発達を、例としてそれを収集することによって、かつ／またはそれを吸収することによって、制限することを目的とするものではなく、それと破断波との相互作用を制限することを目的とするものである。したがって、厚さばらつきの周期的パターンの形成が、そのような層の一部分のみに限定される。
かくして本発明者らは、音響波が、破断開始点から破断波のそれよりも大きい速さで伝搬すること、および波パターンの発生が、破断波と、音響波が破断すべき集成体の端部に反射した波との間の衝突によって引き起こされた干渉に端を発することに気付いた。音響波の伝搬特性、具体的にはその速さは、破断すべき集成体の一方および／または他方の面上に位置付けられた圧電センサによって測定することができる。
そのような干渉を制限するために、本発明では、一方では、破断の開始点を、破断すべき集成体の端部から離れて配置し、すなわち、そのような開始点を、基板縁部から距離を隔てて、脆化面の中心領域に配置する。したがって、反射した音響波が破断波と出会う瞬間が、破断開始時間に対して遅延する。
同時に、本発明では、破断波の伝搬速さを制御する。後者は、破断波と反射した音響波（が有用層の厚さばらつきの周期的パターンを有することになる）領域が、破断すべき集成体の周辺領域に閉じ込められるのに十分なほど大きいものが選択される。最も有利な状況では、具体的には破断波の速さが十分に大きい場合、周辺領域を、有用層の１つの除外領域、すなわち、一般に構成要素の形成が計画されない領域内に包含することができる。そのような除外領域は、有用層の周辺部の０．５から２または３ミリメートルとすることができる。周辺領域内に包含されない有用層の表面には概ね周期的パターンがなく、したがって、その表面は、厚さ均一性に関して要求される特性を有する。
本発明の原理は、音響波の伝搬速さには、破断波の伝搬速さとの直接的な（例として比例的な）関連性がないという、本出願の本発明者らによって調査された仮定に基づくことに留意されたい。
実際のところ、円形形状および半径Ｒを有する破断すべき集成体について考え、Ｖｇが、破断すべき集成体によって画定される平面内での音響波の速さを示し、Ｖｆが破断波の速さである場合、破断すべき集成体の中心（破断が開始するところ）と両波が衝突する場所との間の距離ｄは、出会点において、破断波が速さＶｆで距離ｄ上を進んできており、反射した音響波が速さＶｇで距離（２Ｒ−ｄ）上を進んできていると仮定すると、以下の式、
ｄ／Ｖｆ＝（２Ｒ−ｄ）／Ｖｇ
を満たす。したがって、そのような距離ｄが以下の式、
ｄ＝２Ｒ／１＋Ｖｇ／Ｖｆ）
を満足させることを、計算により求めることができる。
ｄ／Ｖｆ＝（２Ｒ−ｄ）／Ｖｇ
を満たす。したがって、そのような距離ｄが以下の式、
ｄ＝２Ｒ／１＋Ｖｇ／Ｖｆ）
を満足させることを、計算により求めることができる。
したがって、そのような距離ｄは、Ｖｇ／Ｖｆ比も１に近くなるように制御することができる限り、可能な限りＲに近くなるように制御することができる、と述べることができる。
図３は、本発明者らが本発明の準備として行った実験の結果を示し、破断波のさまざまな速さＶｆについてのＶｇ／Ｖｆ比を示す。そのような測定は、層を移動させるための方法を第１のシリコン基板に適用した際に得られたものである。
Ｖｇ／Ｖｆ比は、破断波速さＶｆの値を選択することによって、１から２の広い範囲から選択することができる、と述べることができる。１ｋｍ／秒程度の小さい速さの破断波の場合、音響波の速さは、ほぼ２倍の大きさである（２に近いＶｇ／Ｖｆ）。したがって、出会領域は、その内側半径が破断すべき集成体の半径Ｒの２／３に等しい環状領域である。
大きい速さの破断波の場合、音響波の速さは、破断波のそれよりもわずかに大きい（１に近いＶｇ／Ｖｆ）。その場合、出会領域は、その内側半径が破断すべき集成体の半径Ｒに非常に近い環状領域に限定され、したがってほとんど存在しない。
この研究に基づき、本発明は、図４ａから図４ｄに示すステップを含む、有用層３を支持体４上に移動させるための方法を提供する。
第１のステップａ）では、図４ａに示すように、例として第１の基板１に軽化学種を注入することによって脆化面２が形成される。第１の基板１は、シリコンで作製されてもよく、半導体か否かにかかわらず、他のどんな材料で作製されてもよい。それは、例としてゲルマニウムでもよく、窒化ガリウム、タンタル酸リチウム、またはサファイアでもよい。堆積または熱処理を使用して、表面上に事前に層が堆積されてよい。それは、シリコンボードの熱酸化によって得られる二酸化シリコンでできた層でもよく、任意の種類のエピタキシャル堆積によって得られる、ＳｉＧｅ、ＩｎＧａＮ、ＡｌＧａＮ、Ｇｅなどの層でもよい。
第１の基板１は、標準的な寸法の、例として直径２００ｍｍもしくは３００ｍｍの、または４５０ｍｍですらある、円盤状ウェーハとすることができる。しかし、本発明は、これらの寸法またはこの形状に決して限定されない。
軽化学種に関して、これらは、第１の基板１をその脆化面において脆化させることの可能な任意の化学種とすることができる。それは、水素および／またはヘリウムとすることができる。
脆化面２は、第１の基板の表面とともに、有用層３を画定する。
第２のステップｂ）では、第１の基板１のその表面上に支持体４が貼り付けられて、破断すべき集成体５を形成する。支持体は、シリコンウェーハ、または任意の材料で作製され任意の形状を有する、例としてサファイアもしくはガラスで作製された基板から成ってよい。第１の基板１と同様に、支持体４にも、事前に任意の種類の表面層が設けられてよい。
支持体４は第１の基板の表面上に、分子付着、熱圧着、静電接合などの任意の直接集成方法を使用して貼り付けることができる。それには、支持体４および／または第１の基板１上に接着剤などの接着層を貼り付けることも含まれてよい。支持体４の貼り付けは、第１の基板１の表面上への材料の堆積に対応してもよく、この堆積された層が支持体４を成す。
さらなるステップｃ）では、次いで、破断すべき集成体５に脆化熱処理が施される。そのような熱処理は、第１の基板１を脆化面２において弱化させ、破断波が開始すると自己持続的に伝搬するのに十分なだけのエネルギーを供給する。そのような熱処理は、典型的には、１５０℃から６００℃の範囲で３０分から８時間にわたり、例として、４００℃で４時間にわたる。
第１の代替的実施形態では、熱処理はそれ自体で、破断波を開始させるのに十分である。熱処理が完了すると、図４ｄに示すように、有用層３全体が第１の基板１から取り外される。
図４ｃ’に示す第２の代替的実施形態では、方法は、脆化熱処理の前または脆化熱処理中の、破断波を開始させるためのエネルギーの局所追加を含む。そのようなエネルギーは、機械的な、熱的な、または他の任意の発生源を有してよい。それが発生するのは、例としてレーザによる局所加熱が理由であってもよく、超音波エネルギー入力が理由であってもよい。
どんな代替的実施形態であれ、破断波は開始すると自己持続的に伝搬し、それにより、図４のステップｄ）に示すように、有用層２が切り離されて、支持体４上に移動する。
本発明によれば、図４ｃおよび図４ｃ’に示すステップのうちの一方中に生み出される破断波は、脆化面２の中心領域のところで開始する。これらの図では、中心領域内での開始が大矢印によって記号表示されている。
破断波は、そのような面２の正確に幾何学的中心で開始されなくてもよい。したがって、開始の中心領域は、脆化面の幾何学的中心を実質的に中心とする円形表面に対応してよい。そのような表面は、脆化面２の総表面の２０％、１０％、または５％に対応してよい。上で説明したように、この領域の一点で破断が開始するとき、それは破断すべき集成体５の縁部から、破断波が反射した音響波と相互作用する瞬間を遅延させるのに十分なほど遠くにある。
そのような中心領域内での破断の開始を引き起こすためのいくつかの手法が可能である。したがって、熱処理ステップの前のステップにおいて、この領域内またはその近くに初期破断部を配置することができる。このステップ中、初期破断部は、そのような破断を開始させるのに有利な場所となる。
したがって、そのような初期破断部は、第１の基板１の脆化面２の中心領域に軽化学種を導入することによって形成することができる。したがって、初期破断部を画定する体積部が形成され、それは、脆化面２の平均濃度に比べて超過した軽化学種を有する。したがって、そのような超過した軽化学種は、脆化面２を形成するステップの前、脆化面２を形成するステップ中、または脆化面２を形成するステップの後、かついずれの場合も集成ステップの前に、導入することができる。初期破断部の主要な寸法は、１０ｎｍから数ミリメートルの範囲に及ぶことができる。超過した化学種は第１の基板１に、そのような基板１を予めマスキングして、または予めマスキングせずに、局所注入を用いて導入することができる。例として、直径１ｍｍの表面上に、（脆化面を形成するものに加えて）１ｅ１６ａｔ／ｃｍ2のドーズ量で水素を局所注入すると、脆化熱処理ステップ中に、具体的には初期破断部を成すそのような過注入した領域で、破断を開始させることが可能になる。
初期破断部は、第１の基板１と支持体４との間の集成境界面において脆化面２の中心領域と一致して形成することもできる。それは、例としてエッチングによって第１の基板１または支持体４の表面のところに作製されたキャビティから成ってもよく、そのような境界面のところに位置付けられた、低減された寸法を有するボディから成ってもよい。例として文献に開示されているように、（例えば、特許文献２参照）、そのようなボディまたはキャビティが存在する結果、脆化熱処理中に局所応力が生じ、それが、中心領域内での破断波の開始に好都合に働く。
初期破断部が存在するために破断波が脆化熱処理ステップ中に引き起こされるとき、そのような熱処理は、破断すべき集成体５に均一に施すことができる。
初期破断部の挿入に代わる手段として、またはそれに加えて、開始は、脆化熱処理ステップ中または脆化熱処理ステップ後の、中心領域での局所エネルギー入力によって引き起こすこともできる。この件は、処理中に中心領域が周辺領域よりも多くの熱エネルギーを受け取るように熱処理機器を構成することであってよい。
それは、光ビーム（例としてレーザ）または粒子ビーム（イオン、電子）を使用したエネルギーの局所印加であってもよい。
この件は、例えば超音波発生器、例として圧電ジェネレータによって伝達される振動などの機械的エネルギーを、中心領域において追加で印加することであってもよい。
最後の２つの例では、局所エネルギー入力は、脆化熱処理ステップ中またはそのような局所エネルギー入力専用の可能な追加ステップ中に行うことができる。
脆化面２の中心領域において破断を開始するために選択される実施形態が何であれ、本発明は、破断波伝搬速さを制御することも含み、それが十分な速さを有することでその開始および／または伝搬時に放出される音響振動との相互作用を制限するようにする。
上で説明したように、十分な速さにより、そのような相互作用を周辺領域内に限定することが可能になる。また、速さが大きいほど、周辺領域の表面が小さくなる。したがって、厚さばらつきの周期的パターンが、有用層３のこの周辺領域に限定される。したがって、第１の基板がシリコンで作製されているとき、破断波伝搬は、有利には、２ｋｍ／秒を上回る、好ましくは２から４．５ｋｍ／秒の間の、またはより好ましくは４ｋｍ／秒に等しいかそれに近い、例えば３．８から４．２ｋｍ／秒の速さを有するように制御することができる。
より一般には、本発明の好ましい一実施形態によれば、周期的パターンが限定される周辺領域がＲ／２よりも小さくなるように、破断波伝搬速さは、音響波速さの３分の１（すなわちＶｇ／３）以上となるように制御される。
破断を開始させるために選択される方法（熱的および／または機械的かどうか）に応じて、そのような方法の動作パラメータを、破断波伝搬速さを制御するように選択することができる。この目的のために、文献に開示された破断波速さを測定するためのデバイスを使用することができる（例えば、特許文献３参照）。
したがって、破断開始が温度に関して得られる場合、例として、脆化熱処理がそのような開始をそれ自体によって引き起こす場合は、文献を参照して、ターゲットとする破断波速さを得ることを可能にする温度を選択することができる（例えば、非特許文献２参照）。特に、４００℃または５００℃を上回る温度を選択することができる。この文献では、破断波伝搬速さの波脆化および／または開始動作パラメータへの関連付けを可能にする方法について開示している。それは、第１のシリコン基板の場合、破断の開始時に温度が約３００℃から７００℃に変化すると、破断波伝搬速さをおよそ１ｋｍ／秒から４ｋｍ／秒の間に制御することができる、と具体的に言及している。
破断波を開始するための局所エネルギー入力を含む第２の代替的実施形態では、脆化熱処理の完了時に得られる脆化面の成熟率が変化し得る。成熟率は、局所エネルギーを印加すると破断の開始を引き起こす、脆化面内に形成された微小亀裂によって覆われた表面に対応する。実際のところ、破断波伝搬速さは成熟率に応じて変わり、このパラメータが大きいほど、破断波伝搬速さが大きくなる。
微小亀裂によって覆われた表面を、例として赤外線顕微鏡を使用して測定することによって、成熟率を測定して、ターゲット破断速さに到達することを可能にする脆化熱処理をキャリブレーションすることができる。そのような熱処理は、ターゲットとする破断速さに到達するかまたはそれを超過することを可能にするターゲット成熟率に少なくとも等しい成熟率を脆化領域が有するように、調整することもできる。
図５ａは、本発明による方法によって得られた有用層によって放出されたヘイズの図を示す。
図５ａの有用層３は、シリコンボードから成る第１の基板の幾何学的中心において１．１０＾１６ａｔ／ｃｍ2量の水素を注入することによって初期破断部を形成するステップを含む方法によるものである。やはりシリコンボードで作製された支持体と組み立てた後、３５０℃で３０時間にわたる脆化熱処理中に、初期破断部で破断が開始した。破断波は、２．８ｋｍ／秒程度の速さで伝搬した。
図５ａに示す有用層は、厚さばらつきの周期的パターンを有し、それらは、その内側円半径が有用層の半径の８０％よりも大きい周辺環状領域に限定されている、と述べることができる。有用層の中心表面には、厚さばらつきの周期的パターンがない。
図５ｂは、本発明による方法のシミュレーションによって得られた、破断波が４ｋｍ／秒で伝搬するときの有用層の図を示す。
有用層３のこの図は、厚さばらつきの周期的パターンを含む非常に狭い環状領域が周辺部にもたらされることを示す。
この最後の図は、本発明から得ることのできる、均一性の向上した有用層を形成することの利点を、完全に例示するものである。
Claims (15)
- 有用層（３）を支持体（４）上に移動させるための方法であって、
第１の基板（１）に軽化学種を注入することによって脆化面（２）を形成して、そのような面（２）と前記第１の基板（１）の一方の表面との間に有用層（３）を形成するステップと、
前記第１の基板（１）の前記表面上に前記支持体（４）を貼り付けて、破断すべき集成体（５）を形成するステップと、
前記破断すべき集成体（５）を脆化させるための熱処理を施すステップと、
前記第１の基板（１）内に前記脆化面（２）に沿って破断波を開始および伝搬させるステップと
を含み、前記方法が、
前記破断波が前記脆化面（２）の中心領域内で開始すること、および
そのような波の伝搬速さが、その速度が十分であるように制御されること
を特徴とし、
前記破断波と前記破断波の前記開始および／または伝搬時に放出される音響振動との相互作用が、前記有用層（３）の周辺領域に限定されるようになっている、方法。 - 前記破断波の伝搬速さは、前記音響波の速さの３分の１よりも大きい速度を有するように制御される、請求項１に記載の方法。
- 前記第１の基板（１）はシリコンで作製され、前記破断波の前記伝搬は、２ｋｍ／秒を上回る速度を有するように制御される、請求項１または２に記載の方法。
- 前記破断波の前記伝搬は、２ｋｍ／秒から４．５ｋｍ／秒の範囲の速度を有するように制御される、請求項３に記載の方法。
- 前記破断波の前記伝搬は、３．８ｋｍ／秒から４．２ｋｍ／秒の範囲の速度を有するように制御される、請求項３に記載の方法。
- 前記破断波は、前記脆化熱処理を施すことによって開始され、前記伝搬速さは、前記開始時のそのような熱処理の温度を選択することによって制御される、請求項１〜５のいずれか一項に記載の方法。
- 前記脆化熱処理の温度は、４００℃または５００℃を上回る、請求項６に記載の方法。
- 前記破断波の前記開始は、前記脆化面（２）の前記中心領域内またはそのような中心領域の付近に位置付けられた、初期破断部によって引き起こされる、請求項１〜７のいずれか一項に記載の方法。
- 前記初期破断部は、前記脆化面（２）内の平均濃度に比べて超過した軽化学種を含有する体積部から成る、請求項８に記載の方法。
- 前記初期破断部は、前記第１の基板（１）と前記支持体（５）との間の境界面のところに前記脆化面（２）の前記中心領域と一致して位置付けられた、キャビティまたはボディから成る、請求項８に記載の方法。
- 前記破断波は、前記脆化面（２）の前記中心領域でのエネルギー入力によって開始される、請求項１〜７のいずれか一項に記載の方法。
- 伝搬速さは、ターゲット成熟率に少なくとも等しい成熟率を前記脆化面が有するように、前記脆化熱処理をキャリブレーションすることによって制御される、請求項１１に記載の方法。
- 前記第１の基板（１）は円盤状ボードから成り、前記中心領域は前記ボードの幾何学的中心を含む、請求項１〜１２のいずれか一項に記載の方法。
- 前記周辺領域は、前記周辺領域の内側円半径が前記第１の基板（１）の半径の２／３よりも大きい、好ましくはその８０％よりも大きい、環状領域から成る、請求項１〜１３のいずれか一項に記載の方法。
- 前記周辺領域は、前記有用層（３）の１つの除外領域内に全体的に包含されている、請求項１４に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1657722A FR3055063B1 (fr) | 2016-08-11 | 2016-08-11 | Procede de transfert d'une couche utile |
| FR1657722 | 2016-08-11 | ||
| PCT/FR2017/052161 WO2018029419A1 (fr) | 2016-08-11 | 2017-08-01 | Procede de transfert d'une couche utile |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019531594A true JP2019531594A (ja) | 2019-10-31 |
| JP6977023B2 JP6977023B2 (ja) | 2021-12-08 |
Family
ID=57121393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019507163A Active JP6977023B2 (ja) | 2016-08-11 | 2017-08-01 | 有用層を移動させるための方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US10950491B2 (ja) |
| EP (1) | EP3497713B1 (ja) |
| JP (1) | JP6977023B2 (ja) |
| KR (1) | KR102489395B1 (ja) |
| CN (1) | CN109564891B (ja) |
| FR (1) | FR3055063B1 (ja) |
| SG (2) | SG11201901108PA (ja) |
| TW (1) | TWI738834B (ja) |
| WO (1) | WO2018029419A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3091032B1 (fr) * | 2018-12-20 | 2020-12-11 | Soitec Silicon On Insulator | Procédé de transfert d’une couche superficielle sur des cavités |
| FR3091620B1 (fr) | 2019-01-07 | 2021-01-29 | Commissariat Energie Atomique | Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11317509A (ja) * | 1998-02-18 | 1999-11-16 | Canon Inc | 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法 |
| JP2012507868A (ja) * | 2008-10-30 | 2012-03-29 | コーニング インコーポレイテッド | 有向表面剥離を用いる絶縁体上半導体構造作成方法及び装置 |
| JP2015213161A (ja) * | 2014-04-16 | 2015-11-26 | ソイテックＳｏｉｔｅｃ | 有用層を移転するための方法 |
Family Cites Families (72)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4739276A (en) | 1986-06-12 | 1988-04-19 | Maris Graube | Method and apparatus for digital time domain reflectometry |
| US4970466A (en) | 1989-03-22 | 1990-11-13 | Microtest, Inc. | TDR cable testing apparatus with pulse timing manipulation to automatically compensate for diverse cable characteristics |
| US5134377A (en) | 1991-06-04 | 1992-07-28 | W. L. Gore & Associates, Inc. | TDR system and method for detecting leakage of a liquid |
| JP3201799B2 (ja) * | 1991-11-18 | 2001-08-27 | 東京磁気印刷株式会社 | 感熱記録印字層を有する記録媒体 |
| US5357145A (en) | 1992-12-22 | 1994-10-18 | National Semiconductor Corporation | Integrated waveshaping circuit using weighted current summing |
| US5381348A (en) | 1993-01-11 | 1995-01-10 | Fluke Corporation | Token ring local area network testing apparatus using time delay reflectory |
| JP2752030B2 (ja) | 1993-04-16 | 1998-05-18 | 沖電気工業株式会社 | ローカルエリアネットワーク回線における信号送受信装置 |
| US5784573A (en) | 1994-11-04 | 1998-07-21 | Texas Instruments Incorporated | Multi-protocol local area network controller |
| US5784559A (en) | 1995-11-06 | 1998-07-21 | Sun Microsystems, Inc. | Full duplex flow control for ethernet networks |
| JPH1013200A (ja) | 1996-06-26 | 1998-01-16 | Mitsubishi Electric Corp | 可変遅延回路 |
| US6155909A (en) | 1997-05-12 | 2000-12-05 | Silicon Genesis Corporation | Controlled cleavage system using pressurized fluid |
| MY118019A (en) * | 1998-02-18 | 2004-08-30 | Canon Kk | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof |
| US6385208B1 (en) | 1998-06-02 | 2002-05-07 | Cisco Technology, Inc. | Serial media independent interface |
| US6735217B1 (en) | 1998-09-15 | 2004-05-11 | Tut Systems, Inc. | Method and apparatus for detecting collisions on a network using multi-cycle waveform pulses |
| JP4118463B2 (ja) | 1999-07-23 | 2008-07-16 | 株式会社アドバンテスト | タイミング保持機能を搭載したｉｃ試験装置 |
| FR2797347B1 (fr) * | 1999-08-04 | 2001-11-23 | Commissariat Energie Atomique | Procede de transfert d'une couche mince comportant une etape de surfragililisation |
| US7110423B1 (en) | 1999-11-29 | 2006-09-19 | Cisco Technology, Inc. | Method and system for source synchronous clocking |
| US6691241B1 (en) | 1999-12-21 | 2004-02-10 | Intel Corporation | Delay tuning to improve timing in multi-load systems |
| US6459739B1 (en) | 1999-12-30 | 2002-10-01 | Tioga Technologies Inc. | Method and apparatus for RF common-mode noise rejection in a DSL receiver |
| US6920132B1 (en) | 2000-05-30 | 2005-07-19 | Marvell International Ltd. | Reduced pin gigabit media independent interface |
| US6973094B1 (en) | 2000-09-29 | 2005-12-06 | Broadcom Corporation | Packet-switched multiple-access network system with distributed fair priority queuing |
| US7045878B2 (en) * | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
| FR2835097B1 (fr) * | 2002-01-23 | 2005-10-14 | Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil | |
| KR100441885B1 (ko) | 2002-04-17 | 2004-07-27 | 한국전자통신연구원 | 홈네트워크 시스템에서 타임 슬롯 생성 장치 및 그 방법 |
| AU2003250107A1 (en) * | 2002-07-17 | 2004-02-02 | S.O.I.Tec Silicon On Insulator Technologies | Method of smoothing the outline of a useful layer of material transferred onto a support substrate |
| JP4531694B2 (ja) * | 2002-07-17 | 2010-08-25 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 支持体に転移する材料から成る有用な層の面積を拡大する方法 |
| US20040028164A1 (en) | 2002-08-07 | 2004-02-12 | Hongtao Jiang | System and method for data transition control in a multirate communication system |
| FR2892228B1 (fr) * | 2005-10-18 | 2008-01-25 | Soitec Silicon On Insulator | Procede de recyclage d'une plaquette donneuse epitaxiee |
| US7164274B2 (en) | 2003-06-11 | 2007-01-16 | Broadcom Corporation | Cable diagnostics using time domain reflectometry and applications using the same |
| EP1667389A1 (en) | 2003-08-04 | 2006-06-07 | Advantest Corporation | Testing method, communication device and testing system |
| GB2407006A (en) | 2003-10-08 | 2005-04-13 | Sony Uk Ltd | Communicating streamed payload data and packet based auxiliary data |
| FR2861497B1 (fr) * | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| KR100550796B1 (ko) | 2003-12-11 | 2006-02-08 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 데이터 전송 장치 및 그 제어 방법 |
| US7148124B1 (en) * | 2004-11-18 | 2006-12-12 | Alexander Yuri Usenko | Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers |
| US7417949B2 (en) | 2004-11-19 | 2008-08-26 | Cisco Technology, Inc. | Closed loop method and apparatus for throttling the transmit rate of an ethernet media access controller |
| US7245129B2 (en) | 2005-02-14 | 2007-07-17 | Texas Instruments Incorporated | Apparatus for and method of cable diagnostics utilizing time domain reflectometry |
| JP2006294737A (ja) * | 2005-04-07 | 2006-10-26 | Sumco Corp | Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。 |
| CN1866803B (zh) | 2005-09-13 | 2012-05-30 | 华为技术有限公司 | 一种在以太网设备中解决时钟同步的方法 |
| JP2007173354A (ja) * | 2005-12-20 | 2007-07-05 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板およびｓｏｉ基板の製造方法 |
| KR101275796B1 (ko) | 2006-07-25 | 2013-06-18 | 삼성전자주식회사 | 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치 |
| US7636317B2 (en) | 2006-11-20 | 2009-12-22 | Veriwave, Inc. | Communications test system with multilevel scheduler |
| US8081625B2 (en) | 2007-02-01 | 2011-12-20 | Broadcom Corporation | Method and system for utilizing a 10/100/1G/10G base-T PHY device for single channel and shared channel networks |
| CN100588273C (zh) | 2007-09-11 | 2010-02-03 | 电子科技大学 | 用于网络线缆故障测试的方法及其装置 |
| DE102007056115A1 (de) * | 2007-11-15 | 2009-05-20 | Freiberger Compound Materials Gmbh | Verfahren zum Trennen von Einkristallen |
| US7820527B2 (en) | 2008-02-20 | 2010-10-26 | Varian Semiconductor Equipment Associates, Inc. | Cleave initiation using varying ion implant dose |
| US7764554B2 (en) | 2008-03-03 | 2010-07-27 | Micron Technology, Inc. | I/O circuit with phase mixer for slew rate control |
| FR2944914B1 (fr) * | 2009-04-22 | 2011-05-20 | Commissariat Energie Atomique | Procede de transfert d'au moins une couche micro-technologique |
| US9413551B2 (en) | 2009-06-23 | 2016-08-09 | Broadcom Corporation | Method and system for network communications via a configurable multi-use Ethernet PHY |
| JP2011029609A (ja) * | 2009-06-26 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法およびｓｏｉ基板 |
| JP5917036B2 (ja) * | 2010-08-05 | 2016-05-11 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| FR2965974B1 (fr) * | 2010-10-12 | 2013-11-29 | Soitec Silicon On Insulator | Procédé de collage moléculaire de substrats en silicium et en verre |
| US9674317B2 (en) | 2011-02-10 | 2017-06-06 | Marvell World Trade Ltd. | Multi-clock PHY preamble design and detection |
| US8935125B1 (en) | 2011-02-25 | 2015-01-13 | Smsc Holdings S.A.R.L. | Internal cable calibration and compensation |
| EP2498398B1 (en) | 2011-03-07 | 2019-10-30 | Nxp B.V. | Amplifier circuit and method |
| US9219560B2 (en) | 2011-10-25 | 2015-12-22 | Cavium, Inc. | Multi-protocol SerDes PHY apparatus |
| FR2988474B1 (fr) | 2012-03-21 | 2015-02-06 | Commissariat Energie Atomique | Systeme de mesure de la propagation d'une zone d'ecartement dans un substrat |
| WO2014001838A1 (en) | 2012-06-27 | 2014-01-03 | Freescale Semiconductor, Inc. | Differential line driver circuit and method therefor |
| US8879586B2 (en) | 2012-12-20 | 2014-11-04 | Broadcom Corporation | Inband timestamping |
| US9140639B2 (en) | 2013-03-15 | 2015-09-22 | Particles Plus, Inc. | Pulse scope for particle counter |
| US9419598B2 (en) | 2013-11-26 | 2016-08-16 | Rambus Inc. | In-situ delay element calibration |
| US9696361B1 (en) | 2013-12-11 | 2017-07-04 | Marvell International Ltd. | Method and apparatus for analyzing features or characteristics of a cable in a network |
| US9628082B1 (en) | 2014-07-01 | 2017-04-18 | Xilinx, Inc. | Strength-adjustable driver |
| US9467303B2 (en) | 2014-09-26 | 2016-10-11 | Linear Technology Corporation | Controller area network bus transmitter with complementary source follower driver |
| JP6594732B2 (ja) | 2015-01-20 | 2019-10-23 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 不正フレーム対処方法、不正検知電子制御ユニット及び車載ネットワークシステム |
| US9860072B2 (en) | 2015-05-12 | 2018-01-02 | Linear Technology Corporation | System with sleep and wake up control over DC path |
| US10447493B2 (en) | 2016-07-26 | 2019-10-15 | Honeywell International Inc. | MAC and physical layer techniques for enabling communications on shared physical medium with multi-drop capability |
| US10372657B2 (en) | 2016-12-26 | 2019-08-06 | Intel Corporation | Bimodal PHY for low latency in high speed interconnects |
| US10805339B2 (en) | 2017-03-08 | 2020-10-13 | Robert Bosch Gmbh | Method to mitigate timing based attacks on key agreement schemes over controller area network |
| US10120406B1 (en) | 2017-04-27 | 2018-11-06 | Microchip Technology Incorporated | Adaptive common mode dimmer |
| US10613607B2 (en) | 2017-12-12 | 2020-04-07 | Texas Instruments Incorporated | Signal powered energy detect and wakeup system |
| US11272543B2 (en) | 2018-02-21 | 2022-03-08 | Nxp B.V. | Physical layer device that connects to a shared media and method for operating a physical layer device that connects to a shared media |
| JP2022530680A (ja) | 2019-05-03 | 2022-06-30 | マイクロチップ テクノロジー インコーポレイテッド | 有線ローカルエリアネットワークにおけるコリジョンのエミュレート、並びに関連するシステム、方法、及びデバイス |
-
2016
- 2016-08-11 FR FR1657722A patent/FR3055063B1/fr active Active
-
2017
- 2017-08-01 EP EP17757806.9A patent/EP3497713B1/fr active Active
- 2017-08-01 KR KR1020197006991A patent/KR102489395B1/ko active IP Right Grant
- 2017-08-01 WO PCT/FR2017/052161 patent/WO2018029419A1/fr unknown
- 2017-08-01 JP JP2019507163A patent/JP6977023B2/ja active Active
- 2017-08-01 SG SG11201901108PA patent/SG11201901108PA/en unknown
- 2017-08-01 SG SG10201912610SA patent/SG10201912610SA/en unknown
- 2017-08-01 US US16/324,461 patent/US10950491B2/en active Active
- 2017-08-01 CN CN201780049093.9A patent/CN109564891B/zh active Active
- 2017-08-02 TW TW106126055A patent/TWI738834B/zh active
-
2021
- 2021-03-02 US US17/190,004 patent/US11670540B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11317509A (ja) * | 1998-02-18 | 1999-11-16 | Canon Inc | 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法 |
| JP2012507868A (ja) * | 2008-10-30 | 2012-03-29 | コーニング インコーポレイテッド | 有向表面剥離を用いる絶縁体上半導体構造作成方法及び装置 |
| JP2015213161A (ja) * | 2014-04-16 | 2015-11-26 | ソイテックＳｏｉｔｅｃ | 有用層を移転するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11670540B2 (en) | 2023-06-06 |
| FR3055063B1 (fr) | 2018-08-31 |
| FR3055063A1 (fr) | 2018-02-16 |
| CN109564891A (zh) | 2019-04-02 |
| JP6977023B2 (ja) | 2021-12-08 |
| KR20190037324A (ko) | 2019-04-05 |
| EP3497713B1 (fr) | 2020-04-08 |
| US20210202302A1 (en) | 2021-07-01 |
| US10950491B2 (en) | 2021-03-16 |
| KR102489395B1 (ko) | 2023-01-18 |
| EP3497713A1 (fr) | 2019-06-19 |
| TW201820428A (zh) | 2018-06-01 |
| CN109564891B (zh) | 2023-08-29 |
| SG10201912610SA (en) | 2020-02-27 |
| TWI738834B (zh) | 2021-09-11 |
| WO2018029419A1 (fr) | 2018-02-15 |
| SG11201901108PA (en) | 2019-03-28 |
| US20190221471A1 (en) | 2019-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102187139B1 (ko) | 리프트오프 방법 | |
| JP6481202B2 (ja) | 有用層を移転するための方法 | |
| EP2646194B1 (en) | Method of separating surface layer of semiconductor crystal using a laser beam perpendicular to the separating plane | |
| JP6563360B2 (ja) | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 | |
| US11670540B2 (en) | Substrates including useful layers | |
| CN112017995B (zh) | 处理工件的方法和处理工件的系统 | |
| US11870411B2 (en) | Method for manufacturing a substrate for a radiofrequency device | |
| US20230102291A1 (en) | Sound-assisted crack propagation for semiconductor wafering | |
| JP2016149538A (ja) | 有用層を移動する方法 | |
| US20240079274A1 (en) | Die cleaning systems and related methods | |
| JP2007165835A (ja) | レーザダイシング方法および半導体ウェハ | |
| JP2022527048A (ja) | キャリア基板へ有用層を移転するためのプロセス | |
| US20190363017A1 (en) | Die sawing singulation systems and methods | |
| JP2018023990A (ja) | 表面加工方法、構造体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211110 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6977023 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |