JP2016149538A - 有用層を移動する方法 - Google Patents

有用層を移動する方法 Download PDF

Info

Publication number
JP2016149538A
JP2016149538A JP2016014598A JP2016014598A JP2016149538A JP 2016149538 A JP2016149538 A JP 2016149538A JP 2016014598 A JP2016014598 A JP 2016014598A JP 2016014598 A JP2016014598 A JP 2016014598A JP 2016149538 A JP2016149538 A JP 2016149538A
Authority
JP
Japan
Prior art keywords
substrate
carrier
temperature
stage
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016014598A
Other languages
English (en)
Other versions
JP6606705B2 (ja
Inventor
ランドリュ ディディエ
Landru Didier
ランドリュ ディディエ
コノンチュク オレグ
Oleg Kononchuk
コノンチュク オレグ
ベン モハメド ナディア
Ben Mohamed Nadia
ベン モハメド ナディア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Soytec Co Ltd
Original Assignee
Soitec SA
Soytec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA, Soytec Co Ltd filed Critical Soitec SA
Publication of JP2016149538A publication Critical patent/JP2016149538A/ja
Application granted granted Critical
Publication of JP6606705B2 publication Critical patent/JP6606705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

【課題】キャリア上へ有用層を移動する新規な方法を提供する。
【解決手段】 本発明は、キャリア上へと有用層を移動する方法に関し、脆化面と第1の基板の表面との間に有用層の境界面を画定するように第1の基板中へ軽量種を注入することによって脆化面を形成するためのステップと、破断すべき組立品を形成するために第1の基板の表面上へとキャリアを載置するステップと、支持部上へと有用層を移動するように脆化面に沿って第1の基板を熱破断処理するためのステップとを含む。本発明によれば、本方法は、熱破断処理するステップ中に、キャリアと第1の基板との間の界面のところでの周辺部接着の程度を低下させるための処理ステップを含む。
【選択図】 図2

Description

本発明は、キャリア基板上へと有用層を移動する方法に関する。
方法は、図1に示した、キャリア基板4上へと有用層3を移動するための先行技術から知られており、この方法は、下記の主要なステップを含む:
ステップa)における、脆化面と第1の基板の表面との間に有用層3の境界を画定するように第1の基板1中へ軽量種を注入することによって脆化面2を形成するステップと、
ステップb)における、破断すべき組立品5を形成するために第1の基板1の表面上へキャリア4を貼付するステップと、
ステップc)における、破断すべき組立品5を熱脆化処理するステップと、
ステップd)における、脆化面2に沿って第1の基板1内で破断波を発生及び伝播させるステップ。
このプロセス中には、注入した種が、微小空洞の発達をもたらす。熱脆化処理は、これらの微小空洞への成長、凝集を促進し、そして微小空洞に圧力を加える効果を有する。この熱処理単独の効果の下で、又は付加的な外力によって、破断波の発生及び自己持続性伝播は、有用層3が脆化面2における分離によって移動することを可能にする。
特に文献、国際公開第2005043615号パンフレット及び国際公開第2005043616号パンフレットに明確に記載され、「スマートカット(SmartCut)(商標)」という用語によって表示されているこの方法は、特に、シリコン・オン・インシュレータ基板の製造にとって有用である。このケースでは、第1の基板1及びキャリア4は、シリコンウェハから構成されており、そして第1の基板1及びキャリア4のうちの一方及び/又は他方が表面酸化を受けている。
これらのシリコン・オン・インシュレータ基板は、非常に精細な仕様に従わなければならない。これは、特に、有用層3の平均厚さ及び厚さ均一性についてのケースである。これらの仕様への適合性は、この有用層3内に及びその上に形成されるであろう半導体デバイスの正しい動作のために求められている。
いくつかのケースでは、これらの半導体デバイスの構造は、基板の表面上で、例えば、50nm未満、又はそれどころか10nm未満の非常に薄い平均厚さ、及び非常に一定な厚さ均一性を備える有用層3を有するシリコン・オン・インシュレータ基板を利用できることを求められている。期待される厚さ均一性は、したがって、大きくとも1%のオーダーとすることができ、基板の全表面にわたって典型的には+/−0.1nm〜+/−1nmになるばらつき最大値に対応している。
「スマートカット」法に続いて、所望の仕様レベルを実現することを試みるために、表面平滑化のためのエッチ又は熱処理などの、有用層3を仕上げるための補足的なステップを適用することが普通である。
有用層4の厚さは、破断ステップの後では完全に均一ではない。これらの厚さばらつきは、例えば、周期的パターンの形態を取ることがあり、そのパターンの大きさが1nm又は0.5ナノメートルのオーダーであり、その波長が1mm、又は1cmに至るまでのオーダーである。周期的パターンは、有用層の全体にわたって、又は一部だけにわたって明らかである場合がある。厚さのばらつきは、破断波の発生の領域に対応する有用層4の所与の領域内、高密度領域と一般に呼ばれる、でもやはり見ることができる。厚さばらつきは、別の方式でもやはり生じることがあり、別の特性を示している。
別の方式で生じる厚さばらつきが大きいときには、均一性の要求されるレベルを達成することを可能にするために、通常の仕上げ技術(エッチング、犠牲酸化、熱平滑化処理、ポリシング)によって有用層4の厚さ不均一性を十分に直すことが、特に困難である場合がある。
破断波の発生及び伝播が生じる温度を低くしようとすることによって、有用層3の厚さ不均一性を減少させることが可能である。これは、最初の手法では、熱脆化処理ステップの温度を低くすることによって、得られることがある。
この手法は、しかしながら、熱脆化処理の期間を過剰に長くする欠点を有しており、この方法の工業的利用にとって有利ではない。いくつかのケースでは、熱処理の温度がしきい値温度よりも低いときには、非常に長い処理時間をかけたとしても、破断を発生させることができないという結果になっている。これは、前に述べたものなどの、非常に薄いSOI基板の製造にとって明らかなケースである。
破断波の発生及び伝播が生じる温度を低くすることを目的としたもう1つの手法は、熱処理ステップの後で、破断すべき組立品がそれ自体でこの破断を引き起こさずに、室温に又は適温に設置された破断すべき組立品5に外力、例えば機械的な力を加えることによってこの発生を引き起こすことを含んでいる。
しかしながら、この手法にも、やはり限界がある。この機械的破断ステップに専用の装置の開発を必要とし、破断すべき組立品が温度のところに維持される必要がある場合に明らかに複雑であり費用がかかることがある。
加えて、この破断する操作は、破断すべき組立品5の載置界面のところでの機械部品の挿入に関連して、有用層3又はキャリア4の周辺部の付近に欠陥を生じさせる可能性がある。
最後に、この手法は、しかしながら、熱処理それ自体の途中でこの破断が自然に生じるしきい値を超えずに、機械的な発生の後で、破断の自己持続性伝播を可能にするように脆化面を十分に弱くした状態にするために、熱脆化処理ステップのパラメータを精細に制御することを必要としている。この制御は、基板がバッチで処理されるときには特に扱い難く、その理由は、破断すべきバッチの各組立品5が、わずかに異なる熱脆化処理に対する感度を有することがあるためである。
本発明の1つの目的は、したがって、キャリア上へと有用層を移動する方法を提供することであり、この有用層は、良く制御された厚さ均一性を有しており、方法が前述の欠点を持っていない。
本発明は、有用層が50nm未満の平均厚さを有しているシリコン・オン・インシュレータ基板を提供することを特に目的としており、この有用層は、大きさが1nm未満の厚さのばらつきを示している。
本発明のもう1つの目的は、工業的制御が容易であり、キャリア上へと有用層を移動する方法を提供することである。
これらの目的のうちの少なくとも1つを達成しようという考えで、本発明の主題は、キャリア上へと有用層を移動する方法であって、
脆化面と第1の基板の表面との間に有用層の境界面を画定するように第1の基板中へ軽量種を注入することによって脆化面を形成するステップと、
破断すべき組立品を形成するために第1の基板の表面上へとキャリアを載置するステップと、
キャリア上へと有用層を移動するように脆化面に沿って第1の基板を熱破断処理するステップと、
を含む、移動する方法である。
本発明によれば、本方法は、熱破断処理するステップ中に、キャリアと第1の基板との間の界面のところで周辺部接着の程度を低下させるための処理ステップを含む。驚くことに、本出願の発明者は、組立品界面のところでのこの弱化が、脆化面に沿った破断波の発生及び伝播が少ない量の熱エネルギーを使用して得られることを可能にしたことを観測している。
本発明の他の長所及び非限定的な特徴によれば、下記を単独で又は組み合わせて解釈される。
熱処理するステップは、炉内の雰囲気に破断すべき組立品を曝露することを含んでいる。
第1の基板及びキャリアは、シリコンを備え、炉内の雰囲気の温度は、350℃よりも高い。
周辺部接着の程度の低下のための処理は、炉内の雰囲気中への水の導入を含んでいる。
注入した軽量種は、水素イオンとヘリウムイオンとの間から選択されている。
周辺部接着の程度を低下させるための処理は、破断すべき組立品の端部から始まり、1ミクロンよりも大きく、好ましくは100ミクロンと500ミクロンとの間の範囲内の半径方向の距離にわたってキャリアと第1の基板との間の界面のところで界面に適用されている。
熱破断処理ステップは、
第1の温度における第1の段階であって、第1の段階が、破断の発生をもたらさない、第1の段階と、次いで、
第2の温度における第2の段階と、
を含んでいる。
周辺部接着の程度を低下させるための処理は、第2の段階中に適用されている。
周辺部接着の程度を低下させるための処理は、室温において、第1の段階と第2の段階との間に適用されている。
第2の温度は、第1よりも低い。
周辺部接着の程度を低下させるための処理は、所与の期間よりも長い時間にわたって所与のレベルよりも高い湿度のレベルを有する環境への破断すべき組立品の曝露を含んでいる。
周辺部接着の程度を低下させるための処理は、エッチング環境への破断すべき組立品の曝露を含んでいる。
本発明は、添付した図を参照して本発明の特定の非限定的な実施形態の、続く説明を考慮するとより良く理解されるであろう。
先行技術に従ってキャリア基板上へと有用層を移動する方法を示す図である。 本発明による方法を示す図である。 第1の基板及びキャリアの組立て表面の図上に表示した、本発明による処理の適用に関する様々な状態の一つを示す図である。 第1の基板及びキャリアの組立て表面の図上に表示した、本発明による処理の適用に関する様々な状態の一つを示す図である。 第1の基板及びキャリアの組立て表面の図上に表示した、本発明による処理の適用に関する様々な状態の一つを示す図である。 本発明の様々な実施形態の一つについての熱破断処理の温度の経時的変化を示す図である。 本発明の様々な実施形態の一つについての熱破断処理の温度の経時的変化を示す図である。 本発明の様々な実施形態の一つについての熱破断処理の温度の経時的変化を示す図である。
下記の説明の単純化の目的で、同じ参照符号が、同一の要素、又は本発明による方法の提示された様々な実施形態において若しくは先行技術よる方法において同じ機能を提供する要素に対して使用されている。
本発明による方法の詳細な説明が、図2を参照して提示されている。この方法は、キャリア4上へと第1の基板1から来る有用層3を移動している。
第1の基板1及び基板4は、任意の所与の材料から作られてもよい。これは、半導体材料(シリコン、SiGe、ゲルマニウム、窒化ガリウム、など)、絶縁体(サファイア若しくはガラス、など)又は圧電材料(タンタル酸リチウム若しくはニオブ酸リチウム、など)であってもよい。
第1の基板1及び/又はキャリア4は、例えば、シリコン若しくはアルミニウムの酸化物又はシリコン若しくはアルミニウムの窒化物を含む、又はこれらから成る絶縁体の層を含むことができる。絶縁体の層は、したがって、場合に応じて、堆積によって、酸化によって又は窒化によって形成されてきていることがある。
本発明の1つの特定の例示的な実施形態では、第1の基板1及びキャリア4は、直径が200mm、300mm又はそれどころか450mmであることが典型的である円板の形態を取っているシリコンウェハである。したがって、プロセスの最後において、シリコン・オン・インシュレータウェハが得られるように、これらのウェハのうちの少なくとも一方は、その表面に絶縁体の層を有している。しかしながら、本発明は、これらの材料だけに、この形状だけに、又はこれらの寸法だけに限定されない。
本発明による方法は、脆化面と第1の基板1の注入した表面との間に有用層3を形成するような方法で第1の基板1中への軽量種の注入による脆化面2の形成のための第1のステップ2aを含んでいる。
脆化面2は、水素及び/又は希ガスの注入により形成されるのが典型的である。したがって、軽量種は、5e15と1e17at/cmとの間の範囲内のドーズ量で水素イオンとヘリウムイオンとの間から選択されてもよい。注入のエネルギーに関して、10keVと200keVとの間の範囲内であることが典型的であり、イオンの注入の深さを規定している。
第2のステップ2bでは、第1の後で、キャリア4が、破断すべき組立品5を形成するように、第1の基板1の注入した表面上へと載置されている。
この組立品は、分子接着によって、言い換えると、接着剤(水を除く)を追加せずに相互に表面の直接接着によって実現されることが好ましく、原理的にファンデルワールス型又は共有結合力である接着の力を実現している。
例として、第1の基板1及びキャリア4がシリコンから作られるときには、一方又は他方が、その表面に(意図的に又は別の方法で形成した)シリコン酸化物の層を有しており、接着力が表面上へと吸着した水の分子間のファンデルワールス力によって生成されている。
組立てステップは、洗浄、プラズマ活性化、などの、基板1及びキャリア4の表面の任意の所与の前処理で始めてもよい。
次のステップ2cでは、破断すべき組立品5は、熱破断処理ステップを受けている。このステップは、微小空洞、プレートレット及び/又は脆化面2内での破断に対する別のタイプの欠陥前駆体を発達させることを目的としている。これが、キャリア4上へと有用層3を移動するような方式で、脆化面2に沿った破断波の発生及び伝播をもたらしている(この発生及びこの伝播は、本出願では「破断」又は「破断の発生」ともやはり呼ばれる)。言い換えると、破断は、本発明では、この熱処理の過程で得られ、したがって追加の外力を加えることを必要としない。
この熱破断処理は、やはり、第1の基板1とキャリア4との間の接着の程度を強固にする一因ともなることがある。
この熱破断処理ステップの後では、そして図2(d)に示したように、一方では、キャリア4上へと移動した有用層3が、他方では、有用層3が取り去られた第1の基板1の残部1’が、したがって得られている。この残部1’は、新しい第1の基板として若しくは新しい層移動サイクルにおけるキャリアとして利用されるために、又は何らかの他の使用のために再処理されてもよい。
本発明によれば、本方法は、熱破断処理ステップ2c中に、そしてこの破断の発生の前に、図2(c)中に矢印6によって模式的に表された、キャリア4と第1の基板1との間の周辺部接着の程度の低下のための処理ステップをやはり含んでいる。
この操作の目的は、周辺領域の少なくとも一部にわたって、言い換えると、接触しているこれらの表面の端部において、キャリア4と第1の基板1との間に存在している接着の強度を弱めることである。
図3a〜図3cは、キャリアが円形形状のものであるケースにおいて、第1の基板1及びキャリア4の組立品表面の図上で、本発明の処理の適用に関する様々な構成を再現している。これらの図では、ハッチングした領域は、処理が適用される周辺領域の部分を表している。
処理は、したがって、図3aに示したように、全部の周辺領域にわたって、言い換えると、破断すべき組立品5の全体の輪郭の周りに、又はこの輪郭の一部だけにわたって、言い換えると、周辺領域の一部分(図3b)若しくはいくつかの部分(図3c)にわたって適用されてもよい。
この処理が、全部の周辺領域にわたって適用されるか、後者の一部だけにわたって適用されようとも、接着の強度は、破断すべき組立品の端部から始まる1ミクロンよりも大きい半径方向の長さdにわたって弱められることが好ましい。この半径方向の長さdは、100と500ミクロンとの間になるように選択されるのが典型的である。
驚くことに、本出願の発明者は、脆化面に沿った破断波の発生及び伝播が少ない量の熱エネルギーを使用して得られることを、この弱化が可能にしたことを観測している。言い換えると、破断波の発生のために必要な「しきい値」熱エネルギーは、本発明に従った処理を含まないがそれ以外は同一の特性を有する方法に対して減少している。
この観測の結果は、多岐にわたっている。
第1に、本発明によれば、周辺部接着の程度の低下のためのこの処理が適用されるときには、知られている熱方法の破断温度よりも低い破断温度で波の発生及び伝播を得ることが可能である。
その上、破断が熱で発生するので、前に説明してきている破断の機械的なきっかけに関係した欠点には、出会っていない。
さらにその上、破断波の発生及び伝播がより低い温度で得られるときには、キャリア4上へと移動した有用層3は、小さな不均一性を示している。
最後に、本発明の処理は、破断波の発生を引き起こし、事実、これが、プロセスの工業的制御を容易にしている。
周辺部接着の程度を低下させるための処理は、組立てステップ中にキャリア4及び第1の基板1の表面の周辺部の周りに形成された結合の品質又は数に影響を及ぼすことができる化学薬品に破断すべき組立品5を曝露することによって達成されてもよい。
化学薬品は、外側端部の少なくとも一部にわたって、組立品界面に付けられ、接触しているこれらの表面を形成する1つ又は複数の材料をエッチングすることができるエッチング剤であってもよい。
化学薬品はやはり、組立品界面に沿って拡散し、接触している表面間に作られた結合を切ることができる腐食剤であってもよい。
エッチング剤及び/又は腐食剤への破断すべき組立品の曝露時間を制限することによって、接着の程度の低下の効果が、接触している表面の周辺領域の少なくとも一部に実際に限定されることを確実にしている。
これはまた、周辺領域の少なくとも一部にわたってキャリア4と第1の基板1との間に存在している接着の強度を弱めるような方法で、組立品界面において破断すべき組立品5に機械的衝撃を与えるステップであってもよい。
いくつかの実施形態によれば、ちょうど終えた観測、及び実施した発明が、上手く使用されていてもよい。
第1の実施形態によれば、熱破断処理ステップは、炉内で、破断温度に加熱した雰囲気に破断すべき組立品5を曝露することによって実行されている。次いで、周辺部接着の程度の低下のための処理が、この第1の実施形態では、炉の雰囲気中へと化学薬品を導入することによって実行されている。
この化学薬品は、炉の雰囲気中へと拡散し、そして、例えば、曝露された表面をエッチするため及び/又は組立品界面に形成されている結合を切るため、並びにキャリア4と第1の基板1との間の周辺領域にわたる接着の程度を低下させるために、キャリア4と第1の基板1との間の組立品界面の限定された長さにわたって拡散するであろう。
前に見られてきているように、この処理は、破断波の発生及び伝播を容易にしている。
図4は、例として、熱破断処理の温度の経時的変化を示す。この例では、化学薬品が炉の雰囲気中へと導入される瞬間が、この図では矢印によって示されている。
この瞬間は、熱破断処理の開始に一致していてもよい。
しかしながら、炉の雰囲気中への化学薬品の導入は、炉内の雰囲気に曝露された破断すべき組立品(5)の又は複数の破断すべき組立品(5)の脆化の初期段階の後で、熱破断処理の遅い時間に行われてもよい。
化学薬品の導入は、破断のために必要な熱エネルギーの「しきい値」レベルの低下をもたらしており、したがって、制御された方法でこの破断を生じさせている。
破断波の発生及び伝播は、比較的低温で実現されることがあり、有用層は、向上した厚さ均一性をその結果有するであろう。
他方で、炉内の雰囲気の温度が知られている熱プロセスと同じに保たれる場合には、本発明によれば、そのときには熱破断処理の期間を短縮させることが可能である。
図5に示した本発明のこの第1の実施形態の1つの好ましい変形形態では、熱破断処理は、第1の段階では破断の発生をもたらさない第1の温度での第1の段階、及び第1の温度よりも低い第2の温度での第2の段階を含んでおり、周辺部接着の程度の低下のための処理が第2の段階中に適用されている(この図5中に矢印によって示される)。
「段階の温度」という用語は、議論している段階中に加えられる平均温度を表し、温度の立ち上がり及び立ち下がりがかなり大きい場合には、温度の立ち上がり及び立ち下がりの最初の期間及び最後の期間を除いている。
第1の段階及び/又は第2の段階は、前に説明したように、炉の雰囲気中でそれぞれが実行されてもよく、このケースでは、段階の温度は、炉内の雰囲気の温度に対応している。
このようにして、本発明は、(第2の温度と比較して)比較的高温での第1の段階中に破断すべき組立品5の急速な脆化を可能にしている。接着の程度の低下のための処理は、続く第2の段階中に適用されるだけであり、これが、有用層の均一性に有利であるより低い温度での有用層3の破断をもたらしている。
図6に示した本発明の第2の実施形態によれば、周辺部接着の程度を低下させるためのステップは、破断が生じない熱処理の第1の段階と熱処理の第2の段階との間に室温で実行されている。
室温において接着の程度の低下のための処理を実行することによって、より様々な技術を使用することが、したがって可能である。
このような第1の技術によれば、第1の実施形態において提示してきたものと同様に、キャリア4と第1の基板1との間の周辺領域の少なくとも一部における接着の程度の弱化は、所与の時間にわたってウェット環境中に破断すべき組立品5を置くことによって実現される。「ウェット環境」は、10%、50%、又はそれどころか60%よりも高い湿度のレベルを有する環境を意味することが理解される。曝露の期間は、弱化の程度及び所望の弱化に応じて、例えば、10分、30分、1時間、5時間、又はそれどころか1日以上であってもよい。環境は、大気又は液体から構成されてもよい。水分の豊富なこの環境への組立品界面の曝露は、組立てステップ中に形成された周辺部上のいくつかの結合が切られ、したがって接着の程度が低下するという結果をもたらしている。
もう1つの技術によれば、弱化は、所与の時間にわたってエッチング環境中に破断すべき組立品5を置くことによって実現されている。環境は、大気又は溶液から構成されてもよい。溶液は、水及び10%HFから構成されてもよい又はこれらを含むことができる。この環境への組立品界面の曝露は、周辺部上で、キャリア4及び第1の基板1の接触表面のエッチングをもたらし、したがって、周辺部接着の程度を低下させる。
組立品界面のところでの破断すべき組立品5への機械的衝撃によって、接着の程度を低下させるステップを実行することが、最終的に予想されることがある。
比較例1
300mm直径の単結晶シリコンウェハから構成されている第1の基板は、表面に25nm厚の酸化物の純粋な層を形成するために酸化されている。
この第1の基板1は、有用層3の境界を画定するために、水素及びヘリウムを、116at/cm^2及び116at/cm^2のそれぞれのドーズ量、並びに30keV及び20keVのそれぞれのエネルギーで注入されている。
この第1の基板1及び300mm直径の単結晶シリコンウェハからやはり構成されているキャリア4は、破断すべき組立品5を形成するために従来の方法で分子接着によって一緒に組み立てられている。
破断すべき組立品5は、炉内に置かれ、3時間にわたって窒素の雰囲気下でアニールされている。窒素の雰囲気は、350°の温度である。
アニーリング中には、破断が炉内で自然に発生しており、シリコン・オン・インシュレータ基板を形成するために、200nm厚のシリコンの有用層3がキャリア4上へと移動している。
この基板の表面が解析され、最大の大きさが0.4nmである厚さばらつきを示している。
比較例2
すべてが実施例1の組立品と同じである25組の破断すべき組立品5から構成されているバッチが、炉内に置かれている。
比較例1の熱処理が、300℃に加熱し、炉内の雰囲気の温度だけを変えることによって繰り返されている。4時間にわたるアニーリングの後で、破断は、破断すべき組立品のいずれについても発生しなかったことが観測されている。
実施例1
すべてが実施例1の組立品と同じである25組の破断すべき組立品5から構成されているバッチが、2時間にわたって350℃の温度を有する窒素の雰囲気中の炉内に置かれている。
アニーリングの後で、破断は発生しておらず、バッチが、炉から取り出されて1時間にわたってウェット雰囲気(45%湿度)の室温のところに置かれている。
バッチは、2時間にわたり250°で炉内にその後置かれている。このアニーリングの後で、すべてのウェハが自然に破断していることが観測されている。
さらにその上、有用層の表面状態が解析され、ウェハ全体にわたる最大の大きさが0.2nm未満である厚さばらつきを示している。
実施例2
実施例2における実験は、2つのアニーリングステップの間に、破断すべき組立品5が、ウェット雰囲気中での処理の代わりに、水と10%に希釈したHFから構成されている溶液を用いてウェハ端部のケミカルアタックに曝露されることを除いて、繰り返されている。
有用層3に実行された測定は、実施例1における測定と同じである。
実施例3
破断すべき基板5のバッチが、2つの前の実施例と同様の方法で準備され、2時間にわたって350°で不活性雰囲気下の炉内に置かれている。
このアニーリングプロセスを中断せずに、温度は、250°まで引き続いて下げられ、アニーリングは、この温度で2時間にわたって続けられている。250°でのこの段階の開始において、蒸気の形態での水が、炉の雰囲気中へと注入されている。
アニーリングの後で、すべてのウェハが破断していることが観測されている。有用層に実行した平均厚さ及び不均一性の測定は、実施例1又は実施例2の測定と同じである。
本発明が説明した実施形態に限定されず、変形実施形態が、特許請求の範囲によって規定されるような本発明の範囲から外れずに考案され得ることは、言うまでもない。
1 第1の基板
2 脆化面
3 有用層
4 キャリア
5 破断すべき組立品

Claims (15)

  1. キャリア(4)上へと有用層(3)を移動する方法であって、
    脆化面(2)と第1の基板(1)の表面との間に有用層(3)の境界面を画定するように前記第1の基板(1)中へ軽量種を注入することによって前記脆化面(2)を形成するステップと、
    破断すべき組立品(5)を形成するために前記第1の基板(1)の前記表面上へと前記キャリア(4)を載置するステップと、
    前記キャリア(4)上へと前記有用層(3)を移動するように前記脆化面(2)に沿って前記第1の基板(1)を熱破断処理するステップと、
    を含む方法において、
    前記熱破断処理するステップ中に、前記キャリア(4)と前記第1の基板(1)との間の前記界面のところで周辺部接着の程度を低下させるための処理ステップを含むことを特徴とする、方法。
  2. 前記熱処理するステップが、炉内の雰囲気に前記破断すべき組立品(5)を曝露させることを含む、請求項1に記載の方法。
  3. 前記第1の基板(1)及び前記キャリア(4)が、シリコンを備え、前記炉の前記雰囲気の温度が、350℃よりも高い、請求項2に記載の方法。
  4. 前記熱破断処理するステップが、
    第1の温度における第1の段階であって、前記第1の段階が前記破断の発生をもたらさない、第1の段階と、次いで、
    前記第1の温度よりも低い第2の温度における第2の段階と、
    を含んでおり、
    周辺部接着の前記程度を低下させるための前記処理が、前記第2の段階中に適用されている、請求項1又は2に記載の方法。
  5. 前記第1の基板(1)及び前記キャリア(4)が、シリコンを備え、前記第2の温度が、350℃よりも低い、請求項4に記載の方法。
  6. 周辺部接着の前記程度を低下させるための前記処理が、前記炉の前記雰囲気中への水の導入を含んでいる、請求項2〜5のいずれか一項に記載の方法。
  7. 前記熱破断処理するステップが、
    第1の温度における第1の段階であって、前記第1の段階が、前記破断の発生をもたらさない、第1の段階と、次いで、
    第2の温度における第2の段階と、
    を含んでおり、
    周辺部接着の前記程度を低下させるための前記処理が、室温で前記第1の段階と前記第2の段階との間に適用されている、請求項1又は2に記載の方法。
  8. 前記第2の温度が、前記第1よりも低い、請求項7に記載の方法。
  9. 周辺部接着の前記程度を低下させるための前記処理が、所与の期間よりも長い時間にわたって所与のレベルよりも高い湿度のレベルを有する環境への前記破断すべき組立品(5)の前記曝露を含んでいる、請求項7又は8に記載の方法。
  10. 前記第1の基板(1)及び前記キャリア(4)が、シリコンを備え、前記環境が大気であり、前記所与のレベルが10%であり、且つ前記所与の時間が15分である、請求項9に記載の方法。
  11. 周辺部接着の前記程度を低下させるための前記処理が、エッチング環境への前記破断すべき組立品(5)の前記曝露を含んでいる、請求項7又は8に記載の方法。
  12. 前記エッチング環境が、水及びHFの溶液を含んでいる、請求項11に記載の方法。
  13. 前記注入した軽量種が、水素イオンとヘリウムイオンとの間から選択されている、請求項1〜12のいずれか一項に記載の方法。
  14. 周辺部接着の前記程度を低下させるための前記処理が、前記破断すべき組立品の端部から始まり1ミクロンよりも大きい半径方向の距離にわたり前記キャリア(4)と前記第1の基板(1)との間の前記界面のところで前記界面に適用されている、請求項1〜13のいずれか一項に記載の方法。
  15. 前記半径方向の距離が、100ミクロンと500ミクロンとの間の範囲内である、請求項14に記載の方法。
JP2016014598A 2015-02-10 2016-01-28 有用層を移動する方法 Active JP6606705B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1551046A FR3032555B1 (fr) 2015-02-10 2015-02-10 Procede de report d'une couche utile
FR1551046 2015-02-10

Publications (2)

Publication Number Publication Date
JP2016149538A true JP2016149538A (ja) 2016-08-18
JP6606705B2 JP6606705B2 (ja) 2019-11-20

Family

ID=52737357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016014598A Active JP6606705B2 (ja) 2015-02-10 2016-01-28 有用層を移動する方法

Country Status (4)

Country Link
US (1) US9922867B2 (ja)
JP (1) JP6606705B2 (ja)
CN (1) CN105870048B (ja)
FR (1) FR3032555B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3061988B1 (fr) * 2017-01-13 2019-11-01 Soitec Procede de lissage de surface d'un substrat semiconducteur sur isolant
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
FR3074958B1 (fr) * 2017-12-08 2020-05-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage par adhesion directe
FR3079346B1 (fr) * 2018-03-26 2020-05-29 Soitec Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
FR3113772A1 (fr) * 2020-08-25 2022-03-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de transfert d’une couche mince sur un substrat receveur comportant des cavités et une région dépourvue de cavités en bordure d’une face de collage
FR3126809A1 (fr) * 2021-09-06 2023-03-10 Soitec Procede de transfert d’une couche utile sur une face avant d’un substrat support
FR3135820B1 (fr) * 2022-05-18 2024-04-26 Commissariat A Lenergie Atomique Et Aux Energies Alternatives Procédé de transfert d'une couche depuis un substrat source vers un substrat destination

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223681A (ja) * 1999-02-02 2000-08-11 Canon Inc 基板及びその製造方法
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
JP2001525991A (ja) * 1997-05-12 2001-12-11 シリコン・ジェネシス・コーポレーション 制御された劈開プロセス
JP2004200682A (ja) * 2002-12-10 2004-07-15 Soi Tec Silicon On Insulator Technologies 材料複合体の製造方法
JP2010539696A (ja) * 2007-09-12 2010-12-16 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 層転写により構造を製造する方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
RU2006104625A (ru) * 2003-07-15 2006-07-10 Канагава Академи Оф Сайенс Энд Текнолоджи (Jp) Нитридное полупроводниковое устройство и способ его изготовления
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US20060027459A1 (en) * 2004-05-28 2006-02-09 Lake Shore Cryotronics, Inc. Mesoporous silicon infrared filters and methods of making same
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
JP5271279B2 (ja) * 2007-02-08 2013-08-21 ソイテック 高熱消散基板を製造する方法
WO2008125543A2 (en) * 2007-04-17 2008-10-23 Interuniversitair Microelektronica Centrum (Imec) Method for reducing the thickness of substrates
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Soiウェーハの製造方法
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
FR2987166B1 (fr) * 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525991A (ja) * 1997-05-12 2001-12-11 シリコン・ジェネシス・コーポレーション 制御された劈開プロセス
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
JP2000223681A (ja) * 1999-02-02 2000-08-11 Canon Inc 基板及びその製造方法
JP2004200682A (ja) * 2002-12-10 2004-07-15 Soi Tec Silicon On Insulator Technologies 材料複合体の製造方法
JP2010539696A (ja) * 2007-09-12 2010-12-16 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 層転写により構造を製造する方法

Also Published As

Publication number Publication date
US20160233125A1 (en) 2016-08-11
FR3032555A1 (fr) 2016-08-12
CN105870048B (zh) 2020-09-04
FR3032555B1 (fr) 2018-01-19
US9922867B2 (en) 2018-03-20
CN105870048A (zh) 2016-08-17
JP6606705B2 (ja) 2019-11-20

Similar Documents

Publication Publication Date Title
JP6606705B2 (ja) 有用層を移動する方法
KR102599962B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP5420968B2 (ja) 貼り合わせウェーハの製造方法
JP5274859B2 (ja) 貼り合わせ基板の製造方法
KR100972213B1 (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
JP5455595B2 (ja) 貼り合わせウェーハの製造方法
JP6396852B2 (ja) 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396854B2 (ja) 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP2007184581A (ja) 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体
JP2006210899A (ja) Soiウエーハの製造方法及びsoiウェーハ
WO2014017369A1 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
JP2006210898A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP2009272619A (ja) 貼り合わせ基板の製造方法
KR101901872B1 (ko) Soi웨이퍼의 제조방법
KR20080068115A (ko) 마무리 시퀀스의 단순화 방법 및 이를 이용하여 얻은 구조
JP5493343B2 (ja) 貼り合わせウェーハの製造方法
JP5411438B2 (ja) Soi基板の製造方法
JP2020504439A (ja) セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス
KR20190037324A (ko) 유용 층을 전사하기 위한 방법
JP2022527048A (ja) キャリア基板へ有用層を移転するためのプロセス
JP5368000B2 (ja) Soi基板の製造方法
WO2007071787A1 (en) Process for simplification of a finishing sequence and structure obtained by the process
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
TW202335092A (zh) 用於將薄層移轉至載體底材之方法
JP2022525162A (ja) キャリア基板へ有用層を移転するためのプロセス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190604

TRDD Decision of grant or rejection written
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190926

R150 Certificate of patent or registration of utility model

Ref document number: 6606705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250