JP2022525162A - キャリア基板へ有用層を移転するためのプロセス - Google Patents
キャリア基板へ有用層を移転するためのプロセス Download PDFInfo
- Publication number
- JP2022525162A JP2022525162A JP2021555271A JP2021555271A JP2022525162A JP 2022525162 A JP2022525162 A JP 2022525162A JP 2021555271 A JP2021555271 A JP 2021555271A JP 2021555271 A JP2021555271 A JP 2021555271A JP 2022525162 A JP2022525162 A JP 2022525162A
- Authority
- JP
- Japan
- Prior art keywords
- bonded structure
- embedded
- weakening
- donor substrate
- useful layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 47
- 230000003313 weakening effect Effects 0.000 claims abstract description 61
- 238000012546 transfer Methods 0.000 claims abstract description 45
- 238000000137 annealing Methods 0.000 claims abstract description 30
- 238000003825 pressing Methods 0.000 claims abstract description 8
- 230000001939 inductive effect Effects 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 14
- 230000001960 triggered effect Effects 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 7
- 239000001307 helium Substances 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 230000006698 induction Effects 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 230000002269 spontaneous effect Effects 0.000 claims description 3
- 230000000644 propagated effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 57
- 230000000763 evoking effect Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000002547 anomalous effect Effects 0.000 description 6
- 238000005304 joining Methods 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 239000004579 marble Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004320 controlled atmosphere Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000004971 IR microspectroscopy Methods 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Laminated Bodies (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
本発明は、キャリア基板へ有用層を移転するためのプロセスに関し、a)ドナー基板を用意するステップであり、有用層がドナー基板の前面と埋め込み弱化平面とにより範囲を定められるステップと、b)キャリア基板を用意するステップと、c)貼り合わせ構造体を形成するためにボンディング界面に沿ってキャリア基板にドナー基板を接合するステップと、d)貼り合わせ構造体に弱化サーマルバジェットを加えるため及び所定の弱化のレベルまで埋め込み弱化平面を持っていくために貼り合わせ構造体をアニールするステップと、e)貼り合わせ構造体に圧力を加えることにより埋め込み弱化平面内に分割波を惹起するステップであり、分割波が埋め込み弱化平面に沿って自己維持型の方式で伝播するステップとを含む。移転プロセスは、貼り合わせ構造体が150℃と250℃との間の温度にさらされるときに分割波が惹起されることが注目される。【選択図】 図2
Description
本発明は、マイクロエレクトロニクスの分野に関する。詳細には、本発明は、キャリア基板へ有用層を移転するためのプロセスに関する。
図1に示した、キャリア基板4へ有用層3を移転するためのプロセスが先行技術から知られており、特に、国際公開第2005043615号及び国際公開第2005043616号という文書に記載されたこのプロセスは、下記のステップを含む:
埋め込み弱化平面とドナー基板の表面との間に有用層3を形成するようにドナー基板1へと軽元素種を注入することにより埋め込み弱化平面2を形成するステップと、
次に、ドナー基板1をキャリア基板4に接合して、貼り合わせ構造体5を形成するステップと、
埋め込み弱化平面を弱くするために貼り合わせ構造体5に熱処理を適用するステップと、
そして最後に、前記埋め込み弱化平面2に沿ってドナー基板1内の分割波の自己維持型の伝播により、埋め込み弱化層2のレベルのところに加えられるエネルギーパルスを用いて分割波を惹起するステップと
を含む。
埋め込み弱化平面とドナー基板の表面との間に有用層3を形成するようにドナー基板1へと軽元素種を注入することにより埋め込み弱化平面2を形成するステップと、
次に、ドナー基板1をキャリア基板4に接合して、貼り合わせ構造体5を形成するステップと、
埋め込み弱化平面を弱くするために貼り合わせ構造体5に熱処理を適用するステップと、
そして最後に、前記埋め込み弱化平面2に沿ってドナー基板1内の分割波の自己維持型の伝播により、埋め込み弱化層2のレベルのところに加えられるエネルギーパルスを用いて分割波を惹起するステップと
を含む。
このプロセスでは、埋め込み弱化層2のレベルのところに注入された元素種は、マイクロキャビティの発達を惹起する。弱化用の熱処理は、これらのマイクロキャビティの成長及び加圧を促進する効果を有する。熱処理の後に付加的な外力(エネルギーパルス)を加えることによって、分割波が埋め込み弱化層2に惹起され、前記波は自己維持型の方式で伝播し、有用層3が埋め込み弱化平面2のレベルでの分離を通して移転されるという結果になる。このようなプロセスは、特に移転の後の表面の粗さを小さくすることを可能にする。
このプロセスは、シリコンオンインシュレータ(SOI)基板を製造するために使用されることがある。このケースでは、ドナー基板1及びキャリア基板4は、各々シリコンウェハから形成され、基板の標準直径は、典型的には200mm、300mm又は後の世代にとっては450mmである。ドナー基板1及びキャリア基板4のうちのいずれか一方又は両方が表面酸化される。
SOI基板は、非常に厳格な仕様に準拠しなければならない。これは特に、有用層3の平均厚さ及び厚さの均一性に関して当てはまる。これらの仕様に準拠することは、この有用層3中に及び上に形成されるだろう半導体デバイスの正しい動作にとって必要である。
いくつかのケースでは、これらの半導体デバイスのアーキテクチャは、例えば、50nmよりも小さい有用層3の非常に小さな平均厚さを示し、そして有用層3の非常に高い均一性を示すSOI基板を要求する。厚さの期待される均一性は、大きくとも約5%であることがあり、有用層3の全表面にわたり典型的に+/-0.3nm~+/-1nmのバラツキに対応する。有用層3がキャリア基板4へ移転された後で、エッチ又は表面平滑化熱処理などの追加の仕上げステップが行われる場合でさえ、最終仕様が満足されることを確実にするために、移転後に形態学的な表面特性(特に、厚さの均一性及び表面粗さ)を可能な限り好ましくすることが重要である。
分割波が、埋め込み弱化平面2にエネルギーパルスを与えることによって雰囲気温度での熱処理の後で惹起されると、いくつかの有用層3が、移転の後で、厚さの局所バラツキとして大理石模様のような異常なパターンを含むことがあり、そのパターンの大きさはほぼ1ナノメートル又は0.5ナノメートルであることを、出願人は観察している。この大理石模様は、有用層3の全体にわたって、又はその一部分だけにわたって分散されることがある。このことが、有用層3の不均一性の一因になっている。
有用層3の厚さのこのタイプの不均一性は、典型的に仕上げ技術(エッチング、犠牲酸化、平滑化熱処理、等)を使用して除去することが非常に困難である、その理由は、これらの技術が、この大きさの異常なパターンを消し去るためには有効でないためである。
本発明は、キャリア基板へ有用層を移転するためのプロセスに関し、そして特に、移転後の有用層の厚さの均一性を向上させることを目的とする。
本発明は、キャリア基板へ有用層を移転するためのプロセスに関し、下記のステップ:
a)埋め込み弱化平面を含んでいるドナー基板を用意するステップであり、前記有用層が前記ドナー基板の前面と前記埋め込み弱化平面とにより範囲を定められている、ドナー基板を用意するステップと、
b)キャリア基板を用意するステップと、
c)貼り合わせ構造体を形成するためにボンディング界面に沿って前記キャリア基板に、前記ドナー基板の前面で、前記ドナー基板を接合するステップと、
d)前記貼り合わせ構造体に弱化サーマルバジェットを与えるため及び定められた弱化のレベルまで前記埋め込み弱化平面を持っていくために前記貼り合わせ構造体をアニールするステップと、
e)前記貼り合わせ構造体に圧力を加えることにより前記埋め込み弱化平面内に分割波を惹起するステップであり、前記有用層が前記キャリア基板に移転されるという結果をもたらすために、前記分割波が前記埋め込み弱化平面に沿って自己維持型の方式で伝播する、分割波を惹起するステップと
を含む。
a)埋め込み弱化平面を含んでいるドナー基板を用意するステップであり、前記有用層が前記ドナー基板の前面と前記埋め込み弱化平面とにより範囲を定められている、ドナー基板を用意するステップと、
b)キャリア基板を用意するステップと、
c)貼り合わせ構造体を形成するためにボンディング界面に沿って前記キャリア基板に、前記ドナー基板の前面で、前記ドナー基板を接合するステップと、
d)前記貼り合わせ構造体に弱化サーマルバジェットを与えるため及び定められた弱化のレベルまで前記埋め込み弱化平面を持っていくために前記貼り合わせ構造体をアニールするステップと、
e)前記貼り合わせ構造体に圧力を加えることにより前記埋め込み弱化平面内に分割波を惹起するステップであり、前記有用層が前記キャリア基板に移転されるという結果をもたらすために、前記分割波が前記埋め込み弱化平面に沿って自己維持型の方式で伝播する、分割波を惹起するステップと
を含む。
前記移転プロセスは、前記貼り合わせ構造体が、少なくともその最も熱い領域で、150℃と250℃との間の温度にさらされるときに、前記分割波が惹起されることに注目すべきである。
本発明の他の有利で非限定的な特徴によれは、単独で又はいずれかの技術的に実行できる組合せで用いると、
最高温度が、180℃と220℃との間であり、
ステップd)の前記アニールが、300℃と600℃との間の最高保持温度に達し、
前記弱化サーマルバジェットが、分割サーマルバジェットの40%と95%との間であり、前記分割サーマルバジェットが、前記アニール中に前記埋め込み弱化平面内に前記分割波の自発的な惹起をもたらし、
ステップe)の前記惹起が、ステップd)の前記アニールの直後で、前記貼り合わせ構造体の前記最も熱い領域が150℃よりも低い温度に達する前に生じ、
ステップd)の前記アニールが、複数の貼り合わせ構造体をバッチ処理するために適した横型又は縦型に構成された熱処理装置で行われ、そしてステップe)の前記惹起は、貼り合わせ構造体が前記装置を出るときに生じ、
前記埋め込み弱化平面への圧力の前記加圧が、前記貼り合わせ構造体への、特に前記構造体の周辺部への局所的な機械的荷重の前記加圧に対応し、
前記局所的な機械的荷重が、前記貼り合わせ構造体の、それぞれ前記ドナー基板及び前記キャリア基板の面取りした端部同士の間の前記貼り合わせ構造体の前記ボンディング界面のところにくさびを挿入することによって加えられ、
前記局所的な機械的荷重が、ステップe)において前記貼り合わせ構造体を横切る温度勾配があるときにより低い温度を経験する前記貼り合わせ構造体の領域に加えられ、
前記局所的な機械的荷重は、前記温度勾配が約80℃であるときに前記貼り合わせ構造体に加えられ、
前記ドナー基板及び前記キャリア基板が、単結晶シリコン製であり、前記埋め込み弱化平面が、前記ドナー基板への軽元素種のイオン注入によって形成され、前記軽元素種が、水素及びヘリウム、又は水素とヘリウムとの組合せから選択される。
最高温度が、180℃と220℃との間であり、
ステップd)の前記アニールが、300℃と600℃との間の最高保持温度に達し、
前記弱化サーマルバジェットが、分割サーマルバジェットの40%と95%との間であり、前記分割サーマルバジェットが、前記アニール中に前記埋め込み弱化平面内に前記分割波の自発的な惹起をもたらし、
ステップe)の前記惹起が、ステップd)の前記アニールの直後で、前記貼り合わせ構造体の前記最も熱い領域が150℃よりも低い温度に達する前に生じ、
ステップd)の前記アニールが、複数の貼り合わせ構造体をバッチ処理するために適した横型又は縦型に構成された熱処理装置で行われ、そしてステップe)の前記惹起は、貼り合わせ構造体が前記装置を出るときに生じ、
前記埋め込み弱化平面への圧力の前記加圧が、前記貼り合わせ構造体への、特に前記構造体の周辺部への局所的な機械的荷重の前記加圧に対応し、
前記局所的な機械的荷重が、前記貼り合わせ構造体の、それぞれ前記ドナー基板及び前記キャリア基板の面取りした端部同士の間の前記貼り合わせ構造体の前記ボンディング界面のところにくさびを挿入することによって加えられ、
前記局所的な機械的荷重が、ステップe)において前記貼り合わせ構造体を横切る温度勾配があるときにより低い温度を経験する前記貼り合わせ構造体の領域に加えられ、
前記局所的な機械的荷重は、前記温度勾配が約80℃であるときに前記貼り合わせ構造体に加えられ、
前記ドナー基板及び前記キャリア基板が、単結晶シリコン製であり、前記埋め込み弱化平面が、前記ドナー基板への軽元素種のイオン注入によって形成され、前記軽元素種が、水素及びヘリウム、又は水素とヘリウムとの組合せから選択される。
発明の他の特徴及び利点は、発明の下記の詳細な説明から明らかになるだろう、この説明は、添付の図を参照して与えられる。
この説明では、図中の同じ参照符号は、同じタイプの要素に対して使用されるだろう。図は、読みやすさのために、正確な縮尺ではない模式的な表示である。特に、z軸に沿った層の厚さは、x軸及びy軸に沿った横方向寸法に対して正確な縮尺ではなく、そして互いに対しての層の相対的な厚さは、図において必ずしも尊重される必要はない。図1の座標系(x,y,z)が、図2にも当てはまることに留意すべきである。
発明は、キャリア基板4へ有用層3を移転するためのプロセスに関する。有用層3は、マイクロエレクトロニクス又はマイクロシステムズの分野での構成要素の製造における使用を意図されるという理由でそういうものとして名付けられた。有用層及びキャリア基板は、目的とする構成要素のタイプ及び目的とする用途に応じて本質的に変わることがある。シリコンが現在最も一般的に使用される半導体材料であるので、有用層及びキャリア基板は、特に単結晶シリコン製であってもよいが、当然のことながらこの材料に限定されない。
発明による移転プロセスは、ドナー基板1を用意するステップa)を最初に含み、前記ドナー基板から有用層3が取られるだろう。ドナー基板1は、埋め込み弱化平面2を含む(図2-a))。埋め込み弱化平面は、定められた深さのところのドナー基板1へと軽元素種をイオン注入することにより有利には形成される。軽元素種は、水素及びヘリウム、又は水素とヘリウムの組合せから好ましくは選択される、その理由はこれらの元素種が定められた注入深さの付近のマイクロキャビティの形成を促進し、埋め込み弱化平面2をもたらすためである。
有用層3は、ドナー基板1の前面1aと埋め込み弱化平面2とにより範囲を定められる。
ドナー基板1は、シリコン、ゲルマニウム、炭化ケイ素、IV-IV、III-V又はII-VI半導体化合物及びピエゾ材料(例えば、LiNbO3、LiTaO3、等)から選択される少なくとも1つの材料から形成されることがある。ドナー基板は、その前面1a及び/又は裏面1bに配置された1つ又は複数の表面層をさらに含むことができ、表面層はどんな性質のもの、例えば、誘電体であってもよい。
移転プロセスは、キャリア基板4を用意するステップb)も含む(図2-b))。
キャリア基板は、例えば、シリコン、炭化ケイ素、ガラス、サファイア、窒化アルミニウム又は基板の形態でおそらく入手可能であり得るいずれかの他の材料から選択される少なくとも1つの材料から形成されてもよい。キャリア基板は、任意の性質の1つ又は複数の表面層、例えば誘電体もまた含むことができる。
上に述べたように、発明による移転プロセスの1つの有利な用途は、SOI基板の製造である。この特定のケースでは、ドナー基板1及びキャリア基板4は、単結晶シリコン製であり、前記基板のいずれか一方又は両方が、基板の前面に酸化シリコン6の表面層を含む。
移転プロセスは、貼り合わせ構造体5を形成するようにボンディング界面7に沿って、ドナー基板1をその前面1aを用いてキャリア基板4に接合するステップc)を次に含む(図2-c))。
付着操作は、いずれかの知られた方法を使用して、特に分子接着による直接ボンディングにより、熱圧着により、又は静電ボンディングにより行われることがある。これらの良く知られた先行技術は、ここでは詳細には説明しないだろう。しかしながら、接合するステップに先立って、ドナー基板1及びキャリア基板4は、欠陥及びボンディングエネルギーに関するボンディング界面7の品質を確保するために表面活性化及び/又はクリーニングシーケンスを受けるだろう。
本発明による移転プロセスでは、貼り合わせ構造体5をアニールするステップd)は、前記構造体5に弱化サーマルバジェットを与えるため、そして定められた弱化のレベルまで埋め込み弱化平面2を持っていくために、次いで行われる(図2-d))。アニール中に加えられる時間/温度対が、貼り合わせ構造体5が受けるサーマルバジェットを決定する。
アニールが埋め込み平面2を弱化するこの操作のために行われることがある温度の範囲は、主に貼り合わせ構造体5のタイプ(ホモ構造又はヘテロ構造)に及びドナー基板1の性質に依存する。
例として、ドナー基板1及びキャリア基板4がシリコン製であるケースでは、ステップd)のアニールでは、典型的には200℃と600℃との間、有利には300℃と500℃との間、またさらに有利には350℃と450℃との間である最高保持温度に達する。
より一般的に、最高保持温度は、シリコン以外のドナー基板1及び/又はキャリア基板4に対して使用されている材料に関して、典型的には200℃と800℃との間である。
アニールは、温度ランプアップ(典型的には200℃と最高保持温度との間)及び最高温度での保持を含むことができる。一般に、このようなアニールの継続期間は、アニールの最高保持温度に応じて、数10分と数時間との間だろう。
埋め込み弱化平面2の弱化のレベルは、埋め込み弱化層2内に存在するマイクロキャビティにより占有される面積により定められる。シリコン製のドナー基板1のケースでは、マイクロキャビティにより占有されたこの面積は、赤外線顕微法により特徴付けられることがある。
弱化のレベルは、アニール中に貼り合わせ構造体5に加えられたサーマルバジェットに応じて、低レベル(<1%、特性評価機器の検出しきい値よりも下)から80%よりも高くに至るまでの範囲にわたることがある。
弱化サーマルバジェットは、埋め込み弱化平面2内で分割波の自発的な惹起がアニール中に得られる分割サーマルバジェットよりも低く常に保たれる。弱化サーマルは、分割サーマルバジェットの40%と95%との間であることが好ましい。
本発明による移転プロセスでは、埋め込み弱化平面2に沿って分割波を惹起するステップe)は、貼り合わせ構造体5の埋め込み弱化平面2に圧力を加えることによって次に行われる(図2-e))。惹起の後で、分割波は、自己維持型の方式で伝播し、埋め込み弱化平面2のところでの貼り合わせ構造体5の分離という結果をもたらす。自己維持型の伝播は、一旦惹起されると、分割波が、埋め込み弱化平面2の全体の広がりのすみからすみまで外部圧力の加圧を用いずに分割波自体により伝播し、そのため有用層3が、ドナー基板1から完全に切り離され、そしてキャリア基板4へ移転されることを意味する。移転された組み立て品5a及びドナー基板1の残部5bがしたがって得られる(図2-f))。
外部圧力は、都合よくは局所的であり、そして機械的に又は例えばレーザを用いた局所加熱若しくは超音波を用いたエネルギー伝達などの任意の他の手段によって引き起こされることがある。
雰囲気温度で分割波を機械的に惹起することから構成される序論で述べた先行技術の移転プロセスを適用することによって、出願人が移転後の有用層3の厚さの均一性に悪影響を及ぼす大理石模様のような異常なパターンを観察していることが思い出される。これらの異常なパターンが[貼り合わせ構造体5/埋め込み弱化層2]系に蓄えられた不十分なエネルギーに起因する分割波の伝播の不安定性に関係することを、出願人は特定している。
これらの問題を克服するためそして移転後の有用層3の厚さの均一性を改善するために、本発明による移転プロセスは、ステップe)において、貼り合わせ構造体5が、少なくともその最も熱い領域で、150℃と250℃との間の温度にさらされるときに埋め込み弱化平面2に外部圧力を加えることによって、分割波が惹起されることを想定する。実際には、貼り合わせ構造体5を横切る温度勾配がしばしばあり、そのため最も高い温度にさらされた貼り合わせ構造体5の領域(その最も熱い領域)が、150℃と250℃との間の温度を経験することを、本発明は想定している。言い換えると、貼り合わせ構造体5が局所的にその最も熱い領域で又はその全域にわたって均一にさらされる最高温度が、この温度範囲内であるときに、分割が惹起される。
前述の最高温度が、180℃と220℃との間、好ましくは200℃付近であることが有利である。
貼り合わせ構造体5の少なくとも最も熱い領域が150℃よりも高い温度であるときに分離波を惹起するステップに関して、系に蓄えられたエネルギー、及び特にマイクロキャビティ内の加圧されたガス状元素種の存在のために埋め込み弱化平面2に蓄えられたエネルギーは、分割波の安定で自己維持型の伝播を確実にすることにとって十分である。
貼り合わせ構造体5が250℃よりも低い最高温度にさらされるときに惹起を引き起こすことは、系内に蓄えられるエネルギーを制限し、そのため分割中に解放される過剰なエネルギー(すなわち、材料を割る際に消費されなかったエネルギー)が、移転された有用層3の表面に他のタイプのパターンの形成を結果としてもたらさない。具体的に、分割中に解放される過剰なエネルギーが大き過ぎると、大きな大きさの標準的なパターンが現れることがあり、移転後の有用層3の厚さの均一性に悪影響を及ぼすことがあることを、出願人は観察している。このことは、例えば、分割バジェットが貼り合わせ構造体5に加えられそして分割波がアニール保持温度(例えば、400℃)で自発的に惹起されるときのケースであり得る。分割波の伝播中に蓄えられそして解放される大き過ぎるエネルギーは、これゆえ、移転後の有用層3の厚さの均一性に関してさらに問題を含んでいる。系に蓄えられたエネルギーは、埋め込み弱化平面3の弱化のレベル及び分割波が惹起されそして伝播するだろう温度の両方に依存する。本発明による移転プロセスは、系に蓄えられたエネルギーが安定で自己維持型の伝播を確実にする(したがって異常なパターンを制限する)ために十分であること及び厚さの均一性にさらに悪影響を及ぼす標準的なパターンの大きさを制限するためには過度に大きくないことの両方であるときに、分割波が惹起されることを可能にする。
例として、図3a、図3b及び図3cは、それぞれ、自発的な分割、雰囲気温度で惹起された機械的分割、及び貼り合わせ構造体がさらされる100℃の最高温度で惹起された機械的分割の後の有用層3の表面におけるヘイズマップを示している。前述の機械的分割操作は、貼り合わせ構造体5に局所的な機械的荷重を加えること及び埋め込み弱化平面2に歪を発生させることによって惹起されたことに留意すべきである。各々のケースで、標準的な(図3a)パターン又は移転後の有用層3の厚さの均一性に悪影響を及ぼす(大きさで0.5nmと1.5nmとの間)異常な(図3b及び図3c)大理石模様のようなパターンが観察されている。これらのパターンは、KLA-TencorによるSurfscan(商標)検査機器を使用して、有用層3の表面によって散乱された光の強度に対応するヘイズの測定により明らかにされる。
図4は、本発明による移転プロセスを使用して移転された、すなわち、貼り合わせ構造体5に局所的な荷重を加えること、埋め込み弱化平面2内に歪を発生させることによって、貼り合わせ構造体5が、少なくともその最も熱い領域において、200℃の温度にさらされたときに分割が惹起された後の、有用部3の表面におけるヘイズマップを示している。標準的であるか又は異常で大理石模様のようであるどうかに拘わらず、パターンは存在せず、そして有用層3の厚さの均一性が、したがって実質的に改善される。
第1の有利な変形例によれば、ステップe)における惹起は、ステップd)のアニールの直後で、貼り合わせ構造体5の最も熱い領域が150℃よりも低い温度に達する前に生じる。例えば、ステップd)のアニールが、400℃への温度ランプアップに続く温度ランプダウンを特徴とするときには、(少なくとも最も熱い領域で)貼り合わせ構造体5が250℃以下の最高温度にさらされる時で、貼り合わせ構造体が150℃の最高温度に達する前に、惹起が生じる。
実際に、分割波を惹起するステップe)は、貼り合わせ構造体5が150℃よりも高くそして250℃以下の最高温度にさらされる制御された出口ゾーン23内で、貼り合わせ構造体5がアニールのために使用された熱処理装置20を出るときに特に生じただろう(図2-e))。特に、ステップd)のアニールは、複数の貼り合わせ構造体5をバッチ処理するために適した横型又は縦型に構成された熱処理装置20で実行されることがあり、ステップe)の惹起はそのときには、構造体5がさらされる最高温度が分割波の惹起のために要求される範囲内であるように制御されている出口ゾーン23内で、貼り合わせ構造体5が装置20を出るときに実行される。分割波の惹起をトリガするための外部圧力は、貼り合わせ構造体5が制御された出口ゾーン23を通過するにつれて連続的に貼り合わせ構造体5に加えられることが有利である。
第2の変形例によれば、ステップe)の惹起は、貼り合わせ構造体5の最も熱い領域が150℃よりも低い温度に達した後で生じる。このケースでは、貼り合わせ構造体5は、ステップd)におけるアニールの終わりと、貼り合わせ構造体5を150℃と250℃との間の最高温度に持っていくために要求されるだろう分割波が惹起されるときの時間との間では制御された雰囲気下に保たれる。このケースにおいて「制御された雰囲気」により理解されるものは、0.1%未満の湿度を示すドライ雰囲気である。例えば、ステップd)のアニールは、400℃への温度ランプアップに続いて貼り合わせ構造体5が雰囲気温度まで戻る前に150℃への温度ランプダウンを特徴とするときに、この構造体は、ステップe)での分離波の惹起までドライ雰囲気下に保たれる。
述べた変形例のいずれに関しても、埋め込み弱化平面2への圧力の加圧が、分割波を惹起するように、貼り合わせ構造体5への、特に前記構造体の周辺部への局所的な機械的荷重の加圧に対応することが有利である。例として、局所的な機械的荷重は、前記貼り合わせ構造体5の、それぞれドナー基板1及びキャリア基板4の面取りした端部同士の間の、貼り合わせ構造体5のボンディング界面7のところにくさび10を挿入することによって加えられることがある。このことが、埋め込み弱化平面2内に発生される引張り応力を結果としてもたらす。
局所的な機械的荷重は、ステップe)で貼り合わせ構造体5を横切る温度勾配があるときにより低い温度を経験する貼り合わせ構造体5の領域に加えられることが好ましい。前記領域は、上に述べた貼り合わせ構造体5の最も熱い領域との比較により、「クール領域」と本明細書では以降呼ばれる。
例えば、上に述べた第1の変形例のケースに戻って、1つ又は複数の貼り合わせ構造体5が、アニールが行われた熱処理装置20を出るときには、一般に、各々の貼り合わせ構造体5を横切る温度勾配がある(図5及び図6)。この勾配は、炉の幾何学的形状及び熱散逸に影響を及ぼしている貼り合わせ構造体5を保持するためのシステムの存在に一般に起因する。例えば、貼り合わせ構造体5がチャージショベル21により運ばれるカセット22へと縦に置かれる横型に構成された炉20のケースでは、貼り合わせ構造体5の下側領域B(すなわち、チャージショベル21に最も近い領域)が、貼り合わせ構造体5の上側領域Hよりも冷たいことが観察されている。局所的な機械的荷重は、そのときには貼り合わせ構造体5の下側領域Bに好ましくは加えられる。
温度勾配が約80℃、すなわち、80℃+/-15℃であるときに、局所的な機械的荷重が貼り合わせ構造体5に加えられることが再び有利である。図6は、上側領域H、中央領域C及び下側領域Bにおいて、炉を出た後に貼り合わせ構造体5を横切って測定した温度勾配を示している。
分割波が惹起されたときに貼り合わせ構造体5によって経験された80℃+/-10℃の温度勾配が移転後の有用層3の厚さの均一性を改善することに寄与することを、出願人は観察している。
例示的な応用例
発明による移転プロセスは、SOI基板の製造に使用されることがあり、その有用層3は非常に薄く、特に数nmと50nmとの間である。使用した例は、そのドナー基板1及びキャリア基板4が単結晶シリコン製のものであり、各々が直径300mmウェハの形態を取っている。ドナー基板は、50nmの厚さを有する酸化シリコン6の層で覆われている。埋め込み弱化平面2が、下記の条件下で水素イオン及びヘリウムイオンの共注入によりドナー基板1内に形成されている:
H:注入エネルギー38keV、ドーズ1E16 H/cm2、
He:注入エネルギー25keV、ドーズ1E16 He/cm2。
発明による移転プロセスは、SOI基板の製造に使用されることがあり、その有用層3は非常に薄く、特に数nmと50nmとの間である。使用した例は、そのドナー基板1及びキャリア基板4が単結晶シリコン製のものであり、各々が直径300mmウェハの形態を取っている。ドナー基板は、50nmの厚さを有する酸化シリコン6の層で覆われている。埋め込み弱化平面2が、下記の条件下で水素イオン及びヘリウムイオンの共注入によりドナー基板1内に形成されている:
H:注入エネルギー38keV、ドーズ1E16 H/cm2、
He:注入エネルギー25keV、ドーズ1E16 He/cm2。
埋め込み弱化層3は、ドナー基板1の表面1aから約290nmの深さのところに位置している。埋め込み弱化層は、酸化物層6とともに、約240nmの有用層3の範囲を定める。
ドナー基板1は、分子接着による直接ボンディングによってキャリア基板4に接合されて、貼り合わせ構造体5を形成する。接合することの前に、ドナー基板1及びキャリア基板4は、欠陥及びボンディングエネルギーの点でボンディング界面7の品質を確保するために知られている表面活性化及び/又はクリーニングシーケンスを受けるだろう。
横型に構成された炉20が、上に記載したような複数の貼り合わせ構造体5のバッチアニーリングを実行するために使用されている。このタイプの熱処理装置20は、貼り合わせ構造体5が設置されたカセット22を運ぶチャージショベル21を備えている(図7)。チャージショベル21は、貼り合わせ構造体5が炉20の内側である挿入位置と、貼り合わせ構造体5が炉20の外である退出位置との間を移動する。
くさび10のシステムが、各々のカセット22上で、貼り合わせ構造体5の下に設置されることがある。チャージショベル21は、実行しようとするアニールのための挿入位置へ移動する。アニールは、200℃から380℃への温度ランプアップ、380℃での2分間の保持、及び225℃への温度ランプダウンを含む。
アニールの終了で、チャージショベル21は、それ自体の退出した位置へ移動する。
図6に図示したように、各々の貼り合わせ構造体5が炉20を出ると直ぐに、各々の貼り合わせ構造体が経験する温度は低下する。各々の貼り合わせ構造体5は出口ゾーン23に移動し、そこで(その最も熱い領域で)150℃と250℃との間の最高温度を経験するだろう。この出口ゾーン23では、貼り合わせ構造体5の上方に設置された押圧装置11は、各々の貼り合わせ構造体5に次々と押圧力を働かせるだろう、そのためその下のくさび10が、貼り合わせ構造体5の接合した基板の面取りした端部同士の間のボンディング界面7のところに挿入されるだろう(図7)。くさび10の挿入は、埋め込み弱化平面2のサイトのところに局所的な引張り歪を発生させ、貼り合わせ構造体が押圧装置11の下方を通過するにつれて、分離波が次々と各々の貼り合わせ構造体5に惹起されることを可能にする。
当然のことながら、くさび10及び押圧装置11のシステムにより形成される組み立て品以外のツールが、本発明にしたがって貼り合わせ構造体5に分割波を惹起するために実装されてもよい。
分割波は、貼り合わせ構造体5が150℃と250℃との間の、好ましくは200℃付近の最高温度にさらされるときに、各々の貼り合わせ構造体5に対してこのように惹起される。図6の例では、分割波が惹起される出口ゾーン23は、各々の貼り合わせ構造体5がその最も熱い領域(上部領域H)で約200℃の最高温度にさらされ、その中央領域Cが約180℃の中間温度を経験しそしてその底部領域Bが約130℃の温度を経験するゾーンに対応する。くさび10は、図7に図示した例では、各々の貼り合わせ構造体5の底部分のところに配置され、惹起が貼り合わせ構造体5のクール領域(底部領域B:最も低い温度を経験する領域)にさらにその上に生じる。
分離波の自己維持型の伝播に続いて、得られたものは、移転の後では、SOI基板(移転された組み立て品5a)及びドナー基板1の残部5bである。厚さの非常に高度な均一性が、移転した有用層3に対して得られている。
移転した組み立て品5aに適用される仕上げステップは、化学的洗浄操作及び少なくとも1回の高温平滑化熱処理を含んでいる。これらのステップの完了で、SOI基板は、50nmの厚さ、約0.45nmである厚さの最終的な不均一性を有する有用層3を含んでいる。比較では、有用層3が分割後に標準的なパターン又は異常なパターンを含んでいるSOI基板が、0.7nm以上である最終的な厚さの不均一性を示すことがあることに留意されたい。
当然のことながら、発明は、記載した実装形態及び実施例に限定されず、変形の実施形態が、特許請求の範囲により規定されるような発明の範囲から逸脱せずに本明細書へと導入されることがある。
Claims (11)
- キャリア基板(4)へ有用層(3)を移転するためのプロセスであって、
a)埋め込み弱化平面(2)を含んでいるドナー基板(1)を用意するステップであり、前記有用層(3)が前記ドナー基板(1)の前面(1a)と前記埋め込み弱化平面(2)とにより範囲を定められている、ドナー基板(1)を用意するステップと、
b)キャリア基板(4)を用意するステップと、
c)貼り合わせ構造体(5)を形成するためにボンディング界面(7)に沿って前記キャリア基板(4)に、前記ドナー基板(1)の前面(1a)で、前記ドナー基板(1)を接合するステップと、
d)前記貼り合わせ構造体(5)に弱化サーマルバジェットを加えるため及び定められた弱化のレベルまで前記埋め込み弱化平面(2)を持っていくために前記貼り合わせ構造体(5)をアニールするステップと、
e)前記貼り合わせ構造体(5)に圧力を加えることにより前記埋め込み弱化平面(2)内に分割波を惹起するステップであり、前記有用層(3)が前記キャリア基板(4)に移転されるという結果をもたらすために、前記分割波が前記埋め込み弱化平面(2)に沿って自己維持型の方式で伝播する、分割波を惹起するステップと、
を含む、有用層(3)を移転するためのプロセスにおいて、
前記移転プロセスは、前記貼り合わせ構造体(5)が、少なくともその最も熱い領域で、150℃と250℃との間の温度にさらされるときに、前記分割波が惹起されることを特徴とする、移転するためのプロセス。 - 最高温度が、180℃と220℃との間である、請求項1に記載の移転するためのプロセス。
- ステップd)の前記アニールが、300℃と600℃との間の最高保持温度に達する、請求項1又は2に記載の移転するためのプロセス。
- 前記弱化サーマルバジェットが、分割サーマルバジェットの40%と95%との間であり、前記分割サーマルバジェットが、前記アニール中に前記埋め込み弱化平面(2)内に前記分割波の自発的な惹起をもたらす、請求項1~3のいずれか一項に記載の移転するためのプロセス。
- ステップe)の前記惹起が、ステップd)の前記アニールの直後で、前記貼り合わせ構造体(5)の前記最も熱い領域が150℃よりも低い温度に達する前に生じる、請求項1~4のいずれか一項に記載の移転するためのプロセス。
- ステップd)の前記アニールが、複数の貼り合わせ構造体(5)をバッチ処理するために適した横型又は縦型に構成された熱処理装置(20)で行われ、ステップe)の前記惹起は、前記貼り合わせ構造体(5)が前記装置(20)を出るときに生じる、請求項1~5のいずれか一項に記載の移転するためのプロセス。
- 前記埋め込み弱化平面(2)への圧力の前記加圧が、前記貼り合わせ構造体(5)への、特に前記構造体(5)の周辺部への局所的な機械的荷重の前記加圧に対応する、請求項1~6のいずれか一項に記載の移転するためのプロセス。
- 前記局所的な機械的荷重が、前記貼り合わせ構造体(5)の、それぞれ前記ドナー基板(1)及び前記キャリア基板(4)の面取りした端部同士の間の前記貼り合わせ構造体(5)の前記ボンディング界面(7)のところにくさび(10)を挿入することによって加えられる、請求項7に記載の移転するためのプロセス。
- 前記局所的な機械的荷重が、ステップe)において前記貼り合わせ構造体(5)を横切る温度勾配があるときにより低い温度を経験する前記貼り合わせ構造体(5)の領域に加えられる、請求項7又は8に記載の移転するためのプロセス。
- 前記局所的な機械的荷重は、前記温度勾配が約80℃であるときに前記貼り合わせ構造体(5)に加えられる、請求項9に記載の移転するためのプロセス。
- 前記ドナー基板(1)及び前記キャリア基板(4)が、単結晶シリコン製であり、前記埋め込み弱化平面(2)が前記ドナー基板(1)への軽元素種のイオン注入によって形成され、前記軽元素種が、水素及びヘリウム、又は水素とヘリウムとの組合せから選択される、請求項1~10のいずれか一項に記載の移転するためのプロセス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1902671 | 2019-03-15 | ||
FR1902671A FR3093860B1 (fr) | 2019-03-15 | 2019-03-15 | Procédé de transfert d’une couche utile sur un substrat support |
PCT/FR2020/050368 WO2020188168A1 (fr) | 2019-03-15 | 2020-02-26 | Procede de transfert d'une couche utile sur un substrat support |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022525162A true JP2022525162A (ja) | 2022-05-11 |
Family
ID=67384009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021555271A Pending JP2022525162A (ja) | 2019-03-15 | 2020-02-26 | キャリア基板へ有用層を移転するためのプロセス |
Country Status (9)
Country | Link |
---|---|
US (1) | US11881429B2 (ja) |
EP (1) | EP3939077A1 (ja) |
JP (1) | JP2022525162A (ja) |
KR (1) | KR20210134783A (ja) |
CN (1) | CN113491005A (ja) |
FR (1) | FR3093860B1 (ja) |
SG (1) | SG11202109929XA (ja) |
TW (1) | TW202036783A (ja) |
WO (1) | WO2020188168A1 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070277269A1 (en) * | 2006-04-17 | 2007-11-29 | Ceres, Inc. | Nucleotide sequences and polypeptides encoded thereby useful for modifying plant characteristics |
FR2861497B1 (fr) * | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
US20060014363A1 (en) * | 2004-03-05 | 2006-01-19 | Nicolas Daval | Thermal treatment of a semiconductor layer |
JP2013143407A (ja) * | 2012-01-06 | 2013-07-22 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウェーハの製造方法 |
FR2995441B1 (fr) * | 2012-09-07 | 2015-11-06 | Soitec Silicon On Insulator | Dispositif de separation de deux substrats |
FR3020175B1 (fr) * | 2014-04-16 | 2016-05-13 | Soitec Silicon On Insulator | Procede de transfert d'une couche utile |
-
2019
- 2019-03-15 FR FR1902671A patent/FR3093860B1/fr active Active
-
2020
- 2020-02-24 TW TW109105910A patent/TW202036783A/zh unknown
- 2020-02-26 US US17/439,300 patent/US11881429B2/en active Active
- 2020-02-26 KR KR1020217032934A patent/KR20210134783A/ko active Search and Examination
- 2020-02-26 WO PCT/FR2020/050368 patent/WO2020188168A1/fr active Application Filing
- 2020-02-26 SG SG11202109929X patent/SG11202109929XA/en unknown
- 2020-02-26 CN CN202080016818.6A patent/CN113491005A/zh active Pending
- 2020-02-26 EP EP20713947.8A patent/EP3939077A1/fr active Pending
- 2020-02-26 JP JP2021555271A patent/JP2022525162A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CN113491005A (zh) | 2021-10-08 |
KR20210134783A (ko) | 2021-11-10 |
WO2020188168A1 (fr) | 2020-09-24 |
FR3093860B1 (fr) | 2021-03-05 |
TW202036783A (zh) | 2020-10-01 |
US11881429B2 (en) | 2024-01-23 |
EP3939077A1 (fr) | 2022-01-19 |
US20220157651A1 (en) | 2022-05-19 |
SG11202109929XA (en) | 2021-10-28 |
FR3093860A1 (fr) | 2020-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6969668B1 (en) | Treatment method of film quality for the manufacture of substrates | |
CN105431936B (zh) | 用于减小光点缺陷和表面粗糙度的绝缘体上半导体晶片的制造方法 | |
US6162705A (en) | Controlled cleavage process and resulting device using beta annealing | |
EP1194949B1 (en) | Surface finishing of soi substrates using an epi process | |
US7772087B2 (en) | Method of catastrophic transfer of a thin film after co-implantation | |
JP2001525991A (ja) | 制御された劈開プロセス | |
US20070281445A1 (en) | Method for Self-Supported Transfer of a Fine Layer by Pulsation after Implantation or Co-Implantation | |
JP2010219566A (ja) | 所望の基板への単結晶材料からなる薄層の移動方法 | |
CN105870048B (zh) | 用于转移有用层的方法 | |
TW200401354A (en) | Process for cleaving layers of a wafer of material | |
WO2000063965A1 (en) | Treatment method of cleaved film for the manufacture of substrates | |
KR20080100160A (ko) | Soi 기판의 제조 방법 | |
US7507641B2 (en) | Method of producing bonded wafer | |
JP2022527048A (ja) | キャリア基板へ有用層を移転するためのプロセス | |
JP2022525162A (ja) | キャリア基板へ有用層を移転するためのプロセス | |
KR102026506B1 (ko) | 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법 | |
JP2022526250A (ja) | キャリア基板へ有用層を移転するためのプロセス | |
TW202335092A (zh) | 用於將薄層移轉至載體底材之方法 | |
TW202343550A (zh) | 將薄層轉移到載體基板之方法 | |
JP2014138189A (ja) | 制御されたプロセス及び結果として生じるデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240426 |