CN109564891A - 用于转移有用层的方法 - Google Patents

用于转移有用层的方法 Download PDF

Info

Publication number
CN109564891A
CN109564891A CN201780049093.9A CN201780049093A CN109564891A CN 109564891 A CN109564891 A CN 109564891A CN 201780049093 A CN201780049093 A CN 201780049093A CN 109564891 A CN109564891 A CN 109564891A
Authority
CN
China
Prior art keywords
wave
substrate
rupture
plane
useful layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780049093.9A
Other languages
English (en)
Other versions
CN109564891B (zh
Inventor
迪迪埃·朗德吕
纳迪娅·本默罕默德
O·科农丘克
F·马赞
D·马西
S·勒博
F·里厄托尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA filed Critical Commissariat a lEnergie Atomique CEA
Publication of CN109564891A publication Critical patent/CN109564891A/zh
Application granted granted Critical
Publication of CN109564891B publication Critical patent/CN109564891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0192—Transfer of a layer from a carrier wafer to a device wafer by cleaving the carrier wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Jigging Conveyors (AREA)

Abstract

本发明涉及一种用于将有用层(3)转移到支撑体(4)上的方法，该方法包括以下步骤：通过将轻核素注入到第一衬底(1)中来形成脆化平面(2)，以便在该平面与所述第一衬底(1)的表面之间形成有用层(3)；将所述支撑体(4)施加到所述第一衬底(1)的所述表面上以便形成待破裂组件(5)；脆化热处理所述待破裂组件(5)；引发破裂波并沿着所述脆化平面(3)将其传播到所述第一衬底(1)中。根据本发明，所述破裂波是在所述脆化平面(2)的中心区域中引发的，并且该波的传播速度被控制为具有足够的速度。因此，所述破裂波与在其引发和/或传播期间发出的声振动的相互作用被限制到所述有用层(3)的周边区域。

Description

用于转移有用层的方法
技术领域
本发明涉及用于转移有用层的方法。
背景技术
一种用于将有用层3转移到支撑衬底4上的方法是从文献FR3020175中获知的，如图1所示，这种方法包括以下主要步骤：
-在步骤a)中，通过将轻核素注入到第一衬底1中形成脆化平面2，以便在这种平面与第一衬底1的一个表面之间形成有用层3；
-在步骤b)中，将支撑体4施加到第一衬底1的表面上以便形成具有两个暴露表面S1、S2的待破裂组件5；
-在步骤c)中，应用热处理以便使待破裂组件5脆化；
-在步骤d)中，引发破裂波并沿着脆化平面2将其传播到第一衬底1中。
根据此文献，在破裂波的引发和/或传播时发出声振动。破裂波与此类声振动之间的相互作用导致形成所形成的有用层的厚度变化的周期性图案，该厚度变化的周期性图案在层的整个表面上延伸。换句话说，破裂波根据它经过的材料的瞬时应力的状态相对于其行进平面垂直地偏离，同时这种应力状态受到声波影响。图2因此示出了根据以上公开的方法转移的有用层的厚度变化的图案。在所例示的示例中，图案包括侧图案和圆形图案(在此图中分别通过a和b来指示)。通过使用KLA-Tencor公司的检测工具SurfscanTM来测量与由层表面传播的光的强度相对应的“雾状物(haze)”(按照当前英语术语)，此类图案已变得显而易见。为得到关于这种检测技术的进一步信息，可以参照F.Holsteyns,Yield ManagementSolution,Spring 2004,pp50-54的文章《Seeing through the haze》。
为了解决此问题，以上文献提供了给待破裂组件装配吸收元件以用于检测并驱散所发出的声波，并且防止或者限制有用层的厚度变化的此类图案的形成。尽管此方法是完全高效的，然而需要在待破裂组件的至少一个面上实现一个吸收元件，这使得用于转移有用层的方法变得更复杂。
发明目的
本发明的一个目的在于提供一种用于转移有用层的简单方法，其中这种有用层具有程度减小的厚度变化的图案。
发明内容
为了实现此目标，本发明提供了一种用于将有用层转移到支撑体上的方法，该方法包括以下步骤：
-通过将轻核素注入到第一衬底中来形成脆化平面，以便在这种平面与所述第一衬底的一个表面之间形成有用层；
-将所述支撑体施加到所述第一衬底的所述表面上以便形成待破裂组件；
-应用热处理以便使所述待破裂组件脆化；
-引发破裂波并沿着所述脆化平面将其传播到所述第一衬底中。
所述方法的特征在于，所述破裂波是在所述脆化平面的中心区域中引发的，并且这种波的传播速度被控制为使得其速率是足够的。因此，所述破裂波与在其引发和/或传播时发出的声振动的相互作用被限制到所述有用层3的周边区域。
本发明使得有可能将厚度变化的周期性图案的形成限制到所述有用层的仅一部分。
根据本发明的其它有利且非限制性特征，单独地或按照任何技术上可行的组合进行：
·破裂波的传播速度被控制为具有高于声波的速度的三分之一的速率；
·第一衬底由硅制成，并且破裂波的传播被控制为具有高于2km/sec的速率；
·破裂波的传播被控制为具有从2km/sec到4.5km/sec、优选地从3.8km/sec到4.2km/sec变动的速率；
·破裂波是通过应用脆化热处理来引发的，并且传播速度是通过在引发时选择这种热处理的温度来控制的；
·脆化热处理的温度高于400℃或500℃；
·破裂波的引发是由设置在脆化平面的中心区域中或者在这种中心区域附近的初期(incipient)破裂而引起的；
·初期破裂由包含超过脆化平面中的平均浓度的轻核素的体积构成；
·初期破裂由与脆化平面的中心区域对齐的、设置在第一衬底与支撑体之间的界面处的空腔或主体构成；
·破裂波是通过在脆化平面的中心区域处的能量输入来引发的；
·传播速度是通过校准脆化热处理使得脆化平面具有至少等于目标熟化率的熟化率来控制的；
·第一衬底由盘形晶片构成，并且所述中心区域包括晶片的几何中心；
·周边区域由环形区域构成，该环形区域的圆圈的内半径大于第一衬底的半径的2/3，优选地大于第一衬底的半径的80％；
·周边区域被完全地包含在有用层的一个隔绝区域中。
附图说明
根据参照附图进行的本发明的详细描述，本发明的另外的特性和优点将是清楚的，在附图中：
-图1示出了根据现有技术的用于转移有用层的方法；
-图2示出了由现有技术的有用层发出的雾状物的、示出厚度变化的周期性图案的视图；
-图3示出了破裂波的速度与声波的速度之间的实验关系的图；
-图4示出了根据本发明的用于转移有用层的方法；
-图5a示出了由通过根据本发明的方法所获得的有用层发出的雾状物的视图；
-图5b示出了通过对根据本发明的方法进行仿真所获得的有用层的视图。
具体实施方式
本申请的发明人已充分地研究了在提供用于转移有用层的原始方法的现有技术的陈述中公开的现象。此原始方法不旨在例如通过收集声波和/或通过吸收声波而限制声波的发展，而是旨在限制声波与破裂波的相互作用。厚度变化的周期性图案的形成因此被限制到这种层的仅一部分。
发明人因此注意到，声波将以比破裂波的速度高的速度从破裂起始点传播，并且波图案的起源源自于由破裂波与声波在待破裂组件的端部上的反射之间的碰撞所引起的干扰。声波的传播特性以及特别是其速度可以通过设置在待破裂组件的一个面和/或另一个面上的压电传感器来测量。
为了限制此类干扰，本发明一方面提供了远离待破裂组件的端部设置破裂的起始点，即，将这种起始点设置在离衬底边缘一定距离处、在脆化平面的中心区域处。因此，反射声波遇到破裂波的时刻相对于破裂起始时间延迟了。
同时，本发明提供了控制破裂波的传播速度。速度被选择为对破裂波和反射声波被局限于待破裂组件的周边区域的区域(该区域将具有有用层的厚度变化的周期性图案)来说足够高。在最有利的情形下，特别是如果破裂波的速度足够高，则一般而言，周边区域可以被包含在有用层的一个隔绝区域(即，不计划形成元件的区域)中。在有用层的周边处，这种隔绝区域可以是0.5至2或3毫米。未包含在周边区域内的有用层的表面基本没有周期性图案，并且因此具有所需要的关于厚度均匀性的特性。
应该注意到，本发明的原理基于由本申请的发明人核实的假设，即，声波的传播速度与破裂波的传播速度没有直接(例如，成比例)联系。
事实上，如果考虑具有圆形形状和半径R的待破裂组件并且Vg指示声波在由待破裂组件所限定的平面中的速度并且Vf是破裂波的速度，则待破裂组件的中心(破裂起始于此)与两个波碰撞的地方之间的距离d满足以下等式：
d/Vf＝(2R-d)/Vg
假定在交会点处，破裂波已经以速度Vf行进了距离d，并且反射声波已经以速度Vg行进了距离(2R-d)。因此可以确定这种距离d满足以下等式：
d＝2R/(1+Vg/Vf)
因此可以注意到，可以将这种距离d控制得尽可能接近R，只要也可以将Vg/Vf比控制为接近1。
图3示出了由发明人作为本发明的准备所执行的实验的结果，示出了针对破裂波的各种速度Vf的Vg/Vf比。已在将用于转移层的方法应用于第一硅衬底时获得了这些测量结果。
可以注意到，通过选择破裂波速度Vf的值，可以从1到2的宽范围中选择Vg/Vf比。对于破裂波的量级为1km/sec的低速度，声波的速度几乎是两倍高(Vg/Vf接近2)。因此，会合区域是内半径等于待破裂组件的半径R的2/3的环形区域。
对于破裂波的高速度，声波的速度稍微高于破裂波的速度(Vg/VF接近1)。会合区域则限于内半径非常接近待破裂组件的半径R并且所以几乎不存在的环形区域。
在该研究的基础上，本发明提供了用于将有用层3转移到支撑体4上的方法，该方法包括如图4a至图4d所示的步骤。
在第一步骤a)中，如图4a所示，例如通过将轻核素注入到第一衬底1中，形成了脆化平面2。第一衬底1可以由硅或任何其它材料制成，无论是否是半导体材料。例如，它可以是锗或氮化镓、钽酸锂或蓝宝石。可以使用沉积或热处理来使层预先沉积到表面上。它可以是通过硅板的热氧化而获得的由二氧化硅制成的层或通过任何种类的外延沉积(SiGe、InGaN、AlGaN、Ge等)而获得的层。
第一衬底1可以是具有标准尺寸(例如直径为200mm或300mm或甚至450mm)的盘形晶片。然而，本发明决不局限于这些尺寸或这种形状。
至于轻核素，其可以是能够在脆化平面处使第一衬底1脆化的任何核素。其可以是氢和/或氦。
脆化平面2利用第一衬底的表面限定有用层3。
在第二步骤b)中，支撑体4被施加到第一衬底1的表面上以便形成待破裂组件5。支撑体可以由硅晶片或由任何材料制成并具有任何形状的衬底构成，例如由蓝宝石或玻璃制成。像第一衬底1一样，支撑体4可以被预先设置有任何种类的表面层。
可以使用分子粘附、热压缩、静电接合等任何直接组装方法来将支撑体4施加到第一衬底的表面上。它还可以包括将粘合剂层(诸如胶水)施加到支撑体4和/或第一衬底1上。支撑体4的施加还可以对应于材料到第一衬底1的表面上的沉积，其中沉积层形成支撑体4。
在另一步骤c)中，然后对待破裂组件5应用脆化热处理。这种热处理在脆化平面2处削弱第一衬底1，并且一旦破裂波被引发就为破裂波供应足够的能量，从而以自我维持方式传播。这种热处理通常从150℃到600℃变动持续30分钟至8小时，例如，在400℃下持续4小时。
在第一另选实施方式中，热处理本身足以引发破裂波。在热处理完成时，有用层3被从第一衬底1完全去除，如图4d所示。
在图4c'所示的第二另选实施方式中，方法包括在脆化热处理之前或期间局部添加能量，以引发破裂波。这种能量可以具有机械、热或任何其它起源。它可以源自于通过例如激光或超声能量输入局部加热。
无论什么另选实施方式，一旦被引发，破裂波就以自我维持方式传播以便使有用层2分离并将有用层2转移到支撑体4上，如图4中的步骤d)所示。
根据本发明，在图4c和图4c'所示的步骤之一期间产生的破裂波是在脆化平面2的中心区域处引发的。在这些图中，中心区域中的引发通过大箭头符号表示。
不必在这种平面2的几何中心处精确地引发破裂波。因此，引发的中心区域可以对应于基本上以脆化平面的几何中心为中心的圆形表面。这种表面可以对应于脆化平面2的总表面的20％、10％或5％。如以上所说明的，当在此区域的一个点处引发破裂时，它离待破裂组件5的边缘足够远以推迟破裂波与反射声波相互作用的时刻。
多个方法能够导致在这种中心区域中引发破裂。在热处理步骤之前的步骤中，因此，可以将初期破裂设置在此区域中或靠近此区域。在此步骤期间，初期破裂是用于引发这种破裂的有利地方。
因此可以在脆化平面2的中心区域处通过将轻核素引入到第一衬底1中来形成这种初期破裂。限定初期破裂的体积由此形成，并且相对于脆化平面2的平均浓度具有过量的轻核素。因此可以在形成脆化平面2的步骤之前、期间或之后并且在任何情况下在组装步骤之前引入过量的此类轻核素。初期破裂的主要尺寸可以从10nm到几毫米变动。可以在有或没有这种衬底1的先前掩模的情况下借助于局部注入将过量的核素引入到第一衬底1中。例如，按照1e16at/cm2的剂量(除形成脆化平面的剂量之外)在直径为1mm的表面上局部注入氢使得有可能在脆化热处理步骤期间引发破裂，具体地在形成初期破裂的这种过度注入区域处。
初期破裂也可以形成于与脆化平面2的中心区域对齐的、第一衬底1与支撑体4之间的组装界面处。它可以由在第一衬底1或支撑体4的表面处例如通过蚀刻而制成的空腔构成，或者由设置在这种界面处的具有减小尺寸的主体构成。这种主体或空腔的存在导致脆化热处理期间的局部应力，这有利于在中心区域中引发破裂波，如例如在文献US2010330779中所公开的。
当由于初期破裂的存在而在脆化热处理步骤期间引起破裂波时，这种热处理可以被均匀地施加到待破裂组件5。
作为初期破裂的插入的另选方案，或者除此之外，可以通过在脆化热处理步骤期间或之后在中心区域处的局部能量输入来引起引发。问题可以是配置热处理设备，使得在处理期间，中心区域比周边区域接收更多的热能。
它也可以是使用光束(例如激光)或粒子束(离子、电子)的能量的局部施加。
问题还可以是在中心区域处施加附加机械能量，例如，诸如由超声波发生器(例如，压电发生器)传递的振动。
在最后两个示例中，可以在脆化热处理步骤期间或者在专用于这种局部能量输入的可能的附加步骤期间执行局部能量输入。
无论选择什么实施方式来在脆化平面2的中心区域处引发破裂，本发明还包括控制破裂波传播速度，使得破裂波具有足够的速度，从而限制与在破裂波引发和/或传播时发出的声振动的相互作用。
如以上说明的，足够的速度使得有可能限制周边区域内的此类相互作用。并且速度越高，周边区域的表面越小。厚度变化的周期性图案因此被限制到有用层3的这个周边区域。因此，当第一衬底由硅制成时，可以有利地控制破裂波传播具有高于2km/sec并且优选地在2km/sec与4.5km/sec之间或者更优选地等于或接近4km/sec(例如从3.8km/sec到4.2km/sec)的速度。
更一般地，并且根据本发明的一个优选实施方式，将控制破裂波传播速度，使得它高于或等于声波速度的三分之一(即，Vg/3)，使得周期性图案被限制在的周边区域小于R/2。
取决于被选择用于引发破裂的方法(无论是热和/或机械的)，可以选择这种方法的操作参数以便控制破裂波传播速度。出于此目的，可以使用文献WO2013140065中公开的用于测量破裂波速度的装置。
因此，关于温度，当获得破裂引发时，例如当脆化热处理自身引起这种引发时，可以参照应用物理快报107(2015)D.Massy等人的文献《fracture dynamics in implantedsilicon》，以选择使得有可能获得目标破裂波速度的温度。特别地，可以选择高于400℃或500℃的温度。该文献公开了一种使得有可能将破裂波传播速度与波脆化和/或引发操作参数联系起来的方法。它具体地提到，在第一硅衬底的情况下，当引发破裂时温度从大约300℃到700℃变动时，破裂波传播速度可以被控制在约1km/sec与4km/sec之间。
在包括引发破裂波的局部能量输入的第二另选实施方式中，如在脆化热处理完成时获得的脆化平面的熟化率可以变化。熟化率对应于被微裂纹覆盖的表面，该微裂纹是在施加局部能量时引起破裂的引发而在脆化平面中形成的。事实上，破裂波传播速度取决于熟化率：参数越高，破裂波传播速度越高。
可以通过测量被微裂纹覆盖的表面来测量熟化率，例如，使用红外显微镜来校准脆化热处理从而使得有可能达到目标破裂速度。也可以如此调整这种热处理，使得脆化区域具有至少等于目标熟化率的熟化率，这使得有可能达到或者超过目标破裂速度。
图5a示出了由通过根据本发明的方法而获得的有用层发出的雾状物的视图。
图5a的有用层3由包括以下步骤的方法产生：通过在由硅板构成的第一衬底的几何中心处注入1.10^16at/cm2量的氢来形成初期破裂。在与也由硅板制成的支撑体组装之后，在350℃下持续30小时的脆化热处理期间，在初期破裂处引发破裂。破裂波以2.8km/sec的速度传播。
可以注意到，图5a所示的有用层具有被限制到周边环形区域的厚度变化的周期性图案，该周边环形区域的圆圈的内半径大于有用层的半径的80％。有用层的中心表面没有厚度变化的周期性图案。
图5b示出了当破裂波以4km/sec传播时通过对根据本发明的方法进行仿真而获得的有用层的视图。
有用层3的这个视图表明包括厚度变化的周期性图案的非常窄的环形区域被设置在周边上。
这最后一个图是可以从本发明中取得的、形成具有增强均匀性性质的有用层的优点的完美例示。

Claims (15)

1.一种用于将有用层(3)转移到支撑体(4)上的方法，所述方法包括以下步骤：
-通过将轻核素注入到第一衬底(1)中来形成脆化平面(2)，以便在该平面(2)与所述第一衬底(1)的一个表面之间形成有用层(3)；
-将所述支撑体(4)施加到所述第一衬底(1)的所述表面上以便形成待破裂组件(5)；
-应用热处理以便使所述待破裂组件(5)脆化；
-引发破裂波并沿着所述脆化平面(2)将所述破裂波传播到所述第一衬底(1)中；
其中，所述方法的特征在于：
-所述破裂波是在所述脆化平面(2)的中心区域中引发的；以及
-这种波的传播速度被控制为使得其速率是足够的；
使得所述破裂波与在所述破裂波引发和/或传播时发出的声振动的相互作用被限制到所述有用层(3)的周边区域。
2.根据权利要求1所述的方法，其中，所述破裂波的所述传播速度被控制为具有高于所述声波的速度的三分之一的速率。
3.根据前述权利要求中的一项所述的方法，其中，所述第一衬底(1)由硅制成，并且其中，所述破裂波的所述传播被控制为具有高于2km/sec的速率。
4.根据前述权利要求所述的方法，其中，所述破裂波的所述传播被控制为具有从2km/sec到4.5km/sec变动的速率。
5.根据权利要求3所述的方法，其中，所述破裂波的所述传播被控制为具有从3.8km/sec到4.2km/sec变动的速率。
6.根据前述权利要求中的一项所述的方法，其中，所述破裂波是通过应用所述脆化热处理来引发的，并且其中，所述传播速度是通过在所述引发时选择这种热处理的温度来控制的。
7.根据前述权利要求所述的方法，其中，所述脆化热处理的所述温度高于400℃或500℃。
8.根据前述权利要求中的一项所述的方法，其中，所述破裂波的所述引发是由设置在所述脆化平面(2)的所述中心区域中或者在所述中心区域附近的初期破裂而引起的。
9.根据前述权利要求所述的方法，其中，所述初期破裂由包含超过所述脆化平面(2)中的平均浓度的轻核素的体积构成。
10.根据权利要求8所述的方法，其中，所述初期破裂由与所述脆化平面(2)的所述中心区域对齐的、设置在所述第一衬底(1)与所述支撑体(5)之间的界面处的空腔或主体构成。
11.根据权利要求1至7中的一项所述的方法，其中，所述破裂波是通过在所述脆化平面(2)的所述中心区域处的能量输入来引发的。
12.根据前述权利要求所述的方法，其中，所述传播速度是通过校准所述脆化热处理使得所述脆化平面具有至少等于目标熟化率的熟化率来控制的。
13.根据前述权利要求中的一项所述的方法，其中，所述第一衬底(1)由盘形板构成，并且其中，所述中心区域包括所述板的几何中心。
14.根据前述权利要求所述的方法，其中，所述周边区域由环形区域构成，所述环形区域的圆圈的内半径大于所述第一衬底(1)半径的2/3，优选地大于所述第一衬底(1)半径的80％。
15.根据前述权利要求所述的方法，其中，所述周边区域被完全地包含在所述有用层(3)的一个隔绝区域中。
CN201780049093.9A 2016-08-11 2017-08-01 用于转移有用层的方法 Active CN109564891B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1657722A FR3055063B1 (fr) 2016-08-11 2016-08-11 Procede de transfert d'une couche utile
FR1657722 2016-08-11
PCT/FR2017/052161 WO2018029419A1 (fr) 2016-08-11 2017-08-01 Procede de transfert d'une couche utile

Publications (2)

Publication Number Publication Date
CN109564891A true CN109564891A (zh) 2019-04-02
CN109564891B CN109564891B (zh) 2023-08-29

Family

ID=57121393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780049093.9A Active CN109564891B (zh) 2016-08-11 2017-08-01 用于转移有用层的方法

Country Status (9)

Country Link
US (2) US10950491B2 (zh)
EP (1) EP3497713B1 (zh)
JP (1) JP6977023B2 (zh)
KR (1) KR102489395B1 (zh)
CN (1) CN109564891B (zh)
FR (1) FR3055063B1 (zh)
SG (2) SG10201912610SA (zh)
TW (1) TWI738834B (zh)
WO (1) WO2018029419A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3091032B1 (fr) * 2018-12-20 2020-12-11 Soitec Silicon On Insulator Procédé de transfert d’une couche superficielle sur des cavités
FR3091620B1 (fr) 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1228607A (zh) * 1998-02-18 1999-09-15 佳能株式会社 复合部件及其分离方法和半导体衬底的制备方法
CN1533359A (zh) * 2001-05-18 2004-09-29 ���ŷ� 薄膜以及该薄膜的制造方法
CN1669122A (zh) * 2002-01-23 2005-09-14 S.O.I.Tec绝缘体上硅技术公司 向接收基板转移碳化硅薄层的优化方法
US20060228846A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Process for Producing SOI Substrate and Process for Regeneration of Layer Transferred Wafer in the Production
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
CN1959952A (zh) * 2005-10-18 2007-05-09 S.O.I.Tec绝缘体上硅技术公司 再循环外延施予晶片的方法
US20070281445A1 (en) * 2003-10-28 2007-12-06 Nguyet-Phuong Nguyen Method for Self-Supported Transfer of a Fine Layer by Pulsation after Implantation or Co-Implantation
US20100025804A1 (en) * 2005-12-20 2010-02-04 Shin-Etsu Chemical Co., Ltd Soi substrate and method for manufacturing soi substrate
FR2944914A1 (fr) * 2009-04-22 2010-10-29 Commissariat Energie Atomique Procede de transfert d'au moins une couche micro-technologique
US20100330779A1 (en) * 2009-06-26 2010-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and soi substrate
CN102203933A (zh) * 2008-10-30 2011-09-28 康宁股份有限公司 使用定向剥落在绝缘体结构上形成半导体的方法和装置
US20120034758A1 (en) * 2010-08-05 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739276A (en) 1986-06-12 1988-04-19 Maris Graube Method and apparatus for digital time domain reflectometry
US4970466A (en) 1989-03-22 1990-11-13 Microtest, Inc. TDR cable testing apparatus with pulse timing manipulation to automatically compensate for diverse cable characteristics
US5134377A (en) 1991-06-04 1992-07-28 W. L. Gore & Associates, Inc. TDR system and method for detecting leakage of a liquid
JP3201799B2 (ja) * 1991-11-18 2001-08-27 東京磁気印刷株式会社 感熱記録印字層を有する記録媒体
US5357145A (en) 1992-12-22 1994-10-18 National Semiconductor Corporation Integrated waveshaping circuit using weighted current summing
US5381348A (en) 1993-01-11 1995-01-10 Fluke Corporation Token ring local area network testing apparatus using time delay reflectory
JP2752030B2 (ja) 1993-04-16 1998-05-18 沖電気工業株式会社 ローカルエリアネットワーク回線における信号送受信装置
US5784573A (en) 1994-11-04 1998-07-21 Texas Instruments Incorporated Multi-protocol local area network controller
US5784559A (en) 1995-11-06 1998-07-21 Sun Microsystems, Inc. Full duplex flow control for ethernet networks
JPH1013200A (ja) 1996-06-26 1998-01-16 Mitsubishi Electric Corp 可変遅延回路
US5985742A (en) 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
JP3031904B2 (ja) * 1998-02-18 2000-04-10 キヤノン株式会社 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
US6385208B1 (en) 1998-06-02 2002-05-07 Cisco Technology, Inc. Serial media independent interface
US6735217B1 (en) 1998-09-15 2004-05-11 Tut Systems, Inc. Method and apparatus for detecting collisions on a network using multi-cycle waveform pulses
JP4118463B2 (ja) 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したｉｃ試験装置
FR2797347B1 (fr) 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
US7110423B1 (en) 1999-11-29 2006-09-19 Cisco Technology, Inc. Method and system for source synchronous clocking
US6691241B1 (en) 1999-12-21 2004-02-10 Intel Corporation Delay tuning to improve timing in multi-load systems
US6459739B1 (en) 1999-12-30 2002-10-01 Tioga Technologies Inc. Method and apparatus for RF common-mode noise rejection in a DSL receiver
US6920132B1 (en) 2000-05-30 2005-07-19 Marvell International Ltd. Reduced pin gigabit media independent interface
US6973094B1 (en) 2000-09-29 2005-12-06 Broadcom Corporation Packet-switched multiple-access network system with distributed fair priority queuing
KR100441885B1 (ko) 2002-04-17 2004-07-27 한국전자통신연구원 홈네트워크 시스템에서 타임 슬롯 생성 장치 및 그 방법
EP2164096B1 (en) * 2002-07-17 2012-09-05 Soitec Method of smoothing the outline of a useful layer of material transferred onto a support substrate
AU2003254543A1 (en) * 2002-07-17 2004-02-02 S.O.I.Tec Silicon On Insulator Technologies A method of increasing the area of a useful layer of material transferred onto a support
US20040028164A1 (en) 2002-08-07 2004-02-12 Hongtao Jiang System and method for data transition control in a multirate communication system
US7164274B2 (en) 2003-06-11 2007-01-16 Broadcom Corporation Cable diagnostics using time domain reflectometry and applications using the same
CN100514946C (zh) 2003-08-04 2009-07-15 爱德万测试株式会社 测试方法、通信元件及测试系统
GB2407006A (en) 2003-10-08 2005-04-13 Sony Uk Ltd Communicating streamed payload data and packet based auxiliary data
KR100550796B1 (ko) 2003-12-11 2006-02-08 주식회사 하이닉스반도체 반도체 메모리 소자의 데이터 전송 장치 및 그 제어 방법
US7417949B2 (en) 2004-11-19 2008-08-26 Cisco Technology, Inc. Closed loop method and apparatus for throttling the transmit rate of an ethernet media access controller
US7245129B2 (en) 2005-02-14 2007-07-17 Texas Instruments Incorporated Apparatus for and method of cable diagnostics utilizing time domain reflectometry
CN1866803B (zh) 2005-09-13 2012-05-30 华为技术有限公司 一种在以太网设备中解决时钟同步的方法
KR101275796B1 (ko) 2006-07-25 2013-06-18 삼성전자주식회사 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치
US7636317B2 (en) 2006-11-20 2009-12-22 Veriwave, Inc. Communications test system with multilevel scheduler
US8081625B2 (en) 2007-02-01 2011-12-20 Broadcom Corporation Method and system for utilizing a 10/100/1G/10G base-T PHY device for single channel and shared channel networks
CN100588273C (zh) 2007-09-11 2010-02-03 电子科技大学 用于网络线缆故障测试的方法及其装置
DE102007056115A1 (de) 2007-11-15 2009-05-20 Freiberger Compound Materials Gmbh Verfahren zum Trennen von Einkristallen
US7820527B2 (en) 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
US7764554B2 (en) 2008-03-03 2010-07-27 Micron Technology, Inc. I/O circuit with phase mixer for slew rate control
US9413551B2 (en) 2009-06-23 2016-08-09 Broadcom Corporation Method and system for network communications via a configurable multi-use Ethernet PHY
FR2965974B1 (fr) 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
US9674317B2 (en) 2011-02-10 2017-06-06 Marvell World Trade Ltd. Multi-clock PHY preamble design and detection
US8935125B1 (en) 2011-02-25 2015-01-13 Smsc Holdings S.A.R.L. Internal cable calibration and compensation
EP2498398B1 (en) 2011-03-07 2019-10-30 Nxp B.V. Amplifier circuit and method
US9219560B2 (en) 2011-10-25 2015-12-22 Cavium, Inc. Multi-protocol SerDes PHY apparatus
FR2988474B1 (fr) 2012-03-21 2015-02-06 Commissariat Energie Atomique Systeme de mesure de la propagation d'une zone d'ecartement dans un substrat
US9501443B2 (en) 2012-06-27 2016-11-22 Freescale Semiconductor, Inc. Differential line driver circuit and method therefor
US8879586B2 (en) 2012-12-20 2014-11-04 Broadcom Corporation Inband timestamping
US9140639B2 (en) 2013-03-15 2015-09-22 Particles Plus, Inc. Pulse scope for particle counter
US9419598B2 (en) 2013-11-26 2016-08-16 Rambus Inc. In-situ delay element calibration
US9696361B1 (en) 2013-12-11 2017-07-04 Marvell International Ltd. Method and apparatus for analyzing features or characteristics of a cable in a network
FR3020175B1 (fr) * 2014-04-16 2016-05-13 Soitec Silicon On Insulator Procede de transfert d'une couche utile
US9628082B1 (en) 2014-07-01 2017-04-18 Xilinx, Inc. Strength-adjustable driver
US9467303B2 (en) 2014-09-26 2016-10-11 Linear Technology Corporation Controller area network bus transmitter with complementary source follower driver
JP6594732B2 (ja) 2015-01-20 2019-10-23 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 不正フレーム対処方法、不正検知電子制御ユニット及び車載ネットワークシステム
US9860072B2 (en) 2015-05-12 2018-01-02 Linear Technology Corporation System with sleep and wake up control over DC path
US10447493B2 (en) 2016-07-26 2019-10-15 Honeywell International Inc. MAC and physical layer techniques for enabling communications on shared physical medium with multi-drop capability
US10372657B2 (en) 2016-12-26 2019-08-06 Intel Corporation Bimodal PHY for low latency in high speed interconnects
KR102595961B1 (ko) 2017-03-08 2023-11-01 로베르트 보쉬 게엠베하 계측 제어기 통신망을 통한 키 합의 방식에 대한 타이밍 기반 공격들을 완화시키기 위한 방법들
US10120406B1 (en) 2017-04-27 2018-11-06 Microchip Technology Incorporated Adaptive common mode dimmer
US10613607B2 (en) 2017-12-12 2020-04-07 Texas Instruments Incorporated Signal powered energy detect and wakeup system
US11272543B2 (en) 2018-02-21 2022-03-08 Nxp B.V. Physical layer device that connects to a shared media and method for operating a physical layer device that connects to a shared media
US11197322B2 (en) 2019-05-03 2021-12-07 Microchip Technology Incorporated Emulating collisions in wired local area networks and related systems, methods, and devices

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1228607A (zh) * 1998-02-18 1999-09-15 佳能株式会社 复合部件及其分离方法和半导体衬底的制备方法
CN1533359A (zh) * 2001-05-18 2004-09-29 ���ŷ� 薄膜以及该薄膜的制造方法
CN1669122A (zh) * 2002-01-23 2005-09-14 S.O.I.Tec绝缘体上硅技术公司 向接收基板转移碳化硅薄层的优化方法
US20070281445A1 (en) * 2003-10-28 2007-12-06 Nguyet-Phuong Nguyen Method for Self-Supported Transfer of a Fine Layer by Pulsation after Implantation or Co-Implantation
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US20060228846A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Process for Producing SOI Substrate and Process for Regeneration of Layer Transferred Wafer in the Production
CN1959952A (zh) * 2005-10-18 2007-05-09 S.O.I.Tec绝缘体上硅技术公司 再循环外延施予晶片的方法
US20100025804A1 (en) * 2005-12-20 2010-02-04 Shin-Etsu Chemical Co., Ltd Soi substrate and method for manufacturing soi substrate
CN102203933A (zh) * 2008-10-30 2011-09-28 康宁股份有限公司 使用定向剥落在绝缘体结构上形成半导体的方法和装置
FR2944914A1 (fr) * 2009-04-22 2010-10-29 Commissariat Energie Atomique Procede de transfert d'au moins une couche micro-technologique
US20100330779A1 (en) * 2009-06-26 2010-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and soi substrate
US20120034758A1 (en) * 2010-08-05 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate

Also Published As

Publication number Publication date
SG11201901108PA (en) 2019-03-28
EP3497713A1 (fr) 2019-06-19
TWI738834B (zh) 2021-09-11
TW201820428A (zh) 2018-06-01
US11670540B2 (en) 2023-06-06
FR3055063B1 (fr) 2018-08-31
WO2018029419A1 (fr) 2018-02-15
EP3497713B1 (fr) 2020-04-08
JP2019531594A (ja) 2019-10-31
US20190221471A1 (en) 2019-07-18
JP6977023B2 (ja) 2021-12-08
US10950491B2 (en) 2021-03-16
US20210202302A1 (en) 2021-07-01
KR20190037324A (ko) 2019-04-05
CN109564891B (zh) 2023-08-29
KR102489395B1 (ko) 2023-01-18
SG10201912610SA (en) 2020-02-27
FR3055063A1 (fr) 2018-02-16

Similar Documents

Publication Publication Date Title
Yan et al. Wafer-scale fabrication of 42° rotated Y-cut LiTaO3-on-insulator (LTOI) substrate for a SAW resonator
JP7256204B2 (ja) 圧電層を支持基板上に転写する方法
US11870411B2 (en) Method for manufacturing a substrate for a radiofrequency device
US20030162367A1 (en) Cutting thin layer(s) from semiconductor material(s)
US9589830B2 (en) Method for transferring a useful layer
CN109564891A (zh) 用于转移有用层的方法
EP1684414A1 (en) MEMS oscillator drive
CN108885972A (zh) 具有氧化物单晶薄膜的复合晶片的制造方法
JP2019521510A (ja) 歪みセミコンダクタ・オン・インシュレータ（ｓｔｒａｉｎｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の製造方法
CN103794488A (zh) 一种衬底的刻蚀方法
JP7209776B2 (ja) 半導体構造を評価する方法
TWI828893B (zh) 絕緣體上半導體型基材之製造方法
TWI824112B (zh) 用於將有用層移轉至支撐底材上之方法
JP2018534863A (ja) ハイブリッド構造を製造するための方法
KR101423078B1 (ko) 고온 열적 어닐링을 통한 박막 품질 개선방법
Ma et al. In-Situ Process and Simulation of High-Performance Piezoelectric-on-Silicon Substrate for SAW Sensor
CN105489521B (zh) 一种测温晶片及测温晶片的制备方法
TWI811528B (zh) 用於將有用層移轉至支撐底材上之方法
CN111884616B (zh) 一种衬底基板/压电材料薄膜结构及其制备方法和应用
JP5706776B2 (ja) 半導体基板の評価方法
JP2022525162A (ja) キャリア基板へ有用層を移転するためのプロセス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant