CN1533359A - 薄膜以及该薄膜的制造方法 - Google Patents

薄膜以及该薄膜的制造方法 Download PDF

Info

Publication number
CN1533359A
CN1533359A CNA028143795A CN02814379A CN1533359A CN 1533359 A CN1533359 A CN 1533359A CN A028143795 A CNA028143795 A CN A028143795A CN 02814379 A CN02814379 A CN 02814379A CN 1533359 A CN1533359 A CN 1533359A
Authority
CN
China
Prior art keywords
layer
bonding region
ground floor
weak
weak bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028143795A
Other languages
English (en)
Inventor
����ˡ�M��������
萨迪克·M·法里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Reveo Inc
Original Assignee
Reveo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Reveo Inc filed Critical Reveo Inc
Publication of CN1533359A publication Critical patent/CN1533359A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)

Abstract

层状结构通常包括第一层，该第一层适于有形成于其中或其上的有用元件，且该第一层旋转粘附或粘接在第二层上。用于形成层状结构的方法通常包括将第一基板选择粘附到第二基板上。

Description

薄膜以及该薄膜的制造方法
发明背景
技术领域
本发明涉及一种薄膜以及制造该薄膜的方法，尤其是涉及一种能够在上面或其中形成有一个或多个构件(例如微电子器件)的薄膜(例如半导体)。
背景技术
薄膜材料例如半导体是很多现在的小型产品的主要成分。这些日常器件例如基于集成电路、光电等。目前一直试图对这些产品进行改进，以便提高性能和可靠性，同时减小与该产品的制造相关的材料和人工成本。
在很多半导体和其它薄膜器件的处理中的主要目的是形成非常小尺寸(例如大约几微米)的薄膜。薄器件将有利于结构目标(例如更小和更轻重量的产品)和性能目标(例如速度和可靠性)。例如，便携式电子产品、太阳能电池、DRAM以及其它很多系统都将得益于更薄的半导体器件。而且，例如很多器件采用多个层叠的半导体器件，从而形成三维电路。一种这样的三维系统在Sadeg.M.Faris的美国专利No.5786629中介绍，该专利文献的标题是“3-D PackagingUsing Massive Fillo-Leaf Technology”，它被本文参引。
因此，需要改进薄膜自身。实际上，已经进行了很多努力来提高基于薄膜的器件的处理和可靠性，同时减小它的厚度。应当知道，还希望使基板层和薄膜器件层分开。而且，因为用于形成薄膜基板(例如半导体)的大部分材料都相对较贵，因此希望材料的浪费减至最小。不过，很多普通薄膜基板处理方法很浪费材料，如下面所述。
某些器件例如光电器件只需要使用薄膜(即没有基板)。在其它普通器件中，上面有微电子或其它有用构件的薄膜半导体基板支承在基板(例如Si)上。该薄膜基板例如可以利用外延生长技术来生长。不过，通过该技术很难形成均匀的膜。而且，当基板材料不同时，层生长极其麻烦。因此，很希望能将薄半导体器件层转移至异质基板上。
用于形成薄膜器件的普通制造方法包括在基板上形成电路或其它有用元件(例如电子、光学和光电元件)。在处理过程中，基板需要提供机械支承和热稳定性。因此，处理基板必须足够厚，以便承受苛刻的处理环境(包括高压和高温，并暴露在化学药品和能量中)。因此，在寻找可行薄膜器件时，需要进一步处理。
在足够厚(以便承受处理)的基板形成电路或其它构件之后进行的一个处理是通过机械方法减小基板的厚度。这些机械方法例如切割或研磨将浪费大量的材料和人工。切割或研磨的材料通常不能进行回收，或者即使它可以回收，该材料也必须在重新使用之前进行进一步处理。而且，变薄的基板通常进行抛光或其它处理，以便使表面光滑。其它技术包括在器件制造之前在基板上形成蚀刻阻止层。不过，在选择蚀刻步骤之前，基板通常还进行研磨或其它机械去除，该选择蚀刻步骤将总体蚀刻基板至蚀刻阻止层。所有这些技术都导致浪费时间和材料，还需要考虑质量控制。
形成薄膜器件的另一技术利用离子植入方法。通常使用离子植入是形成半导体材料薄层。该方法例如在EP01045448和WO00/024059中所述，这两篇专利文献的标题都是“Method of Producing SOI Waferby Hydrogen Ion Implanting Separation Method and SOI Wafer Producedby the Method”，这两篇文献都被本文参引。特别是，离子例如氢离子或氦离子植入氧化硅晶片的顶表面中。离子植入该顶表面一定深度。然后，薄层可以从主体硅基板上剥离，这通常进行高温(大于大于500℃)处理。该薄层再支承在绝缘体层和基板上，并可以在该薄层上形成微电子或其它构件。不过，微电子元件必须在剥离薄层之后形成，因为离子植入对微电子元件有不利影响。特别是，薄层可能翘曲，器件可能由于离子植入而损坏，或者该器件可能在剥离过程中损坏。
Bruel等的WO98/33209(标题为“Method For Obtaining A ThinFilm，In Particular Semiconductor，Comprising A Protected Ion Zone AndInvolving An Ion Implantation”)公开了一种方法，用于提供包括金属氧化物半导体(MOS)的薄膜。通常，MOS晶体管形成于半导体基板的表面上。晶体管的区域被屏蔽，且周围区域进行离子植入，以便确定预计的断裂线(即在该处，由于离子植入步骤形成微气泡)。为了分离上面有晶体管的薄膜，裂纹在微气泡附近的预计断裂线开始形成，并穿过在晶体管下面的晶体平面(即，在该处没有微气泡)传播。尽管可以利用WO98/33209的技术形成上面具有晶体管的薄膜，但是该晶体管在裂纹传播时受到不希望的应力，因为基板材料的晶状结构必须在邻近晶体管处断裂。
Aspar等的美国专利No.6103597(标题为“Method Of Obtaining AThin Film Of Semiconductor Material”)教导了使其中具有微电子或其它构件的薄膜基板受到离子轰击。因此，气体微气泡形成于一定深度处，这确定了薄膜的厚度。不过，可以形成于基板上的多种微电子和其它构件需要进行随后的退火步骤，以便修复元件所受到的损害或其它缺陷。然后，薄膜层可通过热处理而从底层基板材料上分离，该热处理使得沿微气泡线进行断裂。
Sakaguchi等的美国专利No.6221738(标题是“Substrate AndProduction Method Thereof”)和No.6100166(标题为“Process ForProducing Semiconductor Article”)教导了将基板粘接到多孔半导体层上，这两篇文献被本文参引。粘接在多孔层上将使机械强度更弱，从而便于通过施加外部力而除去。美国专利No.6100166教导了层可以利用沿剥离方向的力除去。不过，这两篇参考文献都公开了在层之间的整个界面上使用较弱的多孔分离机构。这可能损害形成于多孔半导体材料上的中间结构和半导体器件的总体机械整体性。
Henley等的美国专利No.6184111(标题为“Pre-SemiconductorProcess Implant And Post-Process Film Separation”)公开了在硅晶片表面下面选定深度处使用预加应力层。器件形成于该预加应力层上面。植入通常在相同的能量水平下以横过晶片直径的变化剂量来进行。并开始进行控制裂纹传播，以便分离在预加应力层上面的层，包括在该层上的任何器件。应当知道，形成预加应力层的处理可能损害形成于该层上的器件，因此，通常需要进行随后的退火。因此，普通的离子植入和层离的缺点是，上面包括微电子或其它构件的薄膜将不能在薄半导体没有翘曲或其它损害的情况下进行离子植入。
因此，考虑到现有薄膜处理的缺陷，希望提供一种多层基板，其中，器件层在允许处理微电子或其它构件的状态下布置在支承层上，从而使其中或其上形成有构件的器件层将很容易从支承层上取下。
还希望提供一种通过处理在器件层上的构件而制造具有微电子或其它构件的薄膜的方法，其中，该器件层布置在支承层上，这样，该器件层可以通过剥离或其它普通方法而取下。
此外，还希望向用户提供一种多层基板，它有在器件层上的器件区域，这样，用户可以处理其中或其上的微电子或其它构件，并随后通过剥离或其它普通方法来取下该器件层。
发明内容
发明目的
因此，本发明的主要目的是提供一种低成本的柔性薄膜器件，例如半导体器件。
本发明的另一目的是提供一种多层基板，其中，器件层以如下状态设置在一支承层上，即允许处理布置成可由用户选择的图形的微电子或其它构件。
另外，本发明的目的是提供一种多层基板，其中，器件层在允许处理布置成各种图形的微电子或其它构件的状态下设置在支承层上，从而使其中或其上形成有构件的器件层可在不会损害或减小损害形成于器件层上的构件的情况下从支承层上剥离。
本发明的还一目的是提供一种多层基板，其中，器件层在允许处理布置成各种图形的微电子或其它构件的状态下布置在支承层上，从而使其中或其上形成有构件的器件层可以从支承层上剥离或以其它容易方式取下，其中，该支承层可以重新用作在随后操作中的支承层、用作器件层或用作源材料以便生成另外的器件层。
本发明的另外目的是提供一种多层基板，其中，器件层布置在支承层上，并能够在恶劣的化学和/或物理(即温度和/或压力)处理(例如半导体器件处理)状态下对微电子或其它构件进行处理。
本发明的另一目的是提供一种通过处理在器件层上的构件来制造具有微电子或其它构件的薄膜的方法，其中，该器件层布置在支承层上，这样，该器件层可以通过剥离或其它普通方法而取下。
此外，本发明的目的是向用户提供一种多层基板，它有在器件层上的器件区域，这样，用户可以处理在器件层中或上面的任何有用构件或器件，且包括形成于其中或其上的有用构件的薄器件层可以很容易取下。
发明简介
通过本发明的多种方法和器件，可以克服或减轻现有技术的上述和其它问题和缺陷，并实现本发明的目的。多层基板通常包括第一层，该第一层适于有形成于其中或其上的构件，且该第一层选择地粘附或粘接到第二层上。形成多层基板的方法通常包括选择地将第一基板粘附在第二基板上。
在一个实施例中，多层基板包括第一层，该第一层选择地粘附或粘接在第二层上。该选择粘接通常包括一个或多个较强粘接区域以及一个或多个较弱粘接区域。构件例如可以由最终用户来形成于该一个或多个较弱粘接区域中或该区域上，该多层基板供给该最终用户。因此，用户可以在形成构件的同时保持第一基板层的整体性，该构件通常必须在恶劣操作条件下形成。因为第二层用于提供支承和热稳定性，因此第一层可以非常薄(例如需要时小于1微米)。随后，第一层例如可以提供剥离或其它普通方法而很容易地从第二层上取下。因为构件形成于第一层的较弱粘接区域内或该区域上，因此它们在取下过程中受到的影响很小，优选是根本没有影响，这样，几乎不需要或者不需要随后对构件进行修复或处理。
通过下面的详细说明和附图，本领域技术人员可以清楚和了解本发明的上述和其它特征和优点。
附图说明
图1是本文所述的层状结构的实施例的示意图；
图2-13表示了用于选择粘接图1中的层结构的各种处理技术；
图14-20表示了用于图1的结构的各种粘接几何形状；以及
图21-32表示了各种脱胶技术。
具体实施方式
参考图1，图中表示了选择粘接的多层基板100。该多层基板100包括层1，该层1具有暴露表面1B和选择粘接到层2的表面2A上的表面1A。层2还包括相对表面2B。通常为了形成选择粘接的多层基板100，对层1、层2或者层1和2进行处理，以便确定较弱粘接区域5和较强粘接区域6，并随后进行粘接，其中，较弱粘接区域5处于允许处理有用器件和构件的状态。
通常，层1和2相容。也就是，层1和2构成热、机械和/或结晶特征相容。在某些优选实施例中，层1和2是相同材料。当然，也可以采用不同材料，但是优选是选择为可相容。
层1的一个或更多区域确定为用作可以在其中或其上形成一个或多个构件例如微电子元件的基板区域。这些区域可以为任意合适图形，如本文进一步介绍。然后，可以对层1的选择区域进行处理，以便粘接性减至最小，从而形成较弱粘接区域5。也可选择，层2的相应区域可以进行处理(与层1的处理相结合，或者代替对层1的处理)，以便使粘接性减至最小。另外的可选方案包括处理层1和/或层2的、与选定形成构件的区域不同的区域，以便提高在较强粘接区域6处的粘接强度。
在处理了层1和/或层2之后，该层可以进行对齐和粘接。粘接可以通过任意合适方法进行，如本文进一步介绍。此外，对齐可以是机械对齐、光学对齐，或者它们的组合。应当知道，该阶段的对齐并不是很关键，因为通常还没有在层1上形成构件。不过，当层1和2都进行处理时，将需要对齐，以便使选定区域的变化最小。
多层基板100可以使用户对在层1中或层1上的任意合适构件进行处理。因此，多层基板100形成为这样，即，用户可以使用普通制造技术或随各种相关技术发展而成为已知的其它技术来对构件或器件进行处理。某些制造技术使基板处于极端状态，例如高温、高压、恶劣化学药品、或它们的组合。因此，优选是多层基板100形成为能承受这些状态。
有用的构件或器件可以形成于区域3中或区域3上，该区域3局部或基本与较弱粘接区域5交叠。因此，局部或基本与较强粘接区域6交叠的区域4通常在其中或其上并没有构件。当用户在多层基板100的层1中或该层1上形成有用器件之后，层1可以随后进行脱胶。脱胶可以通过任意已知技术进行，例如剥离，而不需要使有用器件受到直接的有害脱层处理。因为有用器件通常并不形成于区域4中或区域4上，这些区域可能受到脱胶处理，例如离子植入，因此不会损害形成于区域3中或区域3上的构件。
为了形成较弱粘接区域5，表面1A、2A或表面1A和2A可以在较弱粘接区域5的位置进行处理，以便形成基本不粘接或较弱粘接。也可选择，较弱粘接区域5可以保持不处理，而较强粘接区域6进行处理，以便引起较强粘接性。区域4局部或基本与较强粘接区域6交叠。为了形成较强粘接区域4，表面1A、2A或表面1A和2A可以在较强粘接区域6的位置进行处理。也可选择，较强粘接区域6可以保持不处理，而较弱粘接区域5进行处理，以便引起较弱粘接性。而且，两个区域5和6可以通过不同处理技术来处理，其中，该处理可以在性质或量上不同。
在较弱粘接区域5和较强粘接区域6中的一个或两个进行了处理之后。层1和2粘接在一起，以便形成基本成一体的多层基板100。因此，当形成后，多层基板100可以由最终用户在恶劣环境下进行处理，以便在其中或它上面形成构件或器件，特别是在层1的区域3中或该区域3上。
措辞“较弱粘接性”或“较弱粘接”通常是指在层或层的部分之间的粘接可以很容易克服，例如通过脱胶技术例如剥离；通过其它机械分离、热、光、压力；或者通过包括至少一种前述脱胶技术的组合。这些脱胶技术使层1和2的缺陷或损害最小，特别是在较弱粘接区域5附近。
较弱粘接区域5和较强粘接区域6中的一个或两个的处理可以通过各种方法来实现。处理的重要方面是使较弱粘接区域5比较强粘接区域6更容易脱胶(在随后的脱胶步骤中，如本文中进一步介绍)。这能够在脱胶过程中减小或防止对区域3的损害，该区域3上可以包括有用构件。而且，包括较强粘接区域6提供了多层基板100的机械整体性，特别是在构件处理过程中。因此，层1在与其中或其上的有用构件一起取下后的处理可以减少或消除。
较强粘接区域与较弱粘接区域的粘接强度比(SB/WB)通常大于1。根据较强粘接区域和较弱粘接区域的特殊结构以及较强粘接区域和较弱粘接区域的相对面积，SB/WB的值可以接近无限。也就是，当较强粘接区域的大小和强度足以保持在处理过程中的机械稳定性和热稳定性时，较弱粘接区域的粘接强度可以接近零。不过，比例SB/WB可以有较大变化，因为较强粘接强度(在普通硅或硅衍生物例如SiO2晶片中)可以从大约500毫焦耳每平方米(mj/m2)至超过5000mj/m2，如现有技术所述(例如见Q.Y.Tong，U.Goesle，Semiconductor Wafer Bonding，Sceience and Technology，pp.104-118，John Wiley and Sons，New York，NY 1999，该文献被本文参引)。不过，根据材料、将使用的构件(如果知道)、选择的粘接和脱胶技术、较强粘接面积与较弱粘接面积的比例、在晶片上的较强粘接和较弱粘接的形状或图形等，较弱粘接区域甚至可以变化更大。例如，当离子植入用作使层脱胶的步骤时，有用的较弱粘接区域的粘接强度可以与较强粘接区域在离子植入之后和/或植入区域发展了微气泡之后的粘接强度相当。因此，根据选定的脱胶技术以及可能选择形成于较弱粘接区域中的有用构件或器件，粘接强度SB/WB的比例通常大于1，优选是大于2、5、10或更高。
较弱粘接区域5和较强粘接区域6中的一个或两个的特殊处理通常根据所选材料进行。而且，层1和2的粘接技术的选择可以至少部分根据所选定的处理技术。此外，随后的脱胶也可以根据各种因素，例如处理技术、粘接方法、材料、有用构件的类型或存在、或者包括前述因素的至少一种的组合。在某些实施例中，处理、粘接和随后的脱胶(即，脱胶可以由最终用户进行，该最终用户在区域3中形成有用构件，或者也可选择，作为在更高水平器件中的中间部件)的选定组合使得不需要利用裂纹传播来使层1从层2上剥下，或者利用机械削薄来除去层2，优选是，不需要进行裂纹传播和机械削薄。因此，底层基板可以在进行很少处理或不进行处理的情况下重新使用，因为根据普通技术，裂纹传播或机械削薄将损害层2，从而使它基本不能使用，除非进一步进行重要处理。
一种处理技术可以依靠在较弱粘接区域5和较强粘接区域6之间的表面粗糙度变化。表面粗糙度可以在表面1A(图4)、表面2A(图5)或表面1A和2A上变化。通常，与较强粘接区域6相比，较弱粘接区域5有更高的表面表面粗糙度7(图4和5)。在半导体材料中，例如较弱粘接区域5的表面粗糙度可以大于大约0.5纳米(nm)，较强粘接区域4可以有较低的表面粗糙度，通常小于大约0.5nm。在另一实例中，较弱粘接区域5的表面粗糙度可以大于大约1纳米，较强粘接区域4可以有较低的表面粗糙度，通常小于大约1nm。在还一实例中，较弱粘接区域5的表面粗糙度可以大于大约5纳米，较强粘接区域4可以有较低的表面粗糙度，通常小于大约5nm。表面粗糙度可以通过蚀刻(例如在KOH或HF溶液中)或沉积处理(例如，低压化学蒸气沉积(LPCVD)或等离子体增强化学蒸气沉积(PECVD))。与表面粗糙度相关的粘接强度例如在Gui等的“Selective Wafer Bondingby Surface Roughness Control”，Journal of The Electrochemical Society，148(4)G225-G228(2001)中更充分介绍，该文献为本文参引。
在类似方式中(其中，类似位置区域以与图4和5中类似的参考标号表示)，多孔区域7可以形成于较弱粘接区域5上，而较强粘接区域6可以保持不处理。因此，层1在较弱粘接区域5的位置处由于多孔性质而稍微粘接在层2上。在表面1A(图4)、表面2A(图5)或表面1A和2A上的孔隙度可以变化。通常，与较强粘接区域6相比，较弱粘接区域5在多孔区域7(图4和5)处有较高的孔隙度。
另一处理技术可以依靠对较弱粘接区域5(在表面1A(图4)、表面2A(图5)或表面1A和2A上)的选择蚀刻，随后在蚀刻区域中沉积光致抗蚀剂或其它含碳材料(例如包括基于聚合物的可分解材料)。再有，类似位置的区域以与图4和5中相同的参考标号表示。当粘接层1和2时(这时优选是温度足以使载体材料分解)，较弱粘接区域5包括其中的多孔碳材料，因此，与在层1和2之间在较强粘接区域6处的粘接相比，在层1和2之间在较弱粘接区域5处的粘接非常弱。本领域技术人员应当知道，根据情况，分解材料应当选择为不会出气、弄脏或以其它方式污染基板层1或2或者形成于区域3中或区域3上的有用构件。
还一处理技术可以利用辐射来获得较强粘接区域6和/或较弱粘接区域5。在该技术中，层1和/或2用中子、离子、粒子束、或它们的组合来照射，以便根据需要获得较强和/或较弱粘接性。例如，粒子如He+、H+或其它合适离子或粒子、电磁能、或激光射束可以照射在较强粘接区域6上(在表面1A(图10)、表面2A(图11)或表面1A和2A上)。应当知道，该照射方法与用于层离的离子植入不同，通常在剂量和/或植入能量上小得多(例如，大约为用于层离的剂量的1/100至1/1000数量级)。
另外的处理技术包括在表面1A、2A、或者1A和2A上使用包含固体组分和可分解组份的泥浆。固体组分例如可以是铝、氧化硅(SiO(x))、其它固体金属或金属氧化物、或者其它可以减小层1和2的粘接的材料。可分解组份例如可以是聚乙烯醇(PVA)、或者其它合适的可分解聚合物。通常，泥浆8施加在在表面1A(图2)、表面2A(图3)或表面1A和2A上的较弱粘接区域5中。随后，层1和/或2可以加热，优选是在惰性气体环境中，以便使该聚合物分解。因此，多孔结构(包括泥浆的固体组份)保留在较弱粘接区域5中，且在粘接时，层1和2不会在较弱粘接区域5处粘接。
还一处理技术涉及蚀刻较弱粘接区域5的表面。在该蚀刻步骤中，柱状物9确定在表面1A(图8)、表面2A(图9)或表面1A和2A上的较弱粘接区域5中。该柱状物可以通过选择性蚀刻而确定，从而留下柱状物。该柱状物的形状可以为三角形、棱锥形、正方形、半球形、或者其它合适形状。也可选择，该柱状物可以生长或沉积于蚀刻区域。因为用于材料粘接的粘接位置较小，在较弱粘接区域5处的总体粘接强度大大低于在较强粘接区域6处的粘接。
还一处理技术涉及包括空隙区域10，该空隙区域10例如通过蚀刻、机械加工形成，或者(根据所使用的材料)形成于层1(图12)、2(图13)中的较弱粘接区域5处。因此，当第一层1粘接到第二层2上时，与较强粘接区域6相比，空隙区域10将使粘接性减小，这将有助于随后的脱胶。
另一处理技术涉及使用在表面1A(图2)、表面2A(图3)或表面1A和2A的较弱粘接区域5中的一个或多个金属区域8。例如，包括但不局限于Cu、Au、Pt或它们的组合的金属或合金可以沉积在较弱粘接区域5上。当粘接层1和2时，较弱粘接区域将进行较弱粘接。较强粘接区域可以保持不处理(其中，粘接强度差提供了较弱粘接区域5和较强粘接区域6所需的较强粘接性与较弱粘接性的比例)，或者可以如上面或下面所述进行处理，以便提高较强粘接性。
还一处理技术涉及在在表面1A(图10)、表面2A(图11)或表面1A和2A上的较强粘接区域6使用一种或多种粘接促进剂11。合适的粘接促进剂包括但不局限于TiO(x)、氧化钽、或者其它粘接促进剂。也可选择，粘接促进剂可以用于基本全部表面1A和/或2A上，其中，金属材料布置在较弱粘接区域5处并在粘接促进剂和表面1A或2A之间(根据粘接促进剂的位置)。因此，在粘接时，金属材料将防止在较弱粘接区域5进行较强粘接，而保持在较强粘接区域6中的粘接促进剂将提高较强粘接性。
另一处理技术涉及提供不同区域的憎水性和/或亲水性。例如，亲水性区域特别用于较强粘接区域6，因为材料例如硅可以在室温下自然粘接。还已知在室温和升高温度时的憎水性和亲水性粘接技术，例如在Q.Y.Tong，U.Goesle，Semiconductor Wafer Bonding，Science andTechnology，PP.49-135，John Wiley和Sons，New York，NY 1999中所述，该文献被本文参引。
还一处理技术涉及进行可选择照射的一个或多个脱落层。例如，一个或多个脱落层可以布置在表面1A和/或2A上。没有照射时，该脱落层起到粘接剂的作用。当在较弱粘接区域5中进行照射时，例如紫外线照射，粘接特征将减小。有用构件可以形成于较弱粘接区域5中和该较弱粘接区域上，随后的紫外线照射步骤或其它脱胶技术可以用于在较强粘接区域6中分离层1和2。
另外的处理技术包括通过热处理植入离子12(图6和7)，以便能够在表面1A(图6)、表面2A(图7)或表面1A和2A上的较弱区域3中形成大量微气泡13。因此，当层1和2粘接时，较弱粘接区域5的粘接小于较强粘接区域6，从而有助于随后在较弱粘接区域5中进行层1和2的脱胶。
另一处理技术包括离子植入步骤，且随后进行蚀刻步骤。在一个实施例中，在基本整个表面1B中进行离子植入。随后，较弱粘接区域5可以选择地蚀刻。该方法介绍为选择蚀刻以除去缺陷，如Simpson等的“Implantation Induced Selective Chemical Etching of IndiumPhosphide”，Electrochemical and Solid-state Letters，(3)G26-G27中所述，该文献被本文参引。
还一处理技术利用选择布置在较弱粘接区域5和/或较弱粘接区域6中的、具有辐射吸收和/或反射特征的一层或多层，它们可以基于一定的波长范围。例如，选择布置在较强粘接区域6的一层或多层可以具有通过在某一辐射波长照射下的粘接特性，这样，该层在较强粘接区域6处吸收辐射并粘接层1和2。
本领域技术人员应当知道，也可以使用附加处理技术以及包括至少一种前述处理技术的组合。不过，所采用的任何处理的关键特征是能够形成一个或多个较弱粘接区域以及一个或多个较强粘接区域，从而使SB/WB粘接强度比例大于1。
在层1和2的交界面处的较弱粘接区域5和较强粘接区域6的几何形状可以根据各种因素而变化，这些因素包括但不局限于：形成于区域3上或区域3中的有用构件的类型、选择脱胶/粘接的类型、选择的处理技术、以及其它因素。区域5、6可以为同心(图14、16和18)、条形(图15)、辐射形(图17)、方格形(图20)、方格形和环形的组合(图19)、或者它们的任意组合。当然，本领域技术人员应当知道，可以选择任何几何形状。而且，较弱粘接区域面积与较强粘接区域面积的比例可以变化。通常，该比例提供充分粘接(即在较强粘接区域6处)，以便不会损害多层结构100的整体性，尤其是在构件处理过程中。优选是，该比例也使用于构件处理的有用区域(即较弱粘接区域5)最大。
如上所述，在较弱粘接区域5和/或较强粘接区域6的位置处对一个或两个表面1A和2A进行处理之后，层1和2粘接在一起，以便形成基本整体的多层基板100。层1和2可以通过各种技术和/或物理现象而粘接在一起，该技术和/或物理现象包括但不局限于：共晶、熔合、阳极化、真空、范德华氏、化学粘接、憎水性现象、亲水性现象、氢键连接、库仑力、毛细作用力、非常短范围的力、或者包括前述粘接技术和/或物理现象的至少一种的组合。当然，本领域技术人员显然知道，粘接技术和/或物理现象可能部分取决于所采用的一种或多种处理技术、形成的有用构件的类型或存在该有用构件、预期脱胶方法、或者其它因素。
因此，多层基板100可以提供给最终用户。该最终用户可以随后在区域3中或区域3上形成一个或多个有用构件(未示出)，该区域3基本或部分与在表面1A和2A的交界面处的较弱粘接区域5交叠。有用构件可以包括一个或多个有源或无源元件、器件、设备、工具、槽道、或其它有用构件，或者包括至少一个前述有用构件的组合。例如，有用构件可以包括集成电路或太阳能电池。当然，本领域技术人员应当知道，可以形成各种基于微技术和纳米技术的器件。
在一个或多个构件形成于层1的一个或多个选定区域3上之后，层1可以通过多种方法进行脱胶。应当知道，因为构件形成于区域4中或区域4上，该区域4局部或基本与较弱粘接区域5交叠，因此，可以进行层1的脱胶，同时减小或消除通常由于脱胶而对构件的损害，例如构件故障或变形。
脱胶可以通过多种已知技术来实现。通常，脱胶可以至少部分取决于处理技术、粘接技术、材料、有用构件的类型或存在、或者其它因素。
总体参考图21-32，脱胶技术可以基于离子或粒子植入以便在特定深度形成微气泡，该深度通常等于层1的厚度。离子或粒子可以从氧、氢、氦或其它粒子14中得出。植入后可以进行强电磁辐射、加热、光照(例如红外线或紫外线)、加压、或者包括至少一种前述方案的组合，以便使离子或粒子形成微气泡15，并最终使层1和2膨胀和层离。植入和选择的加热、光照和/或加压之后，可以进行机械分离步骤(图23、26、29、32)，例如沿垂直于层1和2的平面的方向、平行于层1和2的平面的方向、与层1和2的平面成另一角度的方向、沿剥离方向(在图23、26、29、32中以虚线表示)、或者它们的组合。用于分离薄膜的离子植入例如在Cheung等的美国专利No.6027988中更详细介绍，该专利No.6027988的标题为“Method OfSeparation Films From Bulk Substrates By Plasma Immersion IonImplantation”，该专利文献被本文参引。
特别参考图21-23和24-26，在层1和2之间的交界面可以选择地植入，特别是在较强粘接区域6中形成微气泡17。这样，在区域3(其中或其上形成有一个或多个有用构件)中的粒子植入减至最小，从而减小使区域3中的一个或多个有用构件产生可修复或不可修复的损害的可能性。选择植入可以通过选定粒子束扫描较强粘接区域4(图24-26)或掩蔽区域3(图21-23)来实现。选定粒子束扫描涉及结构100和/或用于引导将植入的离子或粒子的器件的机械操作。如本领域技术人员所知，各种器件和技术可以用于执行选定扫描，包括但不局限于聚焦离子束和电磁射束。而且，各种屏蔽材料和技术也为本领域公知。
参考图27-29，植入可以基本在整个表面1B和2B上进行。在合适高度的植入取决于目标和植入材料以及植入的合适深度。因此，当层2比层1厚得多时，通过表面2B植入可能并不实际；不过，当层2是适合植入的厚度时(例如在可行植入能量内)，优选是通过该表面2B植入。这可以减小或消除使区域3中的一个或多个有用构件产生可修复或不可修复的损害的可能性。
在一个实施例中，参考图18和30-32，较强粘接区域6形成于层1和2之间的交界面的外周上。因此，为了使层1从层2上脱胶，例如可以通过区域4植入离子18，以便在层1和2的交界面上形成微气泡。优选是使用选定扫描，其中，结构100可以旋转(由箭头200表示)，扫描器件21可以旋转(由箭头22表示)，或者两者组合。在该实施例中，还一优点是最终用户可以柔性选择形成于其中或其上的有用构件。较强粘接区域6的尺寸(即宽度)将适于保持多层基板100的机械和热整体性。优选是，较强粘接区域6的尺寸可以减至最小，从而使用于构件处理的较弱粘接区域5的面积最大。例如，较强粘接区域6在八(8)英寸晶片中大约为一(1)微米。
而且，层1从层2上的脱胶可以通过其它普通方法开始，例如蚀刻(平行于表面)，以便形成通过较强粘接区域6的蚀刻。在该实施例中，处理技术特别相容，例如，较强粘接区域6利用氧化物层处理，该氧化物层有比主体材料(即层1和2)高得多的蚀刻选择性。优选是，较弱粘接区域5并不需要进行蚀刻，以便在较弱粘接区域5的位置处使层1从层2上脱胶，因为选择的处理或缺失将防止在将层1粘接到层2上的步骤中形成粘接。
也可选择，裂缝传播可以用于开始层1从层2上的脱胶。再有，优选是脱胶只需要在较强粘接区域6的位置处进行，因为在较弱粘接区域5的粘接有限。而且，脱胶可以通过蚀刻(垂直于表面)开始，如普通公知，优选是限制于区域4的位置(即局部或基本与较强粘接区域6交叠)。
层1和2可以为相同或不同材料，并可以包括这样的材料，该材料包括但不局限于：塑料(例如聚碳酸酯)、金属、半导体、绝缘体、单晶、非晶、生物(例如基于DNA的膜)、或者包括至少一种前述材料的组合。例如，特定类型的材料包括硅(例如单晶、多晶、非晶、多晶硅以及衍生物如Si3N4、SiC、SiO2)、GaAs、InP、CdSe、CdTe、SiGe、GaAsP、GaN、SiC、GaAlAs、InAs、AlGaSb、InGaAs、ZnS、AlN、TiN、其它IIIA-VA族的材料、族IIB材料、族VIA材料、蓝宝石、石英(水晶或玻璃)、金刚石、硅石和/或基于硅酸盐的材料，或者包括至少一种前述材料的任意组合。当然，其它类型的材料处理也可以有利于本文所述处理，并提供合适组分的多层基板100。优选是，特别适于本文所述方法的材料包括：半导体材料(例如硅)作为层1，且半导体材料(例如硅)作为层2，其它组合包括但不局限于：半导体(层1)或玻璃(层2)；半导体(层1)在碳化硅(层2)上；半导体(层1)在蓝宝石(层2)上；GaN(层1)在蓝宝石(层2)上；GaN(层1)在玻璃(层2)上；；GaN(层1)在碳化硅(层2)上；塑料(层1)在塑料(层2)上，其中，层1和2可以为相同或不同塑料；以及塑料(层1)在玻璃(层2)上。
层1和2可以由来自于不同的源，包括晶片或沉积形成薄膜和/或基板结构的流体材料。当开始材料为晶片形式时，普通处理可以用于得到层1和/或2。例如，层2可以包括晶片，层1可以包括相同或不同晶片的一部分。构成层1的晶片部分可以来自于机械削薄(例如机械研磨、切割、抛光；化学-机械抛光；抛光停止；或者包括前述至少一种的组合)、裂缝传播、离子植入且随后进行机械分离(例如裂缝传播、，垂直于结构100的平面、平行于结构100的平面、沿剥离方向、或者它们的组合)、离子植入且随后进行较弱、光照和/或加压(引起层分裂)、化学蚀刻等。而且，层1和2的任意一个或两个可以进行沉积或生长，例如通过化学蒸气沉积、外延生长方法等。
本发明方法和形成的多层基板或由该多层基板派生出的薄膜的重要优点是：构件形成于区域3中或区域3上，该区域3局部或基本与较弱粘接区域5交叠。这大大减小或消除当层1从层2上取下时损害有用构件的可能性。脱胶步骤通常需要侵入(例如通过离子植入)、施力、或者使层1和层2脱胶所需的其它技术。因为在特定实施例中，构件在区域3中或区域3上，该区域3并不需要局部侵入、施力或其它处理步骤，这些处理步骤可能引起构件的可修复或不可修复的损害，层1和由此得到的构件可以取下，同时不需要随后进行处理以修复构件。局部或基本与较强粘接区域6交叠的区域4上通常并没有构件，由此，这些区域4可以在不会损害构件的情况下受到侵入或力作用。
层1可以取下作为自支承膜或支承膜。例如，手柄通常用于安装在层1上，这样，层1可以从层2上取下，并由该手柄支承。通常，该手柄可以用于随后将膜或膜部分(例如有一个或多个有用构件)布置在预定基板、其它处理膜上，或者也可选择保持在该手柄上。
本发明方法的一个优点是，构成层2的材料可以重新使用或再循环。例如，单个晶片可以用于通过任意已知方法得出层1。所得到的层1可以选择地粘接到上述保持部分上。当薄膜脱胶时，利用层2的剩余部分重复该处理，以便厚度用作下一个层1的薄膜。这可以重复进行，直到层2的剩余部分不再能够或实际上能够用于得到用于层1的薄膜。
尽管已经表示和说明了优选实施例，但是在不脱离本发明的精神和范围的情况下可以进行各种变化和替换。因此，应当知道，本发明的说明是解释和非限定性的。

Claims (45)

1.一种结构，包括：
第一层，该第一层选择地粘接到第二层上，其中，该选择粘接包括在第一层和第二层的交界面处的至少一个较强粘接区域以及至少一个较弱粘接区域；其中，第一层的、在较弱粘接区域处的表面处于能在其中或其上形成有用器件的状态，且在较强粘接区域处的粘接强度与在较弱粘接区域的粘接强度之间的粘接强度比例为大于1。
2.根据权利要求1所述的结构，其中：该第一层和第二层处于能够通过使较强粘接区域脱胶而分离的状态。
3.根据权利要求2所述的结构，其中：该较弱粘接区域处于能够与较强粘接区域所需相比通过更少程度的脱胶而分离的状态。
4.根据权利要求1所述的结构，还包括：在较弱粘接区域中的有用构件。
5.根据权利要求1所述的结构，其中：第一层从以下一组的材料中选择：塑料、金属、半导体、绝缘体、单晶、非晶、非晶体、生物、或者包括至少一种前述材料的组合。
6.根据权利要求1所述的结构，其中：第一层从以下一组的材料中选择：单晶硅、多晶硅、非晶硅、多晶硅、Si3N4、SiC、SiO2、GaAs、GaN、InP、CdSe、CdTe、SiGe、GaAsP、GaAlAs、InAs、AlGaSb、InGaAs、ZnS、AlN、TiN、蓝宝石、水晶石英、石英玻璃、金刚石、硅石、基于硅酸盐的材料，或者包括至少一种前述材料的任意组合。
7.根据权利要求1所述的结构，其中：第二层从以下一组的材料中选择：塑料、金属、半导体、绝缘体、单晶、非晶、非晶体、生物、或者包括至少一种前述材料的组合。
8.根据权利要求1所述的结构，其中：第二层从以下一组的材料中选择：单晶硅、多晶硅、非晶硅、多晶硅、Si3N4、SiC、SiO2、GaAs、GaN、InP、CdSe、CdTe、SiGe、GaAsP、GaAlAs、InAs、AlGaSb、InGaAs、ZnS、AlN、TiN、蓝宝石、水晶石英、石英玻璃、金刚石、硅石、基于硅酸盐的材料，或者包括至少一种前述材料的任意组合。
9.根据权利要求1所述的结构，其中：该第一层包括半导体。
10.根据权利要求1所述的结构，其中：该第一层包括硅，而第二层包括硅。
11.根据权利要求1所述的结构，其中：该第一层包括硅，而第二层包括玻璃。
12.根据权利要求1所述的结构，其中：该第一层包括硅，而第二层包括石英。
13.根据权利要求1所述的结构，其中：在较强粘接区域处的粘接强度与在较弱粘接区域的粘接强度之间的粘接强度比例为大于2。
14.根据权利要求1所述的结构，其中：在较强粘接区域处的粘接强度与在较弱粘接区域的粘接强度之间的粘接强度比例为大于5。
15.根据权利要求1所述的结构，其中：在较强粘接区域处的粘接强度与在较弱粘接区域的粘接强度之间的粘接强度比例为大于10。
16.根据权利要求1所述的结构，其中：该第一层在第一层和第二层之间的交界面的外周处选择粘接到第二层上。
17.一种制造微型器件或纳米器件的方法，包括：
提供通过如权利要求1所述的层状结构；以及
处理在第一层内或第一层上的、在较弱粘接区域中的微型器件或纳米器件的至少一部分。
18.根据权利要求17所述的方法，还包括：使第一层从第二层上脱胶，其中，脱胶对微型器件或纳米器件的损害减小。
19.一种制造层状结构的方法，包括：
提供第一层和第二层；
处理第一层的、第二层的、或者第一层和第二层的一定区域，以便获得较弱粘接性；以及
粘接该第一和第二层。
20.一种制造层状结构的方法，包括：
提供第一层和第二层；
处理第一层的、第二层的、或者第一层和第二层的一定区域，以便获得较强粘接性；以及
粘接该第一和第二层。
21.一种制造层状结构的方法，包括：
选择地将第一层粘附在第二层上。
22.根据权利要求21所述的方法，其中：该选择粘附包括处理第一层的选定部分，以便获得第一层和第二层的较弱粘接。
23.根据权利要求21所述的方法，其中：该选择粘附包括处理第二层的选定部分，以便获得第一层和第二层的较弱粘接。
24.根据权利要求21所述的方法，其中：该选择粘附包括处理第一层和第二层的选定部分，以便获得第一层和第二层的较弱粘接。
25.根据权利要求21所述的方法，其中：该选择粘附包括处理第一层的选定部分，以便获得第一层和第二层的较强粘接。
26.根据权利要求21所述的方法，其中：该选择粘附包括处理第二层的选定部分，以便获得第一层和第二层的较强粘接。
27.根据权利要求21所述的方法，其中：该选择粘附包括处理第一层和第二层的选定部分，以便获得第一层和第二层的较强粘接。
28.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面处的较弱粘接区域，与在第一层和第二层之间的交界面处的较强粘接区域相比，该较弱粘接区域具有更大的表面粗糙度。
29.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面处的较强粘接区域，该较强粘接区域通过粘接剂材料或处理步骤来处理，且较弱粘接区域保持在第一层和第二层之间的交界面处，该较弱粘接区域并不通过粘接剂材料或处理步骤来处理。
30.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面处的较强粘接区域，该较强粘接区域通过粘接剂材料或处理步骤来处理，且较弱粘接区域保持在第一层和第二层之间的交界面处，与较强粘接区域相比，该较弱粘接区域的粘接处理程度更小。
31.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面处的较弱粘接区域，与在第一层和第二层之间的交界面处的较强粘接区域相比，该较弱粘接区域有更大的孔隙度。
32.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面处的较弱粘接区域，该较弱粘接区域有多个柱状物。
33.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面处的较弱粘接区域，该较弱粘接区域有多孔碳材料。
34.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面处的较强粘接区域，该较强粘接区域进行照射以便提高粘接。
35.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面处的较弱粘接区域，该较弱粘接区域有多孔固体材料，该多孔固体材料来自于包括固体材料和可分解组分的泥浆。
36.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面处的较弱粘接区域，该较弱粘接区域有空隙。
37.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面处的较弱粘接区域，该较弱粘接区域有金属，该第一层和第二层包括半导体、绝缘体、或者半导体和绝缘体的组合。
38.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面处的较强粘接区域，该较强粘接区域有亲水性特征。
39.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面处的较强粘接区域，该较强粘接区域有粘接剂，该交界面通过光照而层离。
40.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面处的较弱粘接区域，该较弱粘接区域在第一层和第二层的交界面处有植入的离子或粒子。
41.根据权利要求21所述的方法，其中：选择粘附包括从以下一组中选定的粘接技术：共晶、熔合、阳极、真空、范德华氏、化学粘接、憎水性现象、亲水性现象、氢键连接、库仑力、毛细作用力、非常短范围的力、或者包括前述粘接技术的至少一种的组合。
42.根据权利要求21所述的方法，其中：选择粘附包括提供在第一层和第二层之间的交界面的外周处的较强粘接区域。
43.根据权利要求42所述的方法，还包括：通过选择扫描较强粘接区域而使第一层从第二层上脱胶。
44.一种半导体器件，包括：
第一半导体基板，该第一半导体基板中或该第一半导体基板上有有用构件，该第一半导体基板选择粘附在第二支承基板上。
45.根据权利要求44所述的半导体器件，其中：在其中或其上有有用构件的第一半导体基板从第二支承基板上取下。
CNA028143795A 2001-05-18 2002-05-20 薄膜以及该薄膜的制造方法 Pending CN1533359A (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US29223701P 2001-05-18 2001-05-18
US60/292,237 2001-05-18
US29928401P 2001-06-19 2001-06-19
US60/299,284 2001-06-19
US31251601P 2001-08-15 2001-08-15
US31265901P 2001-08-15 2001-08-15
US60/312,516 2001-08-15
US60/312,659 2001-08-15
US09/950,909 US7045878B2 (en) 2001-05-18 2001-09-12 Selectively bonded thin film layer and substrate layer for processing of useful devices
US60/950,909 2007-07-20

Publications (1)

Publication Number Publication Date
CN1533359A true CN1533359A (zh) 2004-09-29

Family

ID=27540761

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028143795A Pending CN1533359A (zh) 2001-05-18 2002-05-20 薄膜以及该薄膜的制造方法

Country Status (8)

Country Link
US (2) US7045878B2 (zh)
EP (1) EP1396022A2 (zh)
JP (1) JP2004527915A (zh)
KR (1) KR20030093359A (zh)
CN (1) CN1533359A (zh)
AU (1) AU2002320033A1 (zh)
TW (1) TW559945B (zh)
WO (1) WO2002095799A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964398A (zh) * 2010-10-11 2011-02-02 福建钧石能源有限公司 柔性薄膜太阳能电池及其制造方法
CN109564891A (zh) * 2016-08-11 2019-04-02 索泰克公司 用于转移有用层的方法
CN110229628A (zh) * 2019-06-26 2019-09-13 武汉华星光电半导体显示技术有限公司 补强板胶层结构及屏幕弯折区结构、显示屏幕

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
EP1385199A1 (en) * 2002-07-24 2004-01-28 IMEC vzw, Interuniversitair Microelectronica Centrum vzw Method for making thin film devices intended for solar cells or SOI application
DE10239307A1 (de) * 2002-08-27 2004-04-01 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Verfahren zum selektiven Waferbonden
JP2005347302A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の製造方法
US7368312B1 (en) * 2004-10-15 2008-05-06 Morgan Research Corporation MEMS sensor suite on a chip
EP1814817B1 (en) * 2004-10-21 2011-03-23 Fujifilm Dimatix, Inc. Method of etching using a sacrificial substrate
US7804100B2 (en) * 2005-03-14 2010-09-28 Philips Lumileds Lighting Company, Llc Polarization-reversed III-nitride light emitting device
WO2007008897A1 (en) * 2005-07-12 2007-01-18 The Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Microwave-induced ion cleaving and patternless transfer of semiconductor films
US7425465B2 (en) * 2006-05-15 2008-09-16 Fujifilm Diamatix, Inc. Method of fabricating a multi-post structures on a substrate
US8468887B2 (en) * 2008-04-14 2013-06-25 Freescale Semiconductor, Inc. Resonant accelerometer with low sensitivity to package stress
US8101996B2 (en) 2008-04-15 2012-01-24 Fairchild Semiconductor Corporation Three-dimensional semiconductor device structures and methods
WO2009155122A2 (en) 2008-05-30 2009-12-23 Alta Devices, Inc. Epitaxial lift off stacks and methods
US20090325367A1 (en) * 2008-05-30 2009-12-31 Alta Devices, Inc. Methods and apparatus for a chemical vapor deposition reactor
TWI394241B (zh) * 2008-06-17 2013-04-21 Univ Nat Chunghsing An electronic component with viscose self - forming structure
TW201034055A (en) * 2008-10-10 2010-09-16 Alta Devices Inc Continuous feed chemical vapor deposition
US9064810B2 (en) * 2008-10-10 2015-06-23 Alta Devices, Inc. Mesa etch method and composition for epitaxial lift off
EP2374146A4 (en) * 2008-12-08 2013-07-17 Alta Devices Inc STACKAGE DEPOSIT FOR EPITAXIAL LAYERING
TW201030802A (en) * 2008-12-17 2010-08-16 Alta Devices Inc Tape-based epitaxial lift off apparatuses and methods
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
KR20110125655A (ko) 2009-02-27 2011-11-21 알타 디바이씨즈, 인크. 증착 및 액피텍셜 리프트 오프 공정을 통한 타일형 기판
US9834860B2 (en) * 2009-10-14 2017-12-05 Alta Devices, Inc. Method of high growth rate deposition for group III/V materials
US11393683B2 (en) 2009-10-14 2022-07-19 Utica Leaseco, Llc Methods for high growth rate deposition for forming different cells on a wafer
WO2012006255A2 (en) 2010-07-05 2012-01-12 Glasspoint Solar, Inc. Concentrating solar power with glasshouses
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
CN103523738B (zh) * 2012-07-06 2016-07-06 无锡华润上华半导体有限公司 微机电系统薄片及其制备方法
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
JP2015035453A (ja) * 2013-08-07 2015-02-19 アズビル株式会社 ウエハ
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
JP6770432B2 (ja) 2014-01-27 2020-10-14 コーニング インコーポレイテッド 薄いシートの担体との制御された結合のための物品および方法
SG11201608442TA (en) 2014-04-09 2016-11-29 Corning Inc Device modified substrate article and methods for making
US9922956B2 (en) * 2014-09-26 2018-03-20 Qualcomm Incorporated Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration
WO2016187186A1 (en) 2015-05-19 2016-11-24 Corning Incorporated Articles and methods for bonding sheets with carriers
CN117534339A (zh) 2015-06-26 2024-02-09 康宁股份有限公司 包含板材和载体的方法和制品
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
WO2018140211A1 (en) * 2017-01-25 2018-08-02 Glasspoint Solar, Inc. Thin film housing structures for collecting solar energy, and associated systems and methods
CN107086010B (zh) * 2017-04-19 2019-11-19 京东方科技集团股份有限公司 电子装置制造方法和电子装置
JP7431160B2 (ja) 2017-12-15 2024-02-14 コーニング インコーポレイテッド 基板を処理するための方法および結合されたシートを含む物品を製造するための方法
CN111799365B (zh) * 2020-06-29 2022-03-25 上海新硅聚合半导体有限公司 基于同一衬底制备不同厚度薄膜的方法及其结构、及应用器件

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309225A (en) 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
FR2475069A1 (fr) 1980-02-01 1981-08-07 Commissariat Energie Atomique Procede de dopage rapide de semi-conducteurs
US5273616A (en) 1980-04-10 1993-12-28 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US5362682A (en) 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US5588994A (en) 1980-04-10 1996-12-31 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
DE3177084D1 (en) 1980-04-10 1989-09-21 Massachusetts Inst Technology Method of producing sheets of crystalline material
US4471003A (en) 1980-11-25 1984-09-11 Cann Gordon L Magnetoplasmadynamic apparatus and process for the separation and deposition of materials
US4371421A (en) 1981-04-16 1983-02-01 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
US4479846A (en) 1982-06-23 1984-10-30 Massachusetts Institute Of Technology Method of entraining dislocations and other crystalline defects in heated film contacting patterned region
FR2537777A1 (fr) 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
US4500563A (en) 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
JPS63155731A (ja) * 1986-12-19 1988-06-28 Agency Of Ind Science & Technol 半導体装置
US5453153A (en) 1987-11-13 1995-09-26 Kopin Corporation Zone-melting recrystallization process
US4883561A (en) 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
US4846931A (en) 1988-03-29 1989-07-11 Bell Communications Research, Inc. Method for lifting-off epitaxial films
NL8802028A (nl) 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
GB9018048D0 (en) 1990-08-16 1990-10-03 Secr Defence Digital processor for simulating operation of a parallel processing array
US5528397A (en) 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
JP2856030B2 (ja) * 1993-06-29 1999-02-10 信越半導体株式会社 結合ウエーハの製造方法
US5793115A (en) 1993-09-30 1998-08-11 Kopin Corporation Three dimensional processor using transferred thin film circuits
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2746544B1 (fr) 1996-03-20 1998-05-15 Commissariat Energie Atomique Substrat de type silicium sur isolant pour la fabrication de transistors et procede de preparation d'un tel substrat
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5866469A (en) * 1996-06-13 1999-02-02 Boeing North American, Inc. Method of anodic wafer bonding
US5710057A (en) 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
FR2752768B1 (fr) 1996-08-27 2003-04-11 Commissariat Energie Atomique Procede d'obtention d'une plaquette de materiau semiconducteur de grandes dimensions et utilisation de la plaquette obtenue pour realiser des substrats du type semiconducteur sur isolant
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
FR2756847B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
FR2756973B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede d'introduction d'une phase gazeuse dans une cavite fermee
DE69738307T2 (de) 1996-12-27 2008-10-02 Canon K.K. Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
SG63832A1 (en) 1997-03-26 1999-03-30 Canon Kk Substrate and production method thereof
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6027988A (en) 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
FR2766620B1 (fr) 1997-07-22 2000-12-01 Commissariat Energie Atomique Realisation de microstructures ou de nanostructures sur un support
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US5920764A (en) 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
FR2771852B1 (fr) * 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774511B1 (fr) 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US5933750A (en) 1998-04-03 1999-08-03 Motorola, Inc. Method of fabricating a semiconductor device with a thinned substrate
US6221774B1 (en) 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
FR2779869B1 (fr) 1998-06-15 2003-05-16 Commissariat Energie Atomique Circuit integre de type soi a capacite de decouplage, et procede de realisation d'un tel circuit
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6054370A (en) 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
FR2781082B1 (fr) 1998-07-10 2002-09-20 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6137110A (en) 1998-08-17 2000-10-24 The United States Of America As Represented By The United States Department Of Energy Focused ion beam source method and apparatus
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2784794A1 (fr) 1998-10-20 2000-04-21 Commissariat Energie Atomique Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication
US6346459B1 (en) 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
US6204151B1 (en) 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6387736B1 (en) * 1999-04-26 2002-05-14 Agilent Technologies, Inc. Method and structure for bonding layers in a semiconductor device
FR2794572B1 (fr) 1999-06-02 2003-06-13 Commissariat Energie Atomique Puce et procede de garniture d'une puce comprenant une pluralite d'electrodes
FR2794443B1 (fr) 1999-06-02 2001-06-22 Commissariat Energie Atomique Procede de transfert d'elements et dispositif permettant ledit transfert
FR2795866B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6214733B1 (en) 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
US6521324B1 (en) * 1999-11-30 2003-02-18 3M Innovative Properties Company Thermal transfer of microstructured layers
US6602767B2 (en) * 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964398A (zh) * 2010-10-11 2011-02-02 福建钧石能源有限公司 柔性薄膜太阳能电池及其制造方法
CN109564891A (zh) * 2016-08-11 2019-04-02 索泰克公司 用于转移有用层的方法
CN109564891B (zh) * 2016-08-11 2023-08-29 索泰克公司 用于转移有用层的方法
CN110229628A (zh) * 2019-06-26 2019-09-13 武汉华星光电半导体显示技术有限公司 补强板胶层结构及屏幕弯折区结构、显示屏幕
WO2020258597A1 (zh) * 2019-06-26 2020-12-30 武汉华星光电半导体显示技术有限公司 补强板胶层结构及屏幕弯折区结构、显示屏幕

Also Published As

Publication number Publication date
KR20030093359A (ko) 2003-12-06
US7045878B2 (en) 2006-05-16
AU2002320033A1 (en) 2002-12-03
WO2002095799A3 (en) 2003-09-18
TW559945B (en) 2003-11-01
US20020171080A1 (en) 2002-11-21
JP2004527915A (ja) 2004-09-09
EP1396022A2 (en) 2004-03-10
WO2002095799A2 (en) 2002-11-28
US20050059218A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
CN1533359A (zh) 薄膜以及该薄膜的制造方法
JP4540933B2 (ja) 薄層形成方法
KR20230163554A (ko) 캐리어의 직접 결합 및 분리
US6528391B1 (en) Controlled cleavage process and device for patterned films
CN1146973C (zh) 受控切分处理
US20170358704A1 (en) Techniques for forming optoelectronic devices
US6291314B1 (en) Controlled cleavage process and device for patterned films using a release layer
US20020115264A1 (en) Controlled cleavage process using pressurized fluid
JP2009267427A (ja) 制御された機械的保持力を有する剥離可能な基板、およびその製造方法
US6959863B2 (en) Method for selectively transferring at least an element from an initial support onto a final support
US6248649B1 (en) Controlled cleavage process and device for patterned films using patterned implants
JP2015516672A (ja) レーザ分割及び装置層移設のためのシステム及び方法
JP2016511934A (ja) 光電子デバイスを形成する技術
US8951887B2 (en) Process for fabricating a semiconductor structure employing a temporary bond
WO2000063965A1 (en) Treatment method of cleaved film for the manufacture of substrates
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
EP1439937A2 (en) Device and method for handling fragile objects, and manufacturing method thereof
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP7182105B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
JP2022128561A (ja) 窒化ガリウムウェハおよび半導体チップの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1069812

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1069812

Country of ref document: HK