TW559945B - Thin films and production methods thereof - Google Patents

Thin films and production methods thereof Download PDF

Info

Publication number
TW559945B
TW559945B TW091110524A TW91110524A TW559945B TW 559945 B TW559945 B TW 559945B TW 091110524 A TW091110524 A TW 091110524A TW 91110524 A TW91110524 A TW 91110524A TW 559945 B TW559945 B TW 559945B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
connection
interface
scope
Prior art date
Application number
TW091110524A
Other languages
English (en)
Inventor
Sadeg M Faris
Original Assignee
Reveo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Reveo Inc filed Critical Reveo Inc
Application granted granted Critical
Publication of TW559945B publication Critical patent/TW559945B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349Creating layers of material on a substrate
    • B81C1/0038Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)

Description

五 發明説明(
本發明係關於薄膜及其製造方法,特別係關於可有一 -夕種結構⑼如微電子元件Μ# (例如半導體)。 m溥膜 惠重技藝說明 薄膜材料如半導體為多種今曰微縮化產品的主幹。此 =日用裝置例如係基於積體電路、光伏打電池等。不斷尋 ,良此等產叩,典型係提升其性能及增高可信度,以及 降低其製造相關之原料與勞力成本。 、處理多種半導體及其它薄膜裝置之一大目的係為了形 成具有極小維度(例如約為微米大小)的薄膜。薄膜裝置可 用於結構目的例如用於輕薄短小產品,以及用於性能目的 例如追求速度及可信度。例如攜帶型電子裝置、太陽能電 DRAMS以及多種其它系統可由薄型半導體元件獲益。 此外,多種裝置採用多數堆疊半導體元件而形成三維電路 (舉例)。其中-種三維系統述於美國專利第5,786,629號, 名稱使用巨置菲洛黎(Fill〇-Leaf)技術之3D封裝」,申請 人Sadeg. M. Faris,以引用方式併入此處。 如此,需要改良薄膜的本身。確實曾經多方面嘗試改 進、薄膜為主之裝置之製程處理與可信度,同時縮小其厚 度。眾所周知希望分離基板層與薄膜裝置層。進一步,由 於夕種用於形成薄膜基板(例如半導體)之材料相當昂貴。 因此需要將廢料數量減至最低。但許多習知薄膜基板處理 559945 A7 -------Β7 _ 五、發明説明(2 ) 技術浪費材料,容後詳述。 某些裝置如光伏打電池要求單獨使用薄膜(亦即不含 基板)。另有習知配置,具有微電子元件或其它有用結構於 上之薄膜半導體基板係支持於基板(例如石夕)上。薄膜基 板例如可使用磊晶生長技術生長。但均一薄膜難以利用此 種技術形成。又當基板材料不同時,基板層的生長極為困 難。因此極為希望將薄半導體元件層轉移至異體基板。 習知形成薄膜裝置之製造方法包括形成電路或其它有 用的元件(例如電子元件、光學元件及光伏打元件)於基板 上。處理期間,要求基板提供機械支持及熱安定。因此處 理後的基板需有足夠厚度來忍受苛刻的處理環境,包括高 壓及高溫以及暴露於化學品及能量。因此尋求有用的薄膜 裝置時仍然需要進一步處理。 當電路或其它結構形成於厚度足夠忍受製程處理的基 板上之後,採行的一種處理措施係藉機械方法去除基板厚 度。此等機械方法例如切削或研磨浪費大量材料及勞力。 被切下或磨下的材料經常無法回收,即使可回收,材料於 再度使用前須接受進一步處理。此外已經減薄的基板通常 係接受磨光或其它處理方法來光滑其表面。其它技術包括 於半導體元件製造前形成蝕刻擋止層於基板上。但基板於 選擇性蝕刻步驟之前仍然典型接受研磨·或以其它機械方式 去除,將基板概略蝕刻至蝕刻擋止層。此等技術皆導致時 間及材料上的浪費且造成品質管制問題。 另一項形成薄膜裝置之技術係利用離子植入法。常用 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) - -訂· 559945 A7 五、發明説明(3 ) ' --- 之離子植入法通常係獲得半導體材料薄層。此種方法例如 揭示於EP0l045448及WO00/024059,二案名稱「藉氫離子 植^刀離去製造s〇I晶圓之方法以及藉該方法製造的so】 曰曰圓」’一案以引用方式併入此處。特別離子如氫離子或氦 離子植入氧化矽晶圓頂面。離子植入至頂面内部深度。隨 後薄層可由本體矽基板離層,通常係接受高溫(高約500。〇 處理。然後薄層支持於絕緣層及基板上,微電子元件或其 它結構可形成於其上。但因離子植入對微電子元件造成不 利影響,故微電子元件須於薄層離層後形成。特別薄層可 能翹曲,裝置可能因離子植入受損,或裝置於離層期間受
Bruel等人之W0 98/332〇9,名稱「獲得包含經保護之 離子區段之薄膜特別半導體之方法,且涉及離子植入」,揭 示提供包括金氧半導體(M0S)之薄膜之手段。通常“〇8電 晶體係形成於半導體基板表面上。電晶體區被罩蓋,周圍 區經離子植入而界定期望斷裂線(亦即於該處由離子植入 步驟發展出微泡囊)。為了分離其上帶有電晶體之薄膜,裂 開係始於微泡囊附近的期望斷裂線,傳播通過電晶體下方 的晶體面(亦即不存在有微泡囊)。雖然使用W〇 98/332〇9 之教示,可實現有電晶體形成於其上的薄膜,但因基板材 料之結晶結構必須於電晶體緊鄰附近斷裂,故電晶體於裂 痕傳播時受到非期望的應力。
Aspar等人之美國專利第6,103,597號,名稱「獲得半導 體材料薄膜之方法」,通常教示將帶有微電子元件或其它結 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公楚)
559945 A7 I ---~—— B7_ 五、發明説明(4 ) 構於其中之薄膜基板接受離子撞擊。如此氣態微泡囊形成 於其深度而界定薄膜的厚度。但多種類型形成於基板上之 微電子元件及結構要求隨後退火步驟,俾修復對元件造成 的扣傷或其它缺陷。隨後,教示藉加熱處理造成沿微泡囊 線斷裂,由下方基板材料分離薄膜層。
Sakaguchi等人之美國專利第6 221 738號,名稱「基板 及其製法」以及第6,1〇〇,166號名稱「半導體物件製法」, 二案以引用方式併入此處,教示連結基板至多孔半導體 I θ夕孔層的連結教示以機械方式變微弱,如此有助於藉 施加外力移開。美國專利第6,100,166號教示可於撕離方向 施力移除一層。但二參考文獻皆揭示於各層間的全體表面 使用微弱多孔分離機構。如此損害中間結構以及形成於多 孔半導體材料上的任何半導體元件之整體機械完整性。
Henley等人之美國專利第6,184,U1號,名稱「前置半 導體製程植入以及後製程薄膜分離」,該案以引用方式併入 此處,揭示使用受到應力層於矽晶圓表面下方的選定深 度。半導體元件係形成於接受應力層上方。植入通常係於 相等能階但跨晶圓直徑採用不同劑量進行。經過控制之裂 痕傳播最初係分離接受應力上層,包括該層上的任何元 件。發現形成接受應力層的製程處理可能損害形成於該層 上的元件,如此典型要求隨後進行修復退火。因此習知離 子植入及離層方法之缺點在於無法對包括微電子元件或其 它結構於其上之薄膜進行離子植入而未對薄型半導體造成 翹曲或其它損傷。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) ----- (請先閲讀背面之注意事項再填寫本頁) 、可| ,0m, 559945 五、發明説明(5 ) 口此考慮本4膜製程的缺點,需要提供—種多層基 板,其中裝置層係於允許處理微電子元件或其它結構之條 件下設置於支持層上,讓帶有結構形成於其内或其上之裝 置層方便由支持層移開。 進-步希望提供一種經由處理褒置層上之結構而製造 /、有微電子7L件或其匕結構之薄層之方法,其中該裝置層 係設置於支持層上,讓裝置層可藉撕離或其它方便方法去 除。 卜希望使用帛多層基板,其具有裝置區於裝置 層上,讓使用者處理於其内或其上之微電子元件或其它結 構’以及實質上藉撕離或其它方便方法移除裝置層。 發明目的 b本I月之主要目的係提供_種低成本可挽性薄 膜裝置’例如半導體裝置。 本發明之另一目的係提供-種多層基板,其中裝置層 係以可由使用者選用之樣式,允許處理微電子元件或其它 結構之條件下設置於支持層上。 本發明之另-目的係提供一種多層基板,其中一裝置 層係於允許以多種樣式處理微電子元件或其它結構之條件 下設置於支持層上,讓帶有結構形成於其内或其上之裝置 層方便由支持層移除,而未損傷或極少損傷形成於裝 上的結構。 此外,本發明之目的係提供一種多層基板,其中一裝 置層係於允許以多種樣式處理微電子元件或其它結構之條 本紙張尺度適用中國國家標準(CNS) Α4規格(2]0χ297公着) 8
、τ. (請先閲讀背面之注意事項再填寫本頁) -^^裝- 讓罗有結構形成於其内或其上之裝 而未損傷或極少損傷形成於裝置層 559945 A7 ----— B7 五、發明説明(6 ) 件下設置於支持層上 置層可由支持層撕離 上的結構。 本發明之又一目的係提供一種多層基板,其中一裝置 層係於允許處理微電子元件或其它結構之條件下設置於;支 持層上,讓帶有結構形成於其上或其内之裝置層可被撕離 或以其它方式容易由支持層移除,其中該支持層可再度用 作為隨後操作之支持層、用作為裝置層、或用作為衍生另 一裝置層之材料來源。 本發明之另一目的係提供一種多層基板,其中裝置層 係於允許於苛刻化學及/或物理(亦即溫度及/或壓力)處理 條件下例如半導體裝置之處理條件下,處理微電子元件或 其它結構而被設置於支持層上。 本發明之另一目的係提供一種經由處理一裝置層上之 結構而製造帶有微電子元件或其它結構之薄膜之方法,其 中該裝置層係設置於支持層上,讓裝置層可藉撕離或其它 方便方法移除。 此外,本發明之目的係提供一種帶有裝置區於裝置層 上之多層基板給使用者,讓使用者可處理裝置層内或層上 的任何有用結構或裝置,進一步讓薄裝置層容易被移除, 包括形成於其内或其上之有用結構一起被移除。 發明概述 前文討論及其它先前技藝之問題及缺點可藉本發明方 法及裝置而被克服或改善以及達成本發明之各項目的。一 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -9 (請先閲讀背面之注意事項再填寫本頁) .、τ. 559945 A7 B7 五、發明説明(7 ) 多層基板通常包括一第一層選擇性附著或連結至第二層, 該第一層適合有有用的元件形成於其内或於其上。一種形 成多層基板之方法概略包括選擇性黏著一第一基板至一第 二基板。 一具體實施例中,多層基板包括第一層選擇性附著或 結合至第二層。選擇性結合通常包括一或多個強連結區以 及一或多個弱連結區。結構例如可由被供給多層基板之終 端使用者而形成於一或多個弱連結區内或區上。如此使用 者可形成結構,結構通常必須於苛刻操作條件下形成,同 時維持第一基板層之完整性。因第二層用來提供支持及熱 女疋性,故第一層可能極薄(例如若有所需可小於i微米)。 隨後,第一層方便藉例如撕離或其它方便方法而容易地由 第二層移除。由於結構係形成於第一層的弱連結區内或區 上,故結構於移除期間極少受影響,較好絲毫也未受影響, 因此極少或無需隨後結構的修復或處理。 前文討論的及其它本發明之特色及優點對熟諳技藝人 士而吕,由後文詳細說明及附圖將更為理解與明瞭。 圖式之簡要說明 第1圖為此處所述層狀結構之一具體實施例之示意代 表圖; 第2-13圖顯示選擇性黏著第!圖結構各層之多種處理 技術; ;以及 第14-20圖顯示第}圖結構之多種連結幾何 第21-32圖顯示多種脫離連結技術。 (210X297公釐) 本紙張尺度適用中國國家標準(CNS) A4規格 559945 A7 五、發明説明(8 ) 基麗實施例之詳纟田說日弓 參照第1圖,顯示選擇性連結的多層基板1〇〇。多層基 板100包括一層1其具有一暴露面1B以及一選擇性連結至 層2之表面2A的表面ία。層2進一步包括對向表面2B。通 常為了形成選擇性連結的多層基板1〇〇,層i、層2、或層1 及2二者接受處理俾界限弱連結區5及強連結區6以及隨後 連結,其中弱連結區5係處於允許處理有用的裝置或結構之 製程條件下。 通常層1及2為相容。換言之,層丨及2構成相容的熱、 機械及/或結晶性質。若干較佳具體實施例中,層丨及2乃相 同材料。當然也可採用不同材料,但較好選用相容的材料。 層1之一或多區係界限為基板區,於基板區内或區上可 形成一或多個結構例如微電子元件。此等區如前文已述, 彳具有不同樣式。然後層1之選定區接受處理俾將連結減至 最低而形成弱連結區5。另外,層2之對應區可經處理(與層 1共同處理、或另外處理)俾將連結減至最低。其它替代之 道包括於選定用以形成結構之該等區以外區域處理層⑷ 或層2,俾提升強連結區6之連結強度。 層1及/或層2處理後,將各層對準以及連結。連結可藉 任一種適當方法,容後詳述。此外對準可為機械、光學或 | 纟組合方式對準。須了解本階段對準並非關鍵性,原因在 於此階段通常並無結構形成於層1上。但若層1及2兩層皆接 受處理,則要求對準俾將選定的基板區之變化減至最低。 夕層基板100可提供給使用者用以處理層丨内或層工上 紙張尺度適用中關冢標準(CNS) A4規格⑵GX297公楚)~--
裝— (請先閲讀背面之注意事項再填寫本頁) •訂| -線:· 559945 A7
559945 A7 ________B7 五、發明説明(10) " ~--- 於層1之區3内或上形成結構或裝置。 微弱連或「弱連結」等詞表示容易藉脫離連結 技術克服之層間或部分層間連結,該等脫離連結技術例如 撕離、其它機械分離、熱、光、壓力或包含前述脫離連結 技術中之至7 I的組合。此等脫離連結技術對層m特 別於弱連結區5附近之層1及2極少造成缺陷或損害。 少成組弱連結區5及強連結區6中之一或二者的處理可藉 多種方法執行。處理之重點為弱連結區$比強連結區G更容 易脫離連結(於隨後之脫離連結步驟脫離連結,容後詳 述)。如此減少或防止脫離連結期間對包括有縣構於其上 的區3造成損害。又涵括強連結區6特別於結構處理製程期 間可增強多層結構⑽之機械完整性。如此層^連同其内或 其上之有用結構被移除時可減少或免除層丨之隨後處理。 強連結區對弱連結區之連結強度比(SB/WB)通常係大 於1。依據強連結區及弱連結區之特殊組態、以及強連結區 與弱連結區之相對面積而定,SB/WB值趨近於無限大。換 吕之,若強連結區之尺寸及強度足夠維持於製程處理期間 的機械及熱安定性,則弱連結區之連結強度可趨近於零。 但如業界教示,因強連結強度(於典型矽及矽衍生物如二氧 化矽晶圓)可由約500亳焦耳/平方米(mj/m2)至超過5〇〇〇 mj/ni,故SB/WB比可有相當變化(例如參考Q.Y· T〇ng,u. G〇eSle,半導體晶圓連結,科學與技術,104-118頁,約翰 威利父子公司,紐約州紐約1999年,以引用方式併入此 處)。但依據材料、預期的有用結構(若為已知)、選用的連 本紙張尺度相巾軸雜準(CNS) A4規格(21GX297公釐) 13 (請先閲讀背面之注意事項再填窝本頁)
、可I 線------ 559945 A7 ------B7_ 五、發明説明(11 ) "" " ^^ 結與脫離連結技術、強連結面積比弱連結面積、晶圓上強 連結及弱連結組態或樣式等,弱連結強度甚至有更明顯變 化。舉例言之,若採用離子植入作為各層脫離連結步驟, 則於離子植入後及/或植入區的相關微泡囊逸出後,有用的 弱連結區連結強度可嫂美強連結區連結強度。如此,依據 選用的脫離連結技術以及依據欲形成於弱連結區之有用的 結構或裝置之選擇而定,連結強度比SB/WB比通常係大於 1且較好係大於2、5、10或以上。 對成組弱連結區5及強連結區6之一或二者採行的特殊 類型處理通常係依據選用的材料決定。進一步,層1及2之 連結強度的選擇至少部分係依據選用的處理方法決定。此 外,隨後脫離連結可依據下列因素決定,此等因素例如處 理技術、連結方法、材料、有用結構的類型或存在、或包 含前述各項因素中之至少一者的組合。某些具體實施例 中,選用的處理組合、連結以及隨後的脫離連結(亦即可由 形成有用結構於區3之終端使用者採行的步驟,或另外,作 為而階裝置的中間組成元件)可免除需要裂痕傳播來將層i 與層2脫離連結、或需要機械減薄來移除層2 ,且較好可免 除裂痕傳播以及機械減薄二者。如此,下方基板可極少或 無需處理即可供重複使用,根據習知技術之裂痕傳播或機 械減薄損傷層2 ’因而若下方基板未經實質製程處理大致上 無法再用。
一種處理技術係仰賴弱連結區5與強連結區6間之表面 粗度變化。於表面1A(第4圖)、表面2A(第5圖)或二表面1A 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 14 ----------•…-费-…- (請先閲讀背面之注意事項再填寫本頁) •、可| ,0m, 559945 A7 --------___ 五、發明説明(l2 ) 及2A之表面粗度可經修改。通常弱連結區5具有比強連結 區6更高的的表面粗度7(第4及5圖)。半導體材料中,例如 弱連結區5具有表面粗度大於約〇·5奈米(nm),強連結區4具 有較低表面粗度,通常小於約〇_5奈米。另一範例中,弱連 結區5具有表面粗度大於約丨奈米,強連結區4具有較低的表 面粗度通常小於約1奈米。又另一例中,弱連結區5具有表 面粗度大於約5奈米,強連結區4具有較低表面粗度,通常 小於約5奈米。表面粗度可藉蝕刻(例如mK〇h*hf溶液蝕 刻)或沉積方法[例如低壓化學氣相沉積(LPCvd)或電漿加 強式化學氣相沉積(PECVD)]修改。表面粗度相關連結強度 更元整說明於例如Gui等人,「藉表面粗度控制之選擇性晶 圓連結」,電化學會期刊,148(4)G225-G228(2001),以引 用方式併入此處。 以類似方式(其中藉由類似情況區標示以如第4及5圖 之類似參考編號),多孔區7可形成於弱連結區5,而強連結 區6維持未經處理。由於多孔性之故,層1於弱連結區5所在 位置極少連結至層2。多孔性可於表面1 a(第4圖)、表面 2A(第5圖)或二表面1A及2A接受修改。通常弱連結區5於多 孔區7(第4及5圖)具有比強連結區6更高的孔隙度。 另一種處理技術係仰賴選擇性蝕刻弱連結區5[於表面 1A(第4圖)、2A(第5圖)或1A及2A二者],接著沉積光阻劑 或其它含碳材料(例如包括以聚合物為主的可分解材料)於 蝕刻區。再度有類似情況區標示以如同第4及5圖之類似參 考編號。當連結層1及2時,層1及2較好處於足夠分解載劑 15 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 559945 A7 —~ -— BZ__ 五、發明説明(13) 材料溫度,弱連結區5包括多孔碳材料於其中,如此於弱連 結區5,層1與2間之連結比層丨與2間於強連結區6之連結相 對微弱。熟諳技藝人士了解視情況而定,將選用不會排出 氣體、積垢、或以其它方式污染基板層丨或2或欲形成於區3 内或上之任何有用結構的分解材料。 進一步處理技術可採用照射來達成強連結區6及/或弱 連結區5。此項技術中,層丨及/或2以中子、離子、粒子束 或其組合照射而視需要達成強連結及/或弱連結。例如粒子 如He、Η或其它適當離子或粒子、電磁能或雷射束可照 射於強連結區6[於表面1Α(第1〇圖)、2Α(第丨丨圖丨或丨八及2八 一者]。須了解此種照射方法與離層目的之離子植入之差異 概略在於植入劑量及/或植入能遠較低(例如約為離層使用 劑量之 1/100至 1/1000)。 其它處理技術包括於表面1Α、2Α*1Α&2Α二者使用 含固體組成分以及可分解組成分之料漿。固體組成分可為 例如氧化鋁、矽氧化物(Si〇(x))、其它固體金屬或金屬氧化 物或其它極少與層1及2連結的材料。可分解組成分例如為 聚乙烯醇(PVA)或其它適當可分解聚合物。通常料漿8係施 用於弱連結區5的表面1A(第2圖)、2A(第3圖)或以及2八二 者上。隨後,層1及/或2可經加熱較好於惰性環境加熱俾分 解聚合物。如此,多孔結構(由料漿之固體組成分組成)留 在弱連結區5上,當連結時,層1與2於弱連結區5不會連結。 又另一項處理技術涉及蝕刻弱連結區5表面。於此蝕刻 步驟期間,柱9界定於弱連結區5的表&1Α(第8圖)、2八(第9 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公楚) 16 (請先閲讀背面之注意事項再填寫本頁) .、可— 559945 A7 ---------B7 五、發明説明(Η) 圖)或1Α及2Α二表面上。柱可藉選擇性蝕刻界定而留下 柱。柱形狀可為三角形、稜柱形、矩形、半球形或其它適 當形狀。另外,柱可生長或沉積於蝕刻區。由於對欲連結 材料有較少連結位置,故弱連結區5之總連結強度遠較強連 結區6之連結強度微弱。 又另一項處理技術涉及涵括空隙區1〇(第12及13圖)於 層1(第12圖)、層2(第13圖)的弱連結區5,空隙區1〇例如可 藉蝕刻、切削、或二者(依據使用材料而定)形成。如此, 當第一層1連結至第二層2時,比較強連結區6,空隙區1〇 將連結減至最低,如此有助於隨後的脫離連結。 另一項處理技術涉及使用一或多個金屬區8於表面 1Α(第2圖)、2Α(第3圖)或1Α及2Α二表面的弱連結區5。例 如金屬包括但非限於銅、金、鉑或其任一種組合或其合金 可沉積於弱連結區5上。當連結層1與層2時,弱連結區5將 微弱連結。強連結區保持未經處理(其中連結強度差異提供 弱連結區5以及強連結區6要求的強連結對弱連結比),或可 如前述或如後述接受處理俾增進強力黏著。 又另一處理技術涉及使用一或多種黏著促進劑1 1於表 面1Α(第10圖)、2Α(第11圖)或1Α及2Α二表面上之強連結區 6。適當黏著促進劑包括但非限於Ti0(x)、鈕氧化物或其它 黏著促進劑。此外,黏著促進劑可實質用於全部表面丨八及 /或2A上,其中於弱連結區5放置金屬材料於黏著促進劑與 表面1A或2A間(依據黏著促進劑所在位置決定)。因此,連 結時,金屬材料將防止弱連結區5出現強力連結,而留在強 17 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 559945 A7 ^------- -B7__ 五、發明說明(IS ) 連結區6之黏著促進劑促成強力連結。 又另一項處理技術涉及提供不同疏水性區及/或親水 性區。例如親水區特別可用於強連結區6,矽等材料將於室 溫自動連結。 於室溫以及於升高溫度之疏水及親水連結技術為已 知,例如述於Q.Y.Tong,U.G〇esle,半導體晶圓連結,科 學與技術,49-135頁,約翰威利父子公司,紐約州紐約1999 年’以引用方式併入此處。 又另一項處理技術涉及一或多層剝脫層經選擇性照 射。例如一或多層剝脫層可置於表面丨八及/或2A上。未經 …、射,剝脫層係作為黏著劑。當弱連結區5暴露於照射例如 照射紫外光時,黏著特性減至最低。有用的結構可形成於 弱連結區5内或上,隨後之紫外光照射步驟或其它脫離連結 步驟可用來分離於強連結區6之層1與層2。 又一項處理技術包括植入離子12(第ό及7圖)俾允許加 熱處理時於層1(第6圖)、層2(第7圖)或層1及2二者於弱連結 區3形成多數微泡囊13。因此當層1與層2連結時,弱連結區 5之連、纟σ力小於強連結區6,故有助於隨後層1與2於弱連結 區5脫離連結。 另一項處理技術包括植入步驟接著為蝕刻步驟。一具 體實施例中,此項技術係以離子植入實質跨全部表面⑶進 行。隨後,弱連結區5可經選擇性蝕刻。此種方法係就損傷 k擇性餘刻俾去除缺陷說明於§imps〇n等人,「植入誘導硫 化銦之選擇性化學蝕刻」,電化學與固態函件,4(3) 本紙張尺度適用中國國家標準(0^) A4規格(21〇χ297公釐) 18
訂 (請先閲讀背面之注意事項再填寫本頁) 559945 A7 B7_ 五、發明説明(16 ) G26-G27,以引用方式併入此處。 又一項處理技術貫現一或多層選擇性位於弱連結區5 及/或強連結區6,其具有輻射吸收及/或輻射反射特性,可 基於窄或寬波長範圍。例如選擇性位於強連結區6之一或多 層當暴露於某種輻射波長時具有黏著特性,故該層吸收輻 射以及於強連結區6連結層1與層2。 熟諳技藝人士了解可採用其它處理技術、以及包含前 述處理技術中之至少一者的組合。但採用的任一項處理之 關鍵特色為只要SB/WB連結強度比大於1,則可形成一或 多個弱連結區以及一或多個強連結區。 於層1與2之界面,弱連結區5及強連結區6之幾何係隨 多項因素決定,該等因素包括但非限於形成於區3上或内之 有用結構類型、選用之脫離連結/連結類型、選用之處理技 術以及其它因素。區5、6可為同心(第14、16及18圖)、條 狀(第15圖)、輻射狀(第17圖)、棋盤狀(第2〇圖)、棋盤與環 开> 的組合(第19圖)或其任一種組合。當然熟諳技藝人士了 解可選用任一種幾何。此外,弱連結面積比強連結面積比 可改變。通常’比值提供足夠連結(亦即於強連結區6),俾 不有損多層結構100之完整性,特別於結構處理期間不有損 結構的完整性。較好該比值也獲得結構處理之最大有用區 (亦即弱連結區5)。 如前述,於實質上弱連結區5及/或強連結區6所在位置 處理表面1A及2A之一或二者後,層1與2連結而形成實質整 合一體的多層基板1〇〇。層1及2可藉多種技術及/或物理現 19 (請先閲讀背面之注意事项再填窝本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ297公釐) 559945 A7 p--------- —____B7__ 五、發明説明(I7 ) 象一連結’該等技術及/或物理現象包括但非限於共熔、融 合、陽極、真空、凡得瓦爾、化學黏著、疏水現象、親水 現象、氫鍵庫倫力、毛細力、極短範圍力或包含前述連結 技術及/或物理現象中之至少一者的組合。當然,熟諳技藝 人士顯然易知,連結技術及/或物理現象部分係依據一或多 項採用之處理技術、存在於其上或其内之有用結構類型或 是否存在、預期脫離連結方法或其它因素決定。 如此多層基板1〇〇可提供給終端使用者。終端使用者隨 後=貝貝上或部分疊置於表面以與二八交界面的弱連結區5 之區3内或上形成一或多個有用的結構(圖中未顯示卜有用 的結構包括一或多種主動或被動元件、裝置、設備、工具、 通道、其它有用的結構或包含前述有用結構之任一者組 合。例如有用結構包括積體電路或太陽能電池。當然熟諳 技藝人士 f解可形成多種基於微米技術或奈米計數之妒 置。 ’
於或多個結構形成於一或多個層1選定區3後,層J 可藉多種方法脫離連結。須了解因結構係形成於區4内或上 (區4部分或實質上疊置弱連結區5),故可進行層w脫離連 結,同時減少或消除脫離連結典型對結構造成的傷害,例 如結構缺陷或變形。 脫離連結可藉多種已知技術達成。通常脫離連結至少 部分係依據處理技術、連結技術、材料、有用結構類型或 是否存在或其它因素決定。 概略參照第21-32圖,脫離連結技術可基於離子或粒子 20 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(2ΐ〇χ297公楚) 五、發明説明(is) 的植入而形成微泡囊於參考深度,通常該深度係等於層1 厚度。離子或粒子可衍生自氧氣、氫氣、氨氣或其它粒子 14、。植入接著為暴露於強電磁輕射、㉟、光(如红外光或紫 外光)、塵力或包含前述至少一種的組合俾讓粒子或離子形 成微泡囊15,以及最終擴大及離層層丨及2。植入以及視需 要的熱、光及/或壓力也可接著為機械分離步驟(第23、%、 29、32圖)’例如於層平面之法線方向、平行層a) 平面方向、與層丨及2平面夾角其它角度、於撕離方向(第 23 26、29、32圖虛線指示)、或其組合。用於分離薄層之 離子植入之進一步細節例如述於Cheung等人之美國專利 第6,〇27,9峨’名稱「藉電漿浸沒離子植人由本體基板分 離薄膜之方法」,以引用方式併入此處。 特別參照第21-23及24-26圖,層1與2間之界面可被選 擇〖生植入,特別植入於強連結區6而形成微泡囊17。藉此方 式將粒子16植入區3(區3帶有一或多個有用結構於其内或 其上)減至最低,因而減少對區3之一或多個有用結構造成 可修復或無法修復的損害的可能。選擇性植入可藉選擇性 離子束掃描強連結區4(第24-26圖)進行或藉罩蓋區3(第 21-23圖)進行。選擇性離子束掃描表示機械操縱結構⑽及 /或用來導向欲植入的離子或粒子之裝置。如熟諳技藝人士 已知’可採用多種裝置及技術來進行選擇性掃描,此等裝 置及技術包括但非限於聚焦離子束及電子束。又多項罩蓋 材料及技術亦為業界眾所周知。 參照第27_29圖,植人可實f上跨表面㈣⑶之全部 559945 A7 ------- -£7___ 五、發明説明(l9 ) 表面進行。依據目標以及植入材料以及所需植入深度決 疋’植入係位於適當高度。如此若層2遠比層1更厚,則經 由表面2B植入不合實際;但若層2具有適當植入厚度(例如 於可行之植入能以内),則較好經由表面2]3植入。如此減少 或消除可能對區3之一或多個有用結構造成可修復或無法 修復之損傷的可能。 一具體實施例中以及參照第18及30_32圖,強連結區6 係形成於層1與2間之界面外周邊。如此,為了將層丨與層2 脫離連結,離子18可經由區4植入而於層1與2之界面形成微 泡囊。較好使用選擇性掃描,其中結構1〇〇可經旋轉(以箭 頭20指示掃描裝置21可經旋轉(以箭頭22指示)或其組 合。本具體實施例中,進一步優勢為提供給終端使用者選 擇形成於其内或其上之有用結構的選擇彈性。強連結區6 之維度(亦即覓度)適合維持多層基板1〇〇之機械及熱完整 性。較好強連結區6之維度減至最低,因而將用於結構製程 處理用的弱連結區5面積增至最大。例如8吋晶圓之強連結 區6約為1微米。 此外,層1與層2之脫離連結可藉其它習知方法引發, 例如蝕刻(平行於表面蝕刻)俾形成貫穿強連結區6^蝕 刻。本具體實施例中,處理技術特別相容,例如其中強連 結區6係使用氧化物層處理,氧化物層具有比本體材料(亦 即層1及2)遠更高的餘刻選擇性。弱連結區5較好無需钱刻 來於弱連結區5所在位置將層丨與層2脫離連結,原因在於選 用之處理或無處理可避免於連結層i至層2之步驟時二者連 559945 A7 B7 五、發明説明(2〇 ) 結。 另外,裂痕傳播可用來引發層1與層2脫離連結。因弱 連結區5之連結有限,故較好僅要求於強連結區6進行脫離 連結。此外,如習知,脫離連結可藉蝕刻引發(表面之法線 方向),較好限於區4位置(亦即部分或實質疊置強連結區 6) 〇 層1及2可為相同或相異材料,可包括多種材料,該等 材料包括但非限於塑膠(如聚碳酸酯)、金屬、半導體、絕 緣體、單晶、非晶形、非晶、生物(基於DNA之薄膜)或包 含前述材料類型中之任一種的組合。例如特定類型材料包 括矽(例如單晶、多晶、非晶、多晶矽及其衍生物如Si3N4、 SiC、Si02)、GaAs、InP、CdSe、CdTe、SiGe、GaAsP、 GaN、SiC、GaAlAs、InAs、AlGaSb、InGaAs、ZnS、AIN、 TiN、其它IIIA-VA族材料、IIB族材料、VIA族材料、藍寶 石、石英(晶體或玻璃)、鑽石、以氧化矽及/或矽酸鹽為主 的材料、或包含前述至少一種材料的組合。當然其它類型 材料的處理也可採用此處所述方法而獲得具有預定組成之 多層基板100。特別適合用於此處所述方法之較佳材料包括 半導體材料(例如矽)作為層1,以及半導體材料(例如矽)作 為層2,其它組合包括但非限於半導體(層1)於玻璃(層2); 半導體(層1)於碳化矽(層2);半導體(層1)於藍寶石(層2); GaN(層1)於藍寶石(層2) ; GaN(層1)於玻璃(層2) ; GaN(層 1)於碳化矽(層2);塑膠(層1)於塑膠(層2),其中層1與2可 為相同或相異的塑膠;以及塑膠(層1)於玻璃(層2)。 23 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 559945 A7 五、發明説明(2l ) 及2可衍生自多種來源,包括晶圓或流體材料沉積 而形成薄膜及/或基板結構。若起始物料係呈晶圓形式,則 T使用任何習知方法來衍生層或層2。例如層2由晶圓 、组成,層1包含相同或相異晶圓之一部分。組成以之晶圓 部分可衍生自機械減薄(例如機械研磨、切削、磨光、化學 -機械磨光、磨光擋止或包括前述至少一者的組合卜裂痕 傳播、離子植入接著為機械分離(例如結構i 00平面之法線 方向、平行結構1〇〇平面方向、撕離方向或其任一種組合之 妓痕傳播)、離子植入接著為熱、光及/或壓力誘導層分裂、 化學#刻等。此外兩層⑴例如可藉化學氣相沉積、蠢晶 I 生長方法專沉積或生長。 本方法以及所得多層基板、或由多層基板衍生之薄膜 之主要效果為結構係形成於部分或實質上疊置弱連結區5 的區3内或區3上。如此實質上減少或消除由層2移開層i時 造成有用結構損傷的可能性。脫離連結步驟通常需要擠塑 (例如使用離子植入)、施力、或其它將層丨與2脫離連結所 | 而技術。某些具體實施例中,因結構係於區3内或上,區3 無需局部擠塑、施力、或其它可能可修復或不可修復地毀 損結構之處理步驟,故層丨可被移除,如此獲得結構而無需
Ik後處理來修復結構。部分或實質上疊置強連結區6之區4 通常不含結構於其上,因此區4可接受擠塑或施力而不會損 害結構。 層1可呈自撐膜或支撐膜形式被移開。例如手柄常用於 附著至層1,讓層丨可由層2移開且維持由手柄所支撐。通常 本紙張尺度適用中國(⑽⑽謂公楚) ΠΓ:--
,^^裝----- (請先閲讀背面之注意事項再填寫本頁) 訂-
11…黏著促進劑 12…植入離子 13,15,17···微泡囊 14,16···粒子 18…離子 20,22…箭頭 21…掃描裝置 100···多層基板 ^可用於隨後將薄膜或部分薄膜(例如具有— ^、。奶於期望基板上、另—經處理 上 ^ 手柄上。 X乃外留在 本方法之效果為組成層2的材料可重複使用 :晶:例如可用以藉任何已知方法衍生成層卜街生二 如則述選擇性連結至其餘部分(層2)。當薄膜被解
=,重複處理過程,使用層2其餘部分獲得薄膜來作為下I 的層1。如此重複直到使用層2其餘部分來衍生層μ的薄膜 不可行或不合實際為止。 雖然已經顯示及說明較佳具體實施例,可未恃離本發 明之精髓及範圍對其做出多項修改或取代。如此須了解前 文已經舉例說明本發明而非限制性。 元件標號對照 1 ’ 2…層 ΙΑ ’ 2Α-Β···表面 1Β…暴露面 3 ’ 4,5,6···強連結區 7…多孔區 8…金屬區 9…柱 10…空隙區 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 25 (請先閲讀背面之注意事项再填寫本頁)

Claims (1)

  1. 559945r k 、申請專利範圍 第仙0524料利巾請#中請專利範时正本辦⑻曰 1 · 一種層狀結構,包含·· 一第-層其係選擇性連結至—第二層,其中選擇性 連結包括至少-強連結區以及至少—弱連結區於第一 層與第二層的界面,其中第—層於弱連結區表面係處於 用以形成有用的裝置於其内或於其上之條件;以及進一 步其中於強連結區之連結強度對於弱連結區之連結強 度之連結強度比係大於1。 2. 如申請專利範圍第旧之結構,其中第—層及第二層係 處於經由將強連結區脫離連結而予分離之條件下。 3. 如申請專利範圍第2項之結構,其中弱連結區係處於比 訂 強連結區所需脫離連結之較低脫離連結程度予以分離 之條件下。 4·如申請專利範圍第!項之結構,進—步包含—種有用結 構於弱連結區。 5·如申請專利範圍第旧之結構,其中該第_層係選自塑 膠、金屬、半導體、絕緣體、單晶、非晶形、非晶、生 物或包含前述材料中之至少一者的材料組成的組群。 6· ^申請專利範圍第!項之結構,其中該第_層係選自單 晶矽、多晶矽、非晶矽、多晶矽、啊、沉、si〇2、 GaAs、GaN、InP、CdSe、CdTe、SiGe、GaAsp、仏…触、 InAs、AlGaSb、InGaAs、ZnS、AIN、TiN ' 藍寶石、 結晶石英、玻璃石英、鑽石、氧化矽、以矽酸鹽為主的 材料、或包含前述材料中之至少一者的組合材料組成的 I 本紙張尺度賴+ _ &辟(CNS) A4規格(2T_qx297公楚) 26 559945 A8 B8 C8 申請專利範圍 組砰 7. 8. 如申請專利範圍第旧之結構,其中該第二層係選自塑 膠金屬、半導體、絕緣體、單晶、非晶形、非晶、生 物或包含前述材料中之至少—者的材料組成的組群。 ^申請專利範圍第1項之結構,其中該第二層係選自單 晶矽、多晶矽、非晶矽、多晶矽、Si3N4、SiC、Si02、 GaAS、GaN、InP、CdSe、CdTe、SiGe、GaAsP、GaA1As、 Ms、A1GaSb、In(JaAs、如、雇道、藍寶石、 結晶石英、玻璃石英、鑽石、氧切、以料鹽為主的 材料、或包含前述材料中之至少—者的組合材料組成的 組群。 9.如申請專利範圍第旧之結構,其中該第一層包含半導 體。 10·如申請專利範圍第w之結構,其中該第__層包含石夕以 及第二層包含梦。 11·如申請專利範圍第W之結構,其中該第一層包含石夕以 及第二層包含玻璃。 12.如申請專利範圍第w之結構,其中該第—層包含石夕以 及第二層包含石英。 13·如申請專利範圍第w之結構,其中強連結區之連結比 對弱連結區之連結比之連結強度比係大於約2。 14·如申請專利範圍第丨項之結構,其中強連結區之連結比 對弱連結區之連結比之連結強度比係大於約5。 15·如申請專利範圍第1項之結構,其中強連結區之連結比
    裝 訂
    /
    I 27 夂、申請專利範圍 對弱連結區之連結比之連結強度比係大於約10。 M·如申請專利範圍第丨項之結構,其中該第一層係於第_ 層與第二層間之界面周邊選擇性連結至第二層。 17·種製造微米裝置或奈米裝置之方法,包含·· 提供如申請專利範圍第1項之層狀結構;以及 處理至少部分於弱連結區第一層内或上之微米裝 置或奈米裝置。 ~ 18.如申請專利範圍第17項之方法’進_步包含由第二層脫 離連結第-層,其巾該麟連結極少對微米裝置或奈米 裝置造成損傷。 μ 19· 一種製造層狀結構之方法,包含·· 提供一第一層以及一第二層 層及第二層之用於弱 處理第一層、第二層、或第一 連結區;以及 連結第一層與第二層。 2〇·—種製造層狀結構之方法,包含·· 提供一第一層以及一第二層 層及第二層之用於強 處理第一層、第二層、或第一 連結區;以及 連結第一層與第二層。 21·—種製造層狀結構之方法,包含:
    559945 ABCD 圍 ΑΓ巳利專 青 、=ρ Φ— 之3 I 如申凊專利範圍第21項之方法,其中該選擇性黏著包含 處理第二層之選定部分用以弱連結第一層與第二層。 24·如申請專利範圍第21項之方法,其中該選擇性黏著包含 處理第一層及第二層之選定部分用以弱連結第一層與 第一"層。 •如申凊專利範圍第21項之方法,其中該選擇性黏著包含 處理第一層之選定部分用以強連結第一層與第二層。 6.如申凊專利範圍第21項之方法,其中該選擇性黏著包含 處理第二層之選定部分用以強連結第一層與第二層。 27·如申睛專利範圍第21項之方法,其中該選擇性黏著包含 處理第一層及第二層之選定部分用以強連結第一層與 第二層。 28·如申請專利範圍第21項之方法,其中該選擇性黏著包含 k供於第一層與第二層界面之弱連結區具有比於第一 層與第二層間之界面之強連結區更高的表面粗度。 29·如申請專利範圍第21項之方法,其中該選擇性黏著包含 提供強連結區於第一層與第二層間之界面,其係經以黏 著材料或處理步驟處理,以及進一步其中留在第一層與 第一層間之界面之弱連結區係未經以黏著材料或處理 步驟處理。 3〇·如申請專利範圍第21項之方法,其中該選擇性黏著包含 k供強連結區於第一層與第^一層間之界面,其係經以黏 著材料或處理步驟處理,以及進一步其中留在第一層與 第二層間之界面之弱連結區比強連結區經處理至較低 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 29 559945
    黏著程度。 l =申凊專利範圍第21項之方法,其中該選擇性黏著包含 提供弱連結區於第—層與第二層間之界面,其具有比於 第-層與第二層間之界面之強連結區更高的孔隙度。 32·如申請專利範圍第21項之方法’其中該選擇性黏著包含 提供弱連結區於第一層與第二層間之界面,其具有多數 柱。 33·如申請專利範圍第21項之方法,其中該選擇性黏著包含 提供弱連結區於第一層與第二層間之界面,其具有多孔 碳材料。 34.如申請專利範圍第21項之方法,其中該選擇性黏著包含 提供強連結區於第一層與第二層間之界面,其經照射俾 促進黏著性。 35·如申請專利範圍第21項之方法,其中該選擇性黏著包含 提供弱連結區於第一層與第二層間之界面,其具有衍生 自料漿之多孔固體材料,該料漿包含該固體材料以及一 種可分解組成分。 36. 如申請專利範圍第21項之方法,其中該選擇性黏著包含 提供弱連結區於第一層與第二層間之界面,其具有空 隙。 37. 如申請專利範圍第21項之方法,其中該選擇性黏著包含 提供弱連結區於第一層與第二層間之界面,其具有金 屬,其中該第一層及第二層包含半導體、絕緣體、或半 導體與絕緣體的組合。 本紙求尺度迺用中國國家標準(CNS) A4規格(210X297公釐) ---- -30 - 559945
    ABCD 38·如申請專利範圍第21項之方法,其中該選擇性黏著包含 提供強連結區於第一層與第二層間之界面,其具有親水 特性。 39·如申請專利範圍第21項之方法,其中該選擇性黏著包含 提供強連結區於第一層與第二層間之界面,其具有黏著 劑,其中該界面可藉光離層。 4〇·如申請專利範圍第21項之方法,其中該選擇性黏著包含 提供弱連結區於第一層與第二層間之界面,其具有離子 或粒子植入於第一層與第二層之界面。 41·如申請專利範圍第21項之方法,其中該選擇性黏著包括 一種選自共熔、融合、陽極、真空、凡得瓦爾、化學黏 著、疏水現象、親水現象、氫鍵、庫倫力、毛細力、極 短範圍力或包含前述連結技術中之至少一者的組合組 成的組群之連結技術。 42·如申請專利範圍第21項之方法,其中該選擇性黏著包含 &供強連結區於第一層與第二層間之界面周邊。 43·如申請專利範圍第42項之方法,其進一步包含經由選擇 性掃描強連結區將第一層與第二層脫離連結。 44· 一種半導體裝置,包含·· 一第一半導體基板,其具有有用的結構於其内或其 上且選擇性附著至一第二支持基板。 45·如申請專利範圍第44項之半導體裝置,其中該具有有用 結構於其内或於其上之第一半導體基板由第二支持基 板移除。
    本紙張尺度適用中國國家標準(CNS) Μ规格Ul〇X297公楚) 31
TW091110524A 2001-05-18 2002-05-20 Thin films and production methods thereof TW559945B (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US29223701P 2001-05-18 2001-05-18
US29928401P 2001-06-19 2001-06-19
US31251601P 2001-08-15 2001-08-15
US31265901P 2001-08-15 2001-08-15
US09/950,909 US7045878B2 (en) 2001-05-18 2001-09-12 Selectively bonded thin film layer and substrate layer for processing of useful devices

Publications (1)

Publication Number Publication Date
TW559945B true TW559945B (en) 2003-11-01

Family

ID=27540761

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110524A TW559945B (en) 2001-05-18 2002-05-20 Thin films and production methods thereof

Country Status (8)

Country Link
US (2) US7045878B2 (zh)
EP (1) EP1396022A2 (zh)
JP (1) JP2004527915A (zh)
KR (1) KR20030093359A (zh)
CN (1) CN1533359A (zh)
AU (1) AU2002320033A1 (zh)
TW (1) TW559945B (zh)
WO (1) WO2002095799A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394241B (zh) * 2008-06-17 2013-04-21 Univ Nat Chunghsing An electronic component with viscose self - forming structure

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
EP1385199A1 (en) * 2002-07-24 2004-01-28 IMEC vzw, Interuniversitair Microelectronica Centrum vzw Method for making thin film devices intended for solar cells or SOI application
DE10239307A1 (de) * 2002-08-27 2004-04-01 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Verfahren zum selektiven Waferbonden
JP2005347302A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の製造方法
US7368312B1 (en) * 2004-10-15 2008-05-06 Morgan Research Corporation MEMS sensor suite on a chip
TWI401739B (zh) * 2004-10-21 2013-07-11 Fujifilm Dimatix Inc 蝕刻犧牲材
US7804100B2 (en) * 2005-03-14 2010-09-28 Philips Lumileds Lighting Company, Llc Polarization-reversed III-nitride light emitting device
US20100112780A1 (en) * 2005-07-12 2010-05-06 The Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Microwave-Induced Ion Cleaving and Patternless Transfer of Semiconductor Films
US7425465B2 (en) * 2006-05-15 2008-09-16 Fujifilm Diamatix, Inc. Method of fabricating a multi-post structures on a substrate
US8468887B2 (en) * 2008-04-14 2013-06-25 Freescale Semiconductor, Inc. Resonant accelerometer with low sensitivity to package stress
US8101996B2 (en) 2008-04-15 2012-01-24 Fairchild Semiconductor Corporation Three-dimensional semiconductor device structures and methods
WO2009155119A2 (en) * 2008-05-30 2009-12-23 Alta Devices, Inc. Methods and apparatus for a chemical vapor deposition reactor
US8367518B2 (en) 2008-05-30 2013-02-05 Alta Devices, Inc. Epitaxial lift off stack having a multi-layered handle and methods thereof
CN102177572A (zh) * 2008-10-10 2011-09-07 奥塔装置公司 用于外延剥离的台面蚀刻方法和组成
KR20110069852A (ko) * 2008-10-10 2011-06-23 알타 디바이씨즈, 인크. 연속적인 공급 화학 기상 증착
KR20110099029A (ko) * 2008-12-08 2011-09-05 알타 디바이씨즈, 인크. 에피택셜 리프트 오프를 위한 다중 스택 증착
WO2010078022A2 (en) 2008-12-17 2010-07-08 Alta Devices, Inc. Tape-based epitaxial lift off apparatuses and methods
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
EP2401768A4 (en) 2009-02-27 2013-07-17 Alta Devices Inc SUBSTRATES COVERED FOR EPITAXIAL DEPOSITION AND REMOVAL METHODS
US9834860B2 (en) * 2009-10-14 2017-12-05 Alta Devices, Inc. Method of high growth rate deposition for group III/V materials
US11393683B2 (en) 2009-10-14 2022-07-19 Utica Leaseco, Llc Methods for high growth rate deposition for forming different cells on a wafer
WO2012006255A2 (en) 2010-07-05 2012-01-12 Glasspoint Solar, Inc. Concentrating solar power with glasshouses
CN101964398A (zh) * 2010-10-11 2011-02-02 福建钧石能源有限公司 柔性薄膜太阳能电池及其制造方法
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
WO2015157202A1 (en) 2014-04-09 2015-10-15 Corning Incorporated Device modified substrate article and methods for making
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
CN103523738B (zh) * 2012-07-06 2016-07-06 无锡华润上华半导体有限公司 微机电系统薄片及其制备方法
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
JP2015035453A (ja) * 2013-08-07 2015-02-19 アズビル株式会社 ウエハ
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
KR102353030B1 (ko) 2014-01-27 2022-01-19 코닝 인코포레이티드 얇은 시트와 캐리어의 제어된 결합을 위한 물품 및 방법
US9922956B2 (en) * 2014-09-26 2018-03-20 Qualcomm Incorporated Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration
US11167532B2 (en) 2015-05-19 2021-11-09 Corning Incorporated Articles and methods for bonding sheets with carriers
US11905201B2 (en) 2015-06-26 2024-02-20 Corning Incorporated Methods and articles including a sheet and a carrier
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
WO2018140211A1 (en) * 2017-01-25 2018-08-02 Glasspoint Solar, Inc. Thin film housing structures for collecting solar energy, and associated systems and methods
CN107086010B (zh) * 2017-04-19 2019-11-19 京东方科技集团股份有限公司 电子装置制造方法和电子装置
CN111372772A (zh) 2017-08-18 2020-07-03 康宁股份有限公司 使用聚阳离子聚合物的临时结合
WO2019118660A1 (en) 2017-12-15 2019-06-20 Corning Incorporated Method for treating a substrate and method for making articles comprising bonded sheets
CN110229628A (zh) * 2019-06-26 2019-09-13 武汉华星光电半导体显示技术有限公司 补强板胶层结构及屏幕弯折区结构、显示屏幕
CN111799365B (zh) * 2020-06-29 2022-03-25 上海新硅聚合半导体有限公司 基于同一衬底制备不同厚度薄膜的方法及其结构、及应用器件

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309225A (en) 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
FR2475069A1 (fr) 1980-02-01 1981-08-07 Commissariat Energie Atomique Procede de dopage rapide de semi-conducteurs
EP0191503A3 (en) 1980-04-10 1986-09-10 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
US5273616A (en) 1980-04-10 1993-12-28 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US5588994A (en) 1980-04-10 1996-12-31 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US5362682A (en) 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US4471003A (en) 1980-11-25 1984-09-11 Cann Gordon L Magnetoplasmadynamic apparatus and process for the separation and deposition of materials
US4371421A (en) 1981-04-16 1983-02-01 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
US4479846A (en) 1982-06-23 1984-10-30 Massachusetts Institute Of Technology Method of entraining dislocations and other crystalline defects in heated film contacting patterned region
FR2537777A1 (fr) 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
US4500563A (en) 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
JPS63155731A (ja) * 1986-12-19 1988-06-28 Agency Of Ind Science & Technol 半導体装置
US5453153A (en) 1987-11-13 1995-09-26 Kopin Corporation Zone-melting recrystallization process
US4883561A (en) 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
US4846931A (en) 1988-03-29 1989-07-11 Bell Communications Research, Inc. Method for lifting-off epitaxial films
NL8802028A (nl) 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
GB9018048D0 (en) 1990-08-16 1990-10-03 Secr Defence Digital processor for simulating operation of a parallel processing array
US5528397A (en) 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
JP2856030B2 (ja) * 1993-06-29 1999-02-10 信越半導体株式会社 結合ウエーハの製造方法
EP0721662A1 (en) 1993-09-30 1996-07-17 Kopin Corporation Three-dimensional processor using transferred thin film circuits
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2746544B1 (fr) 1996-03-20 1998-05-15 Commissariat Energie Atomique Substrat de type silicium sur isolant pour la fabrication de transistors et procede de preparation d'un tel substrat
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5866469A (en) * 1996-06-13 1999-02-02 Boeing North American, Inc. Method of anodic wafer bonding
US5710057A (en) 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
FR2752768B1 (fr) 1996-08-27 2003-04-11 Commissariat Energie Atomique Procede d'obtention d'une plaquette de materiau semiconducteur de grandes dimensions et utilisation de la plaquette obtenue pour realiser des substrats du type semiconducteur sur isolant
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
FR2756973B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede d'introduction d'une phase gazeuse dans une cavite fermee
FR2756847B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
EP0851513B1 (en) 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6155909A (en) 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6027988A (en) 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
FR2766620B1 (fr) 1997-07-22 2000-12-01 Commissariat Energie Atomique Realisation de microstructures ou de nanostructures sur un support
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US5920764A (en) 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
FR2771852B1 (fr) * 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774511B1 (fr) 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
MY118019A (en) * 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US5933750A (en) 1998-04-03 1999-08-03 Motorola, Inc. Method of fabricating a semiconductor device with a thinned substrate
US6221774B1 (en) 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
FR2779869B1 (fr) 1998-06-15 2003-05-16 Commissariat Energie Atomique Circuit integre de type soi a capacite de decouplage, et procede de realisation d'un tel circuit
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6054370A (en) 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
FR2781082B1 (fr) 1998-07-10 2002-09-20 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6137110A (en) 1998-08-17 2000-10-24 The United States Of America As Represented By The United States Department Of Energy Focused ion beam source method and apparatus
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
FR2784794A1 (fr) 1998-10-20 2000-04-21 Commissariat Energie Atomique Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication
US6346459B1 (en) 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
US6204151B1 (en) 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6387736B1 (en) * 1999-04-26 2002-05-14 Agilent Technologies, Inc. Method and structure for bonding layers in a semiconductor device
FR2794572B1 (fr) 1999-06-02 2003-06-13 Commissariat Energie Atomique Puce et procede de garniture d'une puce comprenant une pluralite d'electrodes
FR2794443B1 (fr) 1999-06-02 2001-06-22 Commissariat Energie Atomique Procede de transfert d'elements et dispositif permettant ledit transfert
FR2795866B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6214733B1 (en) 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
US6521324B1 (en) * 1999-11-30 2003-02-18 3M Innovative Properties Company Thermal transfer of microstructured layers
US6602767B2 (en) * 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394241B (zh) * 2008-06-17 2013-04-21 Univ Nat Chunghsing An electronic component with viscose self - forming structure

Also Published As

Publication number Publication date
EP1396022A2 (en) 2004-03-10
WO2002095799A2 (en) 2002-11-28
CN1533359A (zh) 2004-09-29
US20050059218A1 (en) 2005-03-17
AU2002320033A1 (en) 2002-12-03
JP2004527915A (ja) 2004-09-09
KR20030093359A (ko) 2003-12-06
US7045878B2 (en) 2006-05-16
WO2002095799A3 (en) 2003-09-18
US20020171080A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
TW559945B (en) Thin films and production methods thereof
EP2343729B1 (en) Method for manufacturing silicon thin film transfer insulating wafer
US6458672B1 (en) Controlled cleavage process and resulting device using beta annealing
US6171965B1 (en) Treatment method of cleaved film for the manufacture of substrates
TW466626B (en) Separating apparatus and method, and substrate manufacturing method
KR20180033153A (ko) 복합 기판 및 복합 기판의 제조 방법
US6291314B1 (en) Controlled cleavage process and device for patterned films using a release layer
US20070029043A1 (en) Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US20070032084A1 (en) Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US6248649B1 (en) Controlled cleavage process and device for patterned films using patterned implants
US8951887B2 (en) Process for fabricating a semiconductor structure employing a temporary bond
WO2000063954A1 (en) Surface finishing of soi substrates using an epi process
WO2006015246A2 (en) Method and system for fabricating a strained semiconductor layer
WO1998052216A1 (en) A controlled cleavage process
EP2211380B1 (en) Method of Manufacturing Laminated Wafer by High Temperature Laminating Method
EP2757574B1 (en) Method for manufacturing composite wafer
US7695564B1 (en) Thermal management substrate
US20040251539A1 (en) Thermoelectric cooler array
US20050247668A1 (en) Method for smoothing a film of material using a ring structure
KR20210019463A (ko) 얇은 실리콘 층의 전사 방법
US7811901B1 (en) Method and edge region structure using co-implanted particles for layer transfer processes
Li Systematic low-temperatue bonding and its application to the hydrogen ion cut process and three-dimensional structures

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees