TWI394241B - An electronic component with viscose self - forming structure - Google Patents

An electronic component with viscose self - forming structure Download PDF

Info

Publication number
TWI394241B
TWI394241B TW97122539A TW97122539A TWI394241B TW I394241 B TWI394241 B TW I394241B TW 97122539 A TW97122539 A TW 97122539A TW 97122539 A TW97122539 A TW 97122539A TW I394241 B TWI394241 B TW I394241B
Authority
TW
Taiwan
Prior art keywords
self
electronic component
region
hydrophilic region
hydrophobic
Prior art date
Application number
TW97122539A
Other languages
English (en)
Other versions
TW201001636A (en
Original Assignee
Univ Nat Chunghsing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chunghsing filed Critical Univ Nat Chunghsing
Priority to TW97122539A priority Critical patent/TWI394241B/zh
Publication of TW201001636A publication Critical patent/TW201001636A/zh
Application granted granted Critical
Publication of TWI394241B publication Critical patent/TWI394241B/zh

Links

Landscapes

  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

具有黏膠自體成型結構的電子元件
本發明是有關於一種自一晶圓定義得到的電子元件,特別是指一種具有黏膠自體成型結構的電子元件
在一晶圓(wafer)上以半導體製程定義出複數分別具有電路單元的電子元件後,下一步驟即是對應該等電子元件切割該晶圓成複數晶片(chip),之後,對各個晶片,即對各個電子元件進行構裝(package)。
習知構裝的固晶(die bond)製程是將膏狀的銀膠(silver glue)點置於導線架(Lead-Frame)的晶片墊(die pad)上,再將單一晶片移至導線架的晶片墊上,進而藉銀膠固著。
而此種以點膠方式進行的固晶製程,由於一次僅能對單一晶片與單一晶片墊間,進行點膠與固晶,所以相當耗費工時。
又,隨著晶片的功能日益增強,進而使得晶片對外的接點數量需要隨之增加,以滿足逐漸增大的傳輸訊號流量。但即便是因應此需求而產生的球格陣列構裝(BGA,Ball Grid Array),或晶方尺度構裝(CSP,Chip Scale Package)等技術,仍是逐一在晶片的接點上佈植供後續電連接用的植球(Ball Array),使得對於在晶片的接點上佈植錫球的製程而言,仍是相當耗費工時的製程。
所以,在對晶片進行構裝的製程中,如何縮減固晶製 程的點膠、置晶等步驟的工時,及縮減逐一在晶片的接點上佈植錫球的工時,都是業界與學界不斷研究的重點。
目前已知自然界中,水珠於荷葉上滾動而不附著的原理是荷葉表面具有許多凸起狀,且高度約10微米的細胞,且該等細胞上又覆蓋長度約100奈米的含蠟絨毛,且蠟與水彼此並不互溶。
發明人由此構思,若能將此應用於半導體元件,特別是應用於液態黏膠自我成型定位的過程上,將有助於大幅縮減點膠與固晶等製程的複雜性,與實際施作的工時。
因此,本發明之目的,即在提供一種可以提高佈覆黏膠效率的具有黏膠自體成型結構的電子元件。
於是,本發明具有黏膠自體成型結構的電子元件,該電子元件自一晶圓定義得到,包含一基板、一形成於該基板上的電路單元,及一自體成型結構。
該自體成型結構形成於該基板底面上,包括一對應位於該電路單元下方的親水區,及一環圍該親水區的疏水區。
當佈覆一用於將該電子元件固定於一電路板的液態黏膠以進行構裝時,液態黏膠因自身內聚力對該親、疏水區表面性質的交互影響,而在該親水區上時佈散覆蓋該親水區表面,且在該疏水區上時聚縮呈珠狀,使得黏膠自我校正位置至該親水區上並在該親水區上自體成型成一實質成半球狀的黏膠珠。
本發明之功效在於:製作包括該親水區與該疏水區的該自體成型結構,並利用親、疏水區對於液態黏膠的界面張力不同,使液態黏膠接觸該自體成型結構後,會傾向定位於該親水區上,使黏膠能一次完成佈覆於該晶圓上所有電子元件的預定位置上,而大幅降低施作工時。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之二個較佳實施例的詳細說明中,將可清楚的呈現。
在本發明被詳細描述之前,要注意的是,在以下的說明內容中,類似的元件是以相同的編號來表示。
參閱圖1,本發明具有黏膠自體成型結構的電子元件的一第一較佳實施例,該電子元件包含一基板1、一電路單元2,及一自體成型結構3。
自一晶圓A上以半導體製程定義出每一電路單元2後,分別得到每一電子元件,並可對應每一電子元件切割該晶圓A成複數晶片(chip)後進行構裝,此段製程容後詳述。
該基板1包括一底面11。
該電路單元2形成於該基板1上。
該自體成型結構3形成於該基板1底面11上,包括一對應位於該電路單元2下方的親水區31,及一環圍該親水區31的疏水區32。
參閱圖1與圖2,該親水區31與該疏水區32的區分定 義是,當水佈覆於該自體成型結構3上時,會自體成型於該親水區31上並成半球狀的水珠C,且在本較佳實施例中,該親水區31表面與該水珠C切線夾一小於80度的第一接觸角θ (contact angle)。
參閱圖1,在本較佳實施例中,該自體成型結構3的親水區31的平均表面粗糙度小於500nm,更佳地為20nm。
且該疏水區32具有複數深寬比範圍為0.5~10且呈圓柱體型的疏水柱321,使該疏水區32平均表面粗糙度為大於500nm,更佳地為1000nm。
參閱圖2與圖3,藉由該等疏水柱321所造成的親疏水差異,使在佈覆一用於將該電子元件固定於一電路板(圖未示)的液態黏膠B以進行構裝時,因液態黏膠B自身內聚力與對該親水區31與該疏水區32表面粗糙度的交互影響,而在該親水區31上時傾向覆蓋浸潤該親水區31表面,且在該疏水區32上時聚縮呈珠狀,並不易於停留於該疏水區32的表面,使得黏膠自我校正位置至該親水區31上並在該親水區31上自體成型成一實質成半球狀的黏膠珠B。
參閱圖4,本發明的一種具有黏膠自體成型結構的電子元件的第二較佳實施例與該第一較佳實施例的構件與組裝方式大致相同,不同之處在於,在本較佳實施例中,是利用材料特性區隔親水區31與疏水區32,其中,該自體成型結構3的親水區31的構成材料是選自金、鈦、矽、銅、拋光藍寶石,及此等之一組合製成,而該疏水區32的構成材 料為選自正光阻材料、負光阻材料、可網印材料,及此等之一組合製成。
利用該親水區31與該疏水區32材料特性的不同,使得對於液態黏膠B的界面張力有高低分別,讓液態黏膠B自我校正位置至該親水區31上,形成半球狀的黏膠珠B。
將本發明應用於固晶製程時,是先將該晶圓A切割為該等晶片,但仍保持該等晶片聚集成該晶圓A態樣,再將液態黏膠B一次塗佈於該晶圓A底面上,利用該等晶片上的自體成型結構,讓液態黏膠在塗佈的同時會自動校正位置並定位於每一親水區31上,形成半球狀的黏膠珠B。
藉此,之後的製程再利用自體成型於該等晶片上的黏膠珠B,將該等晶片初步黏著於晶片墊上,然後經過熱處理製程,讓黏膠珠B溶融後再固結於晶片墊上,即快速地完成固晶製程。
由於黏膠B是一次佈覆於該晶圓A上的全部電子元件上,且利用每一電子元件的自體成型結構3,讓黏膠B能在佈覆的同時自動校正位置,並呈半球狀地定位於每一親水區31上,取代了一次僅能針對單一電子元件點膠的製程,大幅減少了點佈黏膠的工時並能簡化製程。
又,由於球格陣列構裝、晶方尺度構裝皆須佈植大量錫球於具有多數接腳的電子元件,因此將本發明應用於陣列構裝時,將該自體成型結構3成長於該電子元件的接腳位置,讓液態銲錫在塗佈時自動校正位置並定位於接腳上,能讓液態銲錫一次佈植定位完成,所以無須花費工時在 每一接腳點佈錫球,同樣簡化植球製程與縮減工時。
綜上所述,利用液態黏膠B對於該親水區31與該疏水區32的浸潤能力不同,讓液態黏膠B在佈覆於該電子元件的自體成型結構3時,傾向遠離該疏水區32並匯聚於該親水區31,並於該親水區31上自體成型成黏膠珠B,提高了佈覆黏膠的效率,故確實能達成本發明之目的。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
1‧‧‧基板
11‧‧‧底面
2‧‧‧電路單元
3‧‧‧自體成型結構
31‧‧‧親水區
32‧‧‧疏水區
321‧‧‧疏水柱
A‧‧‧晶圓
B‧‧‧液態黏膠
C‧‧‧水珠
θ‧‧‧第一接觸角
圖1是一剖視示意圖,說明本發明具有黏膠自體呈型結構的電子元件的一第一較佳實施例;圖2是一示意圖,說明本較佳實施例的一親水區上佈覆有一水珠;圖3是一照片,說明本較佳實施例的該疏水區上形成有複數呈圓柱體型的疏水柱;及圖4是一剖視示意圖,說明本發明具有黏膠自體呈型結構的電子元件的一第二較佳實施例。
1‧‧‧基板
11‧‧‧底面
2‧‧‧電路單元
3‧‧‧自體成型結構
31‧‧‧親水區
32‧‧‧疏水區
321‧‧‧疏水柱
A‧‧‧晶圓
B‧‧‧液態黏膠

Claims (6)

  1. 一種具有黏膠自體成型結構的電子元件,該電子元件自一晶圓定義得到,包含:一基板,包括一底面;一電路單元,形成於該基板上;及一自體成型結構,形成於該基板底面上,包括一對應位於該電路單元下方的親水區,及一環圍該親水區的疏水區,當佈覆一用於將該電子元件固定於一電路板的液態黏膠以進行構裝時,液態黏膠因自身內聚力對該親、疏水區表面性質的交互影響,而在該親水區上時佈散覆蓋該親水區表面,且在該疏水區上時聚縮呈珠狀,使得黏膠自我校正位置至該親水區上,並在該親水區上自體成型成一實質成半球狀的黏膠珠。
  2. 依據申請專利範圍第1項所述的具有黏膠自體成型結構的電子元件,其中,當水佈覆於該自體成型結構上時,會自體成型於該親水區上且成半球狀的水珠,且該親水區表面與該水珠切線夾一小於80度的第一接觸角。
  3. 依據申請專利範圍第1項所述的具有黏膠自體成型結構的電子元件,其中,該自體成型結構的親水區的表面粗糙度小於500nm,該疏水區的表面粗糙度為大於500nm。
  4. 依據申請專利範圍第3項所述的具有黏膠自體成型結構的電子元件,其中,該自體成型結構的疏水區具有複數呈圓柱體型的疏水柱。
  5. 依據申請專利範圍第4項所述的具有黏膠自體成型結構的電子元件,其中,該自體成型結構的疏水區的深寬比範圍為0.5~10。
  6. 依據申請專利範圍第1項所述的具有黏膠自體成型結構的電子元件,其中,該自體成型結構的親水區的構成材料是選自金、鈦、銅、矽、拋光藍寶石基板,及此等之一組合製成,該疏水區的構成材料為選自正光阻材料、負光阻材料、可網印材料,及此等之一組合製成。
TW97122539A 2008-06-17 2008-06-17 An electronic component with viscose self - forming structure TWI394241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97122539A TWI394241B (zh) 2008-06-17 2008-06-17 An electronic component with viscose self - forming structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97122539A TWI394241B (zh) 2008-06-17 2008-06-17 An electronic component with viscose self - forming structure

Publications (2)

Publication Number Publication Date
TW201001636A TW201001636A (en) 2010-01-01
TWI394241B true TWI394241B (zh) 2013-04-21

Family

ID=44824919

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97122539A TWI394241B (zh) 2008-06-17 2008-06-17 An electronic component with viscose self - forming structure

Country Status (1)

Country Link
TW (1) TWI394241B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW559945B (en) * 2001-05-18 2003-11-01 Reveo Inc Thin films and production methods thereof
TWI249777B (en) * 2005-02-23 2006-02-21 Univ Nat Cheng Kung Gel imprinting process
TWI252520B (en) * 2005-03-31 2006-04-01 Univ Nat Cheng Kung Reversal micro/nano imprinting process without residual layer of resist

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW559945B (en) * 2001-05-18 2003-11-01 Reveo Inc Thin films and production methods thereof
TWI249777B (en) * 2005-02-23 2006-02-21 Univ Nat Cheng Kung Gel imprinting process
TWI252520B (en) * 2005-03-31 2006-04-01 Univ Nat Cheng Kung Reversal micro/nano imprinting process without residual layer of resist

Also Published As

Publication number Publication date
TW201001636A (en) 2010-01-01

Similar Documents

Publication Publication Date Title
KR102197561B1 (ko) 콘택트 렌즈 상에 박형 실리콘 칩의 조립
TWI353659B (en) Water level package with good cte performance and
TWI411068B (zh) 一種使用間隔結合劑封裝圖像感測器之方法與裝置
KR100247463B1 (ko) 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
US20090072407A1 (en) Thermo-compression bonded electrical interconnect structure and method
TWI303873B (en) Method of making stacked die package
US20070215992A1 (en) Chip package and wafer treating method for making adhesive chips
US20110239458A1 (en) Thermo-compression bonded electrical interconnect structure and method
US20170170141A1 (en) Method for arranging electronic switching elements, electronic switching arrangement and use of a carrier having a bonding layer
US7951648B2 (en) Chip-level underfill method of manufacture
JP4739292B2 (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
CN111128763A (zh) 一种芯片封装结构的制作方法
CN112908946A (zh) 一种降低塑封晶圆翘曲的封装结构及其制造方法
CN106024823B (zh) Cmos图像传感器的封装方法
US20070126097A1 (en) Chip package structure
JP2014123752A (ja) タイトピッチのフリップチップ集積回路のパッケージを作る方法
TWI394241B (zh) An electronic component with viscose self - forming structure
US6888256B2 (en) Compliant relief wafer level packaging
US20080164619A1 (en) Semiconductor chip package and method of manufacturing the same
TWI743983B (zh) 用於形成半導體裝置封裝的技術及相關封裝,中間產品和方法
KR101040157B1 (ko) 나노스프링 또는 마이크로스프링을 이용한 패키지 및 그 제조 방법
TWI384564B (zh) And a method for producing a self-forming structure of a viscose formed in a wafer
JP4724988B2 (ja) マルチチップモジュール作製用の疑似ウエハを作製する方法
CN107481941B (zh) 一种控制扇出式系统级封装翘曲的方法
TW200834836A (en) Package structure and method for chip with two arrays of bonding pads on BGA substrate for preventing bonding wires from collapse

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees