JP6481202B2 - 有用層を移転するための方法 - Google Patents

有用層を移転するための方法 Download PDF

Info

Publication number
JP6481202B2
JP6481202B2 JP2015076933A JP2015076933A JP6481202B2 JP 6481202 B2 JP6481202 B2 JP 6481202B2 JP 2015076933 A JP2015076933 A JP 2015076933A JP 2015076933 A JP2015076933 A JP 2015076933A JP 6481202 B2 JP6481202 B2 JP 6481202B2
Authority
JP
Japan
Prior art keywords
assembly
crushed
substrate
elements
absorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015076933A
Other languages
English (en)
Other versions
JP2015213161A (ja
Inventor
ランドリュ ディディエ
ランドリュ ディディエ
コノンチュク オレグ
コノンチュク オレグ
ベン モハメド ナディア
ベン モハメド ナディア
マシー ダミアン
マシー ダミアン
マゼン フレデリック
マゼン フレデリック
フランソワ リュトール
リュトール フランソワ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Soitec SA
Publication of JP2015213161A publication Critical patent/JP2015213161A/ja
Application granted granted Critical
Publication of JP6481202B2 publication Critical patent/JP6481202B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、支持基板上に有用層を移転するための方法に関する。
図1に示す、支持基板4上に有用層3を移転するための方法は、従来技術から公知であり、本方法は、以下の主ステップを含む。
ステップa)で、脆弱面2と第1の基板の表面との間に有用層3を形成するように第1の基板1に軽量種を注入することよって脆弱面2を形成するステップ。
ステップb)で、第1の基板1の表面に支持体4を貼り付けて、2つの露出した側面S1、S2を有する破砕されるべき組立体5を形成するステップ。
ステップc)で、破砕されるべき組立体5を熱脆弱化処理するステップ。
ステップd)で、脆弱面2に沿って第1の基板1内で破砕波を起動及び自立伝搬させるステップ。
この方法の間に、注入された種によって、微小空洞を発生させる。熱脆弱化処理の影響は、これら微小空洞の合体及び与圧を助長することである。この熱処理のみの影響下で、又は追加の外力によって、破砕波の起動及び自立伝搬が脆弱面2の剥離を介して有用層3の移転を可能にする。
とりわけ文書WO2005043615及びWO2005043616に記載され、「スマートカット(Smart Cut)(商標)」という名前で呼ばれるこの方法は、特にシリコンオンインシュレータ基板の製造に有用である。この場合、第1の基板1及び支持体4は、シリコンウェーハから形成され、第1の基板1及び支持体4の一方又は他方が表面酸化される。
これらのシリコンオンインシュレータ基板は、非常に精密な仕様を遵守しなければならない。このことは、有用層3の厚さの平均厚さ及び均一性に特に当てはまる。これらの仕様を遵守することは、この有用層3内に、又は有用層3上に形成される半導体デバイスの正しい動作にとって必要である。
場合によっては、これら半導体デバイスのアーキテクチャは、有用層3が、例えば50nm未満、又はさらには10nm未満の非常に薄い平均厚さ、及び(標準化された直径が典型的には200mm、300mm、次世代に対してはさらに450mmである)基板表面上できわめて一定の厚さ均一性を有するシリコンオンインシュレータ基板の提供を必要とする。期待される厚さ均一性は、したがってせいぜい1%のオーダである場合があり、これはウェーハの全表面にわたって典型的には+/−0.1nm〜+/−1nmの範囲にあるばらつき最大値に相当する。
「スマートカット」法に関しては、期待される仕様レベルを達成しようとするために、エッチング又は表面平滑化熱処理などの、有用層3の補完的な仕上げステップを適用するのが一般的である。
本発明の場合の出願人は、破砕ステップの後に、有用層3の厚さにきわめて特殊なプロファイルを有するばらつきが存在するのに気づいた。実際、これらの厚さのばらつきは、周期パターンの形態で現れ、厚さのばらつきのサイズが1ナノメートル、さらには2分の1ナノメートルのオーダであり、その波長が1ミリメートル、さらには1センチメートルのオーダである。周期パターンは、有用層全体にわたって、又は一部分にわたってのみ識別できることがある。この周期パターンが、実線によって図2に示す従来技術のスマートカット(商標)法によって得られた300mmの直径を有するシリコンオンインシュレータウェーハの有用層の直径に沿った(オングストロームを単位とする)厚さばらつきプロファイルに関してこのように視認できる。
従来の仕上げ技法(エッチング、犠牲酸化、熱軟化処理)は、これらのパターンが有する波長領域において効果がないため、そうした従来の仕上げ技法を用いてこの特有の厚さ非均一性プロファイルを修正するのは特に困難である。それゆえ、この周期パターンは、仕上げステップを適用した後の有用層3の厚さ非均一性の一因となり、均一性レベルが重要な場合には、この仕上げステップによって、必要な均一性レベルを達成することができない。
本発明の1つの目的は、厚さばらつきの周期パターンのサイズが低減されている有用層を支持基板上に移転するための方法を提案することである。
本発明に関して出願人によって行われた研究によって、この周期パターンの原因が、破砕波と破砕されるべき組立体内で遭遇する音響振動との相互作用にあったという知見が生み出された。
より正確には、本出願の発明者は、破砕波の起動及び/又は伝搬がこの組立体を振動させる傾向があることを見出した。これらのラム波振動は、基板のサイズに匹敵する距離にわたって著しく減衰することなく、自立破砕波の速度よりも大きな速度で伝搬する。これらの振動は、破砕されるべき組立体の端部で1回又は数回反射され、この反射が破砕波の伝搬中に組立体内でこの音響振動を維持する手助けをする。本発明に関連して、発明者は、これらの音響振動による破砕波の変調が、本方法の終了時に有用層上で観察された厚さばらつきの周期パターンの原因であることをこのようにして見出した。
前述の目的を達成するために、本発明の主題は、以下のステップ、すなわち、
脆弱面と第1の基板の表面との間に有用層を形成するように第1の基板へ軽量種を注入することによって脆弱面を形成するステップと、
第1の基板の表面に支持体を貼り付け、2つの露出した側面を有する破砕されるべき組立体を形成するステップと、
破砕されるべき組立体を熱脆弱化処理するステップと、
脆弱面に沿って第1の基板内で破砕波を起動及び自立伝搬させるステップと、
を含む支持体に有用層を移転するための方法を提案する。
本発明によると、破砕されるべき組立体の側面の少なくとも1つは、破砕波の起動及び/又は伝搬中に、接触ゾーン全体にわたって、放出された音響振動を捕獲し消散させるのに適した吸収素子に密着している。
放出された音響振動の少なくとも一部は、吸収素子によって吸収されるため、これらの音響振動の破砕波との相互作用は、より小さく、有用層は、厚さばらつきのサイズが低減した周期パターンを有する。
単独で又は組み合わせて得られる本発明の他の有利で非限定的な特性によると、
音響振動は、メイン周波数を有し、吸収素子は、このメイン周波数の音響波を捕獲し消散させるように選択される。
接触ゾーンは、破砕されるべき組立体の側面の一部の範囲にわたって延在する。
接触ゾーンは、破砕波起動ゾーンに面する破砕されるべき組立体の側面に位置する。
破砕波の起動は、熱脆弱化処理ステップ中に得られる。
破砕波の起動は、脆弱面における機械的力の印加によって得られる。
吸収素子は、熱処理ステップの後に、及び破砕波起動ステップの前に機械的力の印加によって、破砕されるべき組立体の側面に密着して配置される。
第1及び第2の吸収素子は、破砕されるべき組立体の側面のそれぞれに置かれる。
破砕されるべき組立体の側面と吸収素子間の密着は、破砕されるべき組立体と吸収素子との間に置かれた膜によって得られる。
膜は、接着剤から形成される。
膜は、5GPa未満の低いヤング率を有する非接着剤から形成される。
破砕されるべき組立体の側面と吸収素子間の密着は、吸収素子への圧力の印加によって得られる。
破砕されるべき組立体の側面及び吸収素子は、0.5nm未満の表面粗さを有し、破砕されるべき組立体の側面と吸収素子間の密着は、それらの直接組立によって得られる。
吸収素子は、0.01を超える高い損失係数を有する材料から作られる。
吸収素子は、1mmを超える厚さを有する。
本発明は、添付図を参照して本発明の特定の非限定的な実施形態に関する以降の説明に照らしてみると一層よく理解されるであろう。
従来技術による、支持体に有用層を移転するための方法を示す。 従来技術(実線)による、及び本発明(点線)による方法に対する、300mmの直径を有するシリコンオンインシュレータウェーハの(オングストロームを単位とする)厚さばらつきプロファイルを示す。 評価される吸収素子に対する特性試験の試験台を示す。 本発明の第1の実施形態を示す。 本発明の第2の実施形態を示す。 本発明の第3の実施形態を示す。
以下の説明を簡単にするために、本方法に関する様々な記載された実施形態において、又は従来技術による本方法において、同一である、又は同じ機能を行う要素に対して同じ参照符号が使用される。
言及したように、本発明に関して出願人によって行われた研究によって、従来技術のスマートカット法によって移転された有用層3の厚さばらつきの周期パターンの原因が、破砕波の自立伝搬と破砕されるべき組立体内で遭遇する音響振動との相互作用にあったという知見が生み出された。破砕波は、実際、破砕波が通過する材料の瞬時の制約状態に従って破砕波の進行面から垂直方向に逸れる。
用語「自立破砕波」は、破砕が、一旦起動ゾーンで起動すると、有用層を第1の基板1から完全に剥離するように、追加の外力を印加することなく、及び脆弱面の範囲全体にわたって自律的に伝搬することを意味すると理解される。
熱脆弱化処理中に、エネルギーは、脆弱面内で、例えば脆弱面に発生する微小空洞内部の圧力の形態で吸収される。破砕が起動すると、エネルギーが解放され、それによって破砕面が自発的に前進し、結果として自立破砕波が形成される。
本出願の発明者は、破砕されるべき組立体5に圧電センサを備え付けることによって、音響振動がラム波の形態を帯びることをこのようにして見出した。ラム波は、材料の薄いウェーハ内でほとんど減衰せずに、ウェーハの表面を伝って導かれる機械的波動伝搬である。
また、発明者は、実験中にこれらの波の特徴量が破砕波のパラメータを得ることによって求められることに気づいた。したがって、例を挙げると、従来技術の層移転方法は、
酸化したシリコンウェーハから形成された第1の基板1に5x1016種/cmのドーズ量で、水素種を注入するステップと、
シリコンウェーハから形成された支持体4を貼り付けるステップと、
破砕波が自発的に起動している4時間の間に、400°Cで実行される熱脆弱化処理をするステップと、
によって得られる。
測定される音響振動は、主に、2MHzのメイン周波数を有するA0モードのラム波である。
第2の例において、熱脆弱化処理が、350°Cで2時間のアニーリング、及び起動ゾーンでの外部の機械的力の印加によって引き起こされる破砕波の起動によって置き換えられる場合、測定される音響振動は、主に、100kHzのメイン周波数を有するA0モードのラム波である。
いずれにしても、従来技術の方法に関して、本発明の開発中に行われた研究によって、破砕されるべき組立体5内での破砕波の起動及び/又は自立伝搬中に音響振動が放出され、これらの音響振動が有用層3の厚さばらつきの周期パターンの原因であることが立証された。
したがって、本発明は、図4に示すように、第1の基板1の表面に置かれた支持体4を備え、破砕波の起動及び/又は自立伝搬中に放出された音響振動を捕獲し消散させるのに適した吸収素子6a、6bを、破砕されるべき組立体5の少なくとも1つの側面S1、S2に設けることによって、厚さばらつきの周期パターンのサイズを低減させることを提案する。
したがって、破砕されるべき組立体5内での音響振動の発生を抑えることによって、本発明は、有用層3の厚さばらつきの周期パターンのサイズを低減させる。
非常に一般的なやり方で、吸収素子を使用して振動の発生を減衰させることは、非常に広く普及している。さらに、この素子の数多くの形態及びタイプが本発明の主題を含む用途において適していると思われる。
吸収素子6a、6bが、破砕されるべき組立体内で放出された振動を捕獲するのに適するように、破砕されるべき組立体5と吸収素子6a、6bとの間の接触ゾーンでの振動波の反射を抑えることが好ましいことがある。
この目的を達成するために、吸収素子6a、6bは、吸収素子6a、6bが置かれる第1の基板1及び/又は支持体4の音響インピーダンスと整合する音響インピーダンスを有するように選択され得る。第1の基板1及び支持体基板4が同一のタイプではなく、破砕されるべき組立体5の側面S1に第1の吸収素子6aが設けられ、側面S2に第2の吸収素子6bが設けられている場合は、第1の吸収素子6aは、第1の基板1の音響インピーダンスと整合する音響インピーダンスを有し、第2の吸収素子6bは、支持体4の音響インピーダンスと整合する音響インピーダンスを有する。
さらに、吸収素子6a、6bは、ウェーハの機械的変形を吸収体の方に効果的に伝えるために、破砕されるべき組立体5の側面S1、S2と密着していなければならないのが好ましい。用語「密着」は、接触のレベル(すなわち、接触している表面と全表面との比)が、例えば、70%を上回って高くなければならないことを意味すると理解される。この密着を達成するために異なる手段を実施することができる。とりわけ、下記について言及することができる。
吸収素子と破砕されるべき組立体5との間に粘着性フィルム、例えば、高分子接着剤を使用すること。
吸収素子と破砕されるべき組立体5との間に5GPa未満の低いヤング率を有する非粘着性フィルム、例えば、エラストマーなどを使用すること。この場合、密着は、組立体に圧縮力をかけることによって達成されてもよい。
吸収素子6a、6bと破砕されるべき組立体5との間に静電的な粘着性フィルムを使用すること。
接触ゾーンが非常にわずかな粗さ(典型的には0.5nm未満)を有するように前もって調製された、分子付着による吸収素子6a、6bの組立体。
接触ゾーンに材料層を堆積させ、次いでこの層が吸収素子6a、6bを形成する。
さらに、吸収素子6a、6bは、確実に捕獲された音響振動を適切に消散させる特性も有しなければならない。
一般的に言えば、堅い吸収素子は、音響振動を消散させるのに十分な厚さを備えなければならず、その場合吸収は、吸収素子の厚さ内で行われる。
或いは、吸収素子6a、6bは、粘弾性特性を有し、0.01を超える高い損失係数を有するように選択されてもよい。その場合、粘性摩擦によって音響振動のエネルギーを効果的に消散させる。これには、例えば、ポリウレタンフォーム(40%の密度)、シリコンポリマー、若しくは高密度分散粒子を含有するポリマーマトリックスなどの複合材料、又は粘弾性の材料及び剛性材料の層を連続して積み重ねることにより形成された複合材料(「サンドイッチ構造体」又は「拘束型制振層」という名で知られている)が含まれてもよい。
適切な吸収素子の選択は、図3に示すような、実施するのが簡単な試験台上での限られた数の試験によって決定されてもよい。この図では、数cmの幅及びほぼ10cmの長さを有する、破砕されるべき組立体を形成する材料を表す材料の細片7が、例えば、細片7の端部で2つの支持体8a、8b上に保持されている。この細片には、第1の端部に決定された特性を有する音響振動を細片7に印加することができる、発電機10に接続された圧電素子9が設けられている。また、細片は、そのもう一方の端部に、伝搬した音響振動の特性を測定することができる圧電センサ11が設けられている。細片の主表面は、評価される吸収素子12を収容することができる。
したがって、評価される吸収素子12の吸収及び消散特性を容易に求めることができる。制御された形状、周波数、及び振幅を有する信号が発電機10によって印加され、評価される吸収素子12が設けられた細片7内で音響波を生成する。細片7内を伝搬した音響波を表す信号は、センサ11に記録される。次いで、印加信号の振幅に対する測定信号の振幅の比として規定される、評価される吸収素子12の吸収係数を周波数によって表わすことができる。
この試験台を使用すると、評価される吸収素子12の吸収及び消散特性を求めることが非常に簡単である。
特に、前に見たように、破砕されるべき組立体5内に現れる音響振動は、実施される層移転法パラメータ(注入される種のタイプ及びドーズ量、熱脆弱化処理の温度及び持続時間、破砕起動方法など)に応じたメイン周波数を有する。吸収素子は、このメイン周波数の音響波を捕獲し消散させるように選択されなければならないのは明らかである。
吸収素子6a、6bは、破砕されるべき組立体の露出した側面S1、S2のそれぞれに位置するのが好ましく、接触ゾーンが露出した側面S1、S2の側面のそれぞれの全範囲にわたって延在する。放出された音響振動の最大限の吸収がこうして保証される。
しかし、本発明による方法を簡単にするために、吸収素子6a、6bを破砕されるべき組立体5の単一の露出した側面S1、S2に位置させることも可能である。この場合、吸収素子を第1の基板1の側面に位置させることが好ましい場合があり、この第1の基板1が、一般的に、有用層3の移転の後に、新しい層移転法における第1の基板として再処理され再使用される。その場合、最終的に第1の基板1に吸収素子6aを設けることができる。
破砕されるべき組立体5の露出した側面S1、S2の一方及び/又は他方に吸収素子6a、6bが適用されるかどうかには無関係に、接触ゾーンは、破砕されるべき組立体5の露出した側面(複数可)S1、S2の一部の範囲にのみわたって延在することができる。これは、本方法の最後に吸収素子6a、6bの除去を簡単にするのに有利な場合がある。接触ゾーンは、有用層3の厚さばらつきの周期パターンの波長の大きさのオーダと少なくとも等しい主要寸法(形状に応じた長さ又は直径)、例えば、1mm〜100mm又はそれ以上を有することができる。破砕波起動ゾーンに面してこの接触ゾーンを位置させることがこのようにして決定されてもよい。その場合、音響振動は、放出されたときに、捕獲され吸収される。起動が外力の印加によって引き起こされる場合、起動ゾーンは、破砕されるべき組立体5上のこの力の衝撃点に相当する。破砕の起動が自発的な場合、衝撃点は、破砕されるべき組立体5の特定のゾーンに一般に位置し、この特定のゾーンが前もって実験によって、及び層移転法が実行される実施の条件によって決定され得る。
或いは、吸収素子6a、6bと破砕されるべき素子5の露出面S1、S2との間の接触ゾーンは、音響振動が破砕されるべき組立体5の端部で反射されるときに音響振動を捕獲するように、破砕されるべき組立体5の周辺に位置してもよい。
一旦吸収素子6a、6bの特性が決定されると、本発明は、次に図4〜6に関連して説明する複数の実施形態によって実施される。
図4に示す第1のステップa)では、脆弱面は、第1の基板1に軽量種を注入することによって形成される。第1の基板1は、シリコン、又は半導体若しくはそれ以外のその他の材料から作られてもよい。これには、例えば、ゲルマニウム、窒化ガリウム、タンタル酸リチウム、又はサファイアが含まれてもよい。層は、堆積、又は熱処理によって表面に置かれてもよい。これには、シリコンウェーハの熱酸化によって得られる二酸化シリコンの層、又はSiGe、InGaN、AlGaN、Geなどの任意のタイプのエピタキシャル堆積による層が含まれてもよい。
軽量種に関する限り、軽量種は、第1の基板1をその脆弱面で脆弱化するのに適したいかなる種であってもよい。これには、とりわけ水素及び/又はヘリウム種が含まれてもよい。
脆弱面は、第1の基板の表面とともに、有用層3の境界を定める。
第2のステップb)では、次いで、破砕されるべき組立体5を形成するために第1の基板1の表面に支持体4を貼り付ける。この支持体は、シリコンウェーハ、又はサファイア若しくはガラスなどの、任意の形状のその他の材料から作られた基板から構成されてもよい。第1の基板1と同様に、支持体4には、任意のタイプの表面層が設けられてもよい。
第1の基板の表面への支持体の貼り付けは、分子付着によって、熱圧縮によって、静電気付着によってなどの、任意の直接組立法によって実施され得る。また、支持体4の貼り付けは、第1の基板1の表面への材料の堆積に相当してもよく、この堆積層が支持体4を形成する。
次のステップc)において、及び本発明の第1の実施形態によって、吸収素子(複数可)6a、6bは、次いで、破砕されるべき組立体5の露出した側面S1、S2に密着して置かれる。前述したように、吸収素子6a、6bには、密着を強化するために接着剤又は非粘着性フィルム(図4には図示せず)が設けられてもよい。
また、密着は、大気圧よりも低い圧力を有する環境中で、部分真空中で接触を確立することによって強化されてもよい。破砕されるべき組立体5の露出面S1、S2と吸収素子6a、6bとの界面での気泡の出現がこうして抑えられる。
次のステップd)では、次いで、1つ又は複数の吸収素子6a、6bが設けられた破砕されるべき組立体5に熱脆弱化処理が施される。前に説明したように、この熱処理は、第1の基板1をその脆弱面2で脆弱にし、破砕波が、一旦起動されると、自立した仕方で伝搬するのに十分なエネルギーを供給する。この熱処理は、典型的には30分〜8時間で、150°C〜600°C、例えば、400°Cで4時間などである。
第1の代替の実施形態では、熱処理は、自然に破砕波を起動するのに十分である。熱処理の最後に、有用層3は、第1の基板1から完全に剥離される。
第2の代替の実施形態では、破砕波を起動するために熱処理中に、又は熱処理の後に外力がかけられる。この外力は、機械的原因、又はその他の原因であってもよい。原因は、例えば、レーザーによって実施される局所加熱、又は超音波によるエネルギーの提供であってもよい。
熱処理の適用中に、破砕されるべき組立体5及び吸収素子6a、6bには、それらの接触面を増加させ、この組立体を密着した状態で配置するように、任意選択で圧力がかけられてもよい。この圧力は、組立体が配置される機器を介してかけられてもよい。
実施される代替の実施形態には無関係に、破砕波は、一旦起動すると、図4のステップb)で示すように、有用層2を剥離し、支持体4に移転するために、自立した仕方で伝搬する。
本発明によると、破砕波の起動及び/又は伝搬中に放出された音響振動は、吸収素子6a、6bによって捕獲され、吸収される。それゆえ、これらの音響振動と破砕波との相互作用が抑えられ、有用層は、サイズが低減した厚さばらつきの周期パターンを有する。
この点において、図2は、本発明を適用することによって得られた300mmの直径を有するシリコンオンインシュレータウェーハの直径に沿った厚さばらつきプロファイル(オングストロームを単位とする)を点線として示し、吸収素子6a、6bは、3mmの厚さを有する、PVDC膜を介して取り付けられたポリウレタンフォームから構成される。厚さばらつきのサイズは、0.1nm未満である。このプロファイルは、同一条件下ではあるが、吸収素子6a、6bを適用することなしに得られた厚さばらつきが0.3nmを超えた、同じ図2の実線のプロファイルと比較され得る。
本方法の最終ステップf)(図示せず)では、吸収素子6a、6b、特に支持体4の側面S2に位置する吸収素子が除去される。
この除去ステップの前に、又は後が好ましく、最終構造の製造を完了させることができる任意の仕上げステップ(熱平滑化処理、犠牲酸化による又はエッチングによる薄層化など)を適用することができる。
図5に示す構造の第2の実施形態では、第1の基板1の表面へ支持体4を貼り付けるステップb)の前に、吸収素子(複数可)6a、6bは、第1の基板1のそれぞれの露出した側面S1、S2及び/又は支持体4に密着して配置される。
図6に示す第3の、及び特に有利な実施形態によると、熱脆弱化処理のステップd)の後に、かつ破砕波の起動及び伝搬ステップの前に、吸収素子6a、6bは、破砕されるべき素子の露出した側面S1、S2に密着して配置される。
この場合、破砕波の起動は、熱処理の後に、及び一旦、吸収素子6a、6bが位置付けられると、外力を印加することによって、例えば、脆弱面2でブレードLを印加することによって引き起こされる。
この第3の実施形態は、吸収素子6a、6bを熱脆弱化処理に曝さないという利点を有し、その逆の場合は、熱脆弱化処理に曝すことによって、結果として吸収素子が劣化し、本方法の最後で吸収素子の除去がより困難になる可能性がある。
有用層3の厚さばらつきの周期パターンのサイズを抑えることによって、本発明を、仕上げ後に、50nm又は10nm未満の厚さを有する有用層3を備える構造の製造に特に適用することができる。実際、この厚さに対して、本発明によって考察された周期的なプロファイルにリンクした(ナノメートルのオーダの)厚さばらつきの寄与は、甚大である。また、有用層3が作り出される第1の基板1が、破砕波の伝搬及び音響振動の影響がより顕著となる実質的な寸法(200mm、300mm、450mm)を有する場合に、本発明は、特に有用である。
また、本発明は、シリコンオンインシュレータウェーハの製造に関連してもよく、その場合、第1の基板1が酸化したシリコンウェーハから形成され、この支持体4がシリコンウェーハから形成される。
したがって、以下の例は、このタイプのシリコンオンインシュレータ構造の製造に適用される本発明を示す。
第1の例では、吸収素子6a、6bは、非常に厚いシリコンウェーハ(1cm)から形成され、吸収素子6a、6bの側面の1つに5GPa未満のヤング率を有する20ミクロンの(非接着性)エラストマーフィルムが設けられている。このタイプの吸収素子6a、6bは、エラストマーフィルム側で、破砕されるべき素子5の露出した側面S1、S2のそれぞれと関連付けられ、露出した側面は、既に熱脆弱化処理を受けている。組立体の露出面にかけられる圧力によって、吸収素子6a、6bと破砕されるべき組立体5間の密着を行う。破砕されるべき素子5と吸収素子6a、6b間の音響インピーダンスの整合は、それらが同一材料から形成されており、エラストマー層が音響的に透明となるのに十分に薄いため保証される。放出された音響振動は、吸収素子6a、6bの質量中で消散する。
脆弱面へのブレードの挿入などの外力によって、破砕波及びその自立伝搬が起動する。吸収素子6a、6bの密着を維持する圧力を除去した後、吸収素子は、容易に除去され、この構造は、いかなる温度処理も受けていない。
第2の例では、厚いベアのシリコンウェーハ、すなわち、前述の例のエラストマーフィルムのないシリコンウェーハが、0.5nm未満の粗さを備えた表面を有するように前もって調製される。次いで、第1の基板1の表面に支持体4を貼り付けるステップの前に、第1のシリコン基板及びシリコン支持体4に分子付着をすることによって、これらのウェーハが組み立てられる。本方法は続き、本例の文脈において、破砕波の起動は、1時間500°Cの温度の印加からなる熱処理ステップ中に得られる。
破砕の後、吸収素子6a、6bは、付着界面にブレードを挿入することによって第1の基板1及び支持体4の露出した側面S1、S2から除去される。本例では、吸収素子6a、6bは、熱脆弱化処理に曝される。温度劣化を受けそうな膜が密着を確立するために使用されていないため、熱脆弱化処理が可能となる。
第3の例では、吸収素子6a、6bは、約3mmのポリウレタンフォーム(40%の密度を有する)の層を静電的に付着させたPVDC膜から形成される。吸収素子6a、6bは、第1の基板1及び支持体4と同一の寸法を有する。少なくとも1つの吸収素子は、第1の例と同じ順序に従って、破砕されるべき組立体5の露出した側面S1、S2の少なくとも1つに静電的に取り付けられる。
PVDC膜によって、吸収素子6a、6bと第1の基板1及び支持体4間の密着がそれぞれ保証される。それにもかかわらず、接合強度は、低いままであり、その結果、破砕ステップの後、吸収素子6a、6bを除去するのが簡単である。さらに、0.01を超える高い損失係数を有するポリウレタンフォームは、捕獲された音響振動を消散させるのに特に適する。数mmの比較的薄い厚さが、有用層3の厚さばらつきの周期的なプロファイルのサイズを著しく低減させるのに十分である。
最後の例では、吸収素子6a、6bは、例えば、約100ミクロンの厚さを有する第1の粘着性ポリマー膜及びやはり約100ミクロンのアルミニウム金属シートを繰り返すように含む10〜20の連続した層のスタックを備えるサンドイッチ構造から形成される。スタックは、1mm〜5mmの全厚さを有する。この吸収素子6a、6bは、吸収素子6a、6bの表面ポリマー層を介して破砕されるべき組立体5の露出した側面S1、S2に密着して位置する。この吸収素子6a、6bは、0.01をはるかに超える高い損失係数を有し、実際、音響振動によって、比較的剛性のアルミニウムシートが原因となってポリマー層のせん断が引き起こされる。吸収素子6a、6bのこの特定の構成によって、送出された音響パワーの特に効果的な消散が得られる。それゆえ、有用層の厚さばらつきの周期パターンのサイズが特に低減する。
本発明は、記載された実施形態に限定されないのは明らかであり、特許請求の範囲によって規定されるような本発明の範囲を超えずに代替の実施形態を提供することができる。
1 基板
2 脆弱面
3 有用層
4 支持体
5 組立体
6a 吸収素子
6b 吸収素子
7 細片
8a 支持体
8b 支持体
9 圧電素子
10 発電機
11 圧電センサ
12 吸収素子
L ブレード

Claims (21)

  1. 以下の主ステップ、すなわち、
    脆弱面(2)と第1の基板(1)の表面との間に有用層(3)を形成するように、前記第1の基板(1)内に軽量種を注入することによって前記脆弱面(2)を形成するステップと、
    前記第1の基板(1)の前記表面に支持体(4)を貼り付けて、2つの露出した側面(S1、S2)を有する破砕されるべき組立体(5)を形成するステップと、
    破砕されるべき前記組立体(5)を熱脆弱化処理するステップと、
    前記脆弱面(2)に沿って前記第1の基板(1)内で破砕波を起動及び自立伝搬させるステップと、
    を含む、前記支持体(4)上に前記有用層(3)を移転する方法において、
    破砕されるべき前記組立体(5)の前記側面(S1、S2)の少なくとも1つが、接触ゾーン全体にわたって、前記破砕波の前記起動及び/又は伝搬中に放出される音響振動を捕獲し消散させるのに適した吸収素子(6a、6b)に密着していることを特徴とする方法。
  2. 前記音響振動がメイン周波数を有し、前記吸収素子(6a、6b)がこのメイン周波数の音響波を捕獲し消散させるように選択される、請求項1に記載の方法。
  3. 前記接触ゾーンが、破砕されるべき前記組立体の前記側面(S1、S2)の一部の範囲にわたって延在する、請求項1又は2に記載の方法。
  4. 前記接触ゾーンが、前記破砕波起動ゾーンに面する破砕されるべき前記組立体(5)の前記側面(S1、S2)に位置する、請求項3に記載の方法。
  5. 前記熱脆弱化処理が30分〜8時間で150°C〜600°Cである、請求項1〜4のいずれか一項に記載の方法。
  6. 前記破砕波の前記起動が前記熱脆弱化処理ステップ中に得られる、請求項1〜5のいずれか一項に記載の方法。
  7. 前記破砕波の前記起動が前記脆弱面における機械的力の印加によって得られる、請求項1〜6のいずれか一項に記載の方法。
  8. 前記吸収素子(6a、6b)が、前記熱脆弱化処理ステップの後に、及び機械的力の印加による前記破砕波の起動ステップの前に、破砕されるべき前記組立体(5)の前記側面(S1、S2)に密着して配置される、請求項7に記載の方法。
  9. 前記破砕波の起動及び伝搬ステップの後に、前記吸収素子(6a、6b)が除去される、請求項1〜8のいずれか一項に記載の方法。
  10. 第1及び第2の吸収素子(6a、6b)が、破砕されるべき前記組立体(5)の前記側面(S1、S2)のそれぞれに置かれる、請求項1〜9のいずれか一項に記載の方法。
  11. 破砕されるべき前記組立体(5)の前記側面(S1)が、前記第1の基板(1)の前記側面で、前記第1の基板(1)の音響インピーダンスと整合する音響インピーダンスを有する前記第1の吸収素子(6a)に密着している、請求項1〜10のいずれか一項に記載の方法。
  12. 破砕されるべき前記組立体(5)の前記側面(S2)が、前記支持体(4)の前記側面で、前記支持体(4)の音響インピーダンスと整合する音響インピーダンスを有する前記第2の吸収素子(6b)に密着している、請求項1〜11のいずれか一項に記載の方法。
  13. 破砕されるべき前記組立体(5)の前記側面(S1、S2)と前記吸収素子(6a、6b)間の前記密着が、破砕されるべき前記組立体(5)と前記吸収素子(6a、6b)との間に置かれる膜(7a、7b)を介して得られる、請求項1〜12のいずれか一項に記載の方法。
  14. 前記膜(7a、7b)が接着剤から形成される、請求項13に記載の方法。
  15. 前記膜が、破砕されるべき前記組立体(5)の前記側面(S1、S2)及び前記吸収素子(6a、6b)に静電的に付着する、請求項13に記載の方法。
  16. 前記膜が、5GPa未満の低いヤング率を有する非接着剤から形成される、請求項13に記載の方法。
  17. 破砕されるべき前記組立体(5)の前記側面(S1、S2)と前記吸収素子(6a、6b)間の前記密着が、前記吸収素子(6a、6b)に圧力を印加することによって得られる、請求項1〜16のいずれか一項に記載の方法。
  18. 破砕されるべき前記組立体(5)の前記側面(S1、S2)及び前記吸収素子(6a、6b)が、0.5nm未満の表面粗さを有し、破砕されるべき前記組立体(5)の前記側面(S1、S2)と前記吸収素子(6a、6b)間の前記密着が、それらの直接組立によって得られる、請求項1〜17のいずれか一項に記載の方法。
  19. 前記吸収素子(6a、6b)が0.01を超える高い損失係数を有する材料から作られる、請求項1〜18のいずれか一項に記載の方法。
  20. 前記吸収素子(6a、6b)が粘弾性の材料、複合材料、又はサンドイッチ構造から形成される、請求項1〜19のいずれか一項に記載の方法。
  21. 前記吸収素子(6a、6b)が1mmを超える厚さを有する、請求項1〜20のいずれか一項に記載の方法。
JP2015076933A 2014-04-16 2015-04-03 有用層を移転するための方法 Active JP6481202B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1453400 2014-04-16
FR1453400A FR3020175B1 (fr) 2014-04-16 2014-04-16 Procede de transfert d'une couche utile

Publications (2)

Publication Number Publication Date
JP2015213161A JP2015213161A (ja) 2015-11-26
JP6481202B2 true JP6481202B2 (ja) 2019-03-13

Family

ID=51726593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015076933A Active JP6481202B2 (ja) 2014-04-16 2015-04-03 有用層を移転するための方法

Country Status (9)

Country Link
US (1) US9589830B2 (ja)
EP (1) EP2933828B1 (ja)
JP (1) JP6481202B2 (ja)
KR (1) KR102333997B1 (ja)
CN (1) CN105023876B (ja)
DK (1) DK2933828T3 (ja)
FR (1) FR3020175B1 (ja)
SG (1) SG10201503005RA (ja)
TW (1) TWI648765B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6563360B2 (ja) * 2016-04-05 2019-08-21 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
FR3061988B1 (fr) * 2017-01-13 2019-11-01 Soitec Procede de lissage de surface d'un substrat semiconducteur sur isolant
US10679908B2 (en) * 2017-01-23 2020-06-09 Globalwafers Co., Ltd. Cleave systems, mountable cleave monitoring systems, and methods for separating bonded wafer structures
FR3079658B1 (fr) * 2018-03-28 2021-12-17 Soitec Silicon On Insulator Procede de detection de la fracture d'un substrat fragilise par implantation d'especes atomiques
FR3093860B1 (fr) 2019-03-15 2021-03-05 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur un substrat support
FR3093859B1 (fr) * 2019-03-15 2021-02-12 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur une substrat support
FR3093858B1 (fr) * 2019-03-15 2021-03-05 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur un substrat support
FR3108440A1 (fr) 2020-03-23 2021-09-24 Soitec Procédé de préparation d’une couche mince

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003531492A (ja) * 2000-04-14 2003-10-21 エス オー イ テク シリコン オン インシュレータ テクノロジース 特に半導体材料製の基板又はインゴットから少なくとも一枚の薄層を切り出す方法
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP4995626B2 (ja) * 2007-04-27 2012-08-08 信越化学工業株式会社 貼り合わせ基板の製造方法
JP5876646B2 (ja) * 2010-11-02 2016-03-02 キヤノン株式会社 電気機械変換装置
JP5704602B2 (ja) 2011-03-17 2015-04-22 リンテック株式会社 薄型半導体装置の製造方法および脆質部材用支持体

Also Published As

Publication number Publication date
FR3020175B1 (fr) 2016-05-13
TW201611085A (zh) 2016-03-16
JP2015213161A (ja) 2015-11-26
FR3020175A1 (fr) 2015-10-23
TWI648765B (zh) 2019-01-21
EP2933828A1 (en) 2015-10-21
CN105023876A (zh) 2015-11-04
US20150303098A1 (en) 2015-10-22
US9589830B2 (en) 2017-03-07
KR102333997B1 (ko) 2021-12-02
SG10201503005RA (en) 2015-11-27
KR20150119822A (ko) 2015-10-26
CN105023876B (zh) 2019-05-17
EP2933828B1 (en) 2016-10-19
DK2933828T3 (en) 2017-01-23

Similar Documents

Publication Publication Date Title
JP6481202B2 (ja) 有用層を移転するための方法
KR101754327B1 (ko) 웨이퍼를 포함하는 층 시스템을 분리하는 방법
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
TWI718279B (zh) 具備氧化物單結晶薄膜的複合晶圓之製造方法
JP2012513684A5 (ja)
JP2009295973A (ja) 剥離方法及び剥離装置
KR20180014701A (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP2024022682A (ja) ハイブリッド構造
JP5165830B2 (ja) 接合によって積層構造を形成しているウェハを分離するための方法
Cetinkaya et al. Non-contact nanoparticle removal with laser induced plasma pulses
US11670540B2 (en) Substrates including useful layers
JP5888842B2 (ja) 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法
TW201029045A (en) Method for producing thin, free-standing layers of solid state materials with structured surfaces

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R150 Certificate of patent or registration of utility model

Ref document number: 6481202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250