JP2019523994A5 - - Google Patents

Download PDF

Info

Publication number
JP2019523994A5
JP2019523994A5 JP2018565352A JP2018565352A JP2019523994A5 JP 2019523994 A5 JP2019523994 A5 JP 2019523994A5 JP 2018565352 A JP2018565352 A JP 2018565352A JP 2018565352 A JP2018565352 A JP 2018565352A JP 2019523994 A5 JP2019523994 A5 JP 2019523994A5
Authority
JP
Japan
Prior art keywords
layer
single crystal
crystal silicon
epitaxial
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018565352A
Other languages
English (en)
Other versions
JP2019523994A (ja
JP6626607B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/US2017/037252 external-priority patent/WO2017218536A1/en
Publication of JP2019523994A publication Critical patent/JP2019523994A/ja
Publication of JP2019523994A5 publication Critical patent/JP2019523994A5/ja
Application granted granted Critical
Publication of JP6626607B2 publication Critical patent/JP6626607B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (15)

  1. 支持構造であって、
    多結晶セラミックコアと、
    前記多結晶セラミックコアに結合された第1の接着層と、
    前記第1の接着層に結合された導電層と、
    前記導電層に結合された第2の接着層と、
    前記第2の接着層に結合されたバリア層と
    を含む、支持構造と、
    前記支持構造に結合された酸化シリコン層と、
    前記酸化シリコン層に結合された実質的単結晶シリコン層と、
    前記実質的単結晶シリコン層に結合されたエピタキシャルIII−V層と
    を含む基板。
  2. 前記多結晶セラミックコアが窒化アルミニウムを含む、請求項1に記載の基板。
  3. 前記エピタキシャルIII−V層がエピタキシャル窒化ガリウム層を含む、請求項2に記載の基板。
  4. 前記エピタキシャル窒化ガリウム層が、約5μm以上の厚さを有する、請求項3に記載の基板。
  5. 前記実質的単結晶シリコン層が、厚さ約0.5μmの剥離シリコン層を含む、請求項1に記載の基板。
  6. 前記実質的単結晶シリコン層が、剥離シリコン層と、前記剥離シリコン層上に成長したエピタキシャルシリコン層とを含み、前記実質的単結晶シリコン層が約0.5μmの厚さを有する、請求項1に記載の基板。
  7. 前記第1の接着層は、前記多結晶セラミックコアを封入する第1のテトラエチルオルトシリケート(TEOS)層を含み、
    前記導電層は、前記第1のTEOS層を封入するポリシリコン層を含み、
    前記第2の接着層は、前記ポリシリコン層を封入する第2のTEOS層を含み、
    前記バリア層は、前記第2のTEOS層を封入する窒化シリコン層を含む、請求項に記載の基板。
  8. 前記第1のTEOS層は約1000Åの厚さを有し、
    前記ポリシリコン層は約3000Åの厚さを有し、
    前記第2のTEOS層は約1000Åの厚さを有し、
    前記窒化シリコン層は約4000Åの厚さを有する、請求項7に記載の基板。
  9. 支持構造であって、
    多結晶セラミックコアと、
    前記多結晶セラミックコアに結合された第1の接着層と、
    前記第1の接着層に結合された導電層と、
    前記導電層に結合された第2の接着層と、
    前記第2の接着層に結合されたバリアシェルと
    を含む、支持構造と、
    前記支持構造に結合された接合層と、
    前記接合層に結合された実質的単結晶シリコン層と、
    前記実質的単結晶シリコン層に結合されたエピタキシャル単結晶シリコン層と
    を含む設計された基板構造。
  10. 前記多結晶セラミックコアは多結晶窒化ガリウムを含み、
    前記第1の接着層はテトラエチルオルトシリケート(TEOS)を含み、
    前記導電層はポリシリコンを含み、
    前記第2の接着層はTEOSを含み、
    前記バリアシェルは窒化シリコンを含み、
    前記接合層は酸化シリコンを含む、請求項に記載の設計された基板構造。
  11. 前記エピタキシャル単結晶シリコン層に結合されたエピタキシャルIII−V層をさらに含む、請求項に記載の設計された基板構造。
  12. 前記エピタキシャルIII−V層から前記エピタキシャル単結晶シリコン層へと通過する複数のビアをさらに含む、請求項11に記載の設計された基板構造。
  13. 前記実質的単結晶シリコン層と前記エピタキシャル単結晶シリコン層との間に配置された1つ以上のバッファ層をさらに備える、請求項に記載の設計された基板構造。
  14. 前記エピタキシャル単結晶シリコン層が歪んでいる、請求項に記載の設計された基板構造。
  15. 前記エピタキシャル単結晶シリコン層が、1μm〜20μmの範囲の厚さであることを特徴とする、請求項に記載の設計された基板構造。
JP2018565352A 2016-06-14 2017-06-13 電力およびrf用途用の設計された基板構造 Active JP6626607B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662350077P 2016-06-14 2016-06-14
US201662350084P 2016-06-14 2016-06-14
US62/350,077 2016-06-14
US62/350,084 2016-06-14
PCT/US2017/037252 WO2017218536A1 (en) 2016-06-14 2017-06-13 Engineered substrate structure for power and rf applications

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019217661A Division JP7001660B2 (ja) 2016-06-14 2019-12-01 電力およびrf用途用の設計された基板構造

Publications (3)

Publication Number Publication Date
JP2019523994A JP2019523994A (ja) 2019-08-29
JP2019523994A5 true JP2019523994A5 (ja) 2019-11-28
JP6626607B2 JP6626607B2 (ja) 2019-12-25

Family

ID=60664230

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2018565352A Active JP6626607B2 (ja) 2016-06-14 2017-06-13 電力およびrf用途用の設計された基板構造
JP2019217661A Active JP7001660B2 (ja) 2016-06-14 2019-12-01 電力およびrf用途用の設計された基板構造
JP2021210164A Active JP7416556B2 (ja) 2016-06-14 2021-12-24 電力およびrf用途用の設計された基板構造
JP2023161626A Pending JP2023182643A (ja) 2016-06-14 2023-09-25 電力およびrf用途用の設計された基板構造

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2019217661A Active JP7001660B2 (ja) 2016-06-14 2019-12-01 電力およびrf用途用の設計された基板構造
JP2021210164A Active JP7416556B2 (ja) 2016-06-14 2021-12-24 電力およびrf用途用の設計された基板構造
JP2023161626A Pending JP2023182643A (ja) 2016-06-14 2023-09-25 電力およびrf用途用の設計された基板構造

Country Status (7)

Country Link
EP (1) EP3469119A4 (ja)
JP (4) JP6626607B2 (ja)
KR (1) KR102361057B1 (ja)
CN (2) CN109844184B (ja)
SG (1) SG11201810919UA (ja)
TW (2) TWI743136B (ja)
WO (1) WO2017218536A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297445B2 (en) 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
TWI743136B (zh) * 2016-06-14 2021-10-21 美商克若密斯股份有限公司 用於功率及rf應用的工程基板結構
US10622468B2 (en) * 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
US10734303B2 (en) * 2017-11-06 2020-08-04 QROMIS, Inc. Power and RF devices implemented using an engineered substrate structure
US10586844B2 (en) * 2018-01-23 2020-03-10 Texas Instruments Incorporated Integrated trench capacitor formed in an epitaxial layer
TWI692869B (zh) * 2019-05-03 2020-05-01 世界先進積體電路股份有限公司 基底及其製造方法
CN111987140A (zh) * 2019-05-21 2020-11-24 世界先进积体电路股份有限公司 基底及其制造方法
JP7319227B2 (ja) 2020-05-11 2023-08-01 信越化学工業株式会社 Iii-v族化合物結晶用ベース基板及びその製造方法
KR20230020968A (ko) 2020-06-09 2023-02-13 신에쓰 가가꾸 고교 가부시끼가이샤 Iii족 질화물계 에피택셜 성장용 기판과 그 제조 방법
JP2022012558A (ja) 2020-07-01 2022-01-17 信越化学工業株式会社 大口径iii族窒化物系エピタキシャル成長用基板とその製造方法
KR102446604B1 (ko) * 2021-01-04 2022-09-26 한국과학기술원 스트레인드 채널 성장 구조, 및 그를 이용한 스트레인드 채널 및 소자 제조 방법
CN116848296A (zh) 2021-02-05 2023-10-03 信越半导体株式会社 氮化物半导体基板及其制造方法
JP2022131086A (ja) 2021-02-26 2022-09-07 信越半導体株式会社 窒化物半導体基板およびその製造方法
WO2022191079A1 (ja) * 2021-03-10 2022-09-15 信越化学工業株式会社 エピタキシャル成長用種基板およびその製造方法、ならびに半導体基板およびその製造方法
CN117413345A (zh) * 2021-06-08 2024-01-16 信越半导体株式会社 氮化物半导体基板及其制造方法
JP2023025432A (ja) * 2021-08-10 2023-02-22 信越半導体株式会社 窒化物半導体基板及びその製造方法
JPWO2023047864A1 (ja) * 2021-09-21 2023-03-30
JPWO2023063278A1 (ja) * 2021-10-15 2023-04-20
WO2023063046A1 (ja) * 2021-10-15 2023-04-20 信越半導体株式会社 窒化物半導体基板及びその製造方法
JP2023065227A (ja) 2021-10-27 2023-05-12 信越化学工業株式会社 エピタキシャル成長用種基板およびその製造方法、ならびに半導体基板およびその製造方法
JP2023098137A (ja) * 2021-12-28 2023-07-10 信越化学工業株式会社 高特性エピタキシャル成長用基板とその製造方法
JP2024070722A (ja) * 2022-11-11 2024-05-23 信越半導体株式会社 高周波デバイス用基板およびその製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430149A (en) * 1981-12-30 1984-02-07 Rca Corporation Chemical vapor deposition of epitaxial silicon
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US6972255B2 (en) * 2003-07-28 2005-12-06 Freescale Semiconductor, Inc. Semiconductor device having an organic anti-reflective coating (ARC) and method therefor
US20060284167A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Multilayered substrate obtained via wafer bonding for power applications
US7420226B2 (en) * 2005-06-17 2008-09-02 Northrop Grumman Corporation Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
CN100424878C (zh) * 2006-11-21 2008-10-08 华中科技大学 铁电存储器用铁电薄膜电容及其制备方法
CN101192533B (zh) * 2006-11-28 2010-06-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、蚀刻阻挡层的形成方法
FR2912552B1 (fr) * 2007-02-14 2009-05-22 Soitec Silicon On Insulator Structure multicouche et son procede de fabrication.
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
CN101669193B (zh) * 2007-04-27 2012-02-15 株式会社半导体能源研究所 Soi衬底及其制造方法和半导体器件
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
CN101621005B (zh) * 2008-07-02 2012-08-22 中芯国际集成电路制造(上海)有限公司 Tft monos或sonos存储单元结构
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
CN102044473B (zh) * 2009-10-13 2013-03-06 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
KR20120020526A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법
CN102456721A (zh) * 2010-10-17 2012-05-16 金木子 陶瓷衬底的氮化镓基芯片及制造方法
US8546165B2 (en) * 2010-11-02 2013-10-01 Tsmc Solid State Lighting Ltd. Forming light-emitting diodes using seed particles
KR20140017515A (ko) * 2010-12-14 2014-02-11 헥사테크, 인크. 다결정 알루미늄 질화물 소결체들을 위한 열팽창 엔지니어링 및 반도체들의 제조에의 응용
JP2012142385A (ja) * 2010-12-28 2012-07-26 Sumitomo Electric Ind Ltd 半導体デバイスの製造方法
US8916483B2 (en) 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
JP6152548B2 (ja) * 2012-08-06 2017-06-28 並木精密宝石株式会社 酸化ガリウム基板及びその製造方法
US9082692B2 (en) * 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
US9650723B1 (en) * 2013-04-11 2017-05-16 Soraa, Inc. Large area seed crystal for ammonothermal crystal growth and method of making
JP6176069B2 (ja) * 2013-11-13 2017-08-09 住友電気工業株式会社 Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP6488917B2 (ja) * 2014-07-04 2019-03-27 三菱マテリアル株式会社 放熱板付パワーモジュール用基板及びパワーモジュール
JP2016058693A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
US9997391B2 (en) * 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate
WO2017096032A1 (en) * 2015-12-04 2017-06-08 Quora Technology, Inc. Wide band gap device integrated circuit architecture on engineered substrate
TWI743136B (zh) * 2016-06-14 2021-10-21 美商克若密斯股份有限公司 用於功率及rf應用的工程基板結構
JP6580267B2 (ja) * 2016-07-26 2019-09-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN109671612B (zh) * 2018-11-15 2020-07-03 中国科学院上海微系统与信息技术研究所 一种氧化镓半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
JP2019523994A5 (ja)
WO2018045792A1 (zh) 柔性基板及其制备方法、柔性显示装置
TWI624046B (zh) 有機發光顯示設備及其製造方法
JP2012085239A5 (ja)
US20170133296A1 (en) Copper nanorod-based thermal interface material (tim)
JP2010153823A5 (ja)
US9034732B2 (en) Semiconductor-on-insulator with back side support layer
JP2019512870A5 (ja)
JP2008538658A5 (ja)
JP2015060896A5 (ja)
WO2015149458A1 (zh) 柔性显示装置及其封装方法
JP2008521228A5 (ja)
US9496227B2 (en) Semiconductor-on-insulator with back side support layer
JP2012526400A5 (ja)
JP2012124486A5 (ja)
JP2018002544A5 (ja)
WO2013188574A3 (en) Multilayer substrate structure
WO2007142865A3 (en) Thin film photovoltaic structure and fabrication
JP2010192747A5 (ja)
EP2849207B1 (en) Heat dissipation substrate and method for producing same
JP2009158764A5 (ja)
TW200820398A (en) Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof
RU2019123744A (ru) Деталь, содержащая подложку и внешний барьер
TW201505138A (zh) 電子裝置及其製造方法
JP2009117688A5 (ja)