JP2019512870A5

JP2019512870A5 -

Info

Publication number: JP2019512870A5
Application number: JP2018544865A
Authority: JP
Filing date: 2017-02-23
Publication date: 2020-04-09
Anticipated expiration: 2037-02-23

Claims

ベース基板（３）上に配置された電荷トラップ層（２）を含む半導体構造用の支持体（１）であって、前記電荷トラップ層（２）は、多結晶主層（２ａ）と、前記主層（２ａ）中又は前記主層（２ａ）と前記ベース基板（３）との間に挟まれた少なくとも１層の、シリコンと炭素合金又はカーボンからなる中間層（２ｂ）であって、前記中間層（２ｂ）は１０００Ω・ｃｍを超える抵抗率を備えることを特徴とする半導体構造用の支持体（１）。
前記ベース基板（３）の抵抗率が１０００Ω・ｃｍを超える、請求項１に記載の支持体（１）。
前記トラップ層（２）は５μｍ又は１０μｍよりも大きい厚さを有する、請求項１または請求項２に記載の支持体（１）。
１〜１０層の間の中間層（２ｂ）を備える、請求項１乃至３のいずれかに記載の支持体（１）。
前記主層（２ａ）と前記ベース基板（３）との間の炭素からなる単一の中間層（２ｂ）をさらに備える、請求項１乃至３のいずれかに記載の支持体（１）。
前記多結晶主層（２ａ）が、１００ｎｍと１０００ｎｍとの間のサイズのシリコン粒からなる、請求項１乃至５のいずれかに記載の支持体（１）。
各中間層（２ｂ）は、１０ｎｍ又は５ｎｍ未満の厚さを有する、請求項１乃至６のいずれかに記載の支持体（１）。
前記電荷トラップ層（２）上に絶縁層（４）を備える、請求項１乃至７のいずれかに記載の支持体（１）。
多結晶の前記中間層（２ｂ）は、５％を超える炭素を有するケイ素と炭素との合金からなる、請求項１乃至８のいずれかに記載の支持体（１）。
前記中間層（２ｂ）は炭化ケイ素である、請求項１に記載の支持体（１）。
−請求項１乃至９のいずれかに記載の支持体（１）と、
−前記支持体上の絶縁層（４，６）と、
−絶縁層上に有用層（５）と
を備える半導体構造。
前記有用層（５）は、少なくとも１つの集積されたデバイスを備える、請求項１１に記載の半導体構造。
ａ．請求項１乃至９のいずれか一項に記載の支持体（１）を提供するステップと、
ｂ．前記支持体（１）上に、前記半導体構造を形成するステップと
を含む半導体構造の製造方法。
前記形成するステップｂは、前記支持体上に有用層（５）を転写するステップを含む、請求項１３に記載の方法。
前記有用層（５）が、少なくとも１つの集積されたデバイスを含む、請求項１３又は請求項１４に記載の方法。