JP2019164861A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2019164861A5 JP2019164861A5 JP2018051742A JP2018051742A JP2019164861A5 JP 2019164861 A5 JP2019164861 A5 JP 2019164861A5 JP 2018051742 A JP2018051742 A JP 2018051742A JP 2018051742 A JP2018051742 A JP 2018051742A JP 2019164861 A5 JP2019164861 A5 JP 2019164861A5
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- magnetic storage
- concerns
- illustrates
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 9
- 210000004759 MCP Anatomy 0.000 description 3
- 101710043203 P23p89 Proteins 0.000 description 3
- 101710034616 gVIII-1 Proteins 0.000 description 3
- 241000699666 Mus <mouse, genus> Species 0.000 description 2
- 230000002093 peripheral Effects 0.000 description 2
- 101700005118 SEI1 Proteins 0.000 description 1
- 101710044706 SFA1 Proteins 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Description
図2に示すように、第1磁性部材11は、第1方向に沿って延びる。第1方向をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。
例えば、第1書き込み電流Iw1は、第1導電部分31aから第2導電部分31bへの向きに流れて良い。または、第1書き込み電流Iw1は、第2導電部分31bから第1導電部分31aへの向きに流れても良い。例えば、電流の向きにより、書き込まれる情報が変化する。
図9は、第3実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図10は、第3実施形態に係る磁気記憶装置を例示する模式的断面図である。
図10は、図9のA3−A4線断面図である。図9において、見やすさのために、絶縁部分の一部は、省略されている。
図10は、第3実施形態に係る磁気記憶装置を例示する模式的断面図である。
図10は、図9のA3−A4線断面図である。図9において、見やすさのために、絶縁部分の一部は、省略されている。
図11は、第3実施形態に係る磁気記憶装置を例示する模式図である。
図12及び図13は、第3実施形態に係る磁気記憶装置の一部を例示する模式的斜視図である。
図12及び図13において、見やすさのために、絶縁部分の一部は、省略されている。
図12及び図13は、第3実施形態に係る磁気記憶装置の一部を例示する模式的斜視図である。
図12及び図13において、見やすさのために、絶縁部分の一部は、省略されている。
図14及び図15は、第3実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図14に示すように、磁気記憶装置141において、第1導電層31は、ジグザグ状に延びる。例えば、第1磁性素子11sから第2磁性素子12sへの方向は、第3導電部分31cから第4導電部分31dへの方向と交差する。第1導電層31からの作用が、効果的に第1磁性部材11及び第2磁性部材12に加わる。より、安定した動作が得られる。
図14に示すように、磁気記憶装置141において、第1導電層31は、ジグザグ状に延びる。例えば、第1磁性素子11sから第2磁性素子12sへの方向は、第3導電部分31cから第4導電部分31dへの方向と交差する。第1導電層31からの作用が、効果的に第1磁性部材11及び第2磁性部材12に加わる。より、安定した動作が得られる。
図16は、第3実施形態に係る磁気記憶装置を例示する模式図である。
図16に示すように、本実施形態に係る磁気記憶装置211において、メモリアレイMMLAの周りに、駆動回路が設けられる。駆動回路は、例えば、ワード線デコーダWDC、ビット線デコーダBDC、シフトドライバSDRV及びセンスアンプSAを含む。この例では、第1回路77a(駆動回路FLD1)、及び、第2回路77a(駆動回路FLD2)が設けられる。メモリアレイMMLA及び駆動回路は、メモリユニットMUに含まれる。
図16に示すように、本実施形態に係る磁気記憶装置211において、メモリアレイMMLAの周りに、駆動回路が設けられる。駆動回路は、例えば、ワード線デコーダWDC、ビット線デコーダBDC、シフトドライバSDRV及びセンスアンプSAを含む。この例では、第1回路77a(駆動回路FLD1)、及び、第2回路77a(駆動回路FLD2)が設けられる。メモリアレイMMLA及び駆動回路は、メモリユニットMUに含まれる。
図17は、第3実施形態に係る磁気記憶装置を例示する模式図である。
図17に示すように、本実施形態に係る磁気記憶装置212において、複数のメモリユニットMU、周辺回路、及び、パッドが設けられる。複数のメモリユニットMU、周辺回路、及び、パッドは、メモリチップMCに設けられる。
図17に示すように、本実施形態に係る磁気記憶装置212において、複数のメモリユニットMU、周辺回路、及び、パッドが設けられる。複数のメモリユニットMU、周辺回路、及び、パッドは、メモリチップMCに設けられる。
図18は、第3実施形態に係る磁気記憶装置を例示する模式図である。
図18に示すように、本実施形態に係る磁気記憶装置213において、複数のメモリチップMCが設けられる。複数のメモリチップMCは、メモリチップパッケージMCPに含まれる。この例では、複数のメモリチップパッケージMCP、及び、メモリコントローラが設けられる。複数のメモリチップパッケージMCP、及び、メモリコントローラは、SSD(Solid State Drive)に含まれる。
図18に示すように、本実施形態に係る磁気記憶装置213において、複数のメモリチップMCが設けられる。複数のメモリチップMCは、メモリチップパッケージMCPに含まれる。この例では、複数のメモリチップパッケージMCP、及び、メモリコントローラが設けられる。複数のメモリチップパッケージMCP、及び、メモリコントローラは、SSD(Solid State Drive)に含まれる。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018051742A JP7010741B2 (ja) | 2018-03-19 | 2018-03-19 | 磁気記憶装置 |
US16/120,636 US10446249B2 (en) | 2018-03-19 | 2018-09-04 | Magnetic memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018051742A JP7010741B2 (ja) | 2018-03-19 | 2018-03-19 | 磁気記憶装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019164861A JP2019164861A (ja) | 2019-09-26 |
JP2019164861A5 true JP2019164861A5 (ja) | 2021-02-04 |
JP7010741B2 JP7010741B2 (ja) | 2022-01-26 |
Family
ID=67906063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018051742A Active JP7010741B2 (ja) | 2018-03-19 | 2018-03-19 | 磁気記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10446249B2 (ja) |
JP (1) | JP7010741B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020047728A (ja) * | 2018-09-18 | 2020-03-26 | キオクシア株式会社 | 磁気メモリ |
JP2021048240A (ja) | 2019-09-18 | 2021-03-25 | キオクシア株式会社 | 磁気メモリ |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1134743A3 (en) | 2000-03-13 | 2002-04-10 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistive device and magneto-resistive effect type storage device |
JP3592244B2 (ja) | 2000-03-13 | 2004-11-24 | 松下電器産業株式会社 | 磁気抵抗素子および磁気抵抗効果型記憶素子 |
US7110312B2 (en) * | 2000-10-20 | 2006-09-19 | Micromem Technologies Inc. | Non-volatile magnetic memory device |
US6801450B2 (en) | 2002-05-22 | 2004-10-05 | Hewlett-Packard Development Company, L.P. | Memory cell isolation |
US6834005B1 (en) * | 2003-06-10 | 2004-12-21 | International Business Machines Corporation | Shiftable magnetic shift register and method of using the same |
US8331125B2 (en) | 2009-08-26 | 2012-12-11 | International Business Machines Corporation | Array architecture and operation for high density magnetic racetrack memory system |
US8467221B2 (en) * | 2010-07-09 | 2013-06-18 | International Business Machines Corporation | Magnetic spin shift register memory |
JP5727836B2 (ja) | 2011-03-30 | 2015-06-03 | 株式会社東芝 | 磁気記憶素子、磁気記憶装置、磁壁移動方法 |
JP6093146B2 (ja) | 2012-10-25 | 2017-03-08 | 株式会社東芝 | 磁性細線を有する磁気メモリおよびその書き込み方法 |
JP6184680B2 (ja) | 2012-11-20 | 2017-08-23 | 東芝メモリ株式会社 | 磁気記憶素子、磁気記憶装置、磁気メモリ、および駆動方法 |
US9219225B2 (en) | 2013-10-31 | 2015-12-22 | Micron Technology, Inc. | Multi-bit ferroelectric memory device and methods of forming the same |
JP6220292B2 (ja) * | 2014-03-11 | 2017-10-25 | 株式会社東芝 | 磁気メモリ、磁気メモリの再生方法、および磁気メモリの記録方法 |
JP6271350B2 (ja) * | 2014-06-25 | 2018-01-31 | 東芝メモリ株式会社 | 磁気メモリ、シフトレジスタメモリ、および磁気メモリの製造方法 |
JP6271370B2 (ja) * | 2014-08-25 | 2018-01-31 | 株式会社東芝 | 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法 |
JP6193190B2 (ja) * | 2014-08-25 | 2017-09-06 | 株式会社東芝 | 磁気記憶素子および磁気メモリ |
JP2017054936A (ja) * | 2015-09-09 | 2017-03-16 | 株式会社東芝 | 磁気メモリ素子および磁気メモリ |
US20170117027A1 (en) * | 2015-10-21 | 2017-04-27 | HGST Netherlands B.V. | Top pinned sot-mram architecture with in-stack selector |
JP2017143175A (ja) * | 2016-02-10 | 2017-08-17 | 株式会社東芝 | 磁気記憶装置 |
US9741764B1 (en) * | 2016-02-22 | 2017-08-22 | Samsung Electronics Co., Ltd. | Memory device including ovonic threshold switch adjusting threshold voltage thereof |
JP6178451B1 (ja) | 2016-03-16 | 2017-08-09 | 株式会社東芝 | メモリセルおよび磁気メモリ |
-
2018
- 2018-03-19 JP JP2018051742A patent/JP7010741B2/ja active Active
- 2018-09-04 US US16/120,636 patent/US10446249B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6381480B2 (ja) | 半導体装置 | |
JP5193837B2 (ja) | 半導体メモリカード | |
JP5372382B2 (ja) | 半導体装置 | |
US20140003114A1 (en) | Compact socket connection to cross-point array | |
TW201101464A (en) | Stacked semiconductor devices including a master device | |
TW200414501A (en) | Semiconductor device | |
JP2007066922A (ja) | 半導体集積回路装置 | |
JP2009224712A (ja) | プリント配線板および電子機器 | |
JP2010010407A (ja) | 半導体記憶装置 | |
JP2007096071A (ja) | 半導体メモリカード | |
JP2019057660A (ja) | メモリデバイス | |
JP5992713B2 (ja) | メモリシステム、その制御方法及び情報処理装置 | |
JP2019164861A5 (ja) | ||
JP2011129894A (ja) | 半導体装置 | |
KR20160025945A (ko) | 전자부품이 내장된 반도체 패키지 | |
JP2006237607A (ja) | 半導体装置でのパッド配置及びそのパッド構造 | |
JP5735339B2 (ja) | 半導体装置 | |
JP2006351664A (ja) | 半導体装置 | |
JP5996500B2 (ja) | 半導体装置および記憶装置 | |
US20160079206A1 (en) | Semiconductor package, package-on-package device including the same, and mobile device including the same | |
JP2007088329A (ja) | マルチチップパッケージ型半導体装置 | |
JP2014116516A (ja) | 半導体記憶装置、その製造方法及び記憶機器 | |
JP6761180B2 (ja) | 半導体装置 | |
JP2007199803A (ja) | 半導体メモリカード | |
JP2019047025A (ja) | 半導体装置 |