JP2019164861A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2019164861A
JP2019164861A JP2018051742A JP2018051742A JP2019164861A JP 2019164861 A JP2019164861 A JP 2019164861A JP 2018051742 A JP2018051742 A JP 2018051742A JP 2018051742 A JP2018051742 A JP 2018051742A JP 2019164861 A JP2019164861 A JP 2019164861A
Authority
JP
Japan
Prior art keywords
magnetic
wiring
potential
storage device
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018051742A
Other languages
English (en)
Other versions
JP2019164861A5 (ja
JP7010741B2 (ja
Inventor
ミカエル アルノー カンサ
Arnaud Quinsat Michael
ミカエル アルノー カンサ
大寺　泰章
Yasuaki Otera
泰章 大寺
剛 近藤
Takeshi Kondo
剛 近藤
信之 梅津
Nobuyuki Umezu
信之 梅津
拓哉 島田
Takuya Shimada
拓哉 島田
門　昌輝
Masateru Kado
昌輝 門
橋本　進
Susumu Hashimoto
進 橋本
中村　志保
Shiho Nakamura
志保 中村
英明 青地
Hideaki Aochi
英明 青地
朋也 佐貫
Tomoya Sanuki
朋也 佐貫
宮野　信治
Shinji Miyano
信治 宮野
善寛 上田
Yoshihiro Ueda
善寛 上田
雄一 伊藤
Yuichi Ito
雄一 伊藤
康人 吉水
Yasuto Yoshimizu
康人 吉水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2018051742A priority Critical patent/JP7010741B2/ja
Priority to US16/120,636 priority patent/US10446249B2/en
Publication of JP2019164861A publication Critical patent/JP2019164861A/ja
Publication of JP2019164861A5 publication Critical patent/JP2019164861A5/ja
Application granted granted Critical
Publication of JP7010741B2 publication Critical patent/JP7010741B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】安定した動作が可能な磁気記憶装置を提供する。【解決手段】実施形態によれば、磁気記憶装置は、第１配線、第２配線、第１メモリ部及び制御部を含む。前記第１メモリ部は、前記第１配線と前記第２配線との間に設けられる。前記制御部は、前記第１配線及び前記第２配線と電気的に接続される。前記第１メモリ部は、第１磁性部材、第１磁性素子及び第１非線形素子を含む。前記第１配線と前記第２配線との間の第１電流経路において、前記第１磁性素子は、前記第１磁性部材と前記第２配線との間に設けられる。前記第１電流経路において、前記第１非線形素子は、前記第１磁性素子と前記第２配線との間に設けられる。前記制御部は、第１シフト動作において前記第１電流経路に第１シフト電流を供給する。前記制御部は、第１読み出し動作において前記第１電流経路に第１読み出し電流を供給する。【選択図】図１

Description

本発明の実施形態は、磁気記憶装置に関する。
磁性体を用いた磁気シフトレジスタを含む磁気記憶装置がある。磁気記憶装置において安定した動作が求められる。
特開２０１７−５４９３６号公報
本発明の実施形態は、安定した動作が可能な磁気記憶装置を提供する。
本発明の実施形態によれば、磁気記憶装置は、第１配線、第２配線、第１メモリ部及び制御部を含む。前記第１メモリ部は、前記第１配線と前記第２配線との間に設けられる。前記制御部は、前記第１配線及び前記第２配線と電気的に接続される。前記第１メモリ部は、第１磁性部材、第１磁性素子及び第１非線形素子を含む。前記第１配線と前記第２配線との間の第１電流経路において、前記第１磁性素子は、前記第１磁性部材と前記第２配線との間に設けられる。前記第１電流経路において、前記第１非線形素子は、前記第１磁性素子と前記第２配線との間に設けられる。前記制御部は、第１シフト動作において前記第１電流経路に第１シフト電流を供給する。前記制御部は、第１読み出し動作において前記第１電流経路に第１読み出し電流を供給する。
第１実施形態に係る磁気記憶装置を例示する模式図である。 第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。 第１実施形態に係る磁気記憶装置を例示する模式的断面図である。 第１実施形態に係る磁気記憶装置を例示する模式図である。 第１実施形態に係る磁気記憶装置を例示する模式図である。 第１実施形態に係る磁気記憶装置を例示する模式図である。 第１実施形態に係る磁気記憶装置を例示する模式図である。 第２実施形態に係る磁気記憶装置を例示する模式的斜視図である。 第２実施形態に係る磁気記憶装置を例示する模式的斜視図である。 第１実施形態に係る磁気記憶装置を例示する模式的断面図である。 第２実施形態に係る磁気記憶装置を例示する模式図である。 第２実施形態に係る磁気記憶装置の一部を例示する模式的斜視図である。 第２実施形態に係る磁気記憶装置の一部を例示する模式的斜視図である。 第２実施形態に係る磁気記憶装置を例示する模式的斜視図である。 第２実施形態に係る磁気記憶装置を例示する模式的斜視図である。 第２実施形態に係る磁気記憶装置を例示する模式図である。 第２実施形態に係る磁気記憶装置を例示する模式図である。 第２実施形態に係る磁気記憶装置を例示する模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図１に示すように、実施形態に係る磁気記憶装置１１０は、第１配線Ｌ１、第２配線Ｌ２、第１メモリ部ＭＰ１、及び、制御部７０を含む。
第１メモリ部ＭＰ１は、第１配線Ｌ１及び第２配線Ｌ２の間に設けられる。第１配線Ｌ１は、例えば、複数のビット線の１つ（例えば、第１ビット線Ｌｂ１）である。第２配線Ｌ２は、複数のワード線の１つ（例えば、第１ワード線Ｌｗ１）である。
第１メモリ部ＭＰ１は、第１磁性部材１１、第１磁性素子１１ｓ、及び、第１非線形素子４１を含む。
この例では、第１磁性部材１１は、第１磁性部分ｐ１及び第２磁性部分ｐ２を含む。例えば、第１磁性部材１１は、第１磁性部分ｐ１から第２磁性部分ｐ２への方向に沿って延びる。第１磁性部分ｐ１は、第１磁性部材１１の１つの端部である。第２磁性部分ｐ２は、第１磁性部材１１の他の端部である。
第１磁性素子１１ｓは、第１電流経路ｃ１において、第１磁性部材１１及び第２配線Ｌ２の間に設けられる。第１電流経路ｃ１は、第１配線Ｌ１及び第２配線Ｌ２の間である。
この例では、第１磁性素子１１ｓは、第１磁性層１１ａ及び第１非磁性層１１ｃを含む。第１非磁性層１１ｃは、第１磁性部材１１の少なくとも一部、及び、第１磁性層１１ａの間に設けられる。第１磁性部材１１の少なくとも一部は、例えば、第２磁性部分ｐ２の一部である。例えば、第１磁性層１１ａ、第１非磁性層１１ｃ及び第２磁性部分ｐ２により磁気抵抗素子が形成される。磁気抵抗素子は、例えば、ＭＴＪ（Magnetic Tunnel Junction）素子である。第１磁性素子１１ｓは、例えば、ＭＴＪ素子である。
この例では、第１磁性素子１１ｓは、第１中間磁性層１１ｂをさらに含む。第１中間磁性層１１ｂは、第１磁性部材１１の上記の一部、及び、第１非磁性層１１ｃの間に設けられる。この場合、第１磁性層１１ａ、第１非磁性層１１ｃ及び第１中間磁性層１１ｂにより、磁気抵抗素子が形成される。例えば、第１磁性部材１１の上記の一部は、第１中間磁性層１１ｂと磁気的に結合される。
第１非線形素子４１は、第１電流経路ｃ１において、第１磁性素子１１ｓ及び第２配線Ｌ２の間に設けられる。第１非線形素子４１の電気抵抗は、例えば、第１非線形素子４１に加わる電圧により変化する。例えば、第１電圧領域における電気抵抗は、第２電圧領域における電気抵抗とは異なる。第１非線形素子４１は、例えば、スイッチとして機能する。
１つの例において、第１非線形素子４１は、Ｔｅ、Ｓｅ及びＧｅよりなる群から選択された少なくとも１つを含む。
第１磁性部材１１の磁化の向きは、第１磁性部材１１に加わる外部エネルギーにより変化可能である。磁化の向きが、記憶される情報に対応する。例えば、後述する書き込み動作により、磁化の向きが反転する。
磁気記憶装置１１０において、情報の読み出し動作、及び、情報のシフト動作が行われる。シフト動作においては、第１磁性部材１１における磁化は、第１磁性部材１１の中をシフトする。書き込み動作、読み出し動作、及び、シフト動作は、例えば、制御部７０により行われる。
後述するように、磁気記憶装置において、複数のメモリ部（第１メモリ部ＭＰ１など）が設けられても良い。以下では、第１メモリ部ＭＰ１に関する読み出し動作を「第１読み出し動作」とする。第１メモリ部ＭＰ１に関するシフト動作を「第１シフト動作」とする。第１メモリ部ＭＰ１に関する書き込み動作を「第１書き込み動作」とする。
実施形態においては、制御部７０は、第１シフト動作において、第１電流経路ｃ１に第１シフト電流Ｉｓ１を供給する。制御部７０は、第１読み出し動作において、第１電流経路ｃ１に第１読み出し電流Ｉｒ１を供給する。
例えば、第１シフト電流Ｉｓ１の大きさは、第１読み出し電流Ｉｒ１の大きさよりも大きい。第１シフト電流Ｉｓ１により、磁化がシフトする。第１読み出し電流Ｉｒ１が流れたときには、磁化は実質的にシフトしない。例えば、電流の大きさの差により、シフト動作及び読み出し動作が、区別される。
実施形態においては、第１非線形素子４１が設けられている。複数のメモリ部が設けられている場合においても、第１非線形素子４１により、目的とするメモリ部を選択できる。これにより、同じ電流経路（第１電流経路ｃ１）に、第１シフト電流Ｉｓ１及び第１読み出し電流Ｉｒ１が流れても、目的とするメモリ部の動作が得られる。
実施形態によれば、安定した動作が可能な磁気記憶装置が提供できる。実施形態においては、構成が簡単である。高い記憶密度が得られる。
以下、磁気記憶装置１１０の例についてさらに説明する。
図２は、第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図３は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。
図３は、図２のＡ１−Ａ２線断面図である。図２において、見やすさのために、絶縁部分の一部は、省略されている。
図２に示すように、第１磁性部材１１は、第１方向に沿って延びる。第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＹ軸方向に対して垂直な方向をＹ軸方向とする。
第１配線Ｌ１は、第２方向に沿って延びる。第２方向は、第１方向と交差する。この例では、第２方向は、Ｘ軸方向である。
第２配線Ｌ２は、第３方向に沿って延びる。第３方向は、第１方向及び第２方向を含む平面と交差する。この例では、第３方向は、Ｙ軸方向である。
この例では、第１磁性部材１１は、Ｚ軸方向に延びる筒状である。この例では、第１磁性部材１１は、「くびれ」構造を有する。例えば、第１磁性部材１１は、第１面１１ｆａ及び第２面１１ｆｂを含む。第１面１１ｆａは、筒の外側である。第２面１１ｆｂは、筒の内側である。例えば、第１面１１ｆａの第４方向における位置は、Ｚ軸方向に沿って、周期的に変化する。例えば、第２面１１ｆｂの第４方向における位置は、Ｚ軸方向に沿って、周期的に変化する。第４方向は、Ｚ軸方向と交差する任意の方向である。
この例では、基体５０ｓの上に、第１配線Ｌ１が設けられる。第１配線Ｌ１及び第１磁性部材１１の間に第１電極５１が設けられる。第１電極５１の上に、第１メモリ部ＭＰ１が設けられる。第１磁性部材１１の第２磁性部分ｐ２の一部の上に、第１磁性素子１１ｓが設けられる。第１磁性素子１１ｓ及び第２配線Ｌ２の間に、第１非線形素子４１が設けられる。この例では、第２配線Ｌ２及び第１非線形素子４１の間に、電極４１ａが設けられる。第１磁性素子１１ｓ及び第１非線形素子４１の間に、電極４１ｂが設けられる。
図３に示すように、第１磁性部材１１に、複数の凸部１１ｐ及び複数の凹部１１ｑが設けられる。複数の凸部１１ｐ及び複数の凹部１１ｑは、Ｚ軸方向に沿って交互に並ぶ。凸部１１ｐの幅は、凹部１１ｑの幅よりも広い。幅は、Ｚ軸方向と交差する方向における長さである。
例えば、第１磁性部材１１の第１磁化１１Ｍは、第１状態及び第２状態を有する。第１状態において、第１磁化１１Ｍは、内側から外側へ向かう。第２状態において、第１磁化１１Ｍは、外側から内側へ向かう。
磁化における複数の向きが、記憶される情報に対応する。第１磁性部材１１において、複数の第１磁壁１１ｗが設けられる。複数の第１磁壁１１ｗの間の領域が、第１磁区１１ｄに対応する。例えば、第１磁区１１ｄの第１磁化１１Ｍが制御される。第１磁区１１ｄに、情報が記憶される。例えば、第１磁壁１１ｗは、凹部１１ｑに形成される。第１磁壁１１ｗの位置の制御性が高い。
この例では、第１磁性部材１１の第１磁化１１Ｍは、以下に説明する第１導電層３１により制御される。第１磁化１１Ｍの制御は、書き込み動作に対応する。実施形態において、書き込み動作には、種々の方法が適用可能である。以下では、第１導電層３１を用いた書き込み動作について説明する。
図２に示すように、第１導電層３１は、制御部７０と電気的に接続される。第１導電層３１は、第１磁性部材１１から離れる。例えば、第１導電層３１の一部は、第１磁性部材１１と重なる。この例では、Ｚ軸方向において、第１導電層３１の一部は、第１磁性部材１１の一部と重なる。
例えば、第１導電層３１は、第１導電部分３１ａ、第２導電部分３１ｂ及び第３導電部分３１ｃを含む。第３導電部分３１ｃは、第１導電部分３１ａ及び第２導電部分３１ｂの間である。第１磁性部材１１の少なくとも一部から第３導電部分３１ｃの少なくとも一部への方向は、第１方向（Ｚ軸方向）に沿う。
図２及び図３に示すように、第３導電部分３１ｃから第１磁性素子１１ｓへの方向は、第１方向（Ｚ軸方向）と交差する。
図３に示すように、絶縁部材３０ｉが設けられている。絶縁部材３０ｉは、第１磁性部材１１の少なくとも一部と、第３導電部分３１ｃと、の間に設けられる。絶縁部材３０ｉは、第１導電層３１、第１磁性素子１１ｓ及び第１非線形素子４１の周りに設けられる。
例えば、制御部７０は、第１書き込み動作において、第１導電層３１に第１書き込み電流Ｉｗ１（図２参照）を供給する。例えば、第１導電層３１からの作用により、第１磁性部材１１の一部の磁化（第１磁化１１Ｍ）の向きが変化する。これにより、書き込み動作が行われる。
例えば、第１書き込み電流Ｉｗ１は、第１導電部分３１ａから第２導電部分３１ｂへの向きに流れて良い。または、第１書き込み電流Ｉｗ１は、第２導電部分３１ｂから第１導電部分３１ａへの向きにが流れても良い。例えば、電流の向きにより、書き込まれる情報が変化する。
例えば、第１情報は、第１書き込み電流Ｉｗ１が第１向きで第１導電層３１を流れるときに書き込まれる情報である。第２情報は、第１書き込み電流Ｉｗ１が第２向きで第１導電層３１を流れるときに書き込まれる情報である。第２向きは、第１向きとは逆である。第１情報は、第２情報とは異なる。
第１情報は、”０”及び”１”の１つである。第２情報は、”０”及び”１”の他の１つである。
図４〜図７は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図４〜図７に示すように、実施形態に係る磁気記憶装置１１１〜１１４において、第１デコーダ７１及び第２デコーダ７２が設けられる。第１デコーダ７１は、第１配線Ｌ１と電気的に接続される。第２デコーダ７２は、第２配線Ｌ２と電気的に接続される。第１デコーダ７１は、例えば、ビット線デコーダＢＤＣである。第２デコーダ７２は、例えば、ワード線デコーダＷＤＣである。第１デコーダ７１及び第２デコーダ７２は、制御部７０に含まれる。
磁気記憶装置１１１〜１１４において、シフトドライバ７３（ＳＤＲＶ）及びセンスアンプ７４（ＳＡ）が設けられる。シフトドライバ７３及びセンスアンプ７４は、制御部７０に含まれる。
磁気記憶装置１１１においては、シフトドライバ７３は、第２デコーダ７２と接続される。センスアンプ７４は、第２デコーダ７２と接続される。
磁気記憶装置１１２においては、シフトドライバ７３は、第１デコーダ７１と接続される。センスアンプ７４は、第１デコーダ７１接続される。
磁気記憶装置１１３においては、シフトドライバ７３は、第１デコーダ７１と接続される。センスアンプ７４は、第２デコーダ７２と接続される。
磁気記憶装置１１４においては、シフトドライバ７３は、第２デコーダ７２と接続される。センスアンプ７４は、第１デコーダ７１と接続される。
（第２実施形態）
図８は、第２実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図８に示すように、実施形態に係る磁気記憶装置１２０においては、第１導電層３１の少なくとも一部は、カーブしている。磁気記憶装置１２０におけるこれ以外の構成は、磁気記憶装置１１０の構成と同じである。
この例では、第３導電部分３１ｃから第１磁性素子１１ｓへの方向は、Ｘ軸方向に沿う。例えば、第１導電部分３１ａのＸ軸方向に沿う位置は、第３導電部分３１ｃのＸ軸方向に沿う位置、及び、第１磁性素子１１ｓのＸ軸方向に沿う位置の間にある。例えば、第２導電部分３１ｂのＸ軸方向に沿う位置は、第３導電部分３１ｃのＸ軸方向に沿う位置、及び、第１磁性素子１１ｓのＸ軸方向に沿う位置の間にある。
例えば、第３導電部分３１ｃから第１磁性部材１１に与える作用が大きくなる。効率的な書き込みが実施できる。
（第３実施形態）
本実施形態においては、複数のメモリ部が設けられる。例えば、既に説明した第１メモリ部ＭＰ１に加えて、第２メモリ部が設けられる。以下では、第２メモリ部ＭＰ２について説明する。
図９は、第２実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図１０は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。
図１０は、図９のＡ３−Ａ４線断面図である。図９において、見やすさのために、絶縁部分の一部は、省略されている。
図９及び図１０に示すように、磁気記憶装置１３０においては、第２メモリ部ＭＰ２及び第３配線Ｌ３が設けられる。第３配線Ｌ３は、例えば、第２ビット線Ｌｂ２に対応する。制御部７０は、第３配線Ｌ３と接続される。
第２メモリ部ＭＰ２は、第３配線Ｌ３と第２配線Ｌ２との間に設けられる。
第２メモリ部ＭＰ２は、第２磁性部材１２、第２磁性素子１２ｓ及び第２非線形素子４２を含む。第２磁性素子１２ｓは、第２電流経路ｃ２において、第２磁性部材１２及び第２配線Ｌ２の間に設けられる。第２電流経路ｃ２は、第３配線Ｌ３及び第２配線Ｌ２の間である。第２磁性素子１２ｓは、第２電流経路ｃ２において、第２磁性部材１２及び第２配線Ｌ２の間に設けられる。例えば、第２磁性部材１２は、第３磁性部分ｐ３及び第４磁性部分ｐ４を含む。第３磁性部分ｐ３は、第３配線Ｌ３と電気的に接続される。第４磁性部分ｐ４及び第２非線形素子４２の間に、第２磁性素子１２ｓが設けられる。
例えば、基体５０ｓの上に、第３配線Ｌ３が設けられる。第３配線Ｌ３の上に、電極５１Ｂが設けられる。電極５１Ｂの上に、第２メモリ部ＭＰ２が設けられる。
制御部７０は、例えば、第２シフト動作、第２読み出し動作及び第２書き込み動作を実施する。これらの動作は、第２メモリ部ＭＰ２に関する動作である。
制御部７０は、第２シフト動作において、第２電流経路ｃ２に第２シフト電流Ｉｓ２を供給する。制御部７０は、第２読み出し動作において、第２電流経路ｃ２に第２読み出し電流Ｉｒ２を供給する。
制御部７０は、例えば、第２書き込み動作において、第１導電層３１に第２書き込み電流Ｉｗ２を供給する。第２書き込み電流Ｉｗ２は、第１書き込み電流Ｉｗ１と同じで良い。
図９に示すように、第１導電層３１は、第４導電部分３１ｄ及び第５導電部分３１ｅをさらに含む。例えば、第２導電部分３１ｂは、第１導電部分３１ａ及び第５導電部分３１ｅの間に設けられる（図２及び図９参照）。第４導電部分３１ｄは、第２導電部分３１ｂ及び第５導電部分３１ｅの間に設けられる（図９参照）。第２磁性部材１２は、第１方向（Ｚ軸方向）に沿って延びる。この例では、第２磁性部材１２の少なくとも一部から第４導電部分３１ｄへの方向は、第１方向に沿う。
図９及び図１０に示すように、第４導電部分３１ｄから第２磁性素子１２ｓへの方向は、第１方向と交差する。
第２磁性部材１２においても、複数の第２磁壁１２ｗが設けられる。複数の第２磁壁１２ｗの間の領域が、第２磁区１２ｄに対応する。
第２磁性素子１２ｓは、第２磁性層１２ａ及び第２非磁性層１２ｃを含む。この例では、第２中間磁性層１２ｂが設けられる。第２磁性層１２ａ及び第２非線形素子４２間に、電極４２ｂが設けられる。第２非線形素子４２及び第２配線Ｌ２の間に、電極４２ａが設けられる。
図１１は、第２実施形態に係る磁気記憶装置を例示する模式図である。
図１２及び図１３は、第２実施形態に係る磁気記憶装置の一部を例示する模式的斜視図である。
図１２及び図１３において、見やすさのために、絶縁部分の一部は、省略されている。
図１１に示すように、本実施形態に係る磁気記憶装置１４０においても、複数のメモリ部が設けられる。この例では、第１〜第４メモリ部ＭＰ１〜ＭＰ４が図示されている。
複数のワード線（例えば、第１ワード線Ｌｗ１及び第２ワード線Ｌｗ２）が設けられる。複数のビット線（例えば、第１ビット線Ｌｂ１及び第２ビット線Ｌｂ２）が設けられる。複数の導電層（この例では、第１導電層３１及び第２導電層３２）が設けられる。
第１〜第４配線Ｌ１〜Ｌ４が設けられる。第１配線Ｌ１は、第１ビット線Ｌｂ１に対応する。第２配線Ｌ２は、第１ワード線Ｌｗ１に対応する。第３配線Ｌ３は、第２ビット線Ｌｂ２に対応する。第４配線Ｌ４は、第２ワード線Ｌｗ２に対応する。
第１配線Ｌ１と第４配線Ｌ４との間に、第３メモリ部ＭＰ３が設けられる。第３メモリ部ＭＰ３は、第３磁性部材１３、第３磁性素子１３ｓ及び第３非線形素子４３を含む。
第２配線Ｌ２と第４配線Ｌ４との間に、第４メモリ部ＭＰ４が設けられる。第４メモリ部ＭＰ４は、第４磁性部材１４、第４磁性素子１４ｓ及び第４非線形素子４４を含む。
図１２に示すように、第３磁性素子１３ｓは、例えば、第３磁性層１３ａ及び第３非磁性層１３ｃを含む。この例では、第３中間磁性層１３ｂが設けられている。例えば、第３非線形素子４３と第４配線Ｌ４との間に、電極４３ａが設けられる。例えば、第３非線形素子４３と第３磁性素子１３ｓとの間に、電極４３ｂが設けられる。第１配線Ｌ１と第３メモリ部ＭＰ３との間に、電極５１Ｃが設けられる。第２導電層３２は、領域３２ａ、領域３２ｂ及び領域３２ｃを含む。第３磁性部材１３の少なくとも一部から領域３２ｃへの方向は、Ｚ軸方向に沿う。第２導電層３２に、第３書き込み電流Ｉｗ３が流れる。
図１３に示すように、第４磁性素子１４ｓは、例えば、第４磁性層１４ａ及び第４非磁性層１４ｃを含む。この例では、第４中間磁性層１４ｂが設けられている。例えば、第４非線形素子４４と第４配線Ｌ４との間に、電極４４ａが設けられる。例えば、第４非線形素子４４と第４磁性素子１４ｓとの間に、電極４４ｂが設けられる。第３配線Ｌ３と第４メモリ部ＭＰ４との間に、電極５１Ｄが設けられる。第２導電層３２は、領域３２ｄ及び領域３２ｅをさらに含む。第４磁性部材１４の少なくとも一部から領域３２ｄへの方向は、Ｚ軸方向に沿う。第２導電層３２に、第４書き込み電流Ｉｗ４が流れる。第４書き込み電流Ｉｗ４は、第３書き込み電流Ｉｗ３と同じでも良い。
制御部７０は、これらの配線及び導電層の電位を制御することで、複数のメモリ部に関して、シフト動作、読み出し動作及び書き込み動作を実施する。
実施形態において、第１シフト動作において、制御部７０は、第１配線Ｌ１を第１電位Ｖ１に設定し、第２配線Ｌ２を第２電位Ｖ２に設定する。第１読み出し動作において、制御部７０は、第１配線Ｌ１を第３電位Ｖ３に設定し、第２配線Ｌ２を第４電位Ｖ４に設定する。１つの例において、第４電位Ｖ４は、第１電位Ｖ１と第２電位Ｖ２との間である。第４電位Ｖ４は、第３電位Ｖ３と第２電位Ｖ２との間である。
１つの例において、第３電位Ｖ３は、第１電位Ｖ１と第２電位Ｖ２との間であり、第３電位Ｖ３は、第１電位Ｖ１と第４電位Ｖ４との間でも良い。
例えば、選択ビット線をＢＬiとする。選択ワード線をＷＬｊとする。１つの例において、選択ビット線（ＢＬi）及び選択ワード線（ＷＬｊ）においては、例えば、
ＶＢＬ ｓｈｉｆｔ＝ＶＢＬ Ｒｅａｄ＜０Ｖ＜ＶＷＬ Ｒｅａｄ＜ＶＷＬ ｓｈｉｆｔ
とされる。
例えば、選択ビット線をＢＬiとする。選択ワード線をＷＬｊとする。１つの例において、選択ビット線（ＢＬi）及び選択ワード線（ＷＬｊ）においては、例えば、
ＶＢＬ ｓｈｉｆｔ＜ＶＢＬ Ｒｅａｄ＜０Ｖ＜ＶＷＬ Ｒｅａｄ＝ＶＷＬ ｓｈｉｆｔ
とされる。
非選択ビット線をＢＬ｛ｋ｝とする。非選択ワード線をＷＬ｛ｌ｝とする。ｋはｉとは異なる。ｌは、ｊとは異なる。非選択ビット線（ＢＬ｛ｋ｝）及び非選択ワード線（ＷＬ｛ｌ｝）においては、例えば、
ＶＢＬ｛ｋ｝ ｓｈｉｆｔ＝ＶＢＬ｛ｋ｝ Ｒｅａｄ＝ＶＷＬ｛ｌ｝ Ｒｅａｄ＝ＶＷＬ｛ｌ｝ ｓｈｉｆｔ＝０Ｖ
とされる。
第１〜第４メモリ部ＭＰ１〜ＭＰ４などは、例えば、メモリアレイＭＭＬＡに含まれる。
図１４及び図１５は、第２実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図１４に示すように、磁気記憶装置１４１において、第１導電層３１は、ジグザグ状に延びる。例えば、第１磁性素子１１ｓから第２磁性素子１２ｓへの方向は、第３導電部分３１ｃから第４導電部分３１ｄへの方向と交差する。第１導電層３１からの作用が、効果的に第１磁性部材１１及び第２磁性部材１２に加わる。より、安定した動作が得られる。
図１５に示すように、磁気記憶装置１４２において、第１導電層３１は、直線状に延びる。
図１６は、第２実施形態に係る磁気記憶装置を例示する模式図である。
図１６に示すように、本実施形態に係る磁気記憶装置２１１において、メモリアレイＭＭＬＡの周りに、駆動回路が設けられる。駆動回路は、例えば、ワード線デコーダＷＤＣ、ビット線デコーダＢＤＣ、シフトドライバＳＤＲＶ及びセンスアンプＳＡを含む。この例では、第１回路７７ａ（駆動回路ＦＬＤ１）、及び、第２回路７７ａ（駆動回路ＦＬＤ２）が設けられる。メモリアレイＭＭＬＡ及び駆動回路は、メモリユニットＭＵに含まれる。
図１７は、第２実施形態に係る磁気記憶装置を例示する模式図である。
図１７に示すように、本実施形態に係る磁気記憶装置２１２において、複数のメモリユニットＭＵ、周辺回路、及び、パッドが設けられる。複数のメモリユニットＭＵ、周辺回路、及び、パッドは、メモリチップＭＣに設けられる。
図１８は、第２実施形態に係る磁気記憶装置を例示する模式図である。
図１８に示すように、本実施形態に係る磁気記憶装置２１３において、複数のメモリチップＭＣが設けられる。複数のメモリチップＭＣは、メモリチップパッケージＭＣＰに含まれる。この例では、複数のメモリチップパッケージＭＣＰ、及び、メモリコントローラが設けられる。複数のメモリチップパッケージＭＣＰ、及び、メモリコントローラは、ＳＳＤ（Solid State Drive)に含まれる。
以下、実施形態における材料の例について説明する。
第１磁性部材１１は、例えば、垂直磁化膜を含む。
第１磁性部材１１は、例えば、希土類―遷移金属アモルファス合金を含んでも良い。希土類―遷移金属アモルファス合金は、例えば、希土類遷移金属と３ｄ遷移金属とを含む合金を含む。希土類―遷移金属アモルファス合金は、例えば、フェリ磁性体である。希土類―遷移金属アモルファス合金は、例えば、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）及びＧｄ（ ガドリニウム）よりなる群から選択された少なくとも１つと、遷移金属の少なくとも１つを含む。希土類―遷移金属アモルファス合金は、例えば、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏ及びＧｄＦｅＣｏよりなる群から選択された少なくとも１つを含む。
第１磁性部材１１は、例えば、多層膜を含んでも良い。第１磁性部材１１は、例えば、Ｃｏ膜とＮｉ膜とを含む多層膜、Ｃｏ膜とＰｄ膜とを含む多層膜、及び、Ｃｏ膜とＰｔ膜とを含む多層膜よりなる群から選択された少なくとも１つを含む。
第１磁性部材１１は、例えば、規則合金を含んでも良い。規則合金は、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つと、Ｐｔ及びＰｄよりなる群から選択された少なくとも１つと、を含む。規則合金における結晶構造は、例えば、Ｌ１０型である。規則合金は、例えば、Ｃｏ５０Ｐｄ５０、Ｃｏ５０Ｐｔ５０、Ｆｅ５０Ｐｔ５０、Ｆｅ５０Ｐｄ５０、Ｆｅ３０Ｎｉ２０Ｐｄ５０、Ｃｏ３０Ｆｅ１０Ｎｉ１０Ｐｔ５０、及び、Ｃｏ３０Ｎｉ２０Ｐｔ５０よりなる群から選択された少なくとも１つを含んでも良い。規則合金における組成比は、上記に限定されない。
第１磁性部材１１は、規則合金と、他の元素と、を含んでも良い。他の元素は、例えば、Ｖ、Ｍｎ、Ｃｕ、Ｃｒ、Ｂ及びＡｇよりなる群から選択された少なくとも１つを含む。これらの元素の添加により、例えば、磁気異方性エネルギーまたは飽和磁化が調整されても良い。例えば、大きな磁気異方性エネルギーが得られる。
第１磁性部材１１は、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む。第１磁性部材１１は、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む合金を含んでも良い。第１磁性部材１１は、例えば、他の元素（例えば半金属）をさらに含んでも良い。他の元素は、例えば、ホウ素及びシリコンよりなる群から選択された少なくとも１つを含む。第１磁性部材１１は、例えば、多層膜を含んでも良い。多層膜は、第１膜と第２膜を含む。第１膜は、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む。第２膜は、白金属（例えばＰｔ及びＰｄなど）を含む。第１磁性部材１１は、例えば、Ｃｏ−Ｆｅ合金の膜と、Ｎｉ膜と、を含む多層膜（Ｃｏ−Ｆｅ／Ｎｉ多層膜）を含む。
第１電極５１は、例えば、Ｃｕ、Ａｇ，Ａｕ及びＡｌよりなる群から選択された少なくとも１つを含む。第１電極５１は、これらの元素の少なくとも１つを含む合金を含んでも良い。
第１非磁性層１１ｃは、例えば、アルミニウム酸化物（ＡｌＯｘ）、アルミニウム窒化物（ＡｌＮ）、マグネシウム酸化物（ＭｇＯ）、マグネシウム窒化物、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（Ｓｉ−Ｎ）、シリコン酸窒化物（Ｓｉ−Ｏ−Ｎ）、ＴｉＯ２、及び、Ｃｒ２Ｏ３よりなる群から選択された少なくとも１つを含む。これらの材料は、例えば、非磁性トンネルバリアとして機能する。第１非磁性層１１ｃは、例えば、非磁性金属を含んでも良い。第１非磁性層１１ｃの適切な材料（及び厚さ）により、例えば、磁気抵抗効果が効果的になる。
第１磁性層１１ａは、例えば、ＦｅＮｉ及びＣｏＺｒよりなる群から選択された少なくとも１つを含む。第１磁性層１１ａは、例えば、軟磁性材料を含む。第１磁性層１１ａは、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む合金を含んでも良い。第１磁性層１１ａは、例えば、ホウ素、シリコン及びゲルマニウムよりなる群から選択された他の元素をさらに含んでも良い。第１磁性層１１ａの第１導電層３１上の被覆厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
第１非線形素子４１は、例えば、セレクタである。セレクタは、例えば、スイッチ素子である。スイッチ素子は、例えば、第１端子及び第２端子を含む。第１端子及び第２端子の間に印加される電圧の絶対値が第１値未満のときに、スイッチ素子は第１抵抗状態である。第１端子及び第２端子の間に印加される電圧の絶対値が第１値以上のときに、スイッチ素子は第２抵抗状態である。第１抵抗状態における電気抵抗は、第２抵抗状態における電気抵抗よりも高い。第１抵抗状態は、例えば、非導通状態である。第２抵抗状態は、例えば、導通状態である。上記の電気抵抗の変化は、第１端子の電位が第２端子の電位よりも高い場合に生じても良い。上記の電気抵抗の変化は、第１端子の電位が第２端子の電位よりも低い場合に生じても良い。第１端子は、例えば、上記に電極４１ａでも良い。第２端子は、電極４１ｂでも良い。
スイッチ素子は、例えば、第１元素を含む。第１元素は、例えば、Ｔｅ、Ｇｅ及びＳｅよりなる群から選択された少なくとも１つを含む。第１元素は、例えば、Ｔｅ、Ｇｅ、Ｓｅ、Ｎｂ、Ｖ及びＳよりなる群から選択された少なくとも１つを含む。第１元素は、例えば、カルコゲン元素を含む。
スイッチ素子は、例えば、上記の第１元素に加えて、第２元素を含んでも良い。第２元素は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ａｓ、Ｎ、Ｔｉ、Ｐ及びＳｂよりなる群から選択された少なくとも１つを含む。
実施形態によれば、安定した動作が可能な磁気記憶装置が提供できる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶装置に含まれる磁性部材、磁性層、非磁性層、導電層、電極、絶縁層、磁性膜及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１〜１４…第１〜第４磁性部材、 １１Ｍ、１２Ｍ…第１磁化、 １１ａ、１２ａ…第１、第２磁性層、 １１ｂ、１２ｂ…第１、第２中間磁性層、 １１ｃ、１２ｃ…第１、第２非磁性層、 １１ｄ、１２ｄ…第１、第２磁区、 １１ｆａ…第１面、 １１ｆｂ…第２面、 １１ｐ…凸部、 １１ｑ…凹部、 １１ｓ〜１４ｓ…第１〜第４磁性素子、 １１ｗ、１２ｗ…第１、第２磁壁、 ３０ｉ…絶縁部材、 ３１、３２…第１、第２導電層、 ３１ａ〜３１ｅ…第１〜第５導電部分、 ４１〜４４…第１〜第４非線形素子、 ４１ａ、４１ｂ、４２ａ、４２ｂ…電極、 ５０ｓ…基体、 ５１、５１Ｂ…電極、 ７０…制御部、 ７１…第１デコーダ、 ７２…第２デコーダ、 ７３…シフトドライバ、 ７４…センスアンプ、 ７７ａ、７７ｂ…第１、第２制御部、 １１０〜１１４、１２０、１３０、１４０〜１４１、２１１〜２１３…磁気記憶装置、 ＢＤＣ…ビット線デコーダ、 ＦＬＤ１、ＦＬＤ２…駆動回路、 Ｉｒ１、Ｉｒ２…第１、第２読み出し電流、 Ｉｓ１、Ｉｓ２…第１、第２シフト電流、 Ｉｗ１、Ｉｗ２…第１、第２書き込み電流、 Ｌ１〜Ｌ４…第１〜第４配線、 Ｌｂ１、Ｌｂ２…第１、第２ビット線、 Ｌｗ１、Ｌｗ２…第１、第２ワード線、 ＭＣ…メモリチップ、 ＭＣＰ…メモリチップパッケージ、 ＭＭＬＡ…メモリアレイ、 ＭＰ１〜ＭＰ４…第１〜第４メモリ部、 ＭＵ…メモリユニット、 ＳＡ…センスアンプ、 ＳＤＲＶ…シフトドライバ、 ＷＤＣ…ワード線デコーダ、 ｃ１、ｃ２…第１、第２電流経路、 ｐ１〜ｐ４…第１〜第４磁性部分

Claims (15)

  1. 第１配線と、
    第２配線と、
    前記第１配線と前記第２配線との間に設けられた第１メモリ部と、
    前記第１配線及び前記第２配線と電気的に接続された制御部と、
    を備え、
    前記第１メモリ部は、
    第１磁性部材と、
    第１磁性素子と、
    第１非線形素子と、
    を含み、
    前記第１配線と前記第２配線との間の第１電流経路において、前記第１磁性素子は、前記第１磁性部材と前記第２配線との間に設けられ、
    前記第１電流経路において、前記第１非線形素子は、前記第１磁性素子と前記第２配線との間に設けられ、
    前記制御部は、第１シフト動作において前記第１電流経路に第１シフト電流を供給し、
    前記制御部は、第１読み出し動作において前記第１電流経路に第１読み出し電流を供給する、磁気記憶装置。
  2. 前記制御部は、
    前記第１配線と電気的に接続された第１デコーダと、
    前記第２配線と電気的に接続された第２デコーダと、
    を含む、請求項１記載の磁気記憶装置。
  3. 前記制御部は、
    前記第２デコーダと接続されたシフトドライバと、
    前記第２デコーダと接続されたセンスアンプと、
    を含む、請求項２記載の磁気記憶装置。
  4. 前記制御部は、
    前記第１デコーダと接続されたシフトドライバと、
    前記第１デコーダと接続されたセンスアンプと、
    を含む、請求項２記載の磁気記憶装置。
  5. 前記制御部は、
    前記第１デコーダと接続されたシフトドライバと、
    前記第２デコーダと接続されたセンスアンプと、
    を含む、請求項２記載の磁気記憶装置。
  6. 前記制御部は、
    前記第２デコーダと接続されたシフトドライバと、
    前記第１デコーダと接続されたセンスアンプと、
    を含む、請求項２記載の磁気記憶装置。
  7. 前記第１磁性素子は、
    第１磁性層と、
    前記第１磁性部材の少なくとも一部と前記第１磁性層との間に設けられた第１非磁性層と、
    を含む、請求項１〜６のいずれか１つに記載の磁気記憶装置。
  8. 前記第１磁性素子は、第１中間磁性層をさらに含み、
    前記第１中間磁性層は、前記第１磁性部材の前記少なくとも一部と、前記第１非磁性層と、の間に設けられた、請求項７記載の磁気記憶装置。
  9. 前記第１非線形素子は、Ｔｅ、Ｓｅ及びＧｅよりなる群から選択された少なくとも１つを含む、請求項１〜８のいずれか１つに記載の磁気記憶装置。
  10. 前記第１磁性部材は、第１方向に沿って延び、
    前記第１配線は、前記第１方向と交差する第２方向に沿って延び、
    前記第２配線は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿って延びる、請求項１〜９のいずれか１つに記載の磁気記憶装置。
  11. 前記制御部と電気的に接続され前記第１磁性部材から離れた第１導電層をさらに備え、
    前記制御部は、第１書き込み動作において前記第１導電層に第１書き込み電流を供給する、請求項１０記載の磁気記憶装置。
  12. 前記第１書き込み電流が第１向きで前記第１導電層を流れるときに書き込まれる第１情報は、前記第１書き込み電流が前記第１向きとは逆の第２向きで前記第１導電層を流れるときに書き込まれる第２情報とは異なる、請求項１１記載の磁気記憶装置。
  13. 第３配線と、
    前記第３配線と前記第２配線との間に設けられた第２メモリ部と、
    をさらに備え、
    前記制御部は、さらに前記第３配線と電気的に接続され、
    前記第２メモリ部は、
    第２磁性部材と、
    第２磁性素子と、
    第２非線形素子と、
    を含み、
    前記第３配線と前記第２配線との間の第２電流経路において、前記第２磁性素子は、前記第２磁性部材と前記第２配線との間に設けられ、
    前記第２電流経路において、前記第２非線形素子は、前記第２磁性素子と前記第２配線との間に設けられ、
    前記制御部は、第２シフト動作において前記第２電流経路に第２シフト電流を供給し、
    前記制御部は、第２読み出し動作において前記第２電流経路に第２読み出し電流を供給する、請求項１〜１２のいずれか１つに記載の磁気記憶装置。
  14. 前記第１シフト動作において、前記制御部は、前記第１配線を第１電位に設定し、前記第２配線を第２電位に設定し、
    前記第１読み出し動作において、前記制御部は、前記第１配線を第３電位に設定し、前記第２配線を第４電位に設定し、
    前記第４電位は、前記第１電位と前記第２電位との間であり、
    前記第４電位は、前記第３電位と前記第２電位との間である、請求項１〜１３のいずれか１つに記載の磁気記憶装置。
  15. 前記第１シフト動作において、前記制御部は、前記第１配線を第１電位に設定し、前記第２配線を第２電位に設定し、
    前記第１読み出し動作において、前記制御部は、前記第１配線を第３電位に設定し、前記第２配線を第４電位に設定し、
    前記第３電位は、前記第１電位と前記第２電位との間であり、
    前記第３電位は、前記第１電位と前記第４電位との間である、請求項１〜１３のいずれか１つに記載の磁気記憶装置。
JP2018051742A 2018-03-19 2018-03-19 磁気記憶装置 Active JP7010741B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018051742A JP7010741B2 (ja) 2018-03-19 2018-03-19 磁気記憶装置
US16/120,636 US10446249B2 (en) 2018-03-19 2018-09-04 Magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018051742A JP7010741B2 (ja) 2018-03-19 2018-03-19 磁気記憶装置

Publications (3)

Publication Number Publication Date
JP2019164861A true JP2019164861A (ja) 2019-09-26
JP2019164861A5 JP2019164861A5 (ja) 2021-02-04
JP7010741B2 JP7010741B2 (ja) 2022-01-26

Family

ID=67906063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018051742A Active JP7010741B2 (ja) 2018-03-19 2018-03-19 磁気記憶装置

Country Status (2)

Country Link
US (1) US10446249B2 (ja)
JP (1) JP7010741B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11723216B2 (en) 2019-09-18 2023-08-08 Kioxia Corporation Magnetic memory device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047728A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 磁気メモリ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262702A1 (en) * 2014-03-11 2015-09-17 Kabushiki Kaisha Toshiba Magnetic memory, method of recording data to and reproducing data from magnetic memory, and method of operating magnetic memory
US20150380638A1 (en) * 2014-06-25 2015-12-31 Kabushiki Kaisha Toshiba Magnetic memory and shift register memory
US20160056205A1 (en) * 2014-08-25 2016-02-25 Kabushiki Kaisha Toshiba Magnetic memory, magnetic memory device, and method for manufacturing magnetic memory
US20160055892A1 (en) * 2014-08-25 2016-02-25 Kabushiki Kaisha Toshiba Magnetic Memory Element and Magnetic Memory
US20170069829A1 (en) * 2015-09-09 2017-03-09 Kabushiki Kaisha Toshiba Magnetic memory element and magnetic memory
US20170229640A1 (en) * 2016-02-10 2017-08-10 Kabushiki Kaisha Toshiba Magnetic memory device
US20170243918A1 (en) * 2016-02-22 2017-08-24 Samsung Electronics Co., Ltd. Memory device including ovonic threshold switch adjusting threshold voltage thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1134743A3 (en) 2000-03-13 2002-04-10 Matsushita Electric Industrial Co., Ltd. Magneto-resistive device and magneto-resistive effect type storage device
JP3592244B2 (ja) 2000-03-13 2004-11-24 松下電器産業株式会社 磁気抵抗素子および磁気抵抗効果型記憶素子
US7110312B2 (en) * 2000-10-20 2006-09-19 Micromem Technologies Inc. Non-volatile magnetic memory device
US6801450B2 (en) 2002-05-22 2004-10-05 Hewlett-Packard Development Company, L.P. Memory cell isolation
US6834005B1 (en) * 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US8331125B2 (en) 2009-08-26 2012-12-11 International Business Machines Corporation Array architecture and operation for high density magnetic racetrack memory system
US8467221B2 (en) * 2010-07-09 2013-06-18 International Business Machines Corporation Magnetic spin shift register memory
JP5727836B2 (ja) 2011-03-30 2015-06-03 株式会社東芝 磁気記憶素子、磁気記憶装置、磁壁移動方法
JP6093146B2 (ja) 2012-10-25 2017-03-08 株式会社東芝 磁性細線を有する磁気メモリおよびその書き込み方法
JP6184680B2 (ja) 2012-11-20 2017-08-23 東芝メモリ株式会社 磁気記憶素子、磁気記憶装置、磁気メモリ、および駆動方法
US9219225B2 (en) 2013-10-31 2015-12-22 Micron Technology, Inc. Multi-bit ferroelectric memory device and methods of forming the same
US20170117027A1 (en) * 2015-10-21 2017-04-27 HGST Netherlands B.V. Top pinned sot-mram architecture with in-stack selector
JP6178451B1 (ja) 2016-03-16 2017-08-09 株式会社東芝 メモリセルおよび磁気メモリ

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262702A1 (en) * 2014-03-11 2015-09-17 Kabushiki Kaisha Toshiba Magnetic memory, method of recording data to and reproducing data from magnetic memory, and method of operating magnetic memory
JP2015173145A (ja) * 2014-03-11 2015-10-01 株式会社東芝 磁気メモリ、磁気メモリの記録再生方法、および磁気メモリの動作方法
US20150380638A1 (en) * 2014-06-25 2015-12-31 Kabushiki Kaisha Toshiba Magnetic memory and shift register memory
JP2016009806A (ja) * 2014-06-25 2016-01-18 株式会社東芝 磁気メモリ、シフトレジスタメモリ、磁気メモリの動作方法、および磁気メモリの製造方法
US20160056205A1 (en) * 2014-08-25 2016-02-25 Kabushiki Kaisha Toshiba Magnetic memory, magnetic memory device, and method for manufacturing magnetic memory
US20160055892A1 (en) * 2014-08-25 2016-02-25 Kabushiki Kaisha Toshiba Magnetic Memory Element and Magnetic Memory
JP2016046409A (ja) * 2014-08-25 2016-04-04 株式会社東芝 磁気メモリ、磁気メモリ装置、磁気メモリの動作方法、及び磁気メモリの製造方法
JP2016046442A (ja) * 2014-08-25 2016-04-04 株式会社東芝 磁気記憶素子および磁気メモリ
US20170069829A1 (en) * 2015-09-09 2017-03-09 Kabushiki Kaisha Toshiba Magnetic memory element and magnetic memory
JP2017054936A (ja) * 2015-09-09 2017-03-16 株式会社東芝 磁気メモリ素子および磁気メモリ
US20170229640A1 (en) * 2016-02-10 2017-08-10 Kabushiki Kaisha Toshiba Magnetic memory device
JP2017143175A (ja) * 2016-02-10 2017-08-17 株式会社東芝 磁気記憶装置
US20170243918A1 (en) * 2016-02-22 2017-08-24 Samsung Electronics Co., Ltd. Memory device including ovonic threshold switch adjusting threshold voltage thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11723216B2 (en) 2019-09-18 2023-08-08 Kioxia Corporation Magnetic memory device

Also Published As

Publication number Publication date
US10446249B2 (en) 2019-10-15
US20190287637A1 (en) 2019-09-19
JP7010741B2 (ja) 2022-01-26

Similar Documents

Publication Publication Date Title
KR101983856B1 (ko) 기억 소자, 기억 장치
JP5598697B2 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
US6970376B1 (en) Magnetic random access memory and method of writing data in magnetic random access memory
US8976579B2 (en) Magnetic memory element, magnetic memory, and magnetic memory device
CN113167842A (zh) 压控层间交换耦合磁阻存储器设备及其操作方法
JP3667244B2 (ja) 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法
JP5461683B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JPWO2011111473A1 (ja) 磁気抵抗効果素子及び磁気メモリ
CN103137855A (zh) 存储元件和存储设备
CN103988293B (zh) 存储元件和存储装置
JP6226779B2 (ja) 磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法
US10403381B2 (en) Magnetic memory device
JP7010741B2 (ja) 磁気記憶装置
US10304902B2 (en) Magnetic memory device
US10354739B2 (en) Magnetic memory device including magnetic portions nonmagnetic layers
US20070279972A1 (en) Memory
US6894919B2 (en) Magnetic random access memory
US10446212B2 (en) Magnetic memory device
JP2012064611A5 (ja)
JP6193190B2 (ja) 磁気記憶素子および磁気メモリ
US8598576B2 (en) Magnetic random access memory with field compensating layer and multi-level cell
JP2008300622A (ja) 磁気抵抗効果素子および磁気メモリ装置
WO2023276273A1 (ja) 磁気メモリ素子及び半導体装置
WO2023145371A1 (ja) 磁気抵抗素子及び磁気メモリ
JP2008047840A (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、及びそれらの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220113

R150 Certificate of patent or registration of utility model

Ref document number: 7010741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150