JP2019145188A - 半導体メモリ - Google Patents

半導体メモリ Download PDF

Info

Publication number
JP2019145188A
JP2019145188A JP2018029437A JP2018029437A JP2019145188A JP 2019145188 A JP2019145188 A JP 2019145188A JP 2018029437 A JP2018029437 A JP 2018029437A JP 2018029437 A JP2018029437 A JP 2018029437A JP 2019145188 A JP2019145188 A JP 2019145188A
Authority
JP
Japan
Prior art keywords
read
data
page
memory cells
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018029437A
Other languages
English (en)
Other versions
JP7051484B2 (ja
Inventor
柴田　昇
Noboru Shibata
昇 柴田
浩典 内川
Hironori Uchikawa
浩典 内川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2018029437A priority Critical patent/JP7051484B2/ja
Priority to US16/123,162 priority patent/US10607707B2/en
Publication of JP2019145188A publication Critical patent/JP2019145188A/ja
Priority to US16/832,891 priority patent/US11355202B2/en
Application granted granted Critical
Publication of JP7051484B2 publication Critical patent/JP7051484B2/ja
Priority to US17/735,196 priority patent/US11837294B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】半導体メモリの読み出し動作を高速化する。【解決手段】実施形態の半導体メモリ１０は、複数の第１メモリセルを含む第１メモリセルアレイ１１Ａと、複数の第２メモリセルを含む第２メモリセルアレイ１１Ｂと、を含む。第１メモリセル及び第２メモリセルのそれぞれの閾値電圧は、第１閾値電圧と、第１閾値電圧よりも高い第２閾値電圧と、第２閾値電圧よりも高い第３閾値電圧とのいずれかを有するように設定される。第１メモリセルの閾値電圧と、第２メモリセルの閾値電圧との組み合わせによって、第１ビット、第２ビット、及び第３ビットを含む３ビット以上のデータが記憶される。【選択図】図９

Description

実施形態は、半導体メモリに関する。
データを不揮発に記憶することが可能なＮＡＮＤ型フラッシュメモリが知られている。
特開２０１７−２２４３７０号公報
半導体メモリの読み出し動作を高速化する。
実施形態の半導体メモリは、複数の第１メモリセルを含む第１メモリセルアレイと、複数の第２メモリセルを含む第２メモリセルアレイと、を含む。第１メモリセル及び第２メモリセルのそれぞれの閾値電圧は、第１閾値電圧と、第１閾値電圧よりも高い第２閾値電圧と、第２閾値電圧よりも高い第３閾値電圧とのいずれかを有するように設定される。第１メモリセルの閾値電圧と、第２メモリセルの閾値電圧との組み合わせによって、第１ビット、第２ビット、及び第３ビットを含む３ビット以上のデータが記憶される。
第１実施形態に係る半導体メモリを備えるメモリシステムの構成例を示すブロック図。 第１実施形態に係る半導体メモリの備えるメモリセルアレイの回路構成の一例を示す回路図。 第１実施形態に係る半導体メモリの備えるメモリセルアレイの平面レイアウトの一例を示す平面図。 第１実施形態に係る半導体メモリの備えるメモリセルアレイの断面構造の一例を示す断面図。 第１実施形態に係る半導体メモリの備えるロウデコーダモジュールの回路構成の一例を示す回路図。 第１実施形態に係る半導体メモリの備えるセンスアンプモジュールの回路構成の一例を示す回路図。 第１実施形態に係る半導体メモリの備えるセンスアンプモジュールのより詳細な回路構成の一例を示す回路図。 第１実施形態におけるメモリセルトランジスタの閾値電圧の分布の一例を示す閾値分布図。 第１実施形態におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１実施形態における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１実施形態に係る半導体メモリの読み出し動作における読み出し電圧及び読み出し結果を示すテーブル。 第１実施形態に係る半導体メモリの書き込み動作におけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１実施形態に係る半導体メモリの第１ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１実施形態に係る半導体メモリの第２ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１実施形態に係る半導体メモリの第３ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１実施形態の比較例におけるメモリセルトランジスタの閾値分布に対するデータの割り付けと各ページの読み出しで使用する電圧との一例を示す図。 第１実施形態の第１変形例におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１実施形態の第１変形例における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１実施形態の第２変形例におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１実施形態の第２変形例における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１実施形態の第３変形例におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１実施形態の第３変形例における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１実施形態の第４変形例におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１実施形態の第４変形例における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１実施形態の第５変形例におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１実施形態の第５変形例における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１実施形態の第６変形例におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１実施形態の第６変形例における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１実施形態の第７変形例におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１実施形態の第７変形例における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１実施形態の第８変形例におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１実施形態の第８変形例における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１実施形態の第９変形例におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１実施形態の第９変形例における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１実施形態の第１０変形例におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１実施形態の第１０変形例における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１実施形態の第１１変形例におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１実施形態の第１１変形例における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第２実施形態に係る半導体メモリの第１ページ書き込みにおけるデータの割り付けの一例を示すテーブル。 第２実施形態に係る半導体メモリの第２ページ書き込みにおけるデータの割り付けの一例を示すテーブル。 第２実施形態に係る半導体メモリの第３ページ書き込みにおけるデータの割り付けの一例を示すテーブル。 第２実施形態に係る半導体メモリの第１ページ書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第２実施形態に係る半導体メモリの第２ページ書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第２実施形態に係る半導体メモリの第３ページ書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第２実施形態に係る半導体メモリの第３ページ書き込み前の第１ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第２実施形態に係る半導体メモリの第３ページ書き込み前の第２ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第２実施形態に係る半導体メモリの第３ページ書き込み前の第３ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第２実施形態の変形例における各ページの読み出し動作におけるコマンド及び各配線の信号の一例を示すタイミングチャート。 第３実施形態に係る半導体メモリの構成例を示すブロック図。 第３実施形態に係る半導体メモリにおいて第１ページが選択された場合の読み出し動作の一例を示すフローチャート。 第３実施形態に係る半導体メモリにおいて第２ページが選択された場合の読み出し動作の一例を示すフローチャート。 第３実施形態に係る半導体メモリにおいて第３ページが選択された場合の読み出し動作の一例を示すフローチャート。 第４実施形態におけるメモリセルトランジスタの閾値電圧の分布の一例を示す閾値分布図。 第４実施形態に係る半導体メモリの第１ページ書き込みにおけるデータの割り付けの一例を示すテーブル。 第４実施形態に係る半導体メモリの第２ページ書き込みにおけるデータの割り付けの一例を示すテーブル。 第４実施形態に係る半導体メモリの第３ページ書き込みにおけるデータの割り付けの一例を示すテーブル。 第４実施形態に係る半導体メモリの第１ページ書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第４実施形態に係る半導体メモリの第２ページ書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第４実施形態に係る半導体メモリの第３ページ書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第４実施形態に係る半導体メモリの第２ページ書き込み前の第１ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第４実施形態に係る半導体メモリの第２ページ書き込み後且つ第３ページ書き込み前の期間における第１ページ読み出しのコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第４実施形態に係る半導体メモリの第２ページ書き込み後且つ第３ページ書き込み前の期間における第２ページ読み出しのコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第５実施形態に係る半導体メモリにおいて第１ページが選択された場合の読み出し動作の一例を示すフローチャート。 第５実施形態に係る半導体メモリにおいて第２ページが選択された場合の読み出し動作の一例を示すフローチャート。 第５実施形態に係る半導体メモリにおいて第３ページが選択された場合の読み出し動作の一例を示すフローチャート。 第６実施形態に係る半導体メモリの構成例を示すブロック図。 第６実施形態におけるメモリセルトランジスタの閾値電圧の分布の一例を示す閾値分布図。 第６実施形態におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第６実施形態におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第６実施形態における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第６実施形態に係る半導体メモリの読み出し動作における読み出し電圧及び読み出し結果を示すテーブル。 第６実施形態に係る半導体メモリの読み出し動作における読み出し電圧及び読み出し結果を示すテーブル。 第６実施形態に係る半導体メモリの読み出し動作における読み出し電圧及び読み出し結果を示すテーブル。 第６実施形態に係る半導体メモリの読み出し動作における読み出し電圧及び読み出し結果を示すテーブル。 第６実施形態に係る半導体メモリの書き込み動作におけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第６実施形態に係る半導体メモリの第１ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第６実施形態に係る半導体メモリの第２ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第６実施形態に係る半導体メモリの第３ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第６実施形態に係る半導体メモリの第４ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第６実施形態に係る半導体メモリの第５ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第６実施形態に係る半導体メモリの第６ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第７実施形態に係る半導体メモリの書き込み動作におけるラッチ回路の動作の一例を示すタイミングチャート。 第８実施形態における各ページの読み出し動作における読み出し電圧の一例を示すテーブル。 第８実施形態に係る半導体メモリの読み出し動作の一例を示すフローチャート。 第８実施形態に係る半導体メモリの省略読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第８実施形態の変形例に係る半導体メモリの省略読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第９実施形態に係る半導体メモリの一括読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第９実施形態の第１変形例に係る半導体メモリの一括読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第９実施形態の第２変形例に係る半導体メモリの一括読み出しの変形例におけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１０実施形態に係る半導体メモリの構成例を示すブロック図。 第１０実施形態におけるメモリセルトランジスタの閾値電圧の分布の一例を示す閾値分布図。 第１０実施形態におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１０実施形態における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１０実施形態に係る半導体メモリの読み出し動作における読み出し電圧及び読み出し結果を示すテーブル。 第１０実施形態に係る半導体メモリの書き込み動作におけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１０実施形態に係る半導体メモリの書き込み動作におけるデータ量の変化の一例を示すテーブル。 第１０実施形態に係る半導体メモリの第１ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１０実施形態に係る半導体メモリの第２ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１０実施形態に係る半導体メモリの第３ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１０実施形態に係る半導体メモリの第４ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１０実施形態の変形例に係る半導体メモリの読み出し動作における選択ワード線の電圧とビット線の電圧との一例を示すタイミングチャート。 第１０実施形態の変形例におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１０実施形態の変形例における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１１実施形態におけるメモリセルトランジスタの閾値電圧の分布の一例を示す閾値分布図。 第１１実施形態におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１１実施形態におけるメモリセルトランジスタの閾値電圧に対するデータの割り付けを示すテーブル。 第１１実施形態における読み出し結果に対応する読み出しデータの定義を示すテーブル。 第１１実施形態に係る半導体メモリの読み出し動作における読み出し電圧及び読み出し結果を示すテーブル。 第１１実施形態に係る半導体メモリの読み出し動作における読み出し電圧及び読み出し結果を示すテーブル。 第１１実施形態に係る半導体メモリの読み出し動作における読み出し電圧及び読み出し結果を示すテーブル。 第１１実施形態に係る半導体メモリの読み出し動作における読み出し電圧及び読み出し結果を示すテーブル。 第１１実施形態に係る半導体メモリの書き込み動作におけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１１実施形態に係る半導体メモリの第１ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１１実施形態に係る半導体メモリの第２ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１１実施形態に係る半導体メモリの第３ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１１実施形態に係る半導体メモリの第４ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１１実施形態に係る半導体メモリの第５ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１１実施形態に係る半導体メモリの第６ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１１実施形態の第１比較例におけるメモリセルトランジスタの閾値分布に対するデータの割り付けと各ページの読み出しで使用する電圧との一例を示す図。 第１１実施形態の第２比較例におけるメモリセルトランジスタの閾値分布に対するデータの割り付けと各ページの読み出しで使用する電圧との一例を示す図。 第１２実施形態におけるメモリセルトランジスタの閾値電圧の分布の一例を示す閾値分布図。 第１２実施形態に係る半導体メモリの第１書き込みにおけるデータの割り付けの一例を示すテーブル。 第１２実施形態に係る半導体メモリの第１書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１２実施形態に係る半導体メモリの第２書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示すタイミングチャート。 第１２実施形態に係る半導体メモリにおける書き込み動作のフローチャート。 第１３実施形態に係る半導体メモリにおける読み出し動作の順番と読み出し電圧との一例を示すテーブル。 第１４実施形態に係る半導体メモリの構成例を示すブロック図。 第１４実施形態に係る半導体メモリにおける冗長ブロックの使用方法の一例を示す図。 第１４実施形態に係る半導体メモリにおける冗長ブロックの使用方法の一例を示す図。 第１実施形態の変形例に係る半導体メモリのブロック図。 第６実施形態の変形例に係る半導体メモリのブロック図。 第１実施形態に係る半導体メモリの読み出し動作におけるデータ出力方法の一例を示すタイミングチャート。
以下に、実施形態について図面を参照して説明する。図面は模式的なものである。各実施形態は、発明の技術的思想を具体化するための装置や方法を例示している。尚、以下の説明では、略同一の機能及び構成を有する構成要素に同一符号が付されている。参照符号を構成する文字の後の数字、及び参照符号を構成する数字の後の文字のそれぞれは、同じ文字又は数字を含んだ参照符号によって参照され、且つ同様の構成を有する要素同士の区別に使用される。同じ文字を含んだ参照符号で示される要素を相互に区別する必要がない場合、これらの要素は同じ文字のみを含んだ参照符号により参照される。
［１］第１実施形態
以下に、第１実施形態におけるメモリシステム１について説明する。
［１−１］構成
［１−１−１］メモリシステム１の全体構成
図１は、第１実施形態に係る半導体メモリ１０を備えるメモリシステム１の構成例を示している。メモリシステム１は、図１に示すように、半導体メモリ１０及びメモリコントローラ２０を備えている。以下に、半導体メモリ１０及びメモリコントローラ２０のそれぞれの詳細な構成の一例について順に説明する。
（半導体メモリ１０の構成）
半導体メモリ１０は、データを不揮発に記憶することが可能なＮＡＮＤ型フラッシュメモリである。半導体メモリ１０は、図１に示すように、例えばメモリセルアレイ１１Ａ及び１１Ｂ、コマンドレジスタ１２、アドレスレジスタ１３、シーケンサ１４、ドライバ回路１５、ロウデコーダモジュール１６Ａ及び１６Ｂ、センスアンプモジュール１７Ａ及び１７Ｂ、並びに論理回路１８を備えている。
メモリセルアレイ１１Ａ及び１１Ｂのそれぞれは、複数のブロックＢＬＫ０〜ＢＬＫｎ（ｎは１以上の整数）を含んでいる。ブロックＢＬＫは、不揮発性メモリセルの集合であり、例えばデータの消去単位となる。また、メモリセルアレイ１１Ａ及び１１Ｂのそれぞれには、複数のビット線及び複数のワード線が設けられ、各メモリセルは、１本のビット線及び１本のワード線に関連付けられている。
コマンドレジスタ１２は、半導体メモリ１０がメモリコントローラ２０から受信したコマンドＣＭＤを保持する。コマンドＣＭＤは、例えばシーケンサ１４に読み出し動作を実行させる命令や、書き込み動作を実行させる命令を含んでいる。
アドレスレジスタ１３は、半導体メモリ１０がメモリコントローラ２０から受信したアドレス情報ＡＤＤを保持する。アドレス情報ＡＤＤは、例えばブロックアドレスＢＡ、ページアドレスＰＡ、及びカラムアドレスＣＡを含んでいる。ブロックアドレスＢＡは、例えば各種動作の対象となるメモリセルを含むブロックＢＬＫの選択に使用される。ページアドレスＰＡは、例えば各種動作の対象となるメモリセルに関連付けられたワード線の選択に使用される。以下では、選択されたワード線ＷＬのことを選択ワード線ＷＬselと称し、非選択のワード線のことを非選択ワード線と称する。カラムアドレスＣＡは、例えば各種動作の対象となるビット線の選択に使用される。
シーケンサ１４は、コマンドレジスタ１２に保持されたコマンドＣＭＤに基づいて、半導体メモリ１０全体の動作を制御する。例えばシーケンサ１４は、ドライバ回路１５、ロウデコーダモジュール１６Ａ及び１６Ｂ、並びにセンスアンプモジュール１７Ａ及び１７Ｂを制御して、メモリコントローラ２０から受信したデータＤＡＴの書き込み動作や、メモリセルアレイ１１Ａ及び１１Ｂに記憶されたデータＤＡＴを読み出す動作を実行する。
ドライバ回路１５は、シーケンサ１４の制御に基づいて、所望の電圧を生成する。そしてドライバ回路１５は、例えば、アドレスレジスタ１３に保持されたページアドレスＰＡに基づいて、メモリセルアレイ１１Ａ及び１１Ｂのそれぞれにおいて、選択及び非選択ワード線のそれぞれに印加する電圧を、対応する信号線に印加する。
ロウデコーダモジュール１６Ａ及び１６Ｂは、例えばアドレスレジスタ１３に保持されたブロックアドレスＢＡに基づいて、それぞれメモリセルアレイ１１Ａ及び１１Ｂ内の１つのブロックＢＬＫを選択する。そしてロウデコーダモジュール１６Ａ及び１６Ｂは、例えばドライバ回路１５が信号線に印加した電圧を、それぞれメモリセルアレイ１１Ａ及び１１Ｂにおいて選択したブロックＢＬＫに設けられた配線に印加する。
センスアンプモジュール１７Ａ及び１７Ｂは、例えばメモリコントローラ２０から受信した書き込みデータＤＡＴに応じて、それぞれメモリセルアレイ１１Ａ及び１１Ｂに対応するビット線に所望の電圧を印加する。また、センスアンプモジュール１７Ａ及び１７Ｂのそれぞれは、対応するビット線の電圧に基づいてメモリセルに記憶されたデータを判定し、判定した読み出しデータＤＡＴをメモリコントローラ２０に送信する。
論理回路１８は、半導体メモリ１０の入出力回路と、センスアンプモジュール１７との間に接続されている。そして、論理回路１８は、読み出し動作時において、センスアンプモジュール１７Ａの読み出し結果と、センスアンプモジュール１７Ｂの読み出し結果とに基づいて、読み出しデータを確定する。また、論理回路１８は、受け取ったデータを、そのまま半導体メモリ１０の入出力回路とセンスアンプモジュール１７との間で転送することも出来る。
例えば、以上で説明されたメモリセルアレイ１１、ロウデコーダモジュール１６、及びセンスアンプモジュール１７のグループが、プレーンと称される。つまり、第１実施形態に係る半導体メモリ１０には、複数のプレーンが含まれている。
具体的には、第１実施形態に係る半導体メモリ１０は、メモリセルアレイ１１Ａ、ロウデコーダモジュール１６Ａ、及びセンスアンプモジュール１７Ａを含む第１プレーンＰＬ１と、メモリセルアレイ１１Ｂ、ロウデコーダモジュール１６Ｂ、及びセンスアンプモジュール１７Ｂを含む第２プレーンＰＬ２とを含んでいる。
第１実施形態に係る半導体メモリ１０では、例えば、第１プレーンＰＬ１内のブロックＢＬＫ０〜ＢＬＫｎが、それぞれ第２プレーンＰＬ２内のブロックＢＬＫ０〜ＢＬＫｎに関連付けられている。シーケンサ１４は、複数のプレーンを独立に制御することが可能であり、第１実施形態に係る半導体メモリ１０は、第１プレーンＰＬ１と第２プレーンＰＬ２とで関連付けられたブロックＢＬＫの組によってデータを記憶する。データの記憶方法に関する詳細については後述する。
（メモリコントローラ２０の構成）
メモリコントローラ２０は、外部のホスト機器からの命令に応答して、半導体メモリ１０に対してデータの読み出し、書き込み、及び消去等を命令する。メモリコントローラ２０は、図１に示すように、例えばホストインターフェイス回路２１、ＣＰＵ（Central Processing Unit）２２、ＲＡＭ（Random Access Memory）２３、バッファメモリ２４、ＥＣＣ（Error Correction Code）回路２５、及びＮＡＮＤインターフェイス回路２６を備えている。
ホストインターフェイス回路２１は、外部のホスト機器と接続され、メモリコントローラ２０及びホスト機器間のデータ、コマンド、及びアドレスの転送を制御する。ホストインターフェイス回路２１は、例えばＳＡＴＡ（Serial Advanced Technology Attachment）、ＳＡＳ（Serial Attached SCSI）、ＰＣＩｅ（PCI Express）（登録商標）等の通信インターフェイス規格をサポートする。
ＣＰＵ２２は、メモリコントローラ２０全体の動作を制御する。例えばＣＰＵ２２は、ホスト機器から受信した書き込み命令に応答して、書き込みコマンドを発行する。また、ＣＰＵ２２は、例えばウェアレベリング等、半導体メモリ１０のメモリ空間を管理するための様々な処理を実行する。
ＲＡＭ２３は、例えばＤＲＡＭ（Dynamic Random Access Memory)等の揮発性メモリである。ＲＡＭ２３は、ＣＰＵ２２の作業領域として使用される。例えばＲＡＭ２３は、半導体メモリ１０を管理するためのファームウェア、各種管理テーブル、各種動作時におけるカウント結果等を保持する。
バッファメモリ２４は、メモリコントローラ２０が半導体メモリ１０から受信した読み出しデータや、ホスト機器から受信した書き込みデータ等を一時的に保持する。
ＥＣＣ回路２５は、エラー訂正に関する処理を実行する。具体的には、書き込み動作時にＥＣＣ回路２５は、ホスト機器から受信した書き込みデータに基づいてパリティを生成し、生成したパリティを書き込みデータに付与する。読み出し動作時にＥＣＣ回路２５は、半導体メモリ１０から受信した読み出しデータに基づいてシンドロームを生成し、生成したシンドロームに基づいて読み出しデータのエラーを検出及び訂正する。
ＮＡＮＤインターフェイス回路２６は、メモリコントローラ２０及び半導体メモリ１０間のデータ、コマンド、及びアドレスの転送を制御し、ＮＡＮＤインターフェイス規格をサポートする。例えばＮＡＮＤインターフェイス回路２６は、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号ＷＥｎ、及びリードイネーブル信号ＲＥｎを送信し、レディビジー信号ＲＢｎを受信し、入出力信号Ｉ／Ｏを送受信する。
コマンドラッチイネーブル信号ＣＬＥは、受信した入出力信号Ｉ／ＯがコマンドＣＭＤであることを半導体メモリ１０に通知する信号である。アドレスラッチイネーブル信号ＡＬＥは、受信した入出力信号Ｉ／Ｏがアドレス情報ＡＤＤであることを半導体メモリ１０に通知する信号である。
ライトイネーブル信号ＷＥｎは、入出力信号Ｉ／Ｏの入力を半導体メモリ１０に命令する信号である。リードイネーブル信号ＲＥｎは、入出力信号Ｉ／Ｏの出力を半導体メモリ１０に命令する信号である。
レディビジー信号ＲＢｎは、半導体メモリ１０がメモリコントローラ２０からの命令を受け付けるレディ状態であるか命令を受け付けないビジー状態であるかを、メモリコントローラ２０に通知する信号である。入出力信号Ｉ／Ｏは、例えば８ビット幅の信号であり、コマンドＣＭＤ、アドレス情報ＡＤＤ、書き込みデータＤＡＴ、読み出しデータＤＡＴ等を含み得る。
以上で説明した半導体メモリ１０及びメモリコントローラ２０は、それらの組み合わせにより一つの半導体装置を構成しても良い。このような半導体装置としては、例えばＳＤＴＭカードのようなメモリカードや、ＳＳＤ（solid state drive）等が挙げられる。
尚、メモリコントローラ２０は、カウンタを備えていても良い。この場合にメモリコントローラ２０は、例えばカウンタの保持するカウント数に基づいて、書き込み動作を実行するワード線ＷＬの順番等を制御する。
［１−１−２］メモリセルアレイ１１の構成
（回路構成について）
図２は、第１実施形態に係る半導体メモリ１０の備えるメモリセルアレイ１１の回路構成の一例を示している。以下に、第１実施形態におけるメモリセルアレイ１１の回路構成について、１つのブロックＢＬＫに注目して説明する。
ブロックＢＬＫは、図２に示すように、例えば４つのストリングユニットＳＵ０〜ＳＵ３を含んでいる。各ストリングユニットＳＵは、ビット線ＢＬ０〜ＢＬｍ（ｍは１以上の整数）にそれぞれ関連付けられた複数のＮＡＮＤストリングＮＳを含んでいる。例えばＮＡＮＤストリングＮＳは、８個のメモリセルトランジスタＭＴ０〜ＭＴ７、並びに選択トランジスタＳＴ１及びＳＴ２を含んでいる。
メモリセルトランジスタＭＴは、制御ゲート及び電荷蓄積層を含み、データを不揮発に保持する。各ＮＡＮＤストリングＮＳに含まれたメモリセルトランジスタＭＴ０〜ＭＴ７は、選択トランジスタＳＴ１のソースと選択トランジスタＳＴ２のドレインとの間に直列接続される。同一のブロックＢＬＫ内のメモリセルトランジスタＭＴ０〜ＭＴ７の制御ゲートは、それぞれワード線ＷＬ０〜ＷＬ７に共通接続される。
選択トランジスタＳＴ１及びＳＴ２のそれぞれは、各種動作時におけるストリングユニットＳＵの選択に使用される。同一のブロックＢＬＫ内のストリングユニットＳＵ０〜ＳＵ３にそれぞれ含まれた選択トランジスタＳＴ１のゲートは、それぞれ選択ゲート線ＳＧＤ０〜ＳＧＤ３に共通接続される。各ブロックＢＬＫ内で同一列に対応する選択トランジスタＳＴ１のドレインは、それぞれ対応するビット線ＢＬに共通接続される。同一のブロックＢＬＫ内の選択トランジスタＳＴ２のゲートは、選択ゲート線ＳＧＳに共通接続されている。各ブロックＢＬＫ内の選択トランジスタＳＴ２のソースは、複数のブロックＢＬＫ間でソース線ＳＬに共通接続される。
第１実施形態に係る半導体メモリ１０では、第１プレーンＰＬ１内の１つのメモリセルトランジスタＭＴと、第２プレーンＰＬ２内の１つのメモリセルトランジスタＭＴとの組み合わせによって、３ビットデータが記憶される。
以下の説明では、１つのストリングユニットＳＵ内で共通のワード線ＷＬに接続された複数のメモリセルトランジスタＭＴのことを、セルユニットＣＵと称する。また、本明細書において、「１ページデータ」とは、１つのセルユニットＣＵに含まれたメモリセルトランジスタＭＴの各々が１ビットデータを記憶した場合に、当該セルユニットＣＵが記憶するデータの総量に対応している。
後述するように、第１実施形態係る半導体メモリ１０において、第１プレーンＰＬ１に含まれた１つのセルユニットＣＵと、第２プレーンＰＬ２に含まれた１つのセルユニットＣＵとの組み合わせは、３ページデータを記憶することが出来る。
また、以下の説明では、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれのセルユニットＣＵの組によって記憶される３ページデータを、下位から順に第１ページ、第２ページ、及び第３ページと称する。そして、１つのメモリセルトランジスタＭＴは、第１ページに対応して第１ビットデータを記憶し、第２ページに対応して第２ビットデータを記憶し、第３ページに対応して第３ビットデータを記憶するものとする。
（平面レイアウトについて）
図３は、第１実施形態におけるメモリセルアレイ１１の平面レイアウトの一例と、Ｘ軸、Ｙ軸、及びＺ軸とをそれぞれ示している。複数のストリングユニットＳＵは、例えば図３に示すように、各々がＹ方向に延伸して設けられ、Ｘ方向に配列している。
各ストリングユニットＳＵは、複数のメモリピラーＭＨを含んでいる。複数のメモリピラーＭＨは、例えばＹ方向に千鳥状に配置されている。各メモリピラーＭＨには、例えば少なくとも１本のビット線ＢＬが重なるように設けられている。そして、各ストリングユニットＳＵにおいて、１つのメモリピラーＭＨは、コンタクトプラグＣＰを介して１本のビット線ＢＬに接続されている。
また、メモリセルアレイ１１には、例えば複数のスリットＳＬＴが設けられている。複数のスリットＳＬＴは、例えば各々がＹ方向に延伸して設けられ、Ｘ方向に配列している。スリットＳＬＴには、例えば絶縁体が埋め込まれている。隣り合うスリットＳＬＴ間には、例えば１つのストリングユニットＳＵが設けられている。尚、隣り合うスリットＳＬＴ間には、複数のストリングユニットＳＵが設けられても良い。
（断面構造について）
図４は、第１実施形態におけるメモリセルアレイ１１の断面構造の一例であり、層間絶縁膜が省略されたメモリセルアレイ１１の断面と、Ｘ軸、Ｙ軸、及びＺ軸とをそれぞれ示している。メモリセルアレイ１１は、図４に示すように、半導体基板３０、導電体３１〜４２、メモリピラーＭＨ、及びコンタクトプラグＣＰを含んでいる。
半導体基板３０の表面は、ＸＹ平面に平行に設けられている。半導体基板３０の上方には、絶縁膜を介して導電体３１が設けられている。導電体３１は、ＸＹ平面に平行な板状に形成され、例えばソース線ＳＬとして機能する。導電体３１上には、ＹＺ平面に平行な複数のスリットＳＬＴが、Ｘ方向に配列している。導電体３１上且つ隣り合うスリットＳＬＴ間の構造体が、例えば１つのストリングユニットＳＵに対応している。
具体的には、導電体３１上且つ隣り合うスリットＳＬＴ間には、例えば、半導体基板３０側から順に、導電体３２〜４１が設けられている。これらの導電体のうちＺ方向に隣り合う導電体は、層間絶縁膜を介して積層される。導電体３２〜４１は、それぞれがＸＹ平面に平行な板状に形成される。例えば、導電体３２は選択ゲート線ＳＧＳに対応し、導電体３３〜４０はそれぞれワード線ＷＬ０〜ＷＬ７に対応し、導電体４１は選択ゲート線ＳＧＤに対応している。
複数のメモリピラーＭＨのそれぞれは、例えば１つのＮＡＮＤストリングＮＳとして機能する。各メモリピラーＭＨは、導電体４１の上面から導電体３１の上面に達するように、導電体３２〜４１を通過して設けられている。
また、メモリピラーＭＨは、例えばブロック絶縁膜４３、絶縁膜４４、トンネル酸化膜４５、及び半導体材料４６を含んでいる。ブロック絶縁膜４３は、半導体メモリ１０の製造プロセスで柱状に形成されるメモリホールの内壁に設けられている。ブロック絶縁膜４３の内壁には、絶縁膜４４が設けられている。絶縁膜４４は、メモリセルトランジスタＭＴの電荷蓄積層として機能する。絶縁膜４４の内壁には、トンネル酸化膜４５が設けられている。トンネル酸化膜４５の内壁には、半導体材料４６が設けられている。半導体材料４６は導電性の材料を含み、ＮＡＮＤストリングＮＳの電流経路として機能する。半導体材料４６の内壁には、さらに異なる材料が形成されても良い。
メモリピラーＭＨと導電体３２とが交差する部分が、選択トランジスタＳＴ２として機能する。メモリピラーＭＨと導電体３３〜４０のそれぞれとが交差する部分が、それぞれメモリセルトランジスタＭＴ０〜ＭＴ７として機能する。メモリピラーＭＨと導電体４１とが交差する部分が、選択トランジスタＳＴ１として機能する。
メモリピラーＭＨの上面よりも上層には、層間絶縁膜を介して導電体４２が設けられている。導電体４２は、Ｘ方向に延伸したライン状に形成され、ビット線ＢＬに対応している。複数の導電体４２は、Ｙ方向に配列している（図示せず）。導電体４２は、ストリングユニットＳＵ毎に対応する１つのメモリピラーＭＨと電気的に接続される。
具体的には、各ストリングユニットＳＵにおいて、例えば各メモリピラーＭＨ内の半導体材料４６上に導電性のコンタクトプラグＣＰが設けられ、コンタクトプラグＣＰ上に１つの導電体４２が設けられる。これに限定されず、メモリピラーＭＨ及び導電体４２間は、複数のコンタクトプラグや配線等を介して接続されていても良い。
尚、メモリセルアレイ１１の構成は、上記の構成に限定されない。例えば、各ブロックＢＬＫが含むストリングユニットＳＵの個数は、任意の個数に設計することが可能である。また、各ＮＡＮＤストリングＮＳが含むメモリセルトランジスタＭＴ並びに選択トランジスタＳＴ１及びＳＴ２のそれぞれは、任意の個数に設計することが出来る。
また、ワード線ＷＬ並びに選択ゲート線ＳＧＤ及びＳＧＳの本数は、それぞれメモリセルトランジスタＭＴ並びに選択トランジスタＳＴ１及びＳＴ２の個数に基づいて変更される。選択ゲート線ＳＧＳには、複数層にそれぞれ設けられた複数の導電体３２が割り当てられても良く、選択ゲート線ＳＧＤには、複数層にそれぞれ設けられた複数の導電体４１が割り当てられても良い。
［１−１−３］ロウデコーダモジュール１６の構成
図５は、第１実施形態における半導体メモリ１０の備えるロウデコーダモジュール１６の回路構成の一例を示している。ロウデコーダモジュール１６は、図５に示すように、ロウデコーダＲＤ０〜ＲＤｎを含んでいる。
ロウデコーダＲＤ０〜ＲＤｎは、それぞれブロックＢＬＫ０〜ＢＬＫｎに関連付けられている。つまり、１つのブロックＢＬＫに、１つのロウデコーダＲＤが関連付けられている。以下に、ブロックＢＬＫ０に対応するロウデコーダＲＤ０に着目して、ロウデコーダＲＤの詳細な回路構成について説明する。
ロウデコーダＲＤは、ブロックデコーダＢＤ並びに高耐圧ｎチャネルＭＯＳトランジスタＴＲ１〜ＴＲ１３を含んでいる。
ブロックデコーダＢＤは、ブロックアドレスＢＡをデコードする。そしてブロックデコーダＢＤは、デコード結果に基づいて、所定の電圧を転送ゲート線ＴＧに印加する。転送ゲート線ＴＧは、トランジスタＴＲ１〜ＴＲ１３のゲートに共通接続されている。トランジスタＴＲ１〜ＴＲ１３は、ドライバ回路１５から配線された各種信号線と、関連付けられたブロックＢＬＫの各種配線との間に接続されている。
具体的には、トランジスタＴＲ１の一端は、信号線ＳＧＳＤに接続され、トランジスタＴＲ１の他端は、選択ゲート線ＳＧＳに接続されている。トランジスタＴＲ２〜ＴＲ９の一端は、それぞれ信号線ＣＧ０〜ＣＧ７に接続され、トランジスタＴＲ２〜ＴＲ９の他端は、それぞれワード線ＷＬ０〜ＷＬ７の一端に接続されている。トランジスタＴＲ１０〜１３の一端は、信号線ＳＧＤＤ０〜ＳＧＤＤ３に接続され、トランジスタＴＲ１０〜１３の他端は、選択ゲート線ＳＧＤ０〜ＳＧＤ３に接続されている。
以上の構成により、ロウデコーダモジュール１６は、各種動作を実行するブロックＢＬＫを選択することが出来る。具体的には、各種動作時において選択及び非選択のブロックＢＬＫに対応するブロックデコーダＢＤが、それぞれ“Ｈ”レベル及び“Ｌ”レベルの電圧を転送ゲート線ＴＧに印加する。
例えば、ブロックＢＬＫ０が選択された場合、ロウデコーダＲＤ０に含まれたトランジスタＴＲ１〜ＴＲ１３がオン状態になり、その他のロウデコーダＲＤに含まれたトランジスタＴＲ１〜ＴＲ１３がオフ状態になる。つまり、ブロックＢＬＫ０に設けられた各種配線と、対応する信号線との間の電流経路が形成され、他のブロックＢＬＫに設けられた各種配線と、対応する信号線との間の電流経路が遮断される。その結果、ドライバ回路１５によって各信号線に印加された電圧が、ロウデコーダＲＤ０を介して選択されたブロックＢＬＫ０に設けられた各種配線にそれぞれ印加される。
［１−１−４］センスアンプモジュール１７の構成
図６は、第１実施形態におけるセンスアンプモジュール１７の構成の一例を示している。センスアンプモジュール１７は、図６に示すように、例えばセンスアンプユニットＳＡＵ０〜ＳＡＵｍを含んでいる。
センスアンプユニットＳＡＵ０〜ＳＡＵｍは、それぞれビット線ＢＬ０〜ＢＬｍにそれぞれ関連付けられている。各センスアンプユニットＳＡＵは、例えばセンスアンプ部ＳＡ、並びにラッチ回路ＳＤＬ、ＡＤＬ、ＢＤＬ、及びＸＤＬを含んでいる。センスアンプ部ＳＡ、並びにラッチ回路ＳＤＬ、ＡＤＬ、ＢＤＬ、及びＸＤＬは、互いにデータを送受信可能なように接続されている。
センスアンプ部ＳＡは、例えば読み出し動作において、対応するビット線ＢＬに読み出されたデータをセンスして、読み出したデータが“０”であるか“１”であるかを判定する。ラッチ回路ＳＤＬ、ＡＤＬ、ＢＤＬ、及びＸＤＬのそれぞれは、読み出しデータや書き込みデータ等を一時的に保持する。
また、ラッチ回路ＸＤＬは、図示されない入出力回路に接続され、センスアンプユニットＳＡＵと入出力回路との間のデータの入出力に使用される。例えば、半導体メモリ１０は、ラッチ回路ＳＤＬ、ＡＤＬ、及びＢＤＬが使用中であったとしても、ラッチ回路ＸＤＬが空いていればレディ状態になることが出来る。つまり、ラッチ回路ＸＤＬは、半導体メモリ１０のキャッシュメモリとして機能することが出来る。
図７は、１つのセンスアンプユニットＳＡＵの詳細な回路構成を抽出して示している。図７に示すように、センスアンプ部ＳＡは、例えばｐチャネルＭＯＳトランジスタ５０、ｎチャネルＭＯＳトランジスタ５１〜５８、及びキャパシタ５９を含んでいる。ラッチ回路ＳＤＬは、例えばインバータ６０及び６１、並びにｎチャネルＭＯＳトランジスタ６２及び６３を含んでいる。ラッチ回路ＡＤＬ、ＢＤＬ、及びＸＤＬの回路構成は、例えばラッチ回路ＳＤＬの回路構成と同様のため、説明を省略する。
トランジスタ５０の一端は電源線に接続され、トランジスタ５０のゲートはノードＩＮＶに接続されている。トランジスタ５０の一端に接続された電源線には、例えば半導体メモリ１０の電源電圧である電圧ＶＤＤが印加される。トランジスタ５１の一端はトランジスタ５０の他端に接続され、トランジスタ５１の他端はノードＣＯＭに接続され、トランジスタ５１のゲートには制御信号ＢＬＸが入力される。
トランジスタ５２の一端はノードＣＯＭに接続され、トランジスタ５２のゲートには制御信号ＢＬＣが入力される。トランジスタ５３は、例えば高耐圧のｎチャネルＭＯＳトランジスタであり、トランジスタ５３の一端はトランジスタ５２の他端に接続され、トランジスタ５３の他端は対応するビット線ＢＬに接続され、トランジスタ５３のゲートには制御信号ＢＬＳが入力される。
トランジスタ５４の一端はノードＣＯＭに接続され、トランジスタ５４の他端はノードＳＲＣに接続され、トランジスタ５４のゲートはノードＩＮＶに接続されている。ノードＳＲＣには、例えば半導体メモリ１０の接地電圧である電圧ＶＳＳが印加される。トランジスタ５５の一端はトランジスタ５０の他端に接続され、トランジスタ５５の他端はノードＳＥＮに接続され、トランジスタ５５のゲートには制御信号ＨＬＬが入力される。
トランジスタ５６の一端はノードＳＥＮに接続され、トランジスタ５６の他端はノードＣＯＭに接続され、トランジスタ５６のゲートには制御信号ＸＸＬが入力される。トランジスタ５７の一端は接地され、トランジスタ５７のゲートはノードＳＥＮに接続されている。
トランジスタ５８の一端はトランジスタ５７の他端に接続され、トランジスタ５８の他端はバスＬＢＵＳに接続され、トランジスタ５８のゲートには制御信号ＳＴＢが入力される。キャパシタ５９の一端はノードＳＥＮに接続され、キャパシタ５９の他端にはクロックＣＬＫが入力される。
インバータ６０の入力ノードはノードＬＡＴに接続され、インバータ６０の出力ノードはノードＩＮＶに接続されている。インバータ６１の入力ノードはノードＩＮＶに接続され、インバータ６１の出力ノードはノードＬＡＴに接続されている。
トランジスタ６２の一端はノードＩＮＶに接続され、トランジスタ６２の他端はバスＬＢＵＳに接続され、トランジスタ６２のゲートには制御信号ＳＴＩが入力される。トランジスタ６３の一端はノードＬＡＴに接続され、トランジスタ６３の他端はバスＬＢＵＳに接続され、トランジスタ６３のゲートには制御信号ＳＴＬが入力される。
以上で説明した制御信号ＢＬＸ、ＢＬＣ、ＢＬＳ、ＨＬＬ、ＸＸＬ、及びＳＴＢのそれぞれは、例えばシーケンサ１４によって生成される。センスアンプ部ＳＡがビット線ＢＬに読み出されたデータを判定するタイミングは、制御信号ＳＴＢがアサートされたタイミングに基づいている。
以下の説明において、「制御信号ＳＴＢをアサートする」とは、シーケンサ１４が制御信号ＳＴＢを“Ｌ”レベルから“Ｈ”レベルに一時的に変化させることに対応している。センスアンプモジュール１７の構成によっては、「制御信号ＳＴＢをアサートする」という動作が、シーケンサ１４が制御信号ＳＴＢを“Ｈ”レベルから“Ｌ”レベルに一時的に変化させることに対応する場合もある。
尚、センスアンプモジュール１７の構成は、以上で説明した構成に限定されず、種々変更することが出来る。例えば、センスアンプユニットＳＡＵが備えるラッチ回路の個数は、第１プレーンＰＬ１内の１つのセルユニットＣＵと第２プレーンＰＬ２内の１つのセルユニットＣＵとの組が記憶するページ数に基づいて適宜変更することが出来る。
［１−１−５］メモリセルトランジスタＭＴの閾値分布について
図８は、第１実施形態に係る半導体メモリ１０におけるメモリセルトランジスタＭＴの閾値分布、読み出し電圧、及びベリファイ電圧の一例をそれぞれ示している。図８に示す閾値分布の縦軸はメモリセルトランジスタＭＴの個数に対応し、横軸はメモリセルトランジスタＭＴの閾値電圧Ｖthに対応している。
第１実施形態において、例えば１つのセルユニットＣＵに含まれた複数のメモリセルトランジスタＭＴは、図８に示すような３つの閾値分布を形成する。この３個の閾値分布（書き込みレベル）は、例えば閾値電圧の低い方から順に、“Ｚ”レベル、“Ａ”レベル、及び“Ｂ”レベルと称される。
隣り合う閾値分布の間には、それぞれ読み出し動作で使用される読み出し電圧が設定される。具体的には、“Ｚ”レベル及び“Ａ”レベル間に読み出し電圧ＡＲが設定され、“Ａ”レベル及び“Ｂ”レベル間に読み出し電圧ＢＲが設定される。
より具体的には、読み出し電圧ＡＲは、“Ｚ”レベルにおける最大の閾値電圧と、“Ａ”レベルにおける最小の閾値電圧との間に設定される。メモリセルトランジスタＭＴは、ゲートに読み出し電圧ＡＲが印加されると、閾値電圧が“Ｚ”レベルに分布している場合にオン状態になり、“Ａ”レベル以上に分布している場合にオフ状態になる。
読み出し電圧ＢＲは、“Ａ”レベルにおける最大の閾値電圧と、“Ｂ”レベルにおける最小の閾値電圧との間に設定される。メモリセルトランジスタＭＴは、ゲートに読み出し電圧ＢＲが印加されると、閾値電圧が“Ａ”レベル以下に分布している場合にオン状態になり、“Ｂ”レベルに分布している場合にオフ状態になる。
最も高い閾値分布よりも高い電圧には、読み出しパス電圧ＶＲＥＡＤが設定される。具体的には、読み出しパス電圧ＶＲＥＡＤは、“Ｂ”レベルにおける最大の閾値電圧よりも高い電圧に設定される。メモリセルトランジスタＭＴは、ゲートに読み出しパス電圧ＶＲＥＡＤが印加されると、記憶するデータに依らずにオン状態になる。
また、隣り合う閾値分布の間には、それぞれ書き込み動作で使用されるベリファイ電圧が設定される。具体的には、“Ａ”レベル及び“Ｂ”レベルに対応して、それぞれベリファイ電圧ＡＶ及びＢＶが設定される。
具体的には、ベリファイ電圧ＡＶは、“Ｚ”レベルにおける最大の閾値電圧と“Ａ”レベルにおける最小の閾値電圧との間、且つ“Ａ”レベルの近傍に設定される。ベリファイ電圧ＢＶは、“Ａ”レベルにおける最大の閾値電圧と“Ｂ”レベルにおける最小の閾値電圧との間、且つ“Ｂ”レベルの近傍に設定される。つまり、例えばベリファイ電圧ＡＶ及びＢＶは、それぞれ読み出し電圧ＡＲ及びＢＲよりも高い電圧に設定される。
［１−１−６］データの割り付けについて
図９は、第１実施形態に係る半導体メモリ１０におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。
第１実施形態に係る半導体メモリ１０では、図９に示すように、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴにおける３種類の閾値電圧と、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴにおける３種類の閾値電圧との組み合わせにより、９種類の組み合わせが使用可能である。そして、第１実施形態に係る半導体メモリ１０では、以下に示すように、９種類の閾値電圧の組み合わせに対してそれぞれ３ビットデータが割り当てられる。
（例）“第１プレーンＰＬ１内のメモリセルトランジスタＭＴの閾値電圧”、“第２プレーンＰＬ２内のメモリセルトランジスタＭＴの閾値電圧”：“第１ビット／第２ビット／第３ビット”データ
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“１１０”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“１００”データ
（４）“Ａ”レベル、“Ｚ”レベル：“１０１”データ
（５）“Ａ”レベル、“Ａ”レベル：“０００”データ
（６）“Ａ”レベル、“Ｂ”レベル：“０１０”データ
（７）“Ｂ”レベル、“Ｚ”レベル：“１００”データ
（８）“Ｂ”レベル、“Ａ”レベル：“００１”データ
（９）“Ｂ”レベル、“Ｂ”レベル：“０１１”データ。
以上のように、第１実施形態では、９種類の組み合わせに８種類の３ビットデータが割り当てられ、（３）の組み合わせと、（７）の組み合わせとに同じ３ビットデータが割り当てられている。第１実施形態において、同じ３ビットデータが割り当てられた組み合わせは、いずれか一方の組み合わせが使用される。
このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図１０に示されている。尚、以下の図面に示されたテーブル内において、“Ｌ”は、メモリセルトランジスタＭＴの閾値電圧が当該ページの読み出し動作で印加された読み出し電圧よりも低かったことを示し、“Ｈ”は、メモリセルトランジスタＭＴの閾値電圧が当該ページの読み出し動作で印加された読み出し電圧よりも高かったことを示している。
図１０に示すように、第１ページを対象とした読み出し動作（以下、第１ページ読み出しと称する）では、第１プレーンＰＬ１で読み出し電圧ＡＲが使用され、第２プレーンＰＬ２で読み出し電圧ＡＲが使用される。第２ページを対象とした読み出し動作（以下、第２ページ読み出しと称する）では、第１プレーンＰＬ１で読み出し電圧ＡＲが使用され、第２プレーンＰＬ２で読み出し電圧ＢＲが使用される。第３ページを対象とした読み出し動作（以下、第３ページ読み出しと称する）では、第１プレーンＰＬ１で読み出し電圧ＢＲが使用され、第２プレーンＰＬ２で読み出し電圧ＡＲが使用される。
そして、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
（例）読み出し動作：（第１プレーンＰＬ１の読み出し結果、第２プレーンＰＬ２の読み出し結果、読み出しデータ）×４種類
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）
第３ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）。
以上で説明したデータの割り付け及び読み出し電圧と、設定された読み出し電圧に対応する読み出し結果とを纏めたテーブルが、図１１に示されている。第１実施形態に係る半導体メモリ１０では、図１１に示された読み出し結果に対して、図１０に示されたデータ定義が適用されることによって、図９の（１）〜（９）のそれぞれに対応するデータが確定する。
［１−２］動作
［１−２−１］書き込み動作
第１実施形態に係る半導体メモリ１０は、書き込み動作において、プログラムループを繰り返し実行する。各プログラムループは、プログラム動作及びベリファイ動作を含んでいる。
プログラム動作は、メモリセルトランジスタＭＴの閾値電圧を上昇させる動作である。各プログラムループのプログラム動作において、既に所望の閾値電圧に達しているメモリセルトランジスタＭＴは、書き込み禁止に設定される。書き込み禁止のメモリセルトランジスタＭＴでは、例えばセルフブースト技術によって閾値電圧の上昇が抑制される。
ベリファイ動作は、メモリセルトランジスタＭＴが所望の閾値電圧に達したかどうかを判定する読み出し動作である。ベリファイ動作では、書き込みデータに基づいて、センスアンプユニットＳＡＵ毎にベリファイされる書き込みレベルが決定される。ベリファイ動作において、所望の閾値電圧に達したことが確認されたメモリセルトランジスタＭＴは、当該レベルのベリファイにパスしたと判定される。
図１２は、第１実施形態に係る半導体メモリ１０の書き込み動作におけるコマンド及び各配線の信号並びに電圧の一例を示している。
尚、以下の説明において、書き込み対象のビット線ＢＬとは、書き込み対象のメモリセルトランジスタＭＴに接続されたビット線ＢＬのことを示し、書き込み禁止のビット線ＢＬとは、書き込み禁止のメモリセルトランジスタＭＴに接続されたビット線ＢＬのことを示している。
また、以下の説明において、メモリセルトランジスタＭＴの閾値電圧が、ベリファイ電圧ＡＶを超えたか否かを判定するベリファイ動作のことを“Ａ”ベリファイと称し、ベリファイ電圧ＢＶを超えたか否かを判定するベリファイ動作のことを“Ｂ”ベリファイと称する。
図１２に示すように、半導体メモリ１０が書き込み動作を開始する前の初期状態では、レディビジー信号ＲＢｎが“Ｈ”レベル（レディ状態）、第１プレーンＰＬ１の選択ワード線ＷＬselの電圧と第２プレーンＰＬ２の選択ワード線ＷＬselの電圧とのそれぞれが例えば電圧ＶＳＳになっている。
まず、メモリコントローラ２０は、半導体メモリ１０に第１コマンドセットＣＳ１を送信する。第１コマンドセットＣＳ１は、書き込み動作を指示するコマンドと、データを書き込むセルユニットＣＵのアドレスと、第１ページに対応する書き込みデータとを含んでいる。半導体メモリ１０が受信した第１ページに対応する書き込みデータは、センスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬと、センスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬとのそれぞれに保持される。
半導体メモリ１０は、第１コマンドセットＣＳ１を受信した後に、例えば一時的にビジー状態に遷移して、受信した第１ページに対応する書き込みデータをセンスアンプモジュール１７内のラッチ回路ＸＤＬから例えばラッチ回路ＡＤＬに転送する。
次に、メモリコントローラ２０は、半導体メモリ１０に第２コマンドセットＣＳ２を送信する。第２コマンドセットＣＳ２は、書き込み動作を指示するコマンドと、データを書き込むセルユニットＣＵのアドレスと、第２ページに対応する書き込みデータとを含んでいる。半導体メモリ１０が受信した第２ページに対応する書き込みデータは、センスアンプモジュール１７Ａ内のラッチ回路ＸＤＬと、センスアンプモジュール１７Ｂ内のラッチ回路ＸＤＬとのそれぞれに保持される。
半導体メモリ１０は、第２コマンドセットＣＳ２を受信した後に、例えば一時的にビジー状態に遷移して、受信した第２ページに対応する書き込みデータをセンスアンプモジュール１７内のラッチ回路ＸＤＬから例えばラッチ回路ＢＤＬに転送する。
次に、メモリコントローラ２０は、半導体メモリ１０に第３コマンドセットＣＳ３を送信する。第３コマンドセットＣＳ３は、書き込み動作を指示するコマンドと、データを書き込むセルユニットＣＵのアドレスと、第３ページに対応する書き込みデータとを含んでいる。半導体メモリ１０が受信した第３ページに対応する書き込みデータは、センスアンプモジュール１７Ａ内のラッチ回路ＸＤＬと、センスアンプモジュール１７Ｂ内のラッチ回路ＸＤＬとのそれぞれに保持される。
半導体メモリ１０は、第３コマンドセットＣＳ３を受信した後にビジー状態に遷移して、例えば、シーケンサ１４が、センスアンプモジュール１７Ａ及び１７Ｂ内のそれぞれのラッチ回路ＡＤＬ、ＢＤＬ、及びＸＤＬに保持された第１〜第３ページの書き込みデータに基づいた書き込み動作を実行する。
第１実施形態における書き込み動作において、シーケンサ１４は、第１プレーンＰＬ１に対する第１書き込み動作と、第２プレーンＰＬ２に対する第２書き込み動作とを同時に並列で実行する。
第１書き込み動作においてシーケンサ１４は、まずプログラム動作を実行する。
プログラム動作において、ロウデコーダモジュール１６Ａは、プレーンＰＬ１内の選択ワード線ＷＬselにプログラム電圧ＶＰＧＭを印加する。プログラム電圧ＶＰＧＭは、メモリセルトランジスタＭＴの閾値電圧を上昇させることが可能な高電圧である。
選択ワード線ＷＬselにプログラム電圧ＶＰＧＭが印加されると、書き込み対象のビット線ＢＬに接続されたＮＡＮＤストリングＮＳに含まれ、且つ選択ワード線ＷＬselに接続されたメモリセルトランジスタＭＴの電荷蓄積層に電子が注入され、当該メモリセルトランジスタＭＴの閾値電圧が上昇する。
このとき、書き込み禁止のビット線ＢＬに接続され、且つ選択ワード線ＷＬselに接続されたＮＡＮＤストリングＮＳに含まれたメモリセルトランジスタＭＴの閾値電圧は、例えばセルフブースト技術によって、上昇が抑制される。
それから、ロウデコーダモジュール１６Ａが選択ワード線ＷＬselの電圧をＶＳＳに下降させると、シーケンサ１４はプログラム動作からベリファイ動作に移行する。
ベリファイ動作において、ロウデコーダモジュール１６Ａは、選択ワード線ＷＬselに例えばベリファイ電圧ＡＶを印加する。そして、センスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵは、対応するビット線ＢＬの電圧に基づいて、選択ワード線ＷＬselに接続されたメモリセルトランジスタＭＴの閾値電圧がベリファイ電圧ＡＶを超えているか否かを判定する（“Ａ”ベリファイ）。
以上で説明したプログラム動作及びベリファイ動作が、１回のプログラムループに相当する。そして、シーケンサ１４は、プログラム電圧ＶＰＧＭをステップアップして、同様のプログラムループを繰り返し実行する。プログラム電圧ＶＰＧＭのステップアップ幅である電圧ＤＶＰＧＭは、任意の値に設定される。
ベリファイ動作において、実行されるベリファイのレベルはこれに限定されず、適宜変更することが可能である。例えば、プログラムループの進行に伴い、印加するベリファイ電圧の種類及び数を変更しても良い。例えば、図１２に示す例では、シーケンサ１４が、１回目及び２回目のプログラムループにおけるベリファイ動作で、“Ａ”ベリファイのみを実行し、３回目のプログラムループにおけるベリファイ動作で、“Ａ”ベリファイと、“Ｂ”ベリファイとを連続で実行している。
シーケンサ１４は、プログラムループにおいて、あるレベルのベリファイをパスしたメモリセルトランジスタＭＴの数が所定の数を超えたことを検知すると、当該レベルに対応するデータの書き込みが完了したものとみなし、以降のプログラムループにおいて、例えば当該レベルに対応するベリファイ動作を省略する。そして、シーケンサ１４は、例えば全てのレベルのベリファイにパスしたことを検知すると、第１書き込み動作を終了する。
第２書き込み動作の詳細は、以上で説明した第１書き込み動作における構成を、第２プレーンＰＬ２に対応する構成に置き換えたものと同様のため、説明を省略する。
そして、シーケンサ１４は、第１及び第２書き込み動作のそれぞれが終了したことを検知すると書き込み動作を終了し、半導体メモリ１０をレディ状態に遷移させる。
［１−２−２］読み出し動作
第１実施形態に係る半導体メモリ１０は、ページ毎に読み出し動作を実行することが可能である。以下に、第１実施形態に係る半導体メモリ１０による第１ページ、第２ページ、第３ページを選択した読み出し動作のそれぞれについて順に説明する。尚、以下の説明では、第１ページ、第２ページ、及び第３ページが選択された読み出し動作のことを、それぞれ第１ページ読み出し、第２ページ読み出し、第３ページ読み出しと称する。
（第１ページ読み出し）
図１３は、第１実施形態に係る半導体メモリ１０の第１ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図１３に示すように、半導体メモリ１０が読み出し動作を開始する前の初期状態では、レディビジー信号ＲＢｎが“Ｈ”レベル（レディ状態）、第１プレーンＰＬ１の選択ワード線ＷＬselの電圧と第２プレーンＰＬ２の選択ワード線ＷＬselの電圧とのそれぞれが例えば電圧ＶＳＳになっている。
まず、メモリコントローラ２０は、例えばコマンド“０１ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。
コマンド“０１ｈ”は、第１ページに対応する動作を指示するコマンドである。コマンド“００ｈ”は、読み出し動作を指示するコマンドである。コマンド“３０ｈ”は、半導体メモリ１０に、受信したコマンド及びアドレスに基づいた読み出し動作の開始を指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第１ページ読み出しを開始する。
第１実施形態における第１ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作とを同時に並列で実行する。
第１ページ読み出しにおける第１読み出し動作において、ロウデコーダモジュール１６Ａは、プレーンＰＬ１の選択ワード線ＷＬselに読み出し電圧ＡＲを印加する。そして、シーケンサ１４は、プレーンＰＬ１の選択ワード線ＷＬselに読み出し電圧ＡＲが印加されている間に、プレーンＰＬ１に対応する制御信号ＳＴＢをアサートする。
すると、センスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵが、対応するビット線ＢＬの電圧に基づいて、対応するメモリセルトランジスタＭＴの閾値電圧が読み出し電圧ＡＲを超えているか否かを判定する。そして、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持されると、シーケンサ１４は第１読み出し動作を終了する。
第１ページ読み出しにおける第２読み出し動作において、ロウデコーダモジュール１６Ｂは、プレーンＰＬ２の選択ワード線ＷＬselに読み出し電圧ＡＲを印加する。そして、シーケンサ１４は、プレーンＰＬ２の選択ワード線ＷＬselに読み出し電圧ＡＲが印加されている間に、プレーンＰＬ２に対応する制御信号ＳＴＢをアサートする。
すると、センスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵが、対応するビット線ＢＬの電圧に基づいて、対応するメモリセルトランジスタＭＴの閾値電圧が読み出し電圧ＡＲを超えているか否かを判定する。そして、例えばこの読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持されると、シーケンサ１４は第２読み出し動作を終了する。
第１及び第２読み出し動作が終了すると、シーケンサ１４は、第１及び第２読み出し動作のそれぞれの読み出し結果を、例えば第１プレーンＰＬ１及び第２プレーンＰＬ２それぞれにおいて、対応するセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持させる。これに限定されず、読み出しデータは各センスアンプユニットＳＡＵのその他のラッチ回路に保持されても良い。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そしてメモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、図１０に示されたデータの定義に基づいて第１ページの読み出しデータを確定させ、確定した読み出しデータＤＡＴをメモリコントローラ２０に出力する。
尚、半導体メモリ１０がレディ状態となる前に、データ出力に備えて、セルユニットＣＵの最初のデータを出力回路の近くまでパイプラインを使用して転送しておくことも可能である。
（第２ページ読み出し）
図１４は、第１実施形態に係る半導体メモリ１０の第２ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図１４に示すように、まず、メモリコントローラ２０は、例えばコマンド“０２ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。
コマンド“０２ｈ”は、第２ページに対応する動作を指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第２ページ読み出しを開始する。
第１実施形態における第２ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作とを同時に並列で実行する。
第２ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第２ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＢＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第１及び第２読み出し動作が終了すると、シーケンサ１４は、第１及び第２読み出し動作のそれぞれの読み出し結果を、例えば第１プレーンＰＬ１及び第２プレーンＰＬ２それぞれにおいて、対応するセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持させる。これに限定されず、読み出しデータは各センスアンプユニットＳＡＵのその他のラッチ回路に保持されても良い。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そしてメモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、図１０に示されたデータの定義に基づいて第２ページの読み出しデータを確定させ、確定した読み出しデータＤＡＴをメモリコントローラ２０に出力する。第２ページ読み出しにおけるその他の詳細な動作は、図１３を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
（第３ページ読み出し）
図１５は、第１実施形態に係る半導体メモリ１０の第３ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図１５に示すように、まず、メモリコントローラ２０は、例えばコマンド“０３ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。
コマンド“０３ｈ”は、第３ページに対応する動作を指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第３ページ読み出しを開始する。
第１実施形態における第３ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作とを同時に並列で実行する。
第３ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＢＲを用いた読み出し動作が実行され、読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第３ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第１及び第２読み出し動作が終了すると、シーケンサ１４は、第１及び第２読み出し動作のそれぞれの読み出し結果を、例えば第１プレーンＰＬ１及び第２プレーンＰＬ２それぞれにおいて、対応するセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持させる。これに限定されず、読み出しデータは各センスアンプユニットＳＡＵのその他のラッチ回路に保持されても良い。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そしてメモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、図１０に示されたデータの定義に基づいて第３ページの読み出しデータを確定させ、確定した読み出しデータＤＡＴをメモリコントローラ２０に出力する。第２ページ読み出しにおけるその他の詳細な動作は、図１３を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
［１−３］第１実施形態の効果
以上で説明した第１実施形態に係る半導体メモリ１に依れば、メモリセルに複数ビットデータを記憶させる場合における読み出し動作を高速化することが出来る。以下に、第１実施形態に係る半導体メモリ１の詳細な効果について説明する。
まず、第１実施形態の比較例として、１つのメモリセルトランジスタＭＴが２ビットデータを記憶する場合について説明する。図１６は、第１実施形態の比較例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けと各ページの読み出しで使用する電圧との一例を示している。
図１６に示すように、第１実施形態の比較例におけるメモリセルトランジスタＭＴでは、“ＥＲ”レベル、“Ａ”レベル、“Ｂ”レベル、及び“Ｃ”レベルのそれぞれの閾値分布に対して、それぞれ“１１（上位ビット／下位ビット）”データ、“０１”データ、“００”データ、及び“１０”データが割り当てられている。
また、第１実施形態の比較例では、図８の説明と同様に、“Ａ”レベル、“Ｂ”レベル、及び“Ｃ”レベルのそれぞれに対応して、読み出し電圧及びベリファイ電圧が設定されている。そして、第１実施形態の比較例において、上位ページのデータは、読み出し電圧ＡＲ及びＣＲのそれぞれを用いた読み出し結果により確定し、下位ページのデータは、読み出し電圧ＢＲを用いた読み出し結果により確定する。
つまり、第１実施形態の比較例のように１つのメモリセルトランジスタＭＴに２ビットデータを記憶させる場合、例えば上位ページのデータを読み出すためには、複数の読み出し電圧を用いた読み出し動作を実行する必要がある。
これに対して、第１実施形態に係る半導体メモリ１０は、独立に制御することが可能な２つのプレーンを備え、異なるプレーンに含まれたメモリセルトランジスタＭＴの組によって３ビットデータを記憶する。
そして、第１実施形態に係る半導体メモリ１０では、第１ページの読み出しデータと、第２ページの読み出しデータと、第３ページの読み出しデータとのそれぞれが、プレーン毎に１種類の読み出し電圧を用いた読み出し動作により確定する。
このように、第１実施形態に係る半導体メモリ１０は、第１実施形態の比較例のように、１つのメモリセルトランジスタＭＴに１ビットよりも多いデータを記憶させることが出来、且つプレーン毎に１種類の読み出し電圧を印加するだけで１ページ分の読み出しデータを確定させることが出来る。
従って、第１実施形態に係る半導体メモリ１０は、メモリセルに複数ビットデータを記憶させる場合における読み出し動作を高速化することが出来る。
［１−４］第１実施形態の変形例
第１実施形態では、図９に示されたデータの割り付けを例に説明したが、メモリセルトランジスタＭＴの閾値分布には、その他の異なるデータの割り付けが適用されても良い。以下に、第１実施形態の第１〜第１１変形例のそれぞれについて順に説明する。尚、第１実施形態及び全ての変形例において、第１ページ、第２ページ、及び第３ページの順番は入れ替えても良い。また、ページ毎に任意に“１”と“０”の定義を入れ替えても良い。
（第１実施形態の第１変形例）
図１７は、第１実施形態の第１変形例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。第１実施形態の第１変形例では、図１７及び以下に示すように、９種類の閾値電圧の組み合わせに対してそれぞれ３ビットデータが割り当てられる。
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“１１０”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“１１０”データ
（４）“Ａ”レベル、“Ｚ”レベル：“１０１”データ
（５）“Ａ”レベル、“Ａ”レベル：“０００”データ
（６）“Ａ”レベル、“Ｂ”レベル：“０１０”データ
（７）“Ｂ”レベル、“Ｚ”レベル：“１００”データ
（８）“Ｂ”レベル、“Ａ”レベル：“００１”データ
（９）“Ｂ”レベル、“Ｂ”レベル：“０１１”データ。
以上のように、第１実施形態の第１変形例におけるデータの割り付けでは、（２）の組み合わせと、（３）の組み合わせとが同様になっている。このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図１８に示されている。
図１８に示すように、第１実施形態の第１変形例における各ページの読み出し動作で使用される読み出し電圧は、図１０を用いて説明した第１実施形態における各ページの読み出し動作で使用される読み出し電圧と同様である。そして、第１実施形態の第１変形例において、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第３ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）。
第１実施形態の第１変形例に係る半導体メモリ１０は、以上のように読み出し電圧とデータの定義とがそれぞれ設定されることによって、第１実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
（第１実施形態の第２変形例）
図１９は、第１実施形態の第２変形例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。第１実施形態の第２変形例では、図１９及び以下に示すように、９種類の閾値電圧の組み合わせに対してそれぞれ３ビットデータが割り当てられる。
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“１１０”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“１００”データ
（４）“Ａ”レベル、“Ｚ”レベル：“１０１”データ
（５）“Ａ”レベル、“Ａ”レベル：“０００”データ
（６）“Ａ”レベル、“Ｂ”レベル：“０１０”データ
（７）“Ｂ”レベル、“Ｚ”レベル：“１０１”データ
（８）“Ｂ”レベル、“Ａ”レベル：“００１”データ
（９）“Ｂ”レベル、“Ｂ”レベル：“０１１”データ。
以上のように、第１実施形態の第２変形例におけるデータの割り付けでは、（４）の組み合わせと、（７）の組み合わせとが同様になっている。このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図２０に示されている。
図２０に示すように、第１実施形態の第２変形例における各ページの読み出し動作で使用される読み出し電圧は、図１０を用いて説明した第１実施形態における各ページの読み出し動作で使用される読み出し電圧と同様である。そして、第１実施形態の第２変形例において、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第３ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、１）。
第１実施形態の第２変形例に係る半導体メモリ１０は、以上のように読み出し電圧とデータの定義とがそれぞれ設定されることによって、第１実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
（第１実施形態の第３変形例）
図２１は、第１実施形態の第３変形例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。第１実施形態の第３変形例では、図２１及び以下に示すように、９種類の閾値電圧の組み合わせに対してそれぞれ３ビットデータが割り当てられる。
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“１１１”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“１１０”データ
（４）“Ａ”レベル、“Ｚ”レベル：“１０１”データ
（５）“Ａ”レベル、“Ａ”レベル：“００１”データ
（６）“Ａ”レベル、“Ｂ”レベル：“０１０”データ
（７）“Ｂ”レベル、“Ｚ”レベル：“１００”データ
（８）“Ｂ”レベル、“Ａ”レベル：“０００”データ
（９）“Ｂ”レベル、“Ｂ”レベル：“０１１”データ。
以上のように、第１実施形態の第３変形例におけるデータの割り付けでは、（１）の組み合わせと、（２）の組み合わせとが同様になっている。このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図２２に示されている。
図２２に示すように、第１ページ読み出しでは、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれで読み出し電圧ＡＲが使用される。第２ページ読み出しでは、第１プレーンＰＬ１で読み出し電圧ＡＲが使用され、第２プレーンＰＬ２で読み出し電圧ＢＲが使用される。第３ページ読み出しでは、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれで読み出し電圧ＢＲが使用される。そして、第１実施形態の第３変形例において、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第３ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）。
第１実施形態の第３変形例に係る半導体メモリ１０は、以上のように読み出し電圧とデータの定義とがそれぞれ設定されることによって、第１実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
（第１実施形態の第４変形例）
図２３は、第１実施形態の第４変形例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。第１実施形態の第４変形例では、図２３及び以下に示すように、９種類の閾値電圧の組み合わせに対してそれぞれ３ビットデータが割り当てられる。
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“０１１”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“０１０”データ
（４）“Ａ”レベル、“Ｚ”レベル：“００１”データ
（５）“Ａ”レベル、“Ａ”レベル：“１０１”データ
（６）“Ａ”レベル、“Ｂ”レベル：“１１０”データ
（７）“Ｂ”レベル、“Ｚ”レベル：“０００”データ
（８）“Ｂ”レベル、“Ａ”レベル：“１００”データ
（９）“Ｂ”レベル、“Ｂ”レベル：“１１１”データ。
以上のように、第１実施形態の第４変形例におけるデータの割り付けでは、（１）の組み合わせと、（９）の組み合わせとが同様になっている。このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図２４に示されている。
図２４に示すように、第１実施形態の第４変形例における各ページの読み出し動作で使用される読み出し電圧は、図２２を用いて説明した第１実施形態の第３変形例における各ページの読み出し動作で使用される読み出し電圧と同様である。そして、第１実施形態の第４変形例において、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第３ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）。
第１実施形態の第４変形例に係る半導体メモリ１０は、以上のように読み出し電圧とデータの定義とがそれぞれ設定されることによって、第１実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
（第１実施形態の第５変形例）
図２５は、第１実施形態の第５変形例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。第１実施形態の第５変形例では、図２５及び以下に示すように、９種類の閾値電圧の組み合わせに対してそれぞれ３ビットデータが割り当てられる。
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“０１１”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“０１０”データ
（４）“Ａ”レベル、“Ｚ”レベル：“００１”データ
（５）“Ａ”レベル、“Ａ”レベル：“１０１”データ
（６）“Ａ”レベル、“Ｂ”レベル：“１１０”データ
（７）“Ｂ”レベル、“Ｚ”レベル：“０００”データ
（８）“Ｂ”レベル、“Ａ”レベル：“１００”データ
（９）“Ｂ”レベル、“Ｂ”レベル：“１１０”データ。
以上のように、第１実施形態の第５変形例におけるデータの割り付けでは、（６）の組み合わせと、（９）の組み合わせとが同様になっている。このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図２６に示されている。
図２６に示すように、第１実施形態の第５変形例における各ページの読み出し動作で使用される読み出し電圧は、図２２を用いて説明した第１実施形態の第３変形例における各ページの読み出し動作で使用される読み出し電圧と同様である。そして、第１実施形態の第５変形例において、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第３ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、０）。
第１実施形態の第５変形例に係る半導体メモリ１０は、以上のように読み出し電圧とデータの定義とがそれぞれ設定されることによって、第１実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
（第１実施形態の第６変形例）
図２７は、第１実施形態の第６変形例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。第１実施形態の第６変形例では、図２７及び以下に示すように、９種類の閾値電圧の組み合わせに対してそれぞれ３ビットデータが割り当てられる。
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“１０１”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“１００”データ
（４）“Ａ”レベル、“Ｚ”レベル：“１１１”データ
（５）“Ａ”レベル、“Ａ”レベル：“００１”データ
（６）“Ａ”レベル、“Ｂ”レベル：“０００”データ
（７）“Ｂ”レベル、“Ｚ”レベル：“１１０”データ
（８）“Ｂ”レベル、“Ａ”レベル：“０１０”データ
（９）“Ｂ”レベル、“Ｂ”レベル：“０１１”データ。
以上のように、第１実施形態の第６変形例におけるデータの割り付けでは、（１）の組み合わせと、（４）の組み合わせとが同様になっている。このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図２８に示されている。
図２８に示すように、第１ページ読み出しでは、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれで読み出し電圧ＡＲが使用される。第２ページ読み出しでは、第１プレーンＰＬ１で読み出し電圧ＢＲが使用され、第２プレーンＰＬ２で読み出し電圧ＡＲが使用される。第３ページ読み出しでは、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれで読み出し電圧ＢＲが使用される。そして、第１実施形態の第６変形例において、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、１）
第３ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）。
第１実施形態の第６変形例に係る半導体メモリ１０は、以上のように読み出し電圧とデータの定義とがそれぞれ設定されることによって、第１実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
（第１実施形態の第７変形例）
図２９は、第１実施形態の第７変形例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。第１実施形態の第７変形例では、図２９及び以下に示すように、９種類の閾値電圧の組み合わせに対してそれぞれ３ビットデータが割り当てられる。
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“００１”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“０００”データ
（４）“Ａ”レベル、“Ｚ”レベル：“０１１”データ
（５）“Ａ”レベル、“Ａ”レベル：“１０１”データ
（６）“Ａ”レベル、“Ｂ”レベル：“１００”データ
（７）“Ｂ”レベル、“Ｚ”レベル：“０１０”データ
（８）“Ｂ”レベル、“Ａ”レベル：“１１０”データ
（９）“Ｂ”レベル、“Ｂ”レベル：“１１１”データ。
以上のように、第１実施形態の第７変形例におけるデータの割り付けでは、（１）の組み合わせと、（９）の組み合わせとが同様になっている。このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図３０に示されている。
図３０に示すように、第１実施形態の第７変形例における各ページの読み出し動作で使用される読み出し電圧は、図２８を用いて説明した第１実施形態の第６変形例における各ページの読み出し動作で使用される読み出し電圧と同様である。そして、第１実施形態の第７変形例において、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、１）
第３ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）。
第１実施形態の第７変形例に係る半導体メモリ１０は、以上のように読み出し電圧とデータの定義とがそれぞれ設定されることによって、第１実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
（第１実施形態の第８変形例）
図３１は、第１実施形態の第８変形例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。第１実施形態の第８変形例では、図３１及び以下に示すように、９種類の閾値電圧の組み合わせに対してそれぞれ３ビットデータが割り当てられる。
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“００１”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“０００”データ
（４）“Ａ”レベル、“Ｚ”レベル：“０１１”データ
（５）“Ａ”レベル、“Ａ”レベル：“１０１”データ
（６）“Ａ”レベル、“Ｂ”レベル：“１００”データ
（７）“Ｂ”レベル、“Ｚ”レベル：“０１０”データ
（８）“Ｂ”レベル、“Ａ”レベル：“１１０”データ
（９）“Ｂ”レベル、“Ｂ”レベル：“１１０”データ。
以上のように、第１実施形態の第８変形例におけるデータの割り付けでは、（８）の組み合わせと、（９）の組み合わせとが同様になっている。このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図３２に示されている。
図３２に示すように、第１実施形態の第８変形例における各ページの読み出し動作で使用される読み出し電圧は、図２８を用いて説明した第１実施形態の第６変形例における各ページの読み出し動作で使用される読み出し電圧と同様である。そして、第１実施形態の第８変形例において、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、１）
第３ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、０）。
第１実施形態の第８変形例に係る半導体メモリ１０は、以上のように読み出し電圧とデータの定義とがそれぞれ設定されることによって、第１実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
（第１実施形態の第９変形例）
図３３は、第１実施形態の第９変形例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。第１実施形態の第９変形例では、図３３及び以下に示すように、９種類の閾値電圧の組み合わせに対してそれぞれ３ビットデータが割り当てられる。
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“１０１”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“１００”データ
（４）“Ａ”レベル、“Ｚ”レベル：“０１１”データ
（５）“Ａ”レベル、“Ａ”レベル：“００１”データ
（６）“Ａ”レベル、“Ｂ”レベル：“１００”データ
（７）“Ｂ”レベル、“Ｚ”レベル：“０００”データ
（８）“Ｂ”レベル、“Ａ”レベル：“０１０”データ
（９）“Ｂ”レベル、“Ｂ”レベル：“１１０”データ。
以上のように、第１実施形態の第９変形例におけるデータの割り付けでは、（３）の組み合わせと、（６）の組み合わせとが同様になっている。このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図３４に示されている。
図３４に示すように、第１ページ読み出しでは、第１プレーンＰＬ１で読み出し電圧ＡＲが使用され、第２プレーンＰＬ２で読み出し電圧ＢＲが使用される。第２ページ読み出しでは、第１プレーンＰＬ１で読み出し電圧ＢＲが使用され、第２プレーンＰＬ２で読み出し電圧ＡＲが使用される。第３ページ読み出しでは、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれで読み出し電圧ＢＲが使用される。そして、第１実施形態の第９変形例において、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第３ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、０）。
第１実施形態の第９変形例に係る半導体メモリ１０は、以上のように読み出し電圧とデータの定義とがそれぞれ設定されることによって、第１実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
（第１実施形態の第１０変形例）
図３５は、第１実施形態の第１０変形例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。第１実施形態の第１０変形例では、図３５及び以下に示すように、９種類の閾値電圧の組み合わせに対してそれぞれ３ビットデータが割り当てられる。
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“１０１”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“０００”データ
（４）“Ａ”レベル、“Ｚ”レベル：“０１１”データ
（５）“Ａ”レベル、“Ａ”レベル：“００１”データ
（６）“Ａ”レベル、“Ｂ”レベル：“１００”データ
（７）“Ｂ”レベル、“Ｚ”レベル：“０１０”データ
（８）“Ｂ”レベル、“Ａ”レベル：“０１０”データ
（９）“Ｂ”レベル、“Ｂ”レベル：“１１０”データ。
以上のように、第１実施形態の第１０変形例におけるデータの割り付けでは、（７）の組み合わせと、（８）の組み合わせとが同様になっている。このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図３６に示されている。
図３６に示すように、第１実施形態の第１０変形例における各ページの読み出し動作で使用される読み出し電圧は、図３４を用いて説明した第１実施形態の第９変形例における各ページの読み出し動作で使用される読み出し電圧と同様である。そして、第１実施形態の第１０変形例において、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、１）
第３ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、０）。
第１実施形態の第１０変形例に係る半導体メモリ１０は、以上のように読み出し電圧とデータの定義とがそれぞれ設定されることによって、第１実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
（第１実施形態の第１１変形例）
図３７は、第１実施形態の第１１変形例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。第１実施形態の第１１変形例では、図２７及び以下に示すように、９種類の閾値電圧の組み合わせに対してそれぞれ３ビットデータが割り当てられる。
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“１０１”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“０００”データ
（４）“Ａ”レベル、“Ｚ”レベル：“０１１”データ
（５）“Ａ”レベル、“Ａ”レベル：“００１”データ
（６）“Ａ”レベル、“Ｂ”レベル：“１００”データ
（７）“Ｂ”レベル、“Ｚ”レベル：“０００”データ
（８）“Ｂ”レベル、“Ａ”レベル：“０１０”データ
（９）“Ｂ”レベル、“Ｂ”レベル：“１１０”データ。
以上のように、第１実施形態の第１１変形例におけるデータの割り付けでは、（３）の組み合わせと、（７）の組み合わせとが同様になっている。このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図３８に示されている。
図３８に示すように、第１実施形態の第１１変形例における各ページの読み出し動作で使用される読み出し電圧は、図３４を用いて説明した第１実施形態の第９変形例における各ページの読み出し動作で使用される読み出し電圧と同様である。そして、第１実施形態の第１１変形例において、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第３ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、０）。
第１実施形態の第１１変形例に係る半導体メモリ１０は、以上のように読み出し電圧とデータの定義とがそれぞれ設定されることによって、第１実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
［２］第２実施形態
第２実施形態に係る半導体メモリ１０は、第１実施形態のような半導体メモリ１０において、ページ単位の書き込み動作を実行する。以下に、第２実施形態に係る半導体メモリ１０について、第１実施形態と異なる点を説明する。
［２−１］データの割り付けについて
第２実施形態に係る半導体メモリ１０では、第１ページに対応する書き込み動作（以下、第１ページ書き込みと称する）と、第２ページに対応する書き込み動作（以下、第２ページ書き込みと称する）と、第３ページに対応する書き込み動作（以下、第３ページ書き込みと称する）とがそれぞれ実行される。
そして、第２実施形態では、第１ページに対応する書き込みデータに適用されるデータの割り付けと、第２ページに対応する書き込みデータに適用されるデータの割り付けとのそれぞれが、第３ページに対応する書き込みデータに適用されるデータの割り付けと異なっている。
以下では、第２実施形態で３ページデータが書き込まれた状態のデータの割り付けとして、第１実施形態で図９を用いて説明したデータの割り付けが適用された場合を一例として説明する。
図３９は、第２実施形態における第１ページ書き込みに対応するデータの割り付けの一例を示している。第２実施形態における第１ページ書き込みでは、例えば図３９及び以下のそれぞれに示すように、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴにおける１種類の閾値電圧と第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴにおける２種類の閾値電圧とで構成される、２種類の組み合わせに対してそれぞれ１ビットデータが割り当てられる。
（例）“第１プレーンＰＬ１内のメモリセルトランジスタＭＴの閾値電圧”、“第２プレーンＰＬ２内のメモリセルトランジスタＭＴの閾値電圧”：“第１ビット”データ
（１）“Ｚ”レベル、“Ｚ”レベル：“１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“０”データ
図４０は、第２実施形態における第２ページ書き込みに対応するデータの割り付けの一例を示している。第２実施形態における第２ページ書き込みでは、例えば図４０及び以下のそれぞれに示すように、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴにおける２種類の閾値電圧と第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴにおける２種類の閾値電圧とで構成される、４種類の組み合わせに対してそれぞれ２ビットデータが割り当てられる。
（例）“第１プレーンＰＬ１内のメモリセルトランジスタＭＴの閾値電圧”、“第２プレーンＰＬ２内のメモリセルトランジスタＭＴの閾値電圧”：“第１ビット／第２ビット”データ
（１）“Ｚ”レベル、“Ｚ”レベル：“１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“０１”データ
（３）“Ａ”レベル、“Ｚ”レベル：“１０”データ
（４）“Ａ”レベル、“Ａ”レベル：“００”データ
図４１は、第２実施形態における第３ページ書き込みに対応するデータの割り付けの一例であり、第１実施形態で説明した図９に対して使用されない組み合わせを示している。具体的には、図４１に示すデータの割り当てにおいて、（３）の組み合わせと、（７）の組み合わせとは、同じ３ビットデータが割り当てられているが、第２実施形態では、（７）の組み合わせが使用され、（３）の組み合わせは使用されない。
第２実施形態に係る半導体メモリ１０のその他の構成は、第１実施形態に係る半導体メモリ１０の構成と同様のため、説明を省略する。
［２−２］動作
［２−２−１］書き込み動作
以下に、第２実施形態に係る半導体メモリ１０による第１ページ、第２ページ、第３ページの書き込み動作のそれぞれについて順に説明する。
（第１ページ書き込み）
図４２は、第２実施形態に係る半導体メモリ１０の第１ページ書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示している。第２実施形態における第１ページ書き込みは、第１実施形態の図１２を用いて説明した書き込み動作に対して、コマンドと、書き込み動作が実行されるプレーンとが異なっている。
具体的には、図４２に示すように、まず、メモリコントローラ２０は、例えばコマンド“０１ｈ”、コマンド“８０ｈ”、アドレス情報ＡＤＤ、書き込みデータＤＡＴ、及びコマンド“１０ｈ”を順に半導体メモリ１０に送信する。
コマンド“８０ｈ”は、書き込み動作を指示するコマンドである。コマンド“１０ｈ”は、半導体メモリ１０に、受信したコマンド、アドレス、データに基づいた書き込み動作の開始を指示するコマンドである。
半導体メモリ１０は、第１ページに対応する書き込みデータＤＡＴを受信すると、受信したデータをセンスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持する。そして、半導体メモリ１０は、コマンド“１０ｈ”を受信するとビジー状態に遷移して、第１ページ書き込みを開始する。
第２実施形態における第１ページ書き込みにおいて、シーケンサ１４は、第２プレーンＰＬ２に対する第２書き込み動作を実行し、例えば第１プレーンＰＬ１に対する第１書き込み動作を実行しない。
第１ページ書き込みにおける第２書き込み動作では、図３９に示されたデータの割り付けに基づいて書き込み対象及び書き込み禁止のそれぞれのメモリセルトランジスタＭＴが設定され、シーケンサ１４がプログラムループを実行する。
第２書き込み動作が終了すると、対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータが“１（第１ビット）”データであるメモリセルトランジスタＭＴの閾値電圧は、“Ｚ”レベルを維持する（図３９の（１））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータが“０”データであるメモリセルトランジスタＭＴの閾値電圧は、“Ｚ”レベルから“Ａ”レベルに上昇する（図３９の（２））。
第２実施形態における第１ページ書き込みのその他の動作は、図１２を用いて説明した第１実施形態における書き込み動作と同様のため、説明を省略する。
（第２ページ書き込み）
図４３は、第２実施形態に係る半導体メモリ１０の第２ページ書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図４３に示すように、まず、メモリコントローラ２０は、例えばコマンド“０２ｈ”、コマンド“８０ｈ”、アドレス情報ＡＤＤ、書き込みデータＤＡＴ、及びコマンド“１０ｈ”を順に半導体メモリ１０に送信する。
半導体メモリ１０は、第２ページに対応する書き込みデータＤＡＴを受信すると、受信したデータをセンスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持する。半導体メモリ１０は、コマンド“１０ｈ”を受信するとビジー状態に遷移して、第２ページ書き込みを開始する。
第２実施形態における第２ページ書き込みにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１書き込み動作を実行し、例えば第２プレーンＰＬ２に対する第２書き込み動作を実行しない。
第２ページ書き込みにおける第１書き込み動作では、図４０に示されたデータの割り付けに基づいて書き込み対象及び書き込み禁止のそれぞれのメモリセルトランジスタＭＴが設定され、シーケンサ１４がプログラムループを実行する。
第１書き込み動作が終了すると、対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータが“１（第２ビット）”データであるメモリセルトランジスタＭＴの閾値電圧は、“Ｚ”レベルを維持する（図４０の（１）及び（２））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータが“０”データであるメモリセルトランジスタＭＴの閾値電圧は、“Ｚ”レベルから“Ａ”レベルに上昇する（図４０の（３）及び（４））。
第２実施形態における第２ページ書き込みのその他の動作は、図１２を用いて説明した第１実施形態における書き込み動作と同様のため、説明を省略する。
（第３ページ書き込み）
図４４は、第２実施形態に係る半導体メモリ１０の第３ページ書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図４４に示すように、まず、メモリコントローラ２０は、例えばコマンド“０３ｈ”、コマンド“８０ｈ”、アドレス情報ＡＤＤ、書き込みデータＤＡＴ、及びコマンド“１０ｈ”を順に半導体メモリ１０に送信する。
半導体メモリ１０は、第３ページに対応する書き込みデータＤＡＴを受信すると、受信したデータをセンスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬと、センスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬとのそれぞれに保持する。半導体メモリ１０は、コマンド“１０ｈ”を受信するとビジー状態に遷移して、第３ページ書き込みを開始する。
第３ページ書き込みにおいて、まずセンスアンプモジュール１７Ａ及び１７ＢのそれぞれのセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された書き込みデータＤＡＴは、それぞれ同じセンスアンプユニットＳＡＵ内の例えばラッチ回路ＡＤＬに転送される。
そして、第２実施形態における第３ページ書き込みにおいて、まずシーケンサ１４は、第１プレーンＰＬ１と第２プレーンＰＬ２とのそれぞれに対するＩＤＬ（Internal Data Load）を同時に並列で実行する。ＩＤＬは、選択されたセルユニットＣＵに既に書き込まれているデータを、対応するセンスアンプユニットＳＡＵ内のラッチ回路に復元する読み出し動作である。
第１プレーンＰＬ１に対するＩＤＬでは、読み出し電圧ＡＲを用いた読み出し動作が実行され、第２ページの書き込みデータに対応する読み出し結果が、例えばセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのラッチ回路ＢＤＬに復元される。復元された第２ページの書き込みデータは、例えばセンスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに転送され、シーケンサ１４は、第１プレーンＰＬ１に対するＩＤＬを終了する。
尚、第２実施形態では、転送元のラッチ回路から転送先のラッチ回路にデータが転送された後においても、転送元のラッチ回路に当該データが保持されたまま残るものとする。すなわち、第２実施形態において「転送」は、ラッチ回路間でデータをコピーすることに対応している。
第２プレーンＰＬ２に対するＩＤＬでは、読み出し電圧ＡＲを用いた読み出し動作が実行され、第１ページの書き込みデータに対応する読み出し結果が、例えばセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのラッチ回路ＢＤＬに復元される。復元された第１ページの書き込みデータは、例えばセンスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに転送され、シーケンサ１４は、第２プレーンＰＬ２に対するＩＤＬを終了する。
第１プレーンＰＬ１に対するＩＤＬと、第２プレーンＰＬ２に対するＩＤＬとのそれぞれが終了すると、センスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵと、センスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵとのそれぞれが、第１〜第３ページデータを保持した状態になる。
それから、シーケンサ１４は、第１プレーンＰＬ１に対する第１書き込み動作と、第２プレーンＰＬ２に対する第２書き込み動作とを同時に並列で実行する。第３ページ書き込みにおける第１書き込み動作及び第２書き込み動作のそれぞれでは、図４１に示されたデータの割り付けに基づいて、書き込み対象及び書き込み禁止のそれぞれのメモリセルトランジスタＭＴが設定され、シーケンサ１４がプログラムループを実行する。
第１プレーンにおける第１書き込み動作と第２プレーンにおける第２書き込み動作とが終了すると、対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータが“１１１（第１ビット／第２ビット／第３ビット）”データであるメモリセルトランジスタＭＴの閾値電圧は、“Ｚ”レベルを維持する（図４１の（１））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータが“１１０”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルを維持し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルから“Ａ”レベルに上昇する（図４１の（２））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータが“１０１”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ａ”レベルを維持し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルを維持する（図４１の（４））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータが“０００”データであるメモリセルトランジスタＭＴの閾値電圧は、“Ａ”レベルを維持する（図４１の（５））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータが“０１０”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルから“Ａ”レベルに上昇し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ａ”レベルから“Ｂ”レベルに上昇する（図４１の（６））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータが“１００”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ａ”レベルから“Ｂ”レベルに上昇し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルを維持する（図４１の（７））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータが“００１”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ａ”レベルから“Ｂ”レベルに上昇し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ａ”レベルを維持する（図４１の（８））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータが“０１１”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルから“Ｂ”レベルに上昇し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ａ”レベルから“Ｂ”レベルに上昇する（図４１の（９））。
第２実施形態における第３ページ書き込みのその他の動作は、図１２を用いて説明した第１実施形態における書き込み動作と同様のため、説明を省略する。
尚、第３ページ書き込みの前に、“Ａ”レベル及び“Ｂ”レベルに書き込まれていて、さらに第３ページ書き込みにおいて同じレベルに書き込む場合、以上の説明では書き込み禁止にしえ当該メモリセルトランジスタＭＴの閾値電圧を維持したが、同じレベルに追加で書き込みを行っても良い。この場合、書き込み動作の前にベリファイ動作を実行し、対応するベリファイ電圧以下のメモリセルトランジスタＭＴに対して再度書き込みが行われても良い。
［２−２−２］読み出し動作
第２実施形態に係る半導体メモリ１０は、選択されたセルユニットＣＵにおいて第３ページデータが書き込まれる前と後とで、実行する読み出し動作が異なる。
例えば、第２実施形態において、第３ページデータが書き込まれた後の各ページの読み出し動作は、第１実施形態で説明された読み出し動作と同様である。一方で、第３ページデータが書き込まれる前の各ページの読み出し動作は、データの割り付けが異なることから、第１実施形態で説明した各ページの読み出し動作と異なっている。
（第３ページ書き込み前の第１ページ読み出し）
図４５は、第２実施形態に係る半導体メモリ１０の第３ページ書き込み前の第１ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。第２実施形態における第３ページ書き込み前の第１ページ読み出しは、図１３を用いて説明した第１実施形態における第１ページ読み出しにおいて、コマンドと使用される読み出し電圧とが変更された動作と同様である。
具体的には、図４５に示すように、まず、メモリコントローラ２０は、例えばコマンド“ｘｘｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。
コマンド“ｘｘｈ”は、第３ページ書き込みが実行される前のセルユニットＣＵに対する第１ページ読み出しを指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第１ページ読み出しを開始する。
第２実施形態における第３ページ書き込み前の第１ページ読み出しにおいて、シーケンサ１４は、第２プレーンＰＬ２に対する第２読み出し動作を実行し、例えば第１プレーンＰＬ１に対する第１読み出し動作を実行しない。
第３ページ書き込み前の第１ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。第２実施形態における第３ページ書き込み前のセルユニットＣＵでは、この読み出し結果が、当該セルユニットＣＵにおける第１ページの読み出しデータに対応している。
その後、第１ページの読み出しデータは、センスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに転送され、シーケンサ１４は第２読み出し動作を終了する。第２読み出し動作が終了すると、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。
そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、半導体メモリ１０にセンスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出しデータＤＡＴを出力させる。
尚、第１実施形態では、読み出しデータＤＡＴが論理回路１８に転送され、論理回路１８が図１０に示されたデータ定義に基づいて第１ページの読み出しデータを確定させたが、第２実施形態の第３ページが書き込まれる前の第１ページ読み出しでは、論理回路１８によるデータ変換は実行されない。
第２実施形態における第３ページ書き込み前の第１ページ読み出しにおけるその他の詳細な動作は、図１３を用いて説明した第１実施形態における第１ページ読み出しと同様のため、説明を省略する。
（第３ページ書き込み前の第２ページ読み出し）
図４６は、第２実施形態に係る半導体メモリ１０における第３ページ書き込み前の第２ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図４６に示すように、まず、メモリコントローラ２０は、例えばコマンド“ｙｙｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。
コマンド“ｙｙｈ”は、第３ページ書き込みが実行される前のセルユニットＣＵに対する第２ページ読み出しを指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第２ページ読み出しを開始する。
第２実施形態における第３ページ書き込み前の第２ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作を実行し、例えば第２プレーンＰＬ２に対する第２読み出し動作を実行しない。
第３ページ書き込み前の第２ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。第２実施形態における第３ページ書き込み前のセルユニットＣＵでは、この読み出し結果が、当該セルユニットＣＵにおける第２ページの読み出しデータに対応している。
その後、第２ページの読み出しデータは、センスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに転送され、シーケンサ１４は第１読み出し動作を終了する。第１読み出し動作が終了すると、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。
そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、半導体メモリ１０にセンスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出しデータＤＡＴを出力させる。
尚、第１実施形態では、読み出しデータＤＡＴが論理回路１８に転送され、論理回路１８が図１０に示されたデータ定義に基づいて第２ページの読み出しデータを確定させたが、第２実施形態の第３ページが書き込まれる前の第２ページ読み出しでは、論理回路１８によるデータ変換は実行されない。
第２実施形態における第３ページ書き込み前の第２ページ読み出しにおけるその他の詳細な動作は、図１３を用いて説明した第１実施形態における第１ページ読み出しと同様のため、説明を省略する。
（第３ページ読み出し）
図４７は、第２実施形態に係る半導体メモリ１０における第３ページ書き込み前の第３ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。本例は、選択されたセルユニットＣＵでデータが書き込まれていないページに対して読み出し動作が実行される場合の動作に対応している。
図４７に示すように、まず、メモリコントローラ２０は、例えばコマンド“ｚｚｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。
コマンド“ｚｚｈ”は、第３ページ書き込みが実行される前のセルユニットＣＵに対する第３ページ読み出しを指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第３ページ読み出しを開始する。
データが書き込まれていないページが選択された場合、シーケンサ１４は、例えば第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれに対して読み出し動作を実行しない。そして、シーケンサ１４は、例えば一定時間経過後に、半導体メモリ１０をレディ状態に遷移させる。
それから、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０に対して第３ページの読み出しデータを出力させる。
このとき、半導体メモリ１０から出力される第３ページの読み出しデータは、例えば“１”データに固定される。これに限定されず、例えば半導体メモリ１０は、データが書き込まれていないページにおける読み出しデータとして“０”データを出力しても良い。
［２−３］第２実施形態の効果
以上で説明した第２実施形態に係る半導体メモリ１０に依れば、第１実施形態で説明したデータの記憶方法において、ページ単位の書き込み動作を実行することが出来る。
また、第２実施形態に係る半導体メモリ１０は、選択されたセルユニットＣＵで３ページ分の書き込みが完了していない場合においても、ページ単位の読み出し動作を実行することが出来る。
尚、第２実施形態では、第３ページ書き込み前の読み出し動作において、第１ページ読み出し、第２ページ読み出し、及び第３ページ読み出しのそれぞれに対応する特殊コマンド（例えばコマンド“ｘｘｈ”）を使用する場合を例に説明したが、これに限定されない。
図４８は、第２実施形態の変形例における各ページの読み出しにおけるコマンド及び信号の一例を示している。第２実施形態の変形例では、図４８に示すように、第１ページ読み出し、第２ページ読み出し、及び第３ページ読み出しのそれぞれにおいて、まずメモリコントローラ２０が例えばコマンド“ｘｙｈ”を半導体メモリ１０に送信する。
コマンド“ｘｙｈ”は、第３ページ書き込み前の読み出し動作であるか、第３ページ書き込み後の読み出し動作であるかを指定するコマンドである。その後、メモリコントローラ２０は、例えば第１ページ読み出しにおいてコマンド“０１ｈ”、第２ページ読み出しにおいてコマンド“０２ｈ”、第３ページ読み出しにおいてコマンド“０３ｈ”をそれぞれ半導体メモリ１０に送信する。
そして、シーケンサ１４は、コマンド“ｘｙｈ”を参照することによって、第３ページ書き込み前の読み出しと、第３ページ書き込み後の読み出しとを区別する。その他の動作は第１実施形態及び第２実施形態のそれぞれで説明した読み出し動作と同様である。このように、シーケンサ１４が実行する読み出し動作を選択するためのコマンドは、選択するページに依らずに統一されていても良い。
［３］第３実施形態
第２実施形態では、第３ページのデータの書き込み前後を、メモリコントローラ２０側で判断して読み出しコマンドを変更する場合ついて説明した。一方で、第３実施形態に係る半導体メモリ１０では、第２実施形態のような方法でデータが書き込まれた場合に、半導体メモリ１０側でフラグセルに保持されたデータを参照して第３ページのデータの書き込み前後を判断することによって、読み出しコマンドを変更することなく適切な読み出しデータを出力する。以下に、第３実施形態に係る半導体メモリ１０について、第１及び第２実施形態と異なる点を説明する。
［３−１］半導体メモリ１０の構成
図４９は、第３実施形態に係る半導体メモリ１０の構成例を示している。図４９に示すように、第３実施形態に係る半導体メモリ１０は、図１を用いて説明した第１実施形態に係る半導体メモリ１０の構成と、フラグ確認回路７０とを備えている。尚、図４９では、論理回路１８の図示が省略されている。
フラグ確認回路７０は、例えばシーケンサ１４によって制御され、書き込みデータＤＡＴ等の通信経路となるデータバスに接続されている。言い換えると、フラグ確認回路７０は、センスアンプモジュール１７Ａ及び１７Ｂに間接的に接続されている。また、フラグ確認回路７０は、読み出し動作において、センスアンプモジュール１７Ａ及び／又は１７Ｂから出力された読み出しデータＤＡＴに含まれたフラグを保持する。
フラグは、当該フラグを含むセルユニットＣＵにおいて、第３ページ書き込みが実行されたかどうか、すなわち第３ページデータが当該セルユニットＣＵに書き込まれているかどうかを示すデータである。フラグは、セルユニットＣＵ内に含まれたメモリセルトランジスタＭＴのうち、特定のメモリセルトランジスタＭＴ（フラグセル）に書き込まれる。
例えば、フラグセルに書き込まれているデータが、“１”データ（フラグ未書き込み）である場合、当該セルユニットＣＵに対して第３ページ書き込みが実行される前であることを示し、“０”データ（フラグ書き込み済）である場合、当該セルユニットＣＵに対して第３ページ書き込みが実行された後であることを示している。
第１プレーンＰＬ１のセルユニットＣＵと第２プレーンＰＬ２のセルユニットＣＵとのいずれか１つにのみフラグを記憶させる場合、フラグセルは、第３ページ書き込みによって、例えば“Ｂ”レベル以上に書き込まれる。この場合、フラグの状態の判定には、読み出し電圧ＡＲ又はＢＲによるフラグセルの読み出し結果を使用する。
第１プレーンＰＬ１のセルユニットＣＵと第２プレーンＰＬ２のセルユニットＣＵとの両方にフラグを記憶させる場合、フラグセルは、第３ページ書き込みによって、例えば“Ａ”レベル以上に書き込まれる。この場合、フラグとしては、読み出し電圧ＡＲによるフラグセルの読み出し結果を使用する。
以上で説明したフラグは、読み出し動作においてシーケンサ１４により参照される。そして、シーケンサ１４は、フラグに基づいてセルユニットＣＵの書き込み状態を確認し、メモリコントローラ２０に出力する読み出しデータＤＡＴを適宜変更する。
尚、各セルユニットＣＵにおいて、フラグセルとしては、１つのメモリセルトランジスタＭＴが利用されても良いし、複数のメモリセルトランジスタＭＴが利用されても良い。例えば、フラグセルとして複数のメモリセルトランジスタＭＴが利用される場合、半導体メモリ１０は、フラグ確認回路７０がフラグセルの読み出し結果に対して多数決、又はエラー訂正を実行することにより、フラグの信頼性を向上させても良い。また、フラグセルは、ページの先頭に配置して、データ出力時のパイプラインのシリアル転送中の最初に判断しても良い。
［３−２］読み出し動作
（第１ページ読み出し）
図５０は、第３実施形態に係る半導体メモリ１０の第１ページ読み出しにおけるフローチャートの一例を示している。以下に、図５０を用いて、第３実施形態における第１ページ読み出しの方法について説明する。
半導体メモリ１０は、第１ページが選択された読み出し動作を指示するコマンド及びアドレス情報を受信する（ステップＳ１０）。半導体メモリ１０は、これらのコマンド及びアドレス情報を受信するとビジー状態に遷移して、第１ページ読み出しを実行する（ステップＳ１１）。第１ページ読み出し時におけるワード線ＷＬの波形は、第１実施形態で説明した図１３と同様であり、第１プレーンＰＬ１の読み出し電圧はＡＲであり、第２プレーンＰＬ２の読み出し電圧はＡＲである。
第１ページ読み出しが終了すると、半導体メモリ１０はレディ状態に遷移し、メモリコントローラ２０の制御に基づいて、第１ページの読み出しデータをメモリコントローラ２０に出力する。
具体的には、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。このとき、読み出しデータに含まれたフラグがフラグ確認回路７０に転送され、シーケンサ１４は、フラグ確認回路７０に保持されたフラグを確認する（ステップＳ１２）。
フラグが書き込み済みである場合（ステップＳ１３、ＹＥＳ）、シーケンサ１４は、第３ページ書き込み済みと判断し、論理回路１８が、例えば図１０に示されたデータ定義に基づいて、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータから第１ページの読み出しデータを確定させる（ステップＳ１４）。そして、確定された読み出しデータが、メモリコントローラ２０に出力される（ステップＳ１５）。
フラグが未書き込みである場合（ステップＳ１３、ＮＯ）、シーケンサ１４は、第３ページが未書き込みであると判断し、第２プレーンＰＬ２のセンスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出しデータＤＡＴをメモリコントローラ２０に出力させる（ステップＳ１６）。尚、この場合には、論理回路１８によるデータ変換が実行されない。
半導体メモリ１０は、以上で説明したステップＳ１５又はステップＳ１６の処理が完了すると、当該読み出し動作を終了する。
尚、ＮＡＮＤ型フラッシュメモリは、セルユニットＣＵ単位でデータを出力するために、第１ページ読み出しの終了後且つ半導体メモリ１０がレディ状態となる前に、データ出力に備えて、セルユニットＣＵの最初のデータを出力回路の近くまでパイプラインを使用して転送しておくことも可能である。この場合、セルユニットＣＵ単位の先頭にフラグセルを配置しておき、半導体メモリ１０がビジー状態である間にフラグを判定する。
具体的には、フラグが書き込み済みである場合、シーケンサ１４は、第３ページ書き込み済みと判断し、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、図１０に示されたデータの定義に基づいて第１ページの読み出しデータを確定するように準備をした後、半導体メモリ１０がレディ状態に遷移する。それから、メモリコントローラ２０がリードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０は読み出しデータＤＡＴを出力する。
フラグが未書き込みである場合、シーケンサ１４は、第３ページ書き込み前と判断し、第２プレーンＰＬ２のセンスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出しデータＤＡＴを出力させるように準備した後、半導体メモリ１０がレディ状態に遷移する。そして、メモリコントローラ２０がリードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０は読み出しデータＤＡＴを出力する。
（第２ページ読み出し）
図５１は、第３実施形態に係る半導体メモリ１０の第２ページ読み出しにおけるフローチャートの一例を示している。以下に、図５１を用いて、第３実施形態における第２ページ読み出しの方法について説明する。
半導体メモリ１０は、第２ページが選択された読み出し動作を指示するコマンド及びアドレス情報を受信する（ステップＳ２０）。半導体メモリ１０は、これらのコマンド及びアドレス情報を受信するとビジー状態に遷移して、第２ページ読み出しを実行する（ステップＳ２１）。第２ページ読み出し時におけるワード線ＷＬの波形は、第１実施形態で説明した図１４と同様であり、第１プレーンＰＬ１の読み出し電圧はＡＲであり、第２プレーンＰＬ２の読み出し電圧はＢＲである。
第２ページ読み出しが終了すると、半導体メモリ１０はレディ状態に遷移し、メモリコントローラ２０の制御に基づいて、第２ページの読み出しデータをメモリコントローラ２０に出力する。
具体的には、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。このとき、読み出しデータに含まれたフラグがフラグ確認回路７０に転送され、シーケンサ１４は、フラグ確認回路７０に保持されたフラグを確認する（ステップＳ１２）。
フラグが書き込み済みである場合（ステップＳ１３、ＹＥＳ）、シーケンサ１４は、第３ページ書き込み済みと判断し、論理回路１８が、例えば図１０に示されたデータ定義に基づいて、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータから第２ページの読み出しデータを確定させる（ステップＳ２２）。そして、確定された読み出しデータが、メモリコントローラ２０に出力される（ステップＳ２３）。
フラグが未書き込みである場合（ステップＳ１３、ＮＯ）、シーケンサ１４は、第３ページが未書き込みであると判断し、第１プレーンＰＬ１のセンスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出しデータＤＡＴをメモリコントローラ２０に出力させる（ステップＳ２４）。
半導体メモリ１０は、以上で説明したステップＳ２３又はステップＳ２４の処理が完了すると、当該読み出し動作を終了する。
尚、ＮＡＮＤ型フラッシュメモリは、セルユニットＣＵ単位でデータを出力するために、第２ページ読み出しの終了後且つ半導体メモリ１０がレディ状態となる前に、データ出力に備えて、セルユニットＣＵの最初のデータを出力回路の近くまでパイプラインを使用して転送しておくことも可能である。この動作の詳細は、第１ページ読み出しと同様のため、説明を省略する。
（第３ページ読み出し）
図５２は、第３実施形態に係る半導体メモリ１０の第３ページ読み出しにおけるフローチャートの一例を示している。以下に、図５２を用いて、第３実施形態における第３ページ読み出しの方法について説明する。
半導体メモリ１０は、第３ページが選択された読み出し動作を指示するコマンド及びアドレス情報を受信する（ステップＳ３０）。半導体メモリ１０は、これらのコマンド及びアドレス情報を受信するとビジー状態に遷移して、第３ページ読み出しを実行する（ステップＳ３１）。第３ページ読み出し時におけるワード線ＷＬの波形は、第１実施形態で説明した図１５と同様であり、第１プレーンＰＬ１の読み出し電圧はＢＲであり、第２プレーンＰＬ２の読み出し電圧はＡＲである。
第３ページ読み出しが終了すると、半導体メモリ１０はレディ状態に遷移し、メモリコントローラ２０の制御に基づいて、第３ページの読み出しデータをメモリコントローラ２０に出力する。
具体的には、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。このとき、読み出しデータに含まれたフラグがフラグ確認回路７０に転送され、シーケンサ１４は、フラグ確認回路７０に保持されたフラグを確認する（ステップＳ１２）。
フラグが書き込み済みである場合（ステップＳ１３、ＹＥＳ）、シーケンサ１４は、第３ページ書き込み済みと判断し、論理回路１８が、例えば図１０に示されたデータ定義に基づいて、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータから第３ページの読み出しデータを確定させる（ステップＳ３２）。そして、確定された読み出しデータが、メモリコントローラ２０に出力される（ステップＳ３３）。
フラグが未書き込みである場合（ステップＳ１３、ＮＯ）、シーケンサ１４は、第３ページが未書き込みであると判断する。そして、半導体メモリ１０は、メモリコントローラ２０の制御に基づいて、例えば“１”に固定したデータをメモリコントローラ２０に出力する（ステップＳ３４）。尚、この場合には、論理回路１８によって固定されたデータが出力されても良い。又は、センスアンプユニットＳＡＵ内のラッチ回路ＸＤＬを固定したデータとして、論理回路１８によるデータ変換が実行されないようにしても良い。
半導体メモリ１０は、以上で説明したステップＳ３３又はステップＳ３４の処理が完了すると、当該読み出し動作を終了する。
尚、ＮＡＮＤ型フラッシュメモリは、セルユニットＣＵ単位でデータを出力するために、第３ページ読み出しの終了後且つ半導体メモリ１０がレディ状態となる前に、データ出力に備えて、セルユニットＣＵの最初のデータを出力回路の近くまでパイプラインを使用して転送しておくことも可能である。この動作の詳細は、第１ページ読み出しと同様のため、説明を省略する。
［３−３］第３実施形態の効果
以上のように、第３実施形態に係る半導体メモリ１０は、第２実施形態で説明したようなページ単位の書き込み動作が適用された場合において、選択されたセルユニットＣＵで第３ページ書き込みが完了したかどうかを示すフラグを使用する。
そして、第３実施形態に係る半導体メモリ１０は、読み出し動作において当該フラグを参照することによって、適宜読み出し結果の演算処理を実行し、適切な読み出しデータをメモリコントローラ２０に出力する。つまり、第３実施形態に係る半導体メモリ１０は、第２実施形態で説明したようにメモリコントローラ２０の指示に依らずに、適切な読み出しデータを出力することが出来る。
これにより、第３実施形態に係る半導体メモリ１０を用いたメモリシステム１では、メモリコントローラ２０の制御を簡素化することが出来る。
尚、第３実施形態係る半導体メモリ１０において、フラグセルは、各セルユニットＣＵにおけるページの先頭に配置されることが好ましい。この場合、フラグ確認回路７０が、読み出しデータをシリアル転送する際の先頭のデータを用いてフラグを確認することが出来るため、第３実施形態係る半導体メモリ１０は、フラグの確認に伴う読み出し動作速度の低下を抑制することが出来る。
［４］第４実施形態
第４実施形態に係る半導体メモリ１０は、プレーン間のデータ転送を省略して、第２実施形態のようなページ単位の書き込み動作を実行する。以下に、第４実施形態に係る半導体メモリ１０について、第１〜第３実施形態と異なる点を説明する。
［４−１］構成
［４−１−１］メモリセルトランジスタＭＴの閾値分布について
図５３は、第４実施形態に係る半導体メモリ１０におけるメモリセルトランジスタＭＴの閾値分布、読み出し電圧、及びベリファイ電圧の一例をそれぞれ示している。図５３に示すように、第４実施形態における閾値分布では、第１実施形態で図８を用いて説明した閾値分布に対して、“Ｚ”レベルよりも高く“Ａ”レベルよりも低い“Ｙ”レベルが追加されている。
そして、第４実施形態における閾値分布では、“Ｚ”レベル及び“Ｙ”レベル間に読み出し電圧ＹＲが設定され、“Ｙ”レベルに対応してベリファイ電圧ＹＶが設定される。具体的には、読み出し電圧ＹＲは、“Ｚ”レベルにおける最大の閾値電圧と、“Ｙ”レベルにおける最小の閾値電圧との間に設定される。ベリファイ電圧ＹＶは、“Ｚ”レベルにおける最大の閾値電圧と“Ｙ”レベルにおける最小の閾値電圧との間、且つ“Ｙ”レベルの近傍に設定される。尚、第４実施形態において、読み出し電圧ＡＲ及びＡＶのそれぞれは、“Ｙ”レベルにおける最大の閾値電圧よりも高く設定されるものとする。
［４−１−２］データの割り付けについて
第４実施形態では、第２実施形態と同様に、第１ページに対応する書き込みデータに適用されるデータの割り付けと、第２ページに対応する書き込みデータに適用されるデータの割り付けとのそれぞれが、第３ページに対応する書き込みデータに適用されるデータの割り付けと異なっている。
以下では、第４実施形態で３ページデータが書き込まれた状態のデータの割り付けとして、第１実施形態の第３変形例で図２１を用いて説明したデータの割り付けが適用された場合を一例として説明する。
図５４は、第４実施形態における第１ページ書き込みに対応するデータの割り付けの一例を示している。第４実施形態における第１ページ書き込みでは、例えば図５４及び以下のそれぞれに示すように、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴにおける２種類の閾値電圧と第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴにおける２種類の閾値電圧とで構成される、２種類の組み合わせに対してそれぞれ１ビットデータが割り当てられる。
（例）“第１プレーンＰＬ１内のメモリセルトランジスタＭＴの閾値電圧”、“第２プレーンＰＬ２内のメモリセルトランジスタＭＴの閾値電圧”：“第１ビット”データ
（１）“Ｚ”レベル、“Ｚ”レベル：“１”データ
（２）“Ｙ”レベル、“Ａ”レベル：“０”データ。
図５５は、第４実施形態における第２ページ書き込みに対応するデータの割り付けの一例を示している。第４実施形態における第２ページ書き込みでは、例えば図５５及び以下のそれぞれに示すように、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴにおける３種類の閾値電圧と第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴにおける４種類の閾値電圧とで構成される、４種類の組み合わせに対してそれぞれ２ビットデータが割り当てられる。
（例）“第１プレーンＰＬ１内のメモリセルトランジスタＭＴの閾値電圧”、“第２プレーンＰＬ２内のメモリセルトランジスタＭＴの閾値電圧”：“第１ビット／第２ビット”データ
（１）“Ｚ”レベル、“Ｙ”レベル：“１１”データ
（２）“Ａ”レベル、“Ｚ”レベル：“１０”データ
（３）“Ａ”レベル、“Ａ”レベル：“００”データ
（４）“Ｙ”レベル、“Ｂ”レベル：“０１”データ。
図５６は、第４実施形態における第３ページ書き込みに対応するデータの割り付けの一例であり、第１実施形態の第３変形例で説明した図２１に対して使用されない組み合わせを示している。具体的には、図５６に示すデータの割り当てにおいて、（１）の組み合わせと、（２）の組み合わせとに同じ３ビットデータが割り当てられているが、第４実施形態では、（２）の組み合わせが使用され、（１）の組み合わせが使用されない。
第４実施形態に係る半導体メモリ１０のその他の構成は、第１実施形態に係る半導体メモリ１０の構成と同様のため、説明を省略する。
［４−２］動作
［４−２−１］書き込み動作
（第１ページ書き込み）
図５７は、第４実施形態に係る半導体メモリ１０の第１ページ書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示している。第４実施形態における第１ページ書き込みでは、例えば図４２を用いて説明した第１ページ書き込みと同様のコマンドが使用され、第１プレーンＰＬ１と第２プレーンＰＬ２とのそれぞれに書き込み動作が実行される。
具体的には、図５７に示すように、まず、メモリコントローラ２０は、例えばコマンド“０１ｈ”、コマンド“８０ｈ”、アドレス情報ＡＤＤ、書き込みデータＤＡＴ、及びコマンド“１０ｈ”を順に半導体メモリ１０に送信する。
半導体メモリ１０は、第１ページに対応する書き込みデータＤＡＴを受信すると、センスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬと、センスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬとのそれぞれに保持する。
そして、半導体メモリ１０は、コマンド“１０ｈ”を受信するとビジー状態に遷移して、第１ページ書き込みを開始する。第２実施形態における第３ページ書き込みにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１書き込み動作と、第２プレーンＰＬ２に対する第２書き込み動作とを同時に並列で実行する。
第１ページ書き込みにおける第１書き込み動作及び第２書き込み動作のそれぞれでは、図５４に示されたデータの割り付けに基づいて、書き込み対象及び書き込み禁止のそれぞれのメモリセルトランジスタＭＴが設定され、シーケンサ１４がプログラムループを実行する。
図５７に示された一例では、第１書き込み動作において“Ａ”レベルよりも低い“Ｙ”レベルの書き込みが実行されるため、初回のプログラムループにおけるベリファイ動作において選択ワード線ＷＬselにベリファイ電圧ＹＶが印加されている。
第１及び第２書き込み動作のそれぞれが終了すると、対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“１（第１ビット）”データであるメモリセルトランジスタＭＴの閾値電圧は、“Ｚ”レベルを維持する（図５４の（１））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“０”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルから“Ｙ”レベルに上昇し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルから“Ａ”レベルに上昇する（図５４の（２））。
尚、“Ｙ”レベルの書き込みを含む第１ページ書き込みと第２ページ書き込みとのそれぞれで使用されるプログラム電圧ＶＰＧＭは、第３ページ書き込みで使用されるプログラム電圧ＶＰＧＭと同じであっても良いし、異なっていても良い。
例えば、“Ｙ”レベルの書き込みを含む場合の書き込み動作のプログラム電圧ＶＰＧＭは、低い書き込みレベルに合わせて、“Ｙ”レベルの書き込みを含まない書き込み動作のプログラム電圧ＶＰＧＭよりも低く設定される。また、シーケンサ１４は、図５７に示されたプログラムループの初めにおいて“Ｙ”レベルのベリファイ動作のみを実行し、プログラムループの繰り返しの途中から、“Ｙ”レベルと“Ａ”レベルのベリファイ動作を実行しても良い。第４実施形態における第１ページ書き込みのその他の動作は、第１実施形態における書き込み動作と同様のため、説明を省略する。
（第２ページ書き込み）
図５８は、第４実施形態に係る半導体メモリ１０の第２ページ書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示している。第４実施形態における第２ページ書き込みでは、例えば図４３を用いて説明した第２ページ書き込みと同様のコマンドが使用され、第１プレーンＰＬ１と第２プレーンＰＬ２とのそれぞれに書き込み動作が実行される。
具体的には、図５８に示すように、まず、メモリコントローラ２０は、コマンド“０２ｈ”、コマンド“８０ｈ”、アドレス情報ＡＤＤ、書き込みデータＤＡＴ、及びコマンド“１０ｈ”を順に半導体メモリ１０に送信する。
半導体メモリ１０は、第２ページに対応する書き込みデータＤＡＴを受信すると、センスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬと、センスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬとのそれぞれに保持する。
そして、半導体メモリ１０は、コマンド“１０ｈ”を受信するとビジー状態に遷移して、第３ページ書き込みを開始する。第２実施形態における第３ページ書き込みにおいてシーケンサ１４は、まず第１プレーンＰＬ１と第２プレーンＰＬ２とのそれぞれに対するＩＤＬ（Internal Data Load）を同時に並列で実行する。
第１プレーンＰＬ１に対するＩＤＬでは、読み出し電圧ＹＲを用いた読み出し動作が実行され、第１ページの書き込みデータに対応する読み出し結果が、例えばセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのラッチ回路ＢＤＬに復元される。第１ページの書き込みデータが復元されると、シーケンサ１４は、第１プレーンＰＬ１に対するＩＤＬを終了する。
第２プレーンＰＬ２に対するＩＤＬでは、読み出し電圧ＡＲを用いた読み出し動作が実行され、第１ページの書き込みデータに対応する読み出し結果が、例えばセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのラッチ回路ＢＤＬに復元される。第１ページの書き込みデータが復元されると、シーケンサ１４は、第２プレーンＰＬ２に対するＩＤＬを終了する。
第１プレーンＰＬ１に対するＩＤＬと、第２プレーンＰＬ２に対するＩＤＬとのそれぞれが終了すると、センスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵと、センスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵとのそれぞれが、第１及び第２ページデータを保持した状態になる。
それから、シーケンサ１４は、第１プレーンＰＬ１に対する第１書き込み動作と、第２プレーンＰＬ２に対する第２書き込み動作とを同時に並列で実行する。第２ページ書き込みにおける第１書き込み動作及び第２書き込み動作のそれぞれでは、図５５に示されたデータの割り付けに基づいて、書き込み対象及び書き込み禁止のそれぞれのメモリセルトランジスタＭＴが設定され、シーケンサ１４がプログラムループを実行する。
図５８に示された一例では、第２書き込み動作において“Ａ”レベルよりも低い“Ｙ”レベルの書き込みが実行されるため、初回のプログラムループにおけるベリファイ動作において選択ワード線ＷＬselにベリファイ電圧ＹＶが印加されている。また、シーケンサ１４は、図５８に示されたプログラムループの初めにおいて“Ｙ”レベルのベリファイ動作のみを実行し、プログラムループの繰り返しの途中から、“Ｙ”レベルと“Ａ”レベルのベリファイ動作を実行しても良い。
第１及び第２書き込み動作のそれぞれが終了すると、対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“１１（第１ビット／第２ビット”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルを維持し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルから“Ｙ”レベルに上昇する（図５５の（１））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“１０”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルから“Ａ”レベルに上昇し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルを維持する（図５５の（２））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“００”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｙ”レベルから“Ａ”レベルに上昇し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ａ”レベルを維持する（図５５の（３））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“０１”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｙ”レベルを維持し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ａ”レベルから“Ｂ”レベルに上昇する（図５５の（４））。
第４実施形態における第２ページ書き込みのその他の動作は、第１実施形態における書き込み動作と同様のため、説明を省略する。
（第３ページ書き込み）
図５９は、第４実施形態に係る半導体メモリ１０の第３ページ書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示している。第４実施形態における第３ページ書き込みでは、例えば図４４を用いて説明した第３ページ書き込みと同様のコマンドが使用され、第１プレーンＰＬ１と第２プレーンＰＬ２とのそれぞれに書き込み動作が実行される。
具体的には、図５９に示すように、まず、メモリコントローラ２０は、コマンド“０３ｈ”、コマンド“８０ｈ”、アドレス情報ＡＤＤ、書き込みデータＤＡＴ、及びコマンド“１０ｈ”を順に半導体メモリ１０に送信する。
半導体メモリ１０は、第３ページに対応する書き込みデータＤＡＴを受信すると、センスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬと、センスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬとのそれぞれに保持する。
そして、半導体メモリ１０は、コマンド“１０ｈ”を受信するとビジー状態に遷移して、第３ページ書き込みを開始する。第２実施形態における第３ページ書き込みにおいてシーケンサ１４は、まず第１プレーンＰＬ１と第２プレーンＰＬ２とのそれぞれに対するＩＤＬ（Internal Data Load）を同時に並列で実行する。
第１プレーンＰＬ１に対するＩＤＬでは、読み出し電圧ＹＲ及びＡＲを用いた読み出し動作が実行され、第１ページ及び第２ページのそれぞれの書き込み結果に対応する読み出し結果が、例えばセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのラッチ回路ＡＤＬ及びＢＤＬに復元される。
尚、第１プレーンＰＬ１に対するＩＤＬでは、図５５の（２）に対応する“１０（第１ビット／第２ビット）”データと、図５５の（３）に対応する“００”データとが区別出来ないため、センスアンプモジュール１７Ａは、当該読み出し結果を“１０”データと“００”データとのいずれか一方のデータであると判定する。第１ページ及び第２ページの書き込み結果が復元されると、シーケンサ１４は、第１プレーンＰＬ１に対するＩＤＬを終了する。
第２プレーンＰＬ２に対するＩＤＬでは、読み出し電圧ＹＲ、ＡＲ及びＢＲを用いた読み出し動作が実行され、第１ページ及び第２ページのそれぞれの書き込みデータに対応する読み出し結果が、例えばセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのラッチ回路ＡＤＬ及びＢＤＬに復元される。第１ページ及び第２ページの書き込みデータが復元されると、シーケンサ１４は、第２プレーンＰＬ２に対するＩＤＬを終了する。
第１プレーンＰＬ１に対するＩＤＬと、第２プレーンＰＬ２に対するＩＤＬとのそれぞれが終了すると、センスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵと、センスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵとのそれぞれが、第２書き込みによって対応するメモリセルトランジスタＭＴに書き込まれたデータを保持した状態になる。
それから、シーケンサ１４は、第１プレーンＰＬ１に対する第１書き込み動作と、第２プレーンＰＬ２に対する第２書き込み動作とを同時に並列で実行する。第２ページ書き込みにおける第１書き込み動作及び第２書き込み動作のそれぞれでは、図５６に示されたデータの割り付けに基づいて、書き込み対象及び書き込み禁止のそれぞれのメモリセルトランジスタＭＴが設定され、シーケンサ１４がプログラムループを実行する。
第１及び第２書き込み動作のそれぞれが終了すると、対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“１１１（第１ビット／第２ビット／第３ビット）”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルを維持し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｙ”レベルから“Ａ”レベルに上昇する（図５６の（２））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“１１０”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルを維持し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｙ”レベルから“Ｂ”レベルに上昇する（図５６の（３））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“１０１”又は“００１”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ａ”レベルを維持する（図５６の（４）又は（５））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“１０１”データであるメモリセルトランジスタＭＴのうち、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルを維持する（図５６の（４））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“００１”データであるメモリセルトランジスタＭＴのうち、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は、“Ａ”レベルを維持する（図５６の（５））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“０１０”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｙ”レベルから“Ａ”レベルに上昇し、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｂ”レベルを維持する（図５６の（６））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“１００”又は“０００”データであるメモリセルトランジスタＭＴのうち、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴの閾値電圧は“Ａ”レベルから“Ｂ”レベルに上昇する（図５６の（７）又は（８））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“１００”データであるメモリセルトランジスタＭＴのうち、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ｚ”レベルを維持する（図５６の（７））。
対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“０００”データであるメモリセルトランジスタＭＴのうち、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴの閾値電圧は“Ａ”レベルを維持する（図５６の（８））。
第２プレーンにおいて、対応するセンスアンプユニットＳＡＵのラッチ回路に保持された書き込みデータＤＡＴが“０１１”データであるメモリセルトランジスタＭＴの閾値電圧は、“Ｂ”レベルを維持する（図５６の（９））。
以上で説明した第４実施形態における第３ページ書き込みは、第１プレーンＰＬ１に対するＩＤＬの読み出し結果を“００（第１ビット／第２ビット）”データとして判定した場合においても同様の結果となる。第４実施形態における第３ページ書き込みのその他の動作は、第１実施形態における書き込み動作と同様のため、説明を省略する。
尚、第４実施形態の第３ページ書き込みにおける第１プレーンＰＬ２に対するＩＤＬでは、読み出し電圧ＢＲを用いた読み出し動作が省略ても良い。この場合、図５５の（３）に対応する“００（第１ビット／第２ビット）”データと、図５５の（４）に対応する“０１”データとが区別出来なくなる。しかし、書き込みデータＤＡＴが“００（第１ビット／第２ビット）”データの場合、メモリセルトランジスタＭＴの閾値電圧は“Ａ”レベルであり、書き込みデータＤＡＴが“０１（第１ビット／第２ビット）”データの場合、メモリセルトランジスタＭＴの閾値電圧は“Ｂ”レベルである。このように、いずれの場合においても第２ページ書き込み時にデータが書き込まれているため、これらのデータを保持するメモリセルトランジスタＭＴは、第３ページ書き込み時において非書き込みに設定されていれば良い。これにより、以上で説明した第４実施形態における第３ページ書き込みと同様の結果を得ることが出来る。
また、以上で説明した第１ページ書き込み、第２ページ書き込み、及び第３ページ書き込みにおいて、第１ページ書き込みの第２書き込み動作において、“０”データに対応するメモリセルトランジスタＭＴの閾値電圧を“Ｙ”レベルでは無く“Ａ”レベルまで上昇させても良い。このような場合においても半導体メモリ１０は、以上の説明と同様に、続く第２ページ書き込み、及び第３ページ書き込みを実行することが出来る。
また、第３ページ書き込みの前に、“Ａ”レベル及び“Ｂ”レベルに書き込まれていて、さらに第３ページ書き込みにおいて同じレベルに書き込む場合、以上の説明では書き込み禁止にして当該メモリセルトランジスタＭＴの閾値電圧を維持したが、同じレベルに追加で書き込みを行っても良い。この場合、書き込み動作の間にベリファイ動作を実行し、対応するベリファイ電圧以下のメモリセルトランジスタＭＴに対して再度書き込みが行われても良い。
［４−２−２］読み出し動作
第４実施形態に係る半導体メモリ１０は、選択されたセルユニットＣＵにおいて、第２ページデータが書き込まれる前と、第２ページデータが書き込まれ且つ第３ページが書き込まれる前と、第３ページデータが書き込まれた後とで、実行する読み出し動作が異なる。例えば、第４実施形態において、第３ページデータが書き込まれた後の各ページの読み出し動作は、第１実施形態で説明された読み出し動作と同様である。
一方で、第２ページデータが書き込まれる前と、第２ページデータが書き込まれ且つ第３ページが書き込まれる前とのそれぞれの第１ページの読み出し動作と、第３ページデータが書き込まれる前の第２ページの読み出し動作とは、第１実施形態で説明した各ページの読み出し動作と異なっている。
（第２ページ書き込み前の第１ページ読み出し）
図６０は、第４実施形態に係る半導体メモリ１０の第２ページ書き込み前の第１ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。第４実施形態における第２ページ書き込み前の第１ページ読み出しは、図１３を用いて説明した第１実施形態における第１ページ読み出しにおいて、コマンドと使用される読み出し電圧とが変更された動作と同様である。
具体的には、図６０に示すように、まず、メモリコントローラ２０は、例えばコマンド“ｚｘｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。
コマンド“ｚｘｈ”は、第２ページ書き込みが実行される前のセルユニットＣＵに対する第１ページ読み出しを指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、読み出し動作を開始する。
第４実施形態における第２ページ書き込み前の第１ページ読み出しにおいて、シーケンサ１４は、第２プレーンＰＬ２に対する第２読み出し動作を実行し、第１プレーンＰＬ１に対する第１読み出し動作を実行しない。
第２ページ書き込み前の第１ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。第４実施形態における第２ページ書き込み前のセルユニットＣＵでは、この読み出し結果が、当該セルユニットＣＵにおける第１ページの読み出しデータに対応している。
その後、第１ページの読み出しデータは、センスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに転送され、シーケンサ１４は第２読み出し動作を終了する。第２読み出し動作が終了すると、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。
そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、半導体メモリ１０にセンスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出しデータＤＡＴを出力させる。第４実施形態における第２ページ書き込み前の第１ページ読み出しにおけるその他の動作は、図１３を用いて説明した第１実施形態における第１ページ読み出しと同様のため、説明を省略する。
尚、第４実施形態に係る半導体メモリ１０において、第２ページ書き込み前における第１ページデータは、第１プレーンＰＬ１と第２プレーンＰＬ２とのそれぞれに記憶されている。従って、第２ページ書き込み前における第１ページ読み出しでは、少なくとも一方のプレーンに対して読み出し動作が実行されていれば良い。例えば、第４実施形態における第２ページ書き込み前の第１ページ読み出しは、第２実施形態で図４５を用いて説明した第１ページ読み出しと同様であっても良い。
（第２ページ書き込み後且つ第３ページ書き込み前の第１ページ読み出し）
図６１は、第４実施形態に係る半導体メモリ１０の第２ページ書き込み後且つ第３ページ書き込み前の第１ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図６１に示すように、まず、メモリコントローラ２０は、例えばコマンド“ｘｚｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。
コマンド“ｘｚｈ”は、第２ページ書き込み後且つ第３ページ書き込み前のセルユニットＣＵに対する第１ページ読み出しを指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、読み出し動作を開始する。
第４実施形態における第２ページ書き込み後且つ第３ページ書き込み前の第１ページ読み出しにおいて、シーケンサ１４は、第２プレーンＰＬ２に対する第２読み出し動作を実行し、例えば第１プレーンＰＬ１に対する第１読み出し動作を実行しない。
第２ページ書き込み後且つ第３ページ書き込み前の第１ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。第４実施形態における第２ページ書き込み後且つ第３ページ書き込み前のセルユニットＣＵでは、この読み出し結果が、当該セルユニットＣＵにおける第１ページの読み出しデータに対応している。
その後、第１ページの読み出しデータは、センスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに転送され、シーケンサ１４は第２読み出し動作を終了する。第２読み出し動作が終了すると、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。
そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、半導体メモリ１０にセンスアンプモジュール１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出しデータＤＡＴを出力させる。第４実施形態における第２ページ書き込み後且つ第３ページ書き込み前の第１ページ読み出しにおけるその他の動作は、図１３を用いて説明した第１実施形態における第１ページ読み出しと同様のため、説明を省略する。
（第２ページ書き込み後且つ第３ページ書き込み前の第２ページ読み出し）
図６２は、第４実施形態に係る半導体メモリ１０の第２ページ書き込み後且つ第３ページ書き込み前の第２ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図６２に示すように、まず、メモリコントローラ２０は、例えばコマンド“ｙｚｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。
コマンド“ｙｚｈ”は、第２ページ書き込み後且つ第３ページ書き込み前のセルユニットＣＵに対する第２ページ読み出しを指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、読み出し動作を開始する。
第４実施形態における第２ページ書き込み後且つ第３ページ書き込み前の第２ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作を実行し、例えば第２プレーンＰＬ２に対する第２読み出し動作を実行しない。
第２ページ書き込み後且つ第３ページ書き込み前の第１ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。第４実施形態における第２ページ書き込み後且つ第３ページ書き込み前のセルユニットＣＵでは、この読み出し結果が、当該セルユニットＣＵにおける第２ページの読み出しデータに対応している。
その後、第２ページの読み出しデータは、センスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに転送され、シーケンサ１４は第１読み出し動作を終了する。第１読み出し動作が終了すると、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。
そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、半導体メモリ１０にセンスアンプモジュール１７Ａ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出しデータＤＡＴを出力させる。第４実施形態における第２ページ書き込み後且つ第３ページ書き込み前の第２ページ読み出しにおけるその他の動作は、図１３を用いて説明した第１実施形態における第１ページ読み出しと同様のため、説明を省略する。
［４−３］第４実施形態の効果
以上で説明した第４実施形態に係る半導体メモリ１０に依れば、第２実施形態で説明したようなページ単位の書き込み動作において、プレーン間のデータ転送を減らすことが出来、第２実施形態よりも書き込み動作を高速化することが出来る。
また、第４実施形態に係る半導体メモリ１０は、第２実施形態と同様に、選択されたセルユニットＣＵで３ページ分の書き込みが完了していない場合においても、ページ単位の読み出し動作を実行することが出来る。
［５］第５実施形態
第５実施形態に係る半導体メモリ１０は、第４実施形態のような方法でデータが書き込まれた場合に、フラグセルに保持されたデータに基づいて、出力するデータを変更する。以下に、第５実施形態に係る半導体メモリ１０について、第１〜第４実施形態と異なる点を説明する。
［５−１］半導体メモリ１０の構成
第５実施形態に係る半導体メモリ１０の構成は、第３実施形態に係る半導体メモリ１０の構成に対し、複数のフラグを有している。具体的には、第５実施形態に係る半導体メモリ１０では、第１フラグ及び第２フラグが使用される。
第１フラグは、第２ページ書き込みが実行されたかどうか、すなわち第２ページデータが当該セルユニットＣＵに書き込まれているかどうかを示すデータである。
第１フラグは、“１”データ（フラグ未書き込み）である場合、当該セルユニットＣＵに対して第２ページページ書き込みが実行される前であることを示し、“０”データ（フラグ書き込み済）である場合、当該セルユニットＣＵに対して第２ページ書き込みが実行された後であることを示している。
第２フラグは、第３実施形態で説明されたフラグと同様である。つまり、第２フラグは、第３ページ書き込みが実行されたかどうか、すなわち第３ページデータが当該セルユニットＣＵに書き込まれているかどうかを示すデータである。
第４実施形態で例示されたデータの割り付けが適用された場合、例えば、第１フラグは、第２プレーンＰＬ２のセルユニットＣＵのフラグセルに記憶され、第２フラグは、第１プレーンＰＬ１のセルユニットＣＵのフラグセルに記憶される。
この場合、第１フラグセルは、第２ページ書き込みによって、例えば“Ｂ”レベル以上に書き込まれ、第２フラグセルは、第３ページ書き込みによって、例えば“Ｂ”レベル以上に書き込まれる。第１フラグ及び第２フラグのそれぞれの状態の判定には、読み出し電圧ＡＲ又はＢＲによるフラグセルの読み出し結果を使用する。
以上の説明では、第１フラグが第２プレーンＰＬ２のセルユニットＣＵに配置され、第２フラグが第１プレーンＰＬ１のセルユニットＣＵに配置された場合を例に説明したが、これに限定されない。例えば、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれに、第１フラグ及び第２フラグの両方が配置されていても良い。
この場合、第１フラグセルは、第２ページ書き込みによって、例えば“Ａ”レベル以上に書き込まれ、第２フラグセルは、第３ページ書き込みによって、例えば“Ａ”レベル以上に書き込まれる。第１フラグ及び第２フラグの状態の判定には、読み出し電圧ＡＲによるフラグセルの読み出し結果を使用することも可能である。
尚、各セルユニットＣＵにおいて、第１フラグを保持するフラグセル、及び第２フラグを保持するフラグセルのそれぞれとしては、１つのメモリセルトランジスタＭＴが利用されても良いし、複数のメモリセルトランジスタＭＴが利用されても良い。例えば、フラグセルとして複数のメモリセルトランジスタＭＴが利用される場合、半導体メモリ１０は、第３実施形態と同様に、フラグ確認回路７０がフラグセルの読み出し結果に対して多数決、又はエラー訂正を実行することにより、フラグの信頼性を向上させても良い。
［５−１］読み出し動作
（第１ページ読み出し）
図６３は、第５実施形態に係る半導体メモリ１０の第１ページ読み出しにおけるフローチャートの一例を示している。以下に、図６３を用いて、第５実施形態における第１ページ読み出しの方法について説明する。
まず、第３実施形態において図５０を用いて説明されたステップＳ１０及びＳ１１の処理が順次実行される。第５実施形態において、例えば図２１を用いて説明した第１実施形態の第３変形例におけるデータの割り付けが適用された場合、ステップＳ１１では、第１実施形態で説明した第１ページ読み出しにおいて図２２に示された読み出し電圧が適用された読み出し動作が実行される。
第１ページ読み出しが終了すると、読み出しデータに含まれた第１フラグ及び第２フラグがフラグ確認回路７０に転送される。そして、シーケンサ１４は、まずフラグ確認回路７０に保持された第１フラグを確認する。
第１フラグが未書き込みである場合（ステップＳ４０、ＮＯ）、第２プレーンＰＬ２の読み出し結果が第１ページの読み出しデータに対応するため、シーケンサ１４は、例えば演算処理を実行することなくレディ状態に遷移する。そして、半導体メモリ１０は、メモリコントローラ２０の制御に基づいて、第２プレーンＰＬ２のセンスアンプモジュール１７Ｂに保持された第１ページの読み出しデータを、メモリコントローラ２０に出力する（ステップＳ４１）。
第１フラグが書き込み済みである場合（ステップＳ４０、ＹＥＳ）、続けてシーケンサ１４は、フラグ確認回路７０に保持された第２フラグを確認する。
第２フラグが未書き込みである場合（ステップＳ４２、ＮＯ）、第２プレーンＰＬ２の読み出し結果が第１ページの読み出しデータに対応するため、シーケンサ１４は、例えば演算処理を実行することなくレディ状態に遷移する。そして、半導体メモリ１０は、メモリコントローラ２０の制御に基づいて、第２プレーンＰＬ２のセンスアンプモジュール１７Ｂに保持された第１ページの読み出しデータを、メモリコントローラ２０に出力する（ステップＳ４３）。
第２フラグが書き込み済みである場合（ステップＳ４２、ＹＥＳ）、シーケンサ１４は、例えば図２２に示されたデータ定義に基づいて、第１プレーンＰＬ１で読み出されたデータと第２プレーンＰＬ２で読み出されたデータとの演算処理を実行し（ステップＳ４４）、この演算処理（第１ページの読み出しデータ）をメモリコントローラ２０に出力する（ステップＳ４５）。
半導体メモリ１０は、以上で説明したステップＳ４１、ステップＳ４３、又はステップＳ４５の処理が完了すると、当該読み出し動作を終了する。
（第２ページ読み出し）
図６４は、第５実施形態に係る半導体メモリ１０の第２ページ読み出しにおけるフローチャートの一例を示している。以下に、図６４を用いて、第５実施形態における第２ページ読み出しの方法について説明する。
まず、シーケンサ１４は、第３実施形態において図５１を用いて説明されたステップＳ２０及びＳ２１の処理を順に実行される。第５実施形態において、例えば図２１を用いて説明した第１実施形態の第３変形例におけるデータの割り付けが適用された場合、ステップＳ２１では、第１実施形態で説明した第２ページ読み出しにおいて図２２に示された読み出し電圧が適用された読み出し動作が実行される。
第２ページ読み出しが終了すると、読み出しデータに含まれた第１フラグ及び第２フラグがフラグ確認回路７０に転送される。そして、シーケンサ１４は、まずフラグ確認回路７０に保持された第１フラグを確認する。
第１フラグが未書き込みである場合（ステップＳ４０、ＮＯ）、選択されたセルユニットＣＵには第２ページデータが書き込まれていないため、シーケンサ１４は、例えば演算処理を実行することなくレディ状態に遷移する。そして、半導体メモリ１０は、メモリコントローラ２０の制御に基づいて、例えば“１”に固定した出力データをメモリコントローラ２０に出力する（ステップＳ５０）。
第１フラグが書き込み済みである場合（ステップＳ４０、ＹＥＳ）、続けてシーケンサ１４は、フラグ確認回路７０に保持された第２フラグを確認する。
第２フラグが未書き込みである場合（ステップＳ４２、ＮＯ）、第１プレーンＰＬ１の読み出し結果が第２ページの読み出しデータに対応するため、シーケンサ１４は、例えば演算処理を実行すること無くレディ状態に遷移する。そして、半導体メモリ１０は、メモリコントローラ２０の制御に基づいて、第１プレーンＰＬ１のセンスアンプモジュール１７Ａに保持された第２ページの読み出しデータを、メモリコントローラ２０に出力する（ステップＳ５１）。
図６４に戻り、第２フラグが書き込み済みである場合（ステップＳ４２、ＹＥＳ）、続けてシーケンサ１４は、第３実施形態において図５１を用いて説明されたステップＳ２２及びＳ２３の処理を順に実行し、第２ページの読み出しデータをメモリコントローラ２０に出力する。
半導体メモリ１０は、以上で説明したステップＳ５０、ステップＳ５１、又はステップＳ２３の処理が完了すると、当該読み出し動作を終了する。
（第３ページ読み出し）
図６５は、第５実施形態に係る半導体メモリ１０の第３ページ読み出しにおけるフローチャートの一例を示している。以下に、図６５を用いて、第５実施形態における第３ページ読み出しの方法について説明する。
まず、シーケンサ１４は、第３実施形態において図５２を用いて説明されたステップＳ３０及びＳ３１の処理を順に実行する。第５実施形態において、例えば図２１を用いて説明した第１実施形態の第３変形例におけるデータの割り付けが適用された場合、ステップＳ３１では、第１実施形態で説明した第３ページ読み出しにおいて図２２に示された読み出し電圧が適用された読み出し動作が実行される。
第３ページ読み出しが終了すると、読み出しデータに含まれた第１フラグ及び第２フラグがフラグ確認回路７０に転送される。そして、シーケンサ１４は、まずフラグ確認回路７０に保持された第１フラグを確認する。
第１フラグが未書き込みである場合（ステップＳ４０、ＮＯ）、選択されたセルユニットＣＵには第３ページデータが書き込まれていないため、シーケンサ１４は、第３実施形態において図５２を用いて説明されたステップＳ３４の処理を実行し、半導体メモリ１０は、例えば“１”に固定した出力データをメモリコントローラ２０に出力する。
第１フラグが書き込み済みである場合（ステップＳ４０、ＹＥＳ）、続けてシーケンサ１４は、フラグ確認回路７０に保持された第２フラグを確認する。
第２フラグが未書き込みである場合（ステップＳ４２、ＮＯ）、選択されたセルユニットＣＵには第３ページデータが書き込まれていないため、シーケンサ１４は、第３実施形態において図５２を用いて説明されたステップＳ３４の処理を実行し、半導体メモリ１０は、例えば“１”に固定した出力データをメモリコントローラ２０に出力する。
第２フラグが書き込み済みである場合（ステップＳ４２、ＹＥＳ）、続けてシーケンサ１４は、第３実施形態において図５２を用いて説明されたステップＳ３２及びＳ３３の処理を順に実行し、第３ページの読み出しデータをメモリコントローラ２０に出力する。
半導体メモリ１０は、以上で説明したステップＳ３４又はステップＳ３３の処理が完了すると、当該読み出し動作を終了する。
［５−２］第５実施形態の効果
以上のように、第５実施形態に係る半導体メモリ１０は、第４実施形態で説明したようなページ単位の書き込み動作が適用された場合において、選択されたセルユニットＣＵで第２ページ書き込みが完了したかどうかを示す第１フラグと、第３ページ書き込みが完了したかどうかを示す第２フラグとを使用する。
そして、第５実施形態に係る半導体メモリ１０は、読み出し動作において第１フラグ及び第２フラグのそれぞれを参照することによって、適宜追加読み出しと読み出し結果の演算処理とを実行し、適切な読み出しデータをメモリコントローラ２０に出力する。つまり、第５実施形態に係る半導体メモリ１０は、第４実施形態で説明したようにメモリコントローラ２０の指示に依らずに、適切な読み出し動作を選択することが出来る。
尚、図６４のステップＳ５０や図６５のステップＳ３４のように出力データを“１”に固定する場合、第３実施形態で説明したように、論理回路１８によって固定されたデータが出力されても良い。又は、センスアンプユニットＳＡＵ内のラッチ回路ＸＤＬを固定したデータとして、論理回路１８によるデータ変換が実行されないようにしても良い。
これにより、第５実施形態に係る半導体メモリ１０を用いたメモリシステム１では、メモリコントローラ２０の制御を簡素化することが出来る。
［６］第６実施形態
第６実施形態に係る半導体メモリ１０は、３つのメモリセルトランジスタＭＴの組み合わせによって、６ビットデータを記憶する。以下に、第６実施形態に係る半導体メモリ１０について、第１〜第５実施形態と異なる点を説明する。
［６−１］構成
［６−１−１］半導体メモリ１０の構成
図６６は、第６実施形態に係る半導体メモリ１０を備えるメモリシステム１の構成例を示している。図６６に示すように、第６実施形態に係る半導体メモリ１０は、図１にを用いて説明した第１実施形態に係る半導体メモリ１０の構成と、メモリセルアレイ１１Ｃ、ロウデコーダモジュール１６Ｃ、及びセンスアンプモジュール１７Ｃとを備えている。
例えば、メモリセルアレイ１１Ｃ、ロウデコーダモジュール１６Ｃ、及びセンスアンプモジュール１７Ｃは、それぞれメモリセルアレイ１１Ａ、ロウデコーダモジュール１６Ａ、及びセンスアンプモジュール１７Ａと同様の構成である。メモリセルアレイ１１Ａ、ロウデコーダモジュール１６Ａ、及びセンスアンプモジュール１７Ａの組が、第３プレーンＰＬ３に対応している。つまり、第６実施形態に係る半導体メモリ１０は、３つのプレーンを備えている。
第６実施形態に係る半導体メモリ１０では、例えば、第１プレーンＰＬ１内のブロックＢＬＫ０〜ＢＬＫｎが、それぞれ、第２プレーンＰＬ２内のブロックＢＬＫ０〜ＢＬＫｎと、第３プレーンＰＬ３内のブロックＢＬＫ０〜ＢＬＫｎとに関連付けられている。そして、第６実施形態に係る半導体メモリ１０は、第１プレーンＰＬ１と第２プレーンＰＬ２と第３プレーンＰＬ３とで関連付けられたブロックＢＬＫのグループによってデータを記憶する。
より具体的には、第６実施形態に係る半導体メモリ１０は、第１プレーンＰＬ１に含まれた１つのセルユニットＣＵと、第２プレーンＰＬ２に含まれた１つのセルユニットＣＵと、第３プレーンＰＬ３に含まれた１つのセルユニットＣＵとのグループによって、６ページデータを記憶する。
［６−１−２］メモリセルトランジスタＭＴの閾値分布について
図６７は、第６実施形態に係る半導体メモリ１０におけるメモリセルトランジスタＭＴの閾値分布、読み出し電圧、及びベリファイ電圧の一例をそれぞれ示している。図６７に示すように、第６実施形態における閾値分布では、第１実施形態で図８を用いて説明した閾値分布に対して、“Ｂ”レベルよりも高い“Ｃ”レベルが追加されている。
そして、第６実施形態における閾値分布では、“Ｂ”レベル及び“Ｃ”レベル間に読み出し電圧ＣＲが設定され、“Ｃ”レベルに対応してベリファイ電圧ＣＶが設定される。具体的には、読み出し電圧ＣＲは、“Ｂ”レベルにおける最大の閾値電圧と、“Ｃ”レベルにおける最小の閾値電圧との間に設定される。ベリファイ電圧ＣＶは、“Ｂ”レベルにおける最大の閾値電圧と“Ｃ”レベルにおける最小の閾値電圧との間、且つ“Ｃ”レベルの近傍に設定される。第６実施形態における読み出しパス電圧ＶＲＥＡＤは、“Ｃ”レベルにおける最大の閾値電圧よりも高い電圧に設定される。
［６−１−３］データの割り付けについて
図６８及び図６９は、第６実施形態に係る半導体メモリ１０におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。
第６実施形態に係る半導体メモリ１０では、図６８及び図６９に示すように、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴにおける４種類の閾値電圧と、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴにおける４種類の閾値電圧と、第３プレーンＰＬ３に対応するメモリセルトランジスタＭＴにおける４種類の閾値電圧との組み合わせにより、６４種類の組み合わせが使用可能である。そして、第６実施形態に係る半導体メモリ１０では、以下に示すように、６４種類の閾値電圧の組み合わせに対してそれぞれ異なる６ビットデータが割り当てられる。
（例）“第１プレーンＰＬ１内のメモリセルトランジスタＭＴの閾値電圧”、“第２プレーンＰＬ２内のメモリセルトランジスタＭＴの閾値電圧”、“第３プレーンＰＬ３内のメモリセルトランジスタＭＴの閾値電圧”：“第１ビット／第２ビット／第３ビット／第４ビット／第５ビット／第６ビット”データ
（１）“Ｚ”レベル、“Ｚ”レベル、“Ｚ”レベル：“１１１１１１”データ
（２）“Ｚ”レベル、“Ｚ”レベル、“Ａ”レベル：“１１１００１”データ
（３）“Ｚ”レベル、“Ｚ”レベル、“Ｂ”レベル：“０１１００１”データ
（４）“Ｚ”レベル、“Ｚ”レベル、“Ｃ”レベル：“０１００００”データ
（５）“Ｚ”レベル、“Ａ”レベル、“Ｚ”レベル：“１１１０１１”データ
（６）“Ｚ”レベル、“Ａ”レベル、“Ａ”レベル：“１１１１０１”データ
（７）“Ｚ”レベル、“Ａ”レベル、“Ｂ”レベル：“０１１１０１”データ
（８）“Ｚ”レベル、“Ａ”レベル、“Ｃ”レベル：“０１０１００”データ
（９）“Ｚ”レベル、“Ｂ”レベル、“Ｚ”レベル：“１１００１０”データ
（１０）“Ｚ”レベル、“Ｂ”レベル、“Ａ”レベル：“１１０１００”データ
（１１）“Ｚ”レベル、“Ｂ”レベル、“Ｂ”レベル：“０００１００”データ
（１２）“Ｚ”レベル、“Ｂ”レベル、“Ｃ”レベル：“００１１０１”データ
（１３）“Ｚ”レベル、“Ｃ”レベル、“Ｚ”レベル：“１１００００”データ
（１４）“Ｚ”レベル、“Ｃ”レベル、“Ａ”レベル：“１１０１１０”データ
（１５）“Ｚ”レベル、“Ｃ”レベル、“Ｂ”レベル：“０００１１０”データ
（１６）“Ｚ”レベル、“Ｃ”レベル、“Ｃ”レベル：“００１１１１”データ
（１７）“Ａ”レベル、“Ｚ”レベル、“Ｚ”レベル：“１１０１１１”データ
（１８）“Ａ”レベル、“Ｚ”レベル、“Ａ”レベル：“１１０００１”データ
（１９）“Ａ”レベル、“Ｚ”レベル、“Ｂ”レベル：“０１０００１”データ
（２０）“Ａ”レベル、“Ｚ”レベル、“Ｃ”レベル：“０１１０００”データ
（２１）“Ａ”レベル、“Ａ”レベル、“Ｚ”レベル：“１１００１１”データ
（２２）“Ａ”レベル、“Ａ”レベル、“Ａ”レベル：“１１０１０１”データ
（２３）“Ａ”レベル、“Ａ”レベル、“Ｂ”レベル：“０１０１０１”データ
（２４）“Ａ”レベル、“Ａ”レベル、“Ｃ”レベル：“０１１１００”データ
（２５）“Ａ”レベル、“Ｂ”レベル、“Ｚ”レベル：“１１１０１０”データ
（２６）“Ａ”レベル、“Ｂ”レベル、“Ａ”レベル：“１１１１００”データ
（２７）“Ａ”レベル、“Ｂ”レベル、“Ｂ”レベル：“００１１００”データ
（２８）“Ａ”レベル、“Ｂ”レベル、“Ｃ”レベル：“０００１０１”データ
（２９）“Ａ”レベル、“Ｃ”レベル、“Ｚ”レベル：“１１１０００”データ
（３０）“Ａ”レベル、“Ｃ”レベル、“Ａ”レベル：“１１１１１０”データ
（３１）“Ａ”レベル、“Ｃ”レベル、“Ｂ”レベル：“００１１１０”データ
（３２）“Ａ”レベル、“Ｃ”レベル、“Ｃ”レベル：“０００１１１”データ
（３３）“Ｂ”レベル、“Ｚ”レベル、“Ｚ”レベル：“１００００１”データ
（３４）“Ｂ”レベル、“Ｚ”レベル、“Ａ”レベル：“１００１１１”データ
（３５）“Ｂ”レベル、“Ｚ”レベル、“Ｂ”レベル：“０１０１１１”データ
（３６）“Ｂ”レベル、“Ｚ”レベル、“Ｃ”レベル：“０１１１１０”データ
（３７）“Ｂ”レベル、“Ａ”レベル、“Ｚ”レベル：“１００１０１”データ
（３８）“Ｂ”レベル、“Ａ”レベル、“Ａ”レベル：“１０００１１”データ
（３９）“Ｂ”レベル、“Ａ”レベル、“Ｂ”レベル：“０１００１１”データ
（４０）“Ｂ”レベル、“Ａ”レベル、“Ｃ”レベル：“０１１０１０”データ
（４１）“Ｂ”レベル、“Ｂ”レベル、“Ｚ”レベル：“１０１１００”データ
（４２）“Ｂ”レベル、“Ｂ”レベル、“Ａ”レベル：“１０１０１０”データ
（４３）“Ｂ”レベル、“Ｂ”レベル、“Ｂ”レベル：“００１０１０”データ
（４４）“Ｂ”レベル、“Ｂ”レベル、“Ｃ”レベル：“００００１１”データ
（４５）“Ｂ”レベル、“Ｃ”レベル、“Ｚ”レベル：“１０１１１０”データ
（４６）“Ｂ”レベル、“Ｃ”レベル、“Ａ”レベル：“１０１０００”データ
（４７）“Ｂ”レベル、“Ｃ”レベル、“Ｂ”レベル：“００１０００”データ
（４８）“Ｂ”レベル、“Ｃ”レベル、“Ｃ”レベル：“０００００１”データ
（４９）“Ｃ”レベル、“Ｚ”レベル、“Ｚ”レベル：“１０００００”データ
（５０）“Ｃ”レベル、“Ｚ”レベル、“Ａ”レベル：“１００１１０”データ
（５１）“Ｃ”レベル、“Ｚ”レベル、“Ｂ”レベル：“０１０１１０”データ
（５２）“Ｃ”レベル、“Ｚ”レベル、“Ｃ”レベル：“０１１１１１”データ
（５３）“Ｃ”レベル、“Ａ”レベル、“Ｚ”レベル：“１００１００”データ
（５４）“Ｃ”レベル、“Ａ”レベル、“Ａ”レベル：“１０００１０”データ
（５５）“Ｃ”レベル、“Ａ”レベル、“Ｂ”レベル：“０１００１０”データ
（５６）“Ｃ”レベル、“Ａ”レベル、“Ｃ”レベル：“０１１０１１”データ
（５７）“Ｃ”レベル、“Ｂ”レベル、“Ｚ”レベル：“１０１１０１”データ
（５８）“Ｃ”レベル、“Ｂ”レベル、“Ａ”レベル：“１０１０１１”データ
（５９）“Ｃ”レベル、“Ｂ”レベル、“Ｂ”レベル：“００１０１１”データ
（６０）“Ｃ”レベル、“Ｂ”レベル、“Ｃ”レベル：“００００１０”データ
（６１）“Ｃ”レベル、“Ｃ”レベル、“Ｚ”レベル：“１０１１１１”データ
（６２）“Ｃ”レベル、“Ｃ”レベル、“Ａ”レベル：“１０１００１”データ
（６３）“Ｃ”レベル、“Ｃ”レベル、“Ｂ”レベル：“００１００１”データ
（６４）“Ｃ”レベル、“Ｃ”レベル、“Ｃ”レベル：“００００００”データ。
以上のように、第６実施形態では、６４種類の組み合わせにそれぞれ異なるデータが割り当てられている。このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図７０に示されている。
図７０に示すように、第１ページ読み出しでは、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３で、それぞれ読み出し電圧ＡＲ、ＡＲ、及びＢＲが使用される。第２ページ読み出しでは、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３で、それぞれ読み出し電圧ＢＲ、ＢＲ、及びＢＲが使用される。第３ページ読み出しでは、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３で、それぞれ読み出し電圧ＡＲ、ＢＲ、及びＣＲが使用される。
第４ページを対象とした読み出し動作（以下、第４ページ読み出しと称する）では、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３で、それぞれ読み出し電圧ＢＲ、ＡＲ、及びＡＲが使用される。第５ページを対象とした読み出し動作（以下、第５ページ読み出しと称する）では、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３で、それぞれ読み出し電圧ＢＲ、ＣＲ、及びＡＲが使用される。第６ページを対象とした読み出し動作（以下、第６ページ読み出しと称する）では、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３で、それぞれ読み出し電圧ＣＲ、ＢＲ、及びＣＲが使用される。
そして、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
（例）読み出し動作：（第１プレーンＰＬ１の読み出し結果、第２プレーンの読み出し結果、第３プレーンＰＬ３の読み出し結果、読み出しデータ）×８種類
第１ページ読み出し：（Ｌ、Ｌ、Ｌ、１）、（Ｌ、Ｌ、Ｈ、０）、（Ｌ、Ｈ、Ｌ、１）、（Ｌ、Ｈ、Ｈ、０）、（Ｈ、Ｌ、Ｌ、１）、（Ｈ、Ｌ、Ｈ、０）、（Ｈ、Ｈ、Ｌ、１）、（Ｈ、Ｈ、Ｈ、０）
第２ページ読み出し：（Ｌ、Ｌ、Ｌ、１）、（Ｌ、Ｌ、Ｈ、１）、（Ｌ、Ｈ、Ｌ、１）、（Ｌ、Ｈ、Ｈ、０）、（Ｈ、Ｌ、Ｌ、０）、（Ｈ、Ｌ、Ｈ、１）、（Ｈ、Ｈ、Ｌ、０）、（Ｈ、Ｈ、Ｈ、０）
第３ページ読み出し：（Ｌ、Ｌ、Ｌ、１）、（Ｌ、Ｌ、Ｈ、０）、（Ｌ、Ｈ、Ｌ、０）、（Ｌ、Ｈ、Ｈ、１）、（Ｈ、Ｌ、Ｌ、０）、（Ｈ、Ｌ、Ｈ、１）、（Ｈ、Ｈ、Ｌ、１）、（Ｈ、Ｈ、Ｈ、０）
第４ページ読み出し：（Ｌ、Ｌ、Ｌ、１）、（Ｌ、Ｌ、Ｈ、０）、（Ｌ、Ｈ、Ｌ、０）、（Ｌ、Ｈ、Ｈ、１）、（Ｈ、Ｌ、Ｌ、０）、（Ｈ、Ｌ、Ｈ、１）、（Ｈ、Ｈ、Ｌ、１）、（Ｈ、Ｈ、Ｈ、０）
第５ページ読み出し：（Ｌ、Ｌ、Ｌ、１）、（Ｌ、Ｌ、Ｈ、０）、（Ｌ、Ｈ、Ｌ、０）、（Ｌ、Ｈ、Ｈ、１）、（Ｈ、Ｌ、Ｌ、０）、（Ｈ、Ｌ、Ｈ、１）、（Ｈ、Ｈ、Ｌ、１）、（Ｈ、Ｈ、Ｈ、０）
第６ページ読み出し：（Ｌ、Ｌ、Ｌ、１）、（Ｌ、Ｌ、Ｈ、０）、（Ｌ、Ｈ、Ｌ、０）、（Ｌ、Ｈ、Ｈ、１）、（Ｈ、Ｌ、Ｌ、０）、（Ｈ、Ｌ、Ｈ、１）、（Ｈ、Ｈ、Ｌ、１）、（Ｈ、Ｈ、Ｈ、０）。
以上で説明したデータの割り付け及び読み出し電圧と、設定された読み出し電圧に対応する読み出し結果とを纏めたテーブルが、図７１〜図７４に示されている。第６実施形態に係る半導体メモリ１０では、図７１〜図７４に示された読み出し結果に対して、図７０に示されたデータ定義が適用されることによって、図６８及び図６９の（１）〜（６４）のそれぞれに対応するデータが確定する。
第６実施形態に係る半導体メモリ１０のその他の構成は、第１実施形態に係る半導体メモリ１０の構成と同様のため、説明を省略する。
［６−２］動作
［６−２−１］書き込み動作
図７５は、第６実施形態に係る半導体メモリ１０の書き込み動作におけるコマンド及び各配線の信号並びに電圧の一例を示している。第６実施形態における書き込み動作は、図１１を用いて説明した書き込み動作に対して、コマンドと、第３プレーンＰＬ３に対応する動作が追加されている点が異なっている。
具体的には、図７５に示すように、まず、メモリコントローラ２０は、第１コマンドセットＣＳ１、第２コマンドセットＣＳ２、第３コマンドセットＣＳ３、第４コマンドセットＣＳ４、第５コマンドセットＣＳ５、及び第６コマンドセットＣＳ６を順に半導体メモリ１０に送信する。
コマンドセットＣＳ１〜ＣＳ６はそれぞれ、第１〜第６ページに対応する動作を指示するコマンドを含み、第１〜第６ページに対応する書き込みデータＤＡＴを含んでいる。半導体メモリ１０は、コマンドセットＣＳ１〜ＣＳ５のそれぞれを受信した後に、一時的にビジー状態に遷移して、受信した書き込みデータＤＡＴをセンスアンプモジュール１７Ａ、１７Ｂ及び１７Ｃ内のそれぞれのラッチ回路に転送する。
半導体メモリ１０は、第６コマンドセットＣＳ６を受信した後にビジー状態に遷移して、シーケンサ１４が、センスアンプモジュール１７Ａ、１７Ｂ及び１７Ｃ内のそれぞれのラッチ回路に保持された第１〜第６ページの書き込みデータに基づいた書き込み動作を実行する。
具体的には、シーケンサ１４は、第１〜第６ページの書き込みデータに基づいて、第１プレーンＰＬ１に対する第１書き込み動作と、第２プレーンＰＬ２に対する第２書き込み動作と、第３プレーンＰＬ３に対する第３書き込み動作とを同時に並列で実行する。
第１〜第３書き込み動作のそれぞれでは、図６８及び図６９に示されたデータの割り付けに基づいて書き込み対象及び書き込み禁止のそれぞれのメモリセルトランジスタＭＴが設定され、シーケンサ１４がプログラムループを実行する。第１〜第３書き込み動作の詳細は、第１実施形態で図１１を用いて説明した第１書き込み動作と同様のため、説明を省略する。
第１〜第３書き込み動作が終了すると、図６７に示された閾値分布のような４つの閾値分布が、第１プレーンＰＬ１で選択されたセルユニットＣＵ内のメモリセルトランジスタＭＴの閾値電圧と、第２プレーンＰＬ２で選択されたセルユニットＣＵ内のメモリセルトランジスタＭＴの閾値電圧と、第３プレーンＰＬ３で選択されたセルユニットＣＵ内のメモリセルトランジスタＭＴの閾値電圧とのそれぞれによって形成される。そして、シーケンサ１４は、第１〜第３書き込み動作のそれぞれが終了したことを検知すると書き込み動作を終了し、半導体メモリ１０をレディ状態に遷移させる。
［６−２−２］読み出し動作
（第１ページ読み出し）
図７６は、第６実施形態に係る半導体メモリ１０の第１ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。第６実施形態における第１ページ読み出しは、図１３を用いて説明した第１実施形態における第１ページ読み出しにおいて、第３プレーンＰＬ３に対応する動作が追加され、使用される読み出し電圧とが変更された動作と同様である。
具体的には、図７６に示すように、まず、メモリコントローラ２０は、例えばコマンド“０１ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第１ページ読み出しを開始する。
第６実施形態における第１ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作と、第３プレーンＰＬ３に対する第３読み出し動作とを同時に並列で実行する。
第６実施形態の第１ページ読み出しにおける第１読み出し動作は、例えば第１実施形態の第１ページ読み出しにおける第１読み出し動作と同様である。第６実施形態の第２ページ読み出しにおける第２読み出し動作は、例えば第１実施形態の第１ページ読み出しにおける第２読み出し動作と同様である。
第６実施形態の第１ページ読み出しにおける第３読み出し動作において、ロウデコーダモジュール１６Ｃは、第３プレーンＰＬ３の選択ワード線ＷＬselに例えば読み出し電圧ＢＲを印加する。そして、シーケンサ１４は、第３プレーンＰＬ３の選択ワード線ＷＬselに読み出し電圧ＢＲが印加されている間に、プレーンＰＬ３に対応する制御信号ＳＴＢをアサートする。
すると、センスアンプモジュール１７Ｃ内の各センスアンプユニットＳＡＵが、対応するビット線ＢＬの電圧に基づいて、対応するメモリセルトランジスタＭＴの閾値電圧が読み出し電圧ＢＲを超えているか否かを判定する。そして、この読み出し結果がセンスアンプモジュール１７Ｃ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持されると、シーケンサ１４は第３読み出し動作を終了する。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、図７０に示されたデータの定義に基づいて第１ページの読み出しデータを確定させ、確定した読み出しデータＤＡＴをメモリコントローラ２０に出力する。
尚、半導体メモリ１０がレディ状態となる前に、データ出力に備えて、セルユニットＣＵの最初のデータを出力回路の近くまでパイプラインを使用して転送しておくことも可能である。
（第２ページ読み出し）
図７７は、第６実施形態に係る半導体メモリ１０の第２ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図７７に示すように、まず、メモリコントローラ２０は、例えばコマンド“０２ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第２ページ読み出しを開始する。
第６実施形態における第２ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作と、第３プレーンＰＬ３に対する第３読み出し動作とを同時に並列で実行する。
第２ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＢＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第２ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＢＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第２ページ読み出しにおける第３読み出し動作では、例えば読み出し電圧ＢＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｃ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、第１〜第３読み出し動作のそれぞれの読み出し結果と、図７０に示されたデータの定義とに基づいて、第２ページの読み出しデータを確定させる。第６実施形態における第２ページ読み出しのその他の動作は、図７６を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
（第３ページ読み出し）
図７８は、第６実施形態に係る半導体メモリ１０の第３ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図７８に示すように、まず、メモリコントローラ２０は、例えばコマンド“０３ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第３ページ読み出しを開始する。
第６実施形態における第３ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作と、第３プレーンＰＬ３に対する第３読み出し動作とを同時に並列で実行する。
第３ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第３ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＢＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第３ページ読み出しにおける第３読み出し動作では、例えば読み出し電圧ＣＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｃ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、第１〜第３読み出し動作のそれぞれの読み出し結果と、図７０に示されたデータの定義とに基づいて、第３ページの読み出しデータを確定させる。第６実施形態における第３ページ読み出しのその他の動作は、図７６を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
（第４ページ読み出し）
図７９は、第６実施形態に係る半導体メモリ１０の第４ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図７９に示すように、まず、メモリコントローラ２０は、例えばコマンド“０４ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。コマンド“０４ｈ”は、第４ページに対応する動作を指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第５ページ読み出しを開始する。
第６実施形態における第４ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作と、第３プレーンＰＬ３に対する第３読み出し動作とを同時に並列で実行する。
第４ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＢＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第４ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＣＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第４ページ読み出しにおける第３読み出し動作では、例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｃ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、第１〜第３読み出し動作のそれぞれの読み出し結果と、図７０に示されたデータの定義とに基づいて、第４ページの読み出しデータを確定させる。第６実施形態における第４ページ読み出しのその他の動作は、図７６を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
（第５ページ読み出し）
図８０は、第６実施形態に係る半導体メモリ１０の第５ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図８０に示すように、まず、メモリコントローラ２０は、例えばコマンド“０５ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。コマンド“０５ｈ”は、第５ページに対応する動作を指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第４ページ読み出しを開始する。
第６実施形態における第５ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作と、第３プレーンＰＬ３に対する第３読み出し動作とを同時に並列で実行する。
第５ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＢＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第５ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＣＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第５ページ読み出しにおける第３読み出し動作では、例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｃ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、第１〜第３読み出し動作のそれぞれの読み出し結果と、図７０に示されたデータの定義とに基づいて、第５ページの読み出しデータを確定させる。第６実施形態における第５ページ読み出しのその他の動作は、図７６を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
（第６ページ読み出し）
図８１は、第６実施形態に係る半導体メモリ１０の第６ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図８１に示すように、まず、メモリコントローラ２０は、例えばコマンド“０６ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。コマンド“０６ｈ”は、第６ページに対応する動作を指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第４ページ読み出しを開始する。
第６実施形態における第６ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作と、第３プレーンＰＬ３に対する第３読み出し動作とを同時に並列で実行する。
第６ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＣＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第６ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＢＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第６ページ読み出しにおける第３読み出し動作では、例えば読み出し電圧ＣＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｃ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、第１〜第３読み出し動作のそれぞれの読み出し結果と、図７０に示されたデータの定義とに基づいて、第６ページの読み出しデータを確定させる。第６実施形態における第６ページ読み出しのその他の動作は、図７６を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
［６−３］第６実施形態の効果
以上のように、第６実施形態に係る半導体メモリ１０は、独立に制御することが可能な３つのプレーンを備え、異なるプレーンに含まれた３つのメモリセルトランジスタＭＴのグループによって６ビットデータを記憶する。
そして、第１実施形態に係る半導体メモリ１０では、第１ページの読み出しデータと、第２ページの読み出しデータと、第３ページの読み出しデータと、第４ページの読み出しデータと、第５ページの読み出しデータと、第６ページの読み出しデータとのそれぞれが、プレーン毎に１種類の読み出し電圧を用いた読み出し動作により確定する。
このように、第６実施形態に係る半導体メモリ１０は、１つのメモリセルトランジスタＭＴに第１実施形態における１つのメモリセルトランジスタＭＴよりも多いデータを記憶させることが出来、且つプレーン毎に１種類の読み出し電圧を印加するだけで１ページ分の読み出しデータを確定させることが出来る。
従って、第６実施形態に係る半導体メモリ１０は、読み出し動作を高速化することが出来、且つ第１実施形態よりもプレーン単位の記憶容量を大きくすることが出来る。
［６−４］第６実施形態の変形例
第６実施形態では、図６８及び図６９に示されたデータの割り付けを例に説明したが、メモリセルトランジスタＭＴの閾値分布には、その他の異なるデータの割り付けが適用されても良い。
以下に、第６実施形態の各変形例における、読み出し電圧とデータの定義との組み合わせを羅列する。以下に示す各組み合わせに対応するデータの割り付けと書き込みレベルとは、読み出し電圧とデータの定義との組み合わせに基づいて適宜設定されるものとする。
（例）読み出し電圧：［第１ページ読み出し（（ｘ）ＰＬ１の読み出し電圧、（ｙ）ＰＬ２の読み出し電圧、（ｚ）ＰＬ３の読み出し電圧）、第２ページ読み出し（（ｘ）、（ｙ）、（ｚ））、第３ページ読み出し（（ｘ）、（ｙ）、（ｚ））、第４ページ読み出し（（ｘ）、（ｙ）、（ｚ））、第５ページ読み出し（（ｘ）、（ｙ）、（ｚ））、第６ページ読み出し（（ｘ）、（ｙ）、（ｚ））］；データの定義：［第１ページ読み出し［（ａ）Ｈ、Ｈ、Ｈ＝ＰＬ１の読み出し結果、ＰＬ２の読み出し結果、ＰＬ３の読み出し結果、である場合における読み出しデータ、（ｂ）Ｌ、Ｈ、Ｈである場合における読み出しデータ、（ｃ）Ｈ、Ｌ、Ｈである場合における読み出しデータ、（ｄ）Ｌ、Ｌ、Ｈである場合における読み出しデータ、（ｅ）Ｈ、Ｈ、Ｌである場合における読み出しデータ、（ｆ）Ｌ、Ｈ、Ｌである場合における読み出しデータ、（ｇ）Ｈ、Ｌ、Ｌである場合における読み出しデータ、（ｈ）Ｌ、Ｌ、Ｌである場合における読み出しデータ］、第２ページ読み出し［（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）、（ｈ）］、第３ページ読み出し［（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）、（ｈ）］、第４ページ読み出し［（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）、（ｈ）］、第５ページ読み出し［（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）、（ｈ）］、第６ページ読み出し［（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）、（ｈ）］］。
（第６実施形態の第１変形例）
読み出し電圧：［（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］；データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第２変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、１、０、０、１、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第３変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＡＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、１、０、０、１、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第４変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、１、０、０、１、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第５変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＡＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、１、０、０、１、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第６変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、１、０、０、１、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第７変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＣＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、１、０、０、１、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第８変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、１、０、０、１、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第９変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＣＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、１、０、０、１、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１０変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、１、０、０、１、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１１変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、０、１、０、０、１、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、０、１、０］］。
（第６実施形態の第１２変形例）
読み出し電圧：［（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、１、０、１、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１３変形例）
読み出し電圧：［（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１４変形例）
読み出し電圧：［（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、１、１、０、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１５変形例）
読み出し電圧：［（ＢＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１６変形例）
読み出し電圧：［（ＢＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、１、０、１、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１７変形例）
読み出し電圧：［（ＢＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１８変形例）
読み出し電圧：［（ＢＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、１、１、０、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１９変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第２０変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、１、０、１、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第２１変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第２２変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、１、１、０、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第２３変形例）
読み出し電圧：［（ＢＲ、ＣＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第２４変形例）
読み出し電圧：［（ＢＲ、ＣＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、１、０、１、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第２５変形例）
読み出し電圧：［（ＢＲ、ＣＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第２６変形例）
読み出し電圧：［（ＢＲ、ＣＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、１、１、０、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第２７変形例）
読み出し電圧：［（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第２８変形例）
読み出し電圧：［（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、１、０、１、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第２９変形例）
読み出し電圧：［（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第３０変形例）
読み出し電圧：［（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、１、１、０、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第３１変形例）
読み出し電圧：［（ＣＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第３２変形例）
読み出し電圧：［（ＣＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、１、０、１、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第３３変形例）
読み出し電圧：［（ＣＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第３４変形例）
読み出し電圧：［（ＣＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、１、１、０、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第３５変形例）
読み出し電圧：［（ＣＲ、ＣＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第３６変形例）
読み出し電圧：［（ＣＲ、ＣＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、１、０、１、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第３７変形例）
読み出し電圧：［（ＣＲ、ＣＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第３８変形例）
読み出し電圧：［（ＣＲ、ＣＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、１、１、０、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第３９変形例）
読み出し電圧：［（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、１、０、１、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第４０変形例）
読み出し電圧：［（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第４１変形例）
読み出し電圧：［（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、１、１、０、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第４２変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、０、１、１］、［０、１、０、０、１、１、１、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第４３変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、０、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第４４変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＡＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、０、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第４５変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、０、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第４６変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、０、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第４７変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、０、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第４８変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＣＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、０、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第４９変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、０、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第５０変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＣＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、０、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第５１変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、０、１、１］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第５２変形例）
読み出し電圧：［（ＡＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第５３変形例）
読み出し電圧：［（ＡＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、０、１、１、１、０、１、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第５４変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、１、０、１］、［０、０、１、０、１、１、１、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第５５変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、１、０、１］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第５６変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、１、０、１］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第５７変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、１、０、１］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第５８変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＡＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、１、０、１］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第５９変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、１、０、１］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第６０変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＣＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、１、０、１］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第６１変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、１、０、１］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第６２変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＣＲ、ＢＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、１、０、１］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第６３変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＣＲ、ＢＲ、ＣＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、０、１、１、１、０、１］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第６４変形例）
読み出し電圧：［（ＡＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第６５変形例）
読み出し電圧：［（ＡＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、０、０、０、１、１、１、１］、［０、１、０、１、１、１、０、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第６６変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、１、０、１、１、１、０］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第６７変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、１、０、１、１、１、０］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第６８変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、１、０、１、１、１、０］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第６９変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＡＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、１、０、１、１、１、０］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第７０変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、１、０、１、１、１、０］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第７１変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＣＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、１、０、１、１、１、０］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第７２変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、１、０、１、１、１、０］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第７３変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＣＲ、ＢＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、１、０、１、１、１、０］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第７４変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＣＲ、ＢＲ、ＣＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、０、１、０、１、１、１、０］、［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第７５変形例）
読み出し電圧：［（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、０、０、０、１、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第７６変形例）
読み出し電圧：［（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、１、０、０］］。
（第６実施形態の第７７変形例）
読み出し電圧：［（ＡＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、０、０、０、１、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第７８変形例）
読み出し電圧：［（ＡＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、１、０、０］］。
（第６実施形態の第７９変形例）
読み出し電圧：［（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、０、０、０、１、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第８０変形例）
読み出し電圧：［（ＡＲ、ＢＲ、ＣＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、１、０、０］］。
（第６実施形態の第８１変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＡＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、０、０、０、１、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第８２変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＡＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、１、０、０］］。
（第６実施形態の第８３変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、０、０、０、１、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第８４変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、１、０、０］］。
（第６実施形態の第８５変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＣＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、０、０、０、１、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第８６変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＣＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、１、０、０］］。
（第６実施形態の第８７変形例）
読み出し電圧：［（ＣＲ、ＢＲ、ＡＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、０、０、０、１、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第８８変形例）
読み出し電圧：［（ＣＲ、ＢＲ、ＡＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、１、０、０］］。
（第６実施形態の第８９変形例）
読み出し電圧：［（ＣＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、０、０、０、１、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第９０変形例）
読み出し電圧：［（ＣＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、１、０、０］］。
（第６実施形態の第９１変形例）
読み出し電圧：［（ＣＲ、ＢＲ、ＣＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、０、０、０、１、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第９２変形例）
読み出し電圧：［（ＣＲ、ＢＲ、ＣＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、０、１、１、０、０、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、１、０、０］］。
（第６実施形態の第９３変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）］;データの定義：［［０、０、１、１、０、１、０、１］、［０、０、１、１、１、０、１、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第９４変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、１、０、０、０、１、１、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、１、０、０］］。
（第６実施形態の第９５変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＡＲ、ＡＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、１、０、０、１、１、１、０］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第９６変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＡＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、１、０、０、１、１、１、０］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第９７変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、１、０、０、１、１、１、０］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第９８変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、１、０、０、１、１、１、０］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第９９変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、１、０、０、１、１、１、０］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１００変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＣＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、１、０、０、１、１、１、０］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１０１変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＣＲ、ＡＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、１、０、０、１、１、１、０］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１０２変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＣＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、１、０、０、１、１、１、０］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１０３変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＡＲ、ＢＲ、ＣＲ）、（ＣＲ、ＡＲ、ＢＲ）、（ＣＲ、ＣＲ、ＢＲ）］;データの定義：［［０、１、０、０、１、１、１、０］、［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１０４変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＢＲ、ＡＲ）、（ＢＲ、ＡＲ、ＣＲ）、（ＢＲ、ＣＲ、ＣＲ）、（ＣＲ、ＢＲ、ＡＲ）］;データの定義：［［０、１、０、１、０、０、１、１］、［０、１、０、１、１、１、０、０］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］］。
（第６実施形態の第１０５変形例）
読み出し電圧：［（ＢＲ、ＡＲ、ＡＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、０、１、０］］。
（第６実施形態の第１０６変形例）
読み出し電圧：［（ＢＲ、ＡＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、０、１、０］］。
（第６実施形態の第１０７変形例）
読み出し電圧：［（ＢＲ、ＡＲ、ＣＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、０、１、０］］。
（第６実施形態の第１０８変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＡＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、０、１、０］］。
（第６実施形態の第１０９変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、０、１、０］］。
（第６実施形態の第１１０変形例）
読み出し電圧：［（ＢＲ、ＢＲ、ＣＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、０、１、０］］。
（第６実施形態の第１１１変形例）
読み出し電圧：［（ＢＲ、ＣＲ、ＡＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、０、１、０］］。
（第６実施形態の第１１２変形例）
読み出し電圧：［（ＢＲ、ＣＲ、ＢＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、０、１、０］］。
（第６実施形態の第１１３変形例）
読み出し電圧：［（ＢＲ、ＣＲ、ＣＲ）、（ＡＲ、ＡＲ、ＢＲ）、（ＡＲ、ＣＲ、ＢＲ）、（ＣＲ、ＢＲ、ＡＲ）、（ＣＲ、ＢＲ、ＣＲ）、（ＢＲ、ＢＲ、ＢＲ）］;データの定義：［［０、１、０、１、０、１、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、０、１、０、０、１］、［０、１、１、１、０、０、１、０］］。
以上で示された第６実施形態の各変形例に係る半導体メモリ１０のそれぞれは、第６実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
尚、第６実施形態では、第１ページ〜第６ページの書き込みデータが、第１プレーンＰＬ１のセンスアンプモジュール１７Ａと、第２プレーンＰＬ２のセンスアンプモジュール１７Ｂと、第３プレーンＰＬ３のセンスアンプモジュール１７Ｃとのそれぞれに転送された後に、６ページ同時に書き込み動作を行った場合について説明したが、第２〜第５実施形態のようにページ毎に書き込み動作を行うことも可能である。以下に、３つのメモリセルトランジスタＭＴで６ビットデータを記憶させる半導体メモリ１０において、第２実施形態の方法を適用した場合の一例について簡潔に説明する。
例えば、第６実施形態に係る半導体メモリ１０において、第２実施形態のように、シーケンサ１４が第１ページ書き込みにおいて第１プレーンＰＬ１のメモリセルトランジスタＭＴに対して第１書き込み動作を実行することにより、第１ページデータに対応した１ビットデータを当該メモリセルトランジスタＭＴに記憶させる。
シーケンサ１４が、第２ページ書き込みにおいて第２プレーンＰＬ２のメモリセルトランジスタＭＴに対して第２書き込み動作を実行することにより、第２ページデータに対応した１ビットデータを当該メモリセルトランジスタＭＴに記憶させる。
シーケンサ１４が、第３ページ書き込みにおいて第３プレーンＰＬ３のメモリセルトランジスタＭＴに対して第３書き込み動作を実行することにより、第３ページデータに対応した１ビットデータを当該メモリセルトランジスタＭＴに記憶させる。
尚、以上の説明では、第１〜第３ページの書き込みデータを、１ページずつデータ入力後に書き込みを行った場合を例に説明したが、これに限定されない。例えば、第１ページの書き込みデータがセンスアンプモジュール１７Ａに転送され、且つ第２ページの書き込みデータがセンスアンプモジュール１７Ｂに転送され、且つ第３ページの書き込みデータがセンスアンプモジュール１７Ｃに転送された後に、シーケンサ１４が第１プレーンＰＬ１に対する第１書き込み動作と、第２プレーンＰＬ２に対する第２書き込み動作と、第３プレーンＰＬ３に対する第３書き込み動作とを同時に並列で実行しても良い。
その後、半導体メモリ１０は、メモリコントローラ２０から受信した第４〜第６ページの書き込みデータを、第１プレーンＰＬ１のセンスアンプモジュール１７Ａと、第２プレーンＰＬ２のセンスアンプモジュール１７Ｂと、第３プレーンＰＬ３のセンスアンプモジュール１７Ｃとのそれぞれに転送する。
そして、シーケンサ１４は、第１プレーンＰＬ１に対してＩＤＬを実行して第１ページ書き込みにより書き込まれたデータをセンスアンプモジュール１７Ａ内に復元し、当該データをセンスアンプモジュール１７Ｂ及び１７Ｃのそれぞれに転送する。
また、シーケンサ１４は、第２プレーンＰＬ２に対してＩＤＬを実行して第２ページ書き込みにより書き込まれたデータをセンスアンプモジュール１７Ｂ内に復元し、当該データをセンスアンプモジュール１７Ａ及び１７Ｃのそれぞれに転送する。
さらに、シーケンサ１４が、第３プレーンＰＬ３に対してＩＤＬを実行して第３ページ書き込みにより書き込まれたデータをセンスアンプモジュール１７Ｃ内に復元し、当該データをセンスアンプモジュール１７Ａ及び１７Ｂのそれぞれに転送する。
すると、センスアンプモジュール１７Ａ、１７Ｂ及び１７Ｃのそれぞれが第１〜第６ページデータを保持した状態になり、シーケンサ１４が、設定されたデータの割り付けに基づいて６ページデータの書き込み動作を実行する。
このように、半導体メモリ１０は、３つのメモリセルトランジスタＭＴで６ビットデータを記憶する場合においても、第２実施形態と同様の動作を実行することが出来、第２実施形態と同様の効果を得ることが出来る。第３〜第５実施形態のそれぞれについても同様に、３つのメモリセルトランジスタＭＴで６ビットデータを記憶する場合に適用することが可能である。
尚、以上の説明では第４〜第６ページの書き込みデータを１回の書き込み動作で書き込む場合を例に挙げたが、第４〜第６ページについてもページ毎の書き込み動作を実行しても良い。この場合、半導体メモリ１０は、１ページ分の書き込みデータを受け取った後に、既に書き込まれている下位のページのデータをＩＤＬにより読み出し、センスアンプモジュール１７Ａ、１７Ｂ、及び１７Ｃ内のそれぞれのラッチ回路に下位のページのデータを復元した後に、当該ページの書き込み動作を実行する。
さらに、第６実施形態に係る半導体メモリ１０は、第３実施形態及び第５実施形態と同様に、フラグセルを使用することによってページ毎の書き込み状態を区別しても良い。このような場合においても、第６実施形態に係る半導体メモリ１０は、第３実施形態及び第５実施形態と同様の効果を得ることが出来る。
［７］第７実施形態
第７実施形態は、第６実施形態で説明したメモリセルトランジスタＭＴの閾値分布を形成する場合における、ラッチ回路の使用方法に関する。以下に、第７実施形態に係る半導体メモリ１０について、第１〜第６実施形態と異なる点を説明する。
［７−１］書き込み動作
例えば、図６７に示された４種類の閾値分布を形成する場合、消去状態である“Ｚ”レベルと、最大の閾値電圧に設定された“Ｃ”レベルとの間に設けられた“Ａ”レベル及び“Ｂ”レベルのそれぞれの閾値分布は、狭く形成されることが好ましい。
そこで、第７実施形態に係る半導体メモリ１０では、例えば“Ａ”レベルと“Ｂ”レベルとのそれぞれに対応するデータを書き込む場合に、２種類のベリファイ動作が実行される。この２種類のベリファイ動作のうち、一方は、通常のベリファイ電圧（例えばベリファイ電圧ＡＶ）を用いたベリファイ読み出し（“Ｖ”ベリファイ）に対応し、他方は、通常のベリファイ電圧よりも低いベリファイ電圧を用いたベリファイ読み出し（“ＶＬ”ベリファイ）に対応する。
プログラムループにおいてシーケンサ１４は、例えば“ＶＬ”ベリファイと“Ｖ”ベリファイとを続けて実行する。そして、プログラム動作において、選択ワード線ＷＬselにプログラム電圧が印加されている間に、“ＶＬ”ベリファイにパスしていないセンスアンプモジュール１７は対応するビット線ＢＬに例えば接地電圧ＶＳＳが印加され、“ＶＬ”ベリファイにパスしたセンスアンプモジュール１７は対応するビット線ＢＬに例えば接地電圧ＶＳＳよりも高い電圧ＶＱＰＷが印加され、“Ｖ”ベリファイにパスしたセンスアンプモジュール１７は対応するビット線ＢＬに例えば電圧ＶＱＰＷよりも高い電圧ＶＢＬが印加される。
プログラム動作において、対応するビット線ＢＬに電圧ＶＳＳが印加された場合のメモリセルトランジスタＭＴの閾値電圧の上昇幅は、対応するビット線ＢＬに電圧ＶＳＳが印加されたメモリセルトランジスタＭＴの閾値電圧の上昇幅よりも小さくなる。
これにより、半導体メモリ１０は、“Ｖ”ベリファイをパスしたメモリセルトランジスタＭＴの閾値分布を、“ＶＬ”ベリファイを利用しない場合におけるメモリセルトランジスタＭＴの閾値分布よりも狭くすることが出来る。そして、このような書き込み動作を実行する場合、“ＶＬ”ベリファイをパスしたかどうかを示すフラグ情報が、ラッチ回路に割り当てられる。
図８２は、第７実施形態に係る半導体メモリ１０の書き込み動作において、例えば図６７に示されたような４種類の閾値分布を形成する場合におけるラッチ回路ＡＤＬ、ＢＤＬ及びＸＤＬが保持するデータの変化の一例を示している。尚、本例では、ラッチ回路ＡＤＬが“０”を保持している場合、書き込み対象のメモリセルトランジスタＭＴが“ＶＬ”ベリファイをパスしていないことを示し、書き込み対象のメモリセルトランジスタＭＴが“ＶＬ”ベリファイをパスしていることを示している。
図８２の上側のテーブルに示すように、例えば、“Ａ”レベルの書き込みが完了していない場合には、ラッチ回路ＡＤＬが、“ＶＬ”ベリファイをパスしたかどうかを示すフラグ情報を保持し、ラッチ回路ＢＤＬ及びＸＤＬが、書き込みレベル毎に割り当てられた２ビットデータを保持している。
プログラムループが繰り返され、“Ａ”レベルの書き込みが完了すると、シーケンサ１４は、図８２の下側のテーブルに示すように、ラッチ回路の割り当てを、書き込みが完了した“Ａ”レベルとその他のレベルとを区別しない割り当てに変更する。
具体的には、例えば、図８２の上側のテーブルにおいて、“Ｚ”レベルに対応するラッチ回路の割り当ては“１１１（ＡＤＬ／ＢＤＬ／ＸＤＬ）”に設定され、“Ａ”レベルに対応するラッチ回路の割り当ては“０１０”又は“１１０”に設定され、“Ｂ”レベルに対応するラッチ回路の割り当ては“０００”又は“１００”に設定され、“Ｃ”レベルに対応するラッチ回路の割り当ては“００１”に設定される。
一方で、例えば、図８２の下側のテーブルにおいて、“Ｚ”レベルに対応するラッチ回路の割り当ては“１１（ＡＤＬ／ＢＤＬ）”に設定され、“Ａ”レベルに対応するラッチ回路の割り当ては無くなり、“Ｂ”レベルに対応するラッチ回路の割り当ては“００”又は“１０”に設定され、“Ｃ”レベルに対応するラッチ回路の割り当ては“０１”に設定される。
図８２に示す一例では、“Ａ”レベルの書き込みが完了した後のデータの割り当てにおいて、“Ｃ”レベルに対応するセンスアンプユニットＳＡＵのラッチ回路が保持するデータが変化している。具体的には、“Ｃ”レベルに対応するセンスアンプユニットＳＡＵのラッチ回路ＢＤＬが、“Ａ”レベルの書き込み完了前に“０”データを保持していたのが、“Ａ”レベルの書き込み完了後に“１”データに変更されている。
以上のように、シーケンサ１４は、“Ａ”レベルの書き込みが完了した後にデータの割り当てを変更することにより、ラッチ回路ＸＤＬを解放することが出来、ラッチ回路ＸＤＬを次のページの書き込みデータを受け取るためのライトバッファとして使用することが出来る。
［７−２］第７実施形態の効果
以上で説明したように、第７実施形態に係る半導体メモリ１０は、プログラムループの進行に伴い、書き込みが終了したレベルの区別を省略することによって、ラッチ回路ＸＤＬをライトバッファとして使用することが出来る。従って、第７実施形態に係る半導体メモリ１０は、メモリコントローラ２０から半導体メモリ１０へのデータ転送を早くすることが出来、書き込み動作を高速化することが出来る。
尚、第７実施形態で説明したラッチ回路の割り当ては一例であり、これに限定されない。例えば、第７実施形態で説明した動作は、センスアンプユニットＳＡＵが４個以上のラッチ回路を含む場合や４種類以外の複数の閾値分布を形成する場合においても適用することが可能である。このような場合においても、半導体メモリ１０は、適切なラッチ回路の割り当てを適用して、プログラムループの進行に伴い適宜割り当てを変更することによって、書き込み動作を高速化することが出来る。
［８］第８実施形態
第８実施形態に係る半導体メモリ１０は、第６実施形態に係る半導体メモリ１０と同様の構成である。そして、第８実施形態に係る半導体メモリ１０では、第６実施形態のような方法でデータが書き込まれた場合に、読み出し動作で印加する読み出し電圧を適宜省略する。以下に、第８実施形態に係る半導体メモリ１０について、第１〜第７実施形態と異なる点を説明する。
［８−１］読み出し電圧について
図８３は、第６実施形態の第２１変形例における読み出し動作で使用される読み出し電圧を示している。図８３に示された読み出し電圧の組み合わせでは、連続したページの読み出し動作において、同じ読み出し電圧が使用されることがある。
例えば、第１ページ読み出しと第２ページ読み出しとでは、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３のそれぞれで使用される読み出し電圧が同じである。第２ページ読み出しと第３ページ読み出しとでは、第２プレーンＰＬ２で使用される読み出し電圧が同じである。第４ページ読み出しと第５ページ読み出しとでは、第１プレーンＰＬ１と第３プレーンＰＬ３とのそれぞれで使用される読み出し電圧が同じである。
［８−２］読み出し動作
第８実施形態に係る半導体メモリ１０は、ページ毎に読み出されたデータをメモリコントローラ２０に出力した後にも、当該データをセンスアンプモジュール１７内のラッチ回路に維持する。そして、第８実施形態に係る半導体メモリ１０は、続くページの読み出し動作において、直前の読み出し動作における読み出し結果を利用する。
図８４は、第８実施形態に係る半導体メモリ１０の読み出し動作の一例を示すフローチャートである。以下に、図８４を用いて、第８実施形態に係る半導体メモリ１０における読み出し動作の詳細について説明する。
半導体メモリ１０は、読み出し動作を指示するコマンド及びアドレス情報を受信する（ステップＳ６０）。半導体メモリ１０は、これらのコマンド及びアドレス情報を受信するとビジー状態に遷移して、通常読み出しを実行する（ステップＳ６１）。
通常読み出しは、例えば第６実施形態で説明したページ単位の読み出し動作に対応している。また、第８実施形態における第１読み出し動作では、読み出された結果が、各センスアンプユニットＳＡＵのラッチ回路ＸＤＬに転送されると共に、例えばラッチ回路ＢＤＬに維持される。
通常読み出しが終了して半導体メモリ１０がビジー状態からレディ状態に遷移すると、半導体メモリ１０は、続いて読み出し動作を指示するコマンド及びアドレス情報を受信する（ステップＳ６２）。そして、シーケンサ１４は、アドレス情報を参照し、選択されたセルユニットＣＵが、直前の読み出し動作において選択されたセルユニットＣＵと同一であるかどうかを確認する。
同じセルユニットＣＵが選択されていない場合（ステップＳ６３、ＮＯ）、シーケンサ１４は、通常読み出しを実行する（ステップＳ６４）。同じセルユニットＣＵが選択された場合（ステップＳ６３、ＹＥＳ）、シーケンサ１４は、直前の読み出し動作と、今回の読み出し動作とで同じ読み出し電圧が使用されるプレーンがあるかどうかを確認する。
同じ読み出し電圧を使用するプレーンが存在しない場合（ステップＳ６５、ＮＯ）、シーケンサ１４は、通常読み出しを実行する（ステップＳ６４）。同じ読み出し電圧を使用するプレーンが存在する場合（ステップＳ６５、ＹＥＳ）、シーケンサ１４は、省略読み出しを実行する（ステップＳ６６）。
省略読み出しは、直前の読み出し結果を利用した、ページ単位の読み出し動作に対応している。以下に、第８実施形態に係る半導体メモリ１０における省略読み出しの詳細な動作の一例について、図８５を用いて説明する。
図８５は、第６実施形態の第２１変形例におけるデータの割り付けが適用され、第２ページ読み出しの直後に同じセルユニットＣＵの第３ページ読み出しが実行された場合における、コマンド及び各配線の信号並びに電圧の一例を示している。
本例では、第２プレーンＰＬ２において、第２ページ読み出しで使用される読み出し電圧と、第３ページ読み出しで使用される読み出し電圧とが同じであり、当該データが第２プレーンＰＬ２のセンスアンプユニットＳＡＵに保持されている。
使用されるコマンドは、第６実施形態で図７８を用いて説明した第３ページ読み出しにおけるコマンドと同様である。そして、第８実施形態に係る半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第３ページ読み出しを開始する。
本例における第３ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第３プレーンＰＬ３に対する第３読み出し動作とを同時に並列で実行し、第２プレーンＰＬ２に対する第２読み出し動作を省略する。
第１読み出し動作が終了すると、読み出し電圧ＡＲによる読み出し結果が、ラッチ回路ＸＤＬとラッチ回路ＢＤＬとに転送される。第３読み出し動作が終了すると、読み出し電圧ＡＲによる読み出し結果が、ラッチ回路ＸＤＬとラッチ回路ＢＤＬとに転送される。第２読み出し動作が省略された第２プレーンＰＬ２では、ラッチ回路ＢＤＬに保持された、第２ページ読み出しにおける読み出し電圧ＢＲによる読み出し結果が、ラッチ回路ＸＤＬに転送され、当該読み出し結果はラッチ回路ＢＤＬにも維持される。
これらの動作が終了すると、シーケンサ１４は、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３のそれぞれのセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出し結果と、第６実施形態の第２１変形例に示されたデータの定義とに基づいて、第３ページの読み出しデータを確定させる。
読み出しデータが確定すると、半導体メモリ１０はビジー状態からレディ状態に遷移し、第６実施形態と同様に、メモリコントローラ２０の制御に基づいて確定した読み出しデータＤＡＴをメモリコントローラ２０に出力する。
以上で説明した一連の動作が、省略読み出しに対応している。連続した読み出し動作においてシーケンサ１４は、ステップＳ６４及びＳ６６のそれぞれの処理の後に、ステップＳ６２の処理に戻り、以上で説明したような動作を繰り返し実行する。
［８−３］第８実施形態の効果
以上のように、第８実施形態に係る半導体メモリ１０は、連続したページの読み出し動作において、重複した読み出し電圧を用いた読み出し動作を省略することが出来る。従って、第８実施形態に係る半導体メモリ１０は、プレーン単位で読み出し動作を適宜省略することが出来、読み出し動作における消費電力を抑制することが出来る。
尚、第８実施形態では、連続したページの読み出し動作において、重複した読み出し電圧を用いた読み出し動作を省略する場合を例に説明したが、これに限定されない。例えば、読み出し動作を省略する代わりに、続くページに対応する読み出し電圧を用いた読み出し動作を行っても良い。また、あるセルユニットＣＵのデータを読み出した後に、このデータをいずれかのラッチ回路に保持していても良い。この場合、半導体メモリ１０は、別のセルユニットＣＵのデータを読み出した後に、保持しているラッチ回路のデータをラッチ回路ＸＤＬに転送することで、前のセルユニットＣＵのデータを出力することも可能である。
図８６は、第８実施形態の変形例に係る半導体メモリ１０の省略読み出しの一例であり、図８５を用いて説明した第８実施形態における省略読み出しに対して、続くページの読み出し動作を前もって実行する場合の一例を示している。
具体的には、図８６に示された一例では、第２プレーンＰＬ２に対する第２読み出し動作を省略せずに、続くページ（例えば第４ページ）に対応する読み出し電圧ＡＲを用いた読み出し動作を実行している。
これにより、第８実施形態の変形例に係る半導体メモリ１０は、次にコマンド及びアドレス情報を受信した際の読み出し動作が同じセルユニットＣＵの第４ページ読み出しである場合に、第２プレーンＰＬ２に対する第２読み出し動作を省略することが可能になる。
以上で説明した第８実施形態と第８実施形態の変形例とのそれぞれにおける半導体メモリ１０は、同じセルユニットＣＵが選択された場合における読み出し結果を、異なるラッチ回路に保持し続けても良い。この場合に半導体メモリ１０は、セルユニットＣＵ内のデータを連続で全て読み出す際に、異なる読み出し電圧を印加する回数をそれぞれ１回にすることが出来、さらに消費電力を抑制することが出来る。また、第８実施形態における動作は、第６実施形態の第２１変形例以外の変形例に対しても適用することが可能である。
［９］第９実施形態
第９実施形態に係る半導体メモリ１０は、第６実施形態に係る半導体メモリ１０と同様の構成である。そして、第９実施形態に係る半導体メモリ１０では、第６実施形態のような方法でデータが書き込まれた場合に、１回の読み出し動作で複数ページのデータを読み出す。以下に、第９実施形態に係る半導体メモリ１０について、第１〜第８実施形態と異なる点を説明する。
［９−１］読み出し動作
第６実施形態で説明した様々なデータの割り付けには、第８実施形態で説明したように、異なるページの読み出し動作で同じ読み出し電圧が設定されている場合がある。例えば、図８３に示された読み出し電圧の組み合わせでは、第１ページ読み出しと、第２ページ読み出しとにおいて、各プレーンで同じ読み出し電圧が使用される。
このような場合に、第９実施形態に係る半導体メモリ１０は、同じ読み出し電圧を使用する複数ページの読み出し動作を一括で実行する。以下では、この読み出し動作のことを一括読み出しと称し、一括読み出しの詳細について図８７を用いて説明する。
図８７は、第６実施形態の第２１変形例におけるデータの割り付けが適用され、第１ページ読み出しと第２ページ読み出しとを含む一括読み出しが実行された場合における、コマンド及び各配線の信号並びに電圧の一例を示している。
まず、メモリコントローラ２０は、例えばコマンド“ｙｘｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。
コマンド“ｙｘｈ”は、例えば第１ページ及び第２ページの一括読み出しを指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第１ページ及び第２ページの一括読み出しを開始する。
第８実施形態における一括読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作と、第３プレーンＰＬ３に対する第３読み出し動作とを同時に並列で実行する。
一括読み出しにおける第１読み出し動作では、例えば第１ページ及び第２ページのそれぞれの読み出し電圧である読み出し電圧ＢＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
一括読み出しにおける第２読み出し動作では、例えば第１ページ及び第２ページのそれぞれの読み出し電圧である読み出し電圧ＢＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
一括読み出しにおける第３読み出し動作では、例えば第１ページ及び第２ページのそれぞれの読み出し電圧である読み出し電圧ＢＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、第６実施形態の第２１変形例に示されたデータの定義に基づいて第１ページの読み出しデータを確定させ、確定した読み出しデータＤＡＴをメモリコントローラ２０に出力する。
続けて、第２ページの読み出しデータが出力されるが、第１プレーンＰＬ１、第２プレーンＰＬ２、及び第３プレーンＰＬ３のそれぞれから出力されたデータは、第１ページの読み出しデータと同じであるため、これらのデータが論理回路１８に転送される。そして、論理回路１８は、第６実施形態の第２１変形例に示されたデータの定義に基づいて第２ページの読み出しデータを確定させ、確定した読み出しデータＤＡＴをメモリコントローラ２０に出力する。図８７では、第１ページのデータ出力と、第２ページのデータ出力との間で、レディビジー信号ＲＢｎがビジー状態にならない場合について説明したが、これに限定されない。例えば、シーケンサ１４は、第１ページのデータ出力と、第２ページのデータ出力との間において、ページが変わる区別の為に、一時的に半導体メモリ１０をビジー状態に遷移させても良い。
尚、半導体メモリ１０がレディ状態となる前に、データ出力に備えて、セルユニットＣＵの最初のデータを出力回路の近くまでパイプラインを使用して転送しておくことも可能である。また、第１ページと第２ページとは、論理回路１８のデータの定義のみ異なるため、１つのページのデータとして扱うことも可能である。
以上で説明した第９実施形態における動作は、例えば第１ページ読み出しと第２ページ読み出しとで使用される読み出し電圧が同じである、第６実施形態の第１９変形例、第２０変形例、第２２変形例、第５４変形例、及び第５９変形例のそれぞれに対しても適用することが可能である。
［９−２］第９実施形態の効果
以上のように、第９実施形態に係る半導体メモリ１０は、１回の読み出し動作において、シーケンサ１４の演算を変えることによって複数ページのデータを出力することが出来る。従って、第８実施形態に係る半導体メモリ１０は、読み出し動作を適宜省略することが出来、読み出し動作における消費電力を抑制することが出来る。
［９−３］第９実施形態の変形例
第９実施形態では、２ページの読み出し動作を一括で実行する場合を例に説明したが、半導体メモリ１０は、第９実施形態と第８実施形態とを組み合わせることにより、最小限の読み出し動作で６ページ分の読み出しデータを得ることが出来る。
（第９実施形態の第１変形例）
以下に、第９実施形態の第１変形例に係る半導体メモリ１０の一括読み出しの一例について、図８８を用いて説明する。図８８には、第６実施形態の第２１変形例におけるデータの割り付けが適用され、第８実施形態と第９実施形態とを組み合わせて６ページデータを連続で読み出す場合における、コマンド及び各配線の信号並びに電圧の一例が示されている。
まず、メモリコントローラ２０は、半導体メモリ１０に第７コマンドセットＣＳ７を送信する。第７コマンドセットＣＳ７は、例えば一括読み出しを指示するコマンドと、アドレス情報とを含んでいる。
半導体メモリ１０は、第７コマンドセットＣＳ７を受信するとビジー状態に遷移して、一括読み出しを開始する。この一括読み出しは、例えば第９実施形態で図８７を用いて説明した一括読み出しと同様である。
具体的には、第１プレーンＰＬ１と、第２プレーンＰＬ２と、第３プレーンＰＬ３とのそれぞれにおいて例えば読み出し電圧ＢＲを用いた読み出し動作が実行され、読み出し結果が例えば各センスアンプユニットＳＡＵ内のラッチ回路ＢＤＬに保持される。また、この読み出し結果は、各センスアンプユニットＳＡＵ内のラッチ回路ＸＤＬにも転送される。
そして、シーケンサ１４は、第１プレーンＰＬ１と、第２プレーンＰＬ２と、第３プレーンＰＬ３とのそれぞれのセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出し結果と、例えば第６実施形態の第２１変形例に示されたデータの定義とに基づいて、第１ページの読み出しデータＰ１と、第２ページの読み出しデータＰ２とを順に出力する。
次に、メモリコントローラ２０は、半導体メモリ１０に第８コマンドセットＣＳ８を送信する。第８コマンドセットＣＳ８は、例えば省略読み出しを指示するコマンドと、直前の読み出し動作と同じセルユニットＣＵを指定するアドレス情報とを含んでいる。
半導体メモリ１０は、第８コマンドセットＣＳ８を受信するとビジー状態に遷移して、省略読み出しを開始する。この省略読み出しは、例えば第８実施形態で図８６を用いて説明した省略読み出しと同様である。
具体的には、第１プレーンＰＬ１と、第２プレーンＰＬ２と、第３プレーンＰＬ３とのそれぞれにおいて例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、読み出し結果が例えば各センスアンプユニットＳＡＵ内のラッチ回路ＡＤＬに保持される。
そして、シーケンサ１４は、第１プレーンＰＬ１内のセンスアンプユニットＳＡＵに対して、例えばラッチ回路ＡＤＬに保持された読み出し電圧ＡＲによる読み出し結果をラッチ回路ＸＤＬに転送させ、第２プレーンＰＬ２内のセンスアンプユニットＳＡＵに対して、例えばラッチ回路ＢＤＬに保持された読み出し電圧ＢＲによる読み出し結果をラッチ回路ＸＤＬに転送させ、第３プレーンＰＬ３内のセンスアンプユニットＳＡＵに対して、例えばラッチ回路ＡＤＬに保持された読み出し電圧ＡＲによる読み出し結果をラッチ回路ＸＤＬに転送させる。尚、第２プレーンＰＬ２内のセンスアンプユニットＳＡＵに対しては、第１ページ又は第２ページ読み出し後、ラッチ回路ＸＤＬに読み出し電圧ＢＲによる読み出し結果が残っているため、ラッチ回路ＢＤＬから、ラッチ回路ＸＤＬへの転送動作を省略することも可能である。
それから、シーケンサ１４は、第１プレーンＰＬ１と、第２プレーンＰＬ２と、第３プレーンＰＬ３とのそれぞれのセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出し結果と、例えば第６実施形態の第２１変形例に示されたデータの定義とに基づいて、第３ページの読み出しデータＰ３を出力する。
次に、メモリコントローラ２０は、半導体メモリ１０に第９コマンドセットＣＳ９を送信する。第９コマンドセットＣＳ９は、例えば省略読み出しを指示するコマンドと、直前の読み出し動作と同じセルユニットＣＵを指定するアドレス情報とを含んでいる。
半導体メモリ１０は、第９コマンドセットＣＳ９を受信するとビジー状態に遷移して、省略読み出しを開始する。この省略読み出しは、例えば第８実施形態で図８６を用いて説明した省略読み出しにおいて、読み出し電圧を変更した動作と同様である。
具体的には、第１プレーンＰＬ１と、第２プレーンＰＬ２と、第３プレーンＰＬ３とのそれぞれにおいて例えば読み出し電圧ＣＲを用いた読み出し動作が実行され、読み出し結果が例えば各センスアンプユニットＳＡＵ内のラッチ回路ＳＤＬに保持される。
そして、シーケンサ１４は、第１プレーンＰＬ１内のセンスアンプユニットＳＡＵに対して、例えばラッチ回路ＢＤＬに保持された読み出し電圧ＢＲによる読み出し結果をラッチ回路ＸＤＬに転送させ、第２プレーンＰＬ２内のセンスアンプユニットＳＡＵに対して、例えばラッチ回路ＡＤＬに保持された読み出し電圧ＡＲによる読み出し結果をラッチ回路ＸＤＬに転送させ、第３プレーンＰＬ３内のセンスアンプユニットＳＡＵに対して、例えばラッチ回路ＳＤＬに保持された読み出し電圧ＣＲによる読み出し結果をラッチ回路ＸＤＬに転送させる。
それから、シーケンサ１４は、第１プレーンＰＬ１と、第２プレーンＰＬ２と、第３プレーンＰＬ３とのそれぞれのセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出し結果と、例えば第６実施形態の第２１変形例に示されたデータの定義とに基づいて、第４ページの読み出しデータＰ４を出力する。
次に、シーケンサ１４は、第１プレーンＰＬ１内のセンスアンプユニットＳＡＵに対して、例えばラッチ回路ＢＤＬに保持された読み出し電圧ＢＲによる読み出し結果をラッチ回路ＸＤＬに転送させ、第２プレーンＰＬ２内のセンスアンプユニットＳＡＵに対して、例えばラッチ回路ＳＤＬに保持された読み出し電圧ＣＲによる読み出し結果をラッチ回路ＸＤＬに転送させ、第３プレーンＰＬ３内のセンスアンプユニットＳＡＵに対して、例えばラッチ回路ＳＤＬに保持された読み出し電圧ＣＲによる読み出し結果をラッチ回路ＸＤＬに転送させる。
それから、シーケンサ１４は、第１プレーンＰＬ１と、第２プレーンＰＬ２と、第３プレーンＰＬ３とのそれぞれのセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出し結果と、例えば第６実施形態の第２１変形例に示されたデータの定義とに基づいて、第５ページの読み出しデータＰ５を出力する。
次に、シーケンサ１４は、第１プレーンＰＬ１内のセンスアンプユニットＳＡＵに対して、例えばラッチ回路ＳＤＬに保持された読み出し電圧ＣＲによる読み出し結果をラッチ回路ＸＤＬに転送させ、第２プレーンＰＬ２内のセンスアンプユニットＳＡＵに対して、例えばラッチ回路ＢＤＬに保持された読み出し電圧ＢＲによる読み出し結果をラッチ回路ＸＤＬに転送させ、第３プレーンＰＬ３内のセンスアンプユニットＳＡＵに対して、例えばラッチ回路ＡＤＬに保持された読み出し電圧ＡＲによる読み出し結果をラッチ回路ＸＤＬに転送させる。
そして、シーケンサ１４は、第１プレーンＰＬ１と、第２プレーンＰＬ２と、第３プレーンＰＬ３とのそれぞれのセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに保持された読み出し結果と、例えば第６実施形態の第２１変形例に示されたデータの定義とに基づいて、第６ページの読み出しデータＰ６を出力する。
シーケンサ１４は、第１プレーンＰＬ１と、第２プレーンＰＬ２と、第３プレーンＰＬ３とのそれぞれのセンスアンプユニットＳＡＵのラッチ回路ＸＤＬからデータを転送した後に、第４ページの読み出しデータＰ４と、第５ページの読み出しデータＰ５と、第６ページの読み出しデータＰ６のデータが出力可能となるため、半導体メモリ１０をビジー状態からレディ状態に遷移させる。その後、例えば第６実施形態の第２１変形例に示されたデータの定義に基づいて、第４ページの読み出しデータＰ４と、第５ページの読み出しデータＰ５と、第６ページの読み出しデータＰ６とを順にメモリコントローラ２０に出力する。
以上で説明したように、第９実施形態の第１変形例に係る半導体メモリ１０は、同じセルユニットＣＵの連続したページを選択する場合において、読み出し動作の回数を減らすことが出来る。従って、第９実施形態の第１変形例に係る半導体メモリ１０は、読み出し動作における消費電力を抑制することが出来、且つ読み出し動作を高速化することが出来る。
以上の説明では、第４ページの読み出しデータＰ４と、第５ページの読み出しデータＰ５と、第６ページの読み出しデータＰ６とのそれぞれが、半導体メモリ１０内に設けられたバッファ領域に保持される場合を例に挙げたが、これに限定されない。
尚、以上で説明した第９実施形態の第１変形例における動作は、例えば第６実施形態の第２２変形例に対しても適用することが可能である。また、第９実施形態の第１変形例における動作は、読み出し電圧を印加する順番等を変更することによって、第１９変形例、第２０変形例、第５４変形例、及び第５９変形例のそれぞれに対しても適用することが可能である。
（第９実施形態の第２変形例）
次に、第９実施形態の第２変形例に係る半導体メモリ１０の一括読み出しの一例について、図８９を用いて説明する。図８９には、第６実施形態の第２１変形例におけるデータの割り付けが適用され、６ページデータを一括で読み出す場合における、コマンド及び各配線の信号並びに電圧の一例が示されている。
まず、メモリコントローラ２０は、例えばコマンド“ｚｙｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。コマンド“ｚｙｈ”は、例えば第１ページ〜第６ページの一括読み出しを指示するコマンドである。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、一括読み出しを開始する。
第９実施形態の第２変形例における一括読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作と、第３プレーンＰＬ３に対する第３読み出し動作とを同時に並列で実行する。
一括読み出しにおける第１読み出し動作では、例えば読み出し電圧ＡＲ、ＢＲ及びＣＲのそれぞれを用いた読み出し動作が順に実行される。例えば、読み出し電圧ＡＲ、ＢＲ及びＣＲによる読み出し結果は、それぞれセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのラッチ回路ＡＤＬ、ＢＤＬ及びＳＤＬに保持される。
一括読み出しにおける第２読み出し動作では、例えば読み出し電圧ＡＲ、ＢＲ及びＣＲのそれぞれを用いた読み出し動作が順に実行される。例えば、読み出し電圧ＡＲ、ＢＲ及びＣＲによる読み出し結果は、それぞれセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのラッチ回路ＡＤＬ、ＢＤＬ及びＳＤＬに保持される。
一括読み出しにおける第３読み出し動作では、例えば読み出し電圧ＡＲ、ＢＲ及びＣＲのそれぞれを用いた読み出し動作が順に実行される。例えば、読み出し電圧ＡＲ、ＢＲ及びＣＲによる読み出し結果は、それぞれセンスアンプモジュール１７Ｃ内の各センスアンプユニットＳＡＵのラッチ回路ＡＤＬ、ＢＤＬ及びＳＤＬに保持される。
そして、半導体メモリ１０は、第９実施形態の第１変形例と同様に、第１ページの読み出しデータと、第２ページの読み出しデータと、第３ページの読み出しデータと、第４ページの読み出しデータと、第５ページの読み出しデータと、第６ページの読み出しデータとをそれぞれ確定させ、これらのデータを例えば半導体メモリ１０内に設けられたバッファ領域に保持させる。それから、半導体メモリ１０は、メモリコントローラ２０の制御に基づいて、６ページ分の読み出しデータを順にメモリコントローラ２０に出力する。
尚、第９実施形態の第２変形例において、半導体メモリ１０が６ページ分の読み出しデータを出力する方法としては、第９実施形態の第１変形例で説明したように、確定したページのデータから逐次メモリコントローラ２０に出力させても良い。
［１０］第１０実施形態
第１０実施形態に係る半導体メモリ１０は、２つのメモリセルトランジスタＭＴの組み合わせによって、４ビットデータを記憶する。以下に、第１０実施形態に係る半導体メモリ１０について、第１〜第９実施形態と異なる点を説明する。
［１０−１］構成
［１０−１−１］半導体メモリ１０の構成
図９０は、第１０実施形態に係る半導体メモリ１０の構成例を示している。図９０に示すように、第１０実施形態に係る半導体メモリ１０は、図１にを用いて説明した第１実施形態に係る半導体メモリ１０の構成と、データ変換回路８０とを備えている。
データ変換回路８０は、シーケンサ１４によって制御され、書き込みデータＤＡＴ等の通信経路となるデータバスに接続されている。言い換えると、データ変換回路８０は、センスアンプモジュール１７Ａ及び１７Ｂに間接的に接続されている。
データ変換回路８０は、書き込み動作において、メモリコントローラ２０から受信した書き込みデータＤＡＴに対して、１６状態から１５状態への変換処理を実行する。当該変換処理の詳細については後述する。また、データ変換回路８０は、少なくとも１ページのデータを格納することが可能なバッファ回路としての機能を有していても良い。
［１０−１−２］メモリセルトランジスタＭＴの閾値分布について
図９１は、第１０実施形態に係る半導体メモリ１０におけるメモリセルトランジスタＭＴの閾値分布、読み出し電圧、及びベリファイ電圧の一例をそれぞれ示している。図９１に示すように、第１０実施形態における閾値分布では、第６実施形態で図６７を用いて説明した閾値分布に対して、“Ｃ”レベルよりも高い“Ｄ”レベルが追加されている。
そして、第１０実施形態における閾値分布では、“Ｃ”レベル及び“Ｄ”レベル間に読み出し電圧ＤＲが設定され、“Ｄ”レベルに対応してベリファイ電圧ＤＶが設定される。具体的には、読み出し電圧ＤＲは、“Ｃ”レベルにおける最大の閾値電圧と、“Ｄ”レベルにおける最小の閾値電圧との間に設定される。ベリファイ電圧ＤＶは、“Ｃ”レベルにおける最大の閾値電圧と“Ｄ”レベルにおける最小の閾値電圧との間、且つ“Ｄ”レベルの近傍に設定される。第１０実施形態における読み出しパス電圧ＶＲＥＡＤは、“Ｄ”レベルにおける最大の閾値電圧よりも高い電圧に設定される。
［１０−１−３］データの割り付けについて
図９２は、第１０実施形態に係る半導体メモリ１０におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。
第１０実施形態に係る半導体メモリ１０では、図９２に示すように、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴにおける５種類の閾値電圧と、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴにおける５種類の閾値電圧との組み合わせにより、２５種類の組み合わせが使用可能である。そして、第１０実施形態に係る半導体メモリ１０では、以下に示すように、２５種類の閾値電圧の組み合わせに対してそれぞれ４ビットデータが割り当てられる。
（例）“第１プレーンＰＬ１内のメモリセルトランジスタＭＴの閾値電圧”、“第２プレーンＰＬ２内のメモリセルトランジスタＭＴの閾値電圧”：“第１ビット／第２ビット／第３ビット／第４ビット”データ
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１１”データ
（２）“Ｚ”レベル、“Ａ”レベル：“１１０１”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“０１０１”データ
（４）“Ｚ”レベル、“Ｃ”レベル：“０１００”データ
（５）“Ｚ”レベル、“Ｄ”レベル：“００００”データ
（６）“Ａ”レベル、“Ｚ”レベル：“０１１１”データ
（７）“Ａ”レベル、“Ａ”レベル：“０１０１”データ
（８）“Ａ”レベル、“Ｂ”レベル：“１１０１”データ
（９）“Ａ”レベル、“Ｃ”レベル：“１１００”データ
（１０）“Ａ”レベル、“Ｄ”レベル：“１０００”データ
（１１）“Ｂ”レベル、“Ｚ”レベル：“００１１”データ
（１２）“Ｂ”レベル、“Ａ”レベル：“０００１”データ
（１３）“Ｂ”レベル、“Ｂ”レベル：“１００１”データ
（１４）“Ｂ”レベル、“Ｃ”レベル：“１０００”データ
（１５）“Ｂ”レベル、“Ｄ”レベル：“１１００”データ
（１６）“Ｃ”レベル、“Ｚ”レベル：“０００１”データ
（１７）“Ｃ”レベル、“Ａ”レベル：“００１１”データ
（１８）“Ｃ”レベル、“Ｂ”レベル：“１０１１”データ
（１９）“Ｃ”レベル、“Ｃ”レベル：“１０１０”データ
（２０）“Ｃ”レベル、“Ｄ”レベル：“１１１０”データ
（２１）“Ｄ”レベル、“Ｚ”レベル：“００００”データ
（２２）“Ｄ”レベル、“Ａ”レベル：“００１０”データ
（２３）“Ｄ”レベル、“Ｂ”レベル：“１０１０”データ
（２４）“Ｄ”レベル、“Ｃ”レベル：“１０１１”データ
（２５）“Ｄ”レベル、“Ｄ”レベル：“１１１１”データ
（２６）できない組み合わせ：“０１１０”データ。
以上のように、第１０実施形態では、２５種類の組み合わせに対して、１５種類の４ビットデータの組み合わせが割り当てられている。具体的には、（１）と（２５）の組と、（２）と（８）の組と、（３）と（７）の組と、（５）と（２１）の組と、（９）と（１５）の組と、（１０）と（１４）の組と、（１１）と（１７）の組と、（１２）と（１６）の組と、（１８）と（２４）の組と、（１９）と（２３）の組とのそれぞれは、重複する４ビットデータの組み合わせであり、これらの異なる４ビットデータの組み合わせは、１０種類存在している。（４）、（６）、（１３）、（２０）、及び（２２）のそれぞれは、重複する組み合わせが存在せず、これらの異なる４ビットデータの組み合わせは、５種類存在している。
つまり、第１０実施形態におけるデータの割り付けは、１０種類＋５種類＝１５種類の４ビットデータを記憶させることが出来る一方で、（２６）のように、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの閾値分布の組み合わせに対して、割り付けることが出来ない４ビットデータが存在している。
そこで、第１０実施形態に係る半導体メモリ１０では、外部からの１６種類の４ビットデータ（１６状態）のデータを、ページサイズを長くすることによって、１５種類の４ビットデータ（１５状態）として記憶する。第１０実施形態では、この方法の詳細について以下に説明する。
以上で説明したデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図９３に示されている。
図９３に示すように、第１ページ読み出しでは、第１プレーンＰＬ１及び第２プレーンＰＬ２で、それぞれ読み出し電圧ＡＲ及びＢＲが使用される。第２ページ読み出しでは、第１プレーンＰＬ１及び第２プレーンＰＬ２で、それぞれ読み出し電圧ＢＲ及びＤＲが使用される。第３ページ読み出しでは、第１プレーンＰＬ１及び第２プレーンＰＬ２で、それぞれ読み出し電圧ＣＲ及びＡＲが使用される。第４ページ読み出しでは、第１プレーンＰＬ１及び第２プレーンＰＬ２で、それぞれ読み出し電圧ＤＲ及びＣＲが使用される。
そして、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
（例）読み出し動作：（第１プレーンＰＬ１の読み出し結果、第２プレーンの読み出し結果、読み出しデータ）×４種類
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第３ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第４ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、０）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）。
以上で説明したデータの割り付け及び読み出し電圧と、設定された読み出し電圧に対応する読み出し結果とを纏めたテーブルが、図９４に示されている。第１０実施形態に係る半導体メモリ１０では、図９４に示された読み出し結果に対して、図９３に示されたデータ定義が適用されることによって、図９２の（１）〜（２５）のそれぞれに対応するデータが確定する。
［１０−２］動作
［１０−２−１］書き込み動作
図９５は、第１０実施形態に係る半導体メモリ１０の書き込み動作におけるコマンド及び各配線の信号並びに電圧の一例を示している。第１０実施形態における書き込み動作は、第１実施形態において図１１を用いて説明した書き込み動作に対して、コマンドと、１６状態から１５状態への変換処理が実行される点が異なっている。
具体的には、図９５に示すように、まず、メモリコントローラ２０は、第１コマンドセットＣＳ１、第２コマンドセットＣＳ２、第３コマンドセットＣＳ３、及び第４コマンドセットＣＳ４を順に送信する。
コマンドセットＣＳ１〜ＣＳ４はそれぞれ、第１〜第４ページに対応する動作を指示するコマンドと、第１〜第４ページに対応する書き込みデータＤＡＴとを含んでいる。半導体メモリ１０は、コマンドセットＣＳ１〜ＣＳ３のそれぞれを受信すると、受信した書き込みデータＤＡＴをまずデータ変換回路８０に転送する。
そして、データ変換回路８０は、転送された書き込みデータＤＡＴに対して１６状態から１５状態への変換処理を実行する。ここで、第１０実施形態の書き込み動作における変換処理の詳細について説明する。
メモリコントローラ２０が半導体メモリ１０に送信する書き込みデータＤＡＴに適用されたデータの割り付けでは、１６種類の４ビットデータ（１６状態）が含まれている。一方で、第１０実施形態に係る半導体メモリ１０では、図９２を用いて説明されたように、１５種類の４ビットデータ（１５状態）しか区別することが出来ない。つまり、半導体メモリ１０は、メモリコントローラ２０から受信した書き込みデータＤＡＴをそのまま利用した場合には、例えば“０１１０”データに対応する４ビットデータを記憶することが出来なくなる。
そこで、書き込み動作において、データ変換回路８０は、１５状態で１６状態のデータを記憶するために、１６状態から１５状態への変換処理を実行する。変換処理においてデータ変換回路８０は、当該ページに対応するデータ量を増加させ、例えば、増加させたデータとして“０１１０”に対応する４ビットデータをランダマイズしたデータを割り当てる。つまり、書き込みデータに含まれた“０１１０”データが、ランダマイズされることによって図９２に示された他のデータの割り付けに割り振られ、当該データをメモリセルトランジスタＭＴに記憶させることが可能になる。変換処理におけるデータ量の変化の一例が、図９６に示されている。
例えば、データ変換回路８０は、図９６に示すように、１０２４Ｂｙｔｅ（１ｋＢ）のデータに対して変換処理を実行した場合、少なくとも６９Ｂｙｔｅ増加させて１０９３Ｂｙｔｅのデータを出力する。
具体的には、１０２４Ｂｙｔｅのデータのうち、例えば６４Ｂｙｔｅのデータが“０１１０”データに対応し得るため、まず６４Ｂｙｔｅの追加データが必要になる。また、この６４Ｂｙｔｅのデータのうち、例えば４Ｂｙｔｅのデータが“０１１０”データに対応し得るため、さらに４Ｂｙｔｅの追加データが必要になる。４Ｂｙｔｅ（３２ビット）のデータのうち、例えば２ビットのデ−タが“０１１０”データに対応し得るため、繰り上げると１Ｂｙｔｅの追加データが必要になる。このため、変換処理によるデータの増加分は、例えば６４Ｂｙｔｅ＋４Ｂｙｔｅ＋１Ｂｙｔｅの合計６９Ｂｙｔｅとなる。
同様に、データ変換回路８０は、例えば２０４８Ｂｙｔｅ（２ｋＢ）のデータに対して変換処理を実行した場合、１３７Ｂｙｔｅ増加させて２１８５Ｂｙｔｅのデータを出力し、４０９６Ｂｙｔｅ（４ｋＢ）のデータに対して変換処理を実行した場合、２７４Ｂｙｔｅ増加させて４３７０Ｂｙｔｅのデータを出力し、８１９２Ｂｙｔｅ（８ｋＢ）のデータに対して変換処理を実行した場合、５４７Ｂｙｔｅ増加させて８７３９Ｂｙｔｅのデータを出力し、１６３８４Ｂｙｔｅ（１６ｋＢ）のデータに対して変換処理を実行した場合、１０９３Ｂｙｔｅ増加させて１７４７７Ｂｙｔｅのデータを出力する。
データ変換回路８０により変換されたデータ、すなわちデータ量が増加した書き込みデータは、センスアンプモジュール１７Ａ及び１７Ｂ内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに転送される。
このとき、変換された書き込みデータがデータ変換回路８０からセンスアンプモジュール１７Ａ及び１７Ｂ内のそれぞれのラッチ回路まで転送されるサイクルは、メモリコントローラ２０から受信した書き込みデータＤＡＴが半導体メモリ１０の入出力回路からデータ変換回路８０まで転送されるサイクルよりも高速に制御される。
以上の説明が、半導体メモリ１０が受信した１つのコマンドセットＣＳに含まれた書き込みデータＤＡＴがデータ変換回路８０によって変換され、変換された書き込みデータが各センスアンプモジュール１７内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに転送されるまでの動作に対応している。
そして、変換された書き込みデータが各センスアンプモジュール１７内のセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに転送されると、半導体メモリ１０は、例えば一時的にビジー状態に遷移して、変換された書き込みデータをセンスアンプユニットＳＡＵのその他のラッチ回路に転送する。
図９５に戻り、半導体メモリ１０は、第４コマンドセットＣＳ４を受信すると、受信した書き込みデータＤＡＴをデータ変換回路８０に転送する。それから、シーケンサ１４は、書き込みデータＤＡＴをデータ変換回路８０の変換処理を介してセンスアンプモジュール１７Ａ及び１７ＢのそれぞれセンスアンプユニットＳＡＵのラッチ回路ＸＤＬに転送させる。すると、シーケンサ１４は、ビジー状態に遷移して、センスアンプモジュール１７Ａび１７Ｂ内のそれぞれのラッチ回路に保持された第１〜第４ページの書き込みデータに基づいた書き込み動作を実行する。
具体的には、シーケンサ１４は、第１〜第４ページの書き込みデータに基づいて、第１プレーンＰＬ１に対する第１書き込み動作と、第２プレーンＰＬ２に対する第２書き込み動作とを同時に並列で実行する。
第１及び第２書き込み動作のそれぞれでは、図９２に示されたデータの割り付けに基づいて書き込み対象及び書き込み禁止のそれぞれのメモリセルトランジスタＭＴが設定され、シーケンサ１４がプログラムループを実行する。第１及び第２書き込み動作の詳細は、第１実施形態で図１１を用いて説明した第１書き込み動作と同様のため、説明を省略する。
第１及び第２書き込み動作が終了すると、図９１に示された閾値分布のような５つの閾値分布が、第１プレーンＰＬ１で選択されたセルユニットＣＵ内のメモリセルトランジスタＭＴの閾値電圧と、第２プレーンＰＬ２で選択されたセルユニットＣＵ内のメモリセルトランジスタＭＴの閾値電圧とのそれぞれによって形成される。そして、シーケンサ１４は、第１及び第２書き込み動作のそれぞれが終了したことを検知すると書き込み動作を終了し、半導体メモリ１０をレディ状態に遷移させる。
［１０−２−２］読み出し動作
（第１ページ読み出し）
図９７は、第１０実施形態に係る半導体メモリ１０の第１ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図９７に示すように、まず、メモリコントローラ２０は、例えばコマンド“０１ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第２ページ読み出しを開始する。
第１０実施形態における第１ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作とを同時に並列で実行する。
第２ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第２ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、図９３に示されたデータの定義に基づいて第１ページの読み出しデータを確定させ、確定した読み出しデータＤＡＴをデータ変換回路８０に転送する。
データ変換回路８０は、受信した当該読み出しデータに対して１６状態から１５状態への変換処理を実行する。言い換えると、データ変換回路８０は、読み出し動作における変換処理で、書き込み動作における変換処理と逆の処理を実行する。
具体的には、第１０実施形態において、例えば読み出されたデータが１０９３Ｂｙｔｅであった場合、この１０９３Ｂｙｔｅのデータのうち６９Ｂｙｔｅ、すなわち“０１１０”データに対応するデータは、無効なデータとなっている。
そこで、読み出し動作においてデータ変換回路８０は、例えば１０９３Ｂｙｔｅから無効なデータである６９Ｂｙｔｅを除外する変換処理を実行する。そして、データ変換回路８０は、変換処理により例えば１０２４Ｂｙｔｅとした読み出しデータを外部に出力する。
尚、シーケンサ１４は、変換された読み出しデータＤＡＴがデータ変換回路８０から半導体メモリ１０の入出力回路まで転送されるサイクルを、確定した読み出しデータがシーケンサ１４からデータ変換回路８０まで転送されるサイクルよりも遅く制御することも可能である。
（第２ページ読み出し）
図９８は、第１０実施形態に係る半導体メモリ１０の第２ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図９８に示すように、まず、メモリコントローラ２０は、例えばコマンド“０２ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第２ページ読み出しを開始する。
第１０実施形態における第２ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作とを同時に並列で実行する。
第２ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＢＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第２ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＤＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、第１及び第２読み出し動作のそれぞれの読み出し結果と、図９３に示されたデータの定義とに基づいて、第２ページの読み出しデータを確定させる。第１０実施形態における第２ページ読み出しのその他の動作は、図９７を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
（第３ページ読み出し）
図９９は、第１０実施形態に係る半導体メモリ１０の第３ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図９９に示すように、まず、メモリコントローラ２０は、例えばコマンド“０３ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第３ページ読み出しを開始する。
第１０実施形態の第３ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作とを同時に並列で実行する。
第３ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＣＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第３ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＡＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、第１及び第２読み出し動作のそれぞれの読み出し結果と、図９３に示されたデータの定義とに基づいて、第３ページの読み出しデータを確定させる。第１０実施形態における第３ページ読み出しのその他の動作は、図９７を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
（第４ページ読み出し）
図１００は、第１０実施形態に係る半導体メモリ１０の第４ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図１００に示すように、まず、メモリコントローラ２０は、例えばコマンド“０３ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第４ページ読み出しを開始する。
第１０実施形態における第３ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作とを同時に並列で実行する。
第４ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＤＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第４ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＣＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、第１及び第２読み出し動作のそれぞれの読み出し結果と、図９３に示されたデータの定義とに基づいて、第４ページの読み出しデータを確定させる。第１０実施形態における第４ページ読み出しのその他の動作は、図９７を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
［１０−３］第１０実施形態の効果
以上のように、第１０実施形態に係る半導体メモリ１０は、独立に制御することが可能な２つのプレーンを備え、異なるプレーンに含まれた２つのメモリセルトランジスタＭＴの組によって４ビットデータを記憶する。
そして、第１０実施形態に係る半導体メモリ１０では、第１ページの読み出しデータと、第２ページの読み出しデータと、第３ページの読み出しデータと、第４ページの読み出しデータとのそれぞれが、プレーン毎に１種類の読み出し電圧を用いた読み出し動作により確定する。
このように、第１０実施形態に係る半導体メモリ１０は、１つのメモリセルトランジスタＭＴに第１実施形態における１つのメモリセルトランジスタＭＴよりも多いデータを記憶させることが出来、且つプレーン毎に１種類の読み出し電圧を印加するだけで読み出しデータを確定させることが出来る。
従って、第１０実施形態に係る半導体メモリ１０は、第１実施形態よりもプレーン単位の記憶容量を大きくすることが出来る。
尚、第１０実施形態において説明された１６状態から１５状態への変換処理と、１５状態から１６状態への変換処理とのそれぞれは、その他の方法を用いても良い。例えば、データ変換回路８０が１６状態と１５状態との間を変換するためのテーブルを有し、データ変換回路８０は、当該テーブルに基づいて変換処理を実行しても良い。
また、第１０実施形態に係る半導体メモリ１０では、データ変換回路８０によって、書き込み動作における書き込みデータの変換処理と、読み出し動作における読み出しデータのる変換処理を実行する場合を例に説明したが、これに限定されない。例えば、データ変換回路８０に相当する回路がメモリコントローラ２０に備えられていても良いし、ＣＰＵ２２がデータ変換回路８０と同様の機能を有し、第１０実施形態で説明した変換処理を実行しても良い。
この場合、書き込み動作においてメモリコントローラ２０は、外部のホスト機器から受信した書き込みデータを、例えば図９２に示されたデータの割り付けに基づいて変換し、さらに例えばＣＰＵ２２によって変換処理を実行する。そして、メモリコントローラ２０は、ＣＰＵ２２により変換された書き込みデータ、すなわちホスト機器から受信した書き込みデータよりもデータ量が増加した書き込みデータを、半導体メモリ１０に送信する。
また、読み出し動作において、半導体メモリ１０から出力された読み出しデータは、無効なデータを含んでいる。そこで、メモリコントローラ２０は、半導体メモリ１０から受信した読み出しデータに対して、ＣＰＵ２２が第１０実施形態で説明されたデータ変換回路８０と同様の変換処理を実行する。これにより、メモリコントローラ２０は、無効なデータが除外された読み出しデータを得ることが出来る。
［１０−４］第１０実施形態の変形例
第１０実施形態では、外部から受信した１６種類の４ビットデータ（１６状態）のデータを、ページサイズを長くすることによって、１５種類の４ビットデータ（１５状態）として記憶する方法について説明したが、これに限定されない。
例えば、図９２に示されたデータの割り付けにおいて、（１）では、第１プレーンＰＬ１及び第２プレーンＰＬ２のメモリセルトランジスタＭＴの閾値電圧のそれぞれが“Ｚ”レベルであり、（２５）では、第１プレーンＰＬ１及び第２プレーンＰＬ２のメモリセルトランジスタＭＴの閾値電圧のそれぞれが“Ｄ”レベルである。
そこで、第１０実施形態の変形例に係る半導体メモリ１０は、（１）及び（２５）のうちいずれか一方の閾値電圧の組み合わせに対して、“０１１０（第１ビット／第２ビット／第３ビット／第４ビット）”データを割り当てる。例えば、（１）の閾値電圧の組み合わせに対して“０１１０”データが割り当てられ、（２５）の閾値電圧の組み合わせに対して“１１１１”データが割り当てられる。
この場合、（１）の閾値電圧の組み合わせにおいて、第２ページ読み出しと第３ページ読み出しとのそれぞれにおける出力データは“１”であり、問題は生じない。一方で、（１）の閾値電圧の組み合わせにおいて、第１ページ読み出しと第４ページ読み出しとのそれぞれにおける出力データは、本来“０”であるのが、“１”として判定されてしまう。
しかし、“Ｚ”レベルに書き込まれたメモリセルトランジスタＭＴは、メモリセルトランジスタＭＴの閾値電圧が他の設定値よりも低い。つまり、“Ｚ”レベルに書き込まれたメモリセルトランジスタＭＴがオンする場合のセル電流は、他のメモリセルトランジスタＭＴの設定値でメモリセルトランジスタＭＴがオンする場合よりも大きくなる。この動作の一例について、図１０１を用いて説明する。
図１０１は、読み出し電圧が印加される選択ワード線ＷＬselの電圧と、対応するビット線ＢＬの電圧とをそれぞれ示している。図１０１に示すように、選択ワード線ＷＬselに読み出し電圧が印加され、ビット線ＢＬに電圧ＶＢＬが印加される。電圧ＶＢＬは、読み出し動作時にセンスアンプモジュール１７がビット線ＢＬに印加する電圧である。選択ワード線ＷＬselに読み出し電圧が印加されると、選択ワード線ＷＬselに接続されたメモリセルトランジスタＭＴの閾値電圧に応じてビット線ＢＬの電圧が変化する場合がある。
例えば、対応するメモリセルトランジスタＭＴがオフ状態であるビット線ＢＬの電圧は、電圧ＶＢＬを維持する。対応するメモリセルトランジスタＭＴがオン状態であるビット線ＢＬの電圧は、電圧ＶＢＬから下降する。このビット線ＢＬの電圧の下降速度は、対応するメモリセルトランジスタＭＴの閾値電圧が“Ａ”レベル以上であるビット線ＢＬよりも、対応するメモリセルトランジスタＭＴの閾値電圧が“Ｚ”レベルであるビット線ＢＬの方が速くなる。そして、対応するメモリセルトランジスタの閾値電圧が“Ｚ”レベルであるビット線ＢＬは、その他のビット線ＢＬよりも早く電圧ＶＳＳ（“Ｌ”レベル）に下降する。
そこで、第１０実施形態の変形例に係る半導体メモリ１０は、第１ページ読み出しと第４ページ読み出しとのそれぞれにおいて、第１プレーンＰＬ１及び第２プレーンＰＬ２の両方共にメモリセルトランジスタＭＴの設定値が“Ｚ”レベルである場合に、“０”と判定する。尚、“Ｚ”レベルのメモリセルトランジスタＭＴに対応するビット線ＢＬは、早く“Ｌ”レベルに下降するため、半導体メモリ１０は、通常のセンスポイントよりも早めのセンスポイントを設けて、メモリセルトランジスタＭＴの閾値電圧が“Ｚ”レベルであるかどうかを判断しても良い。
以上のように、半導体メモリ１０は、オン状態のメモリセルトランジスタＭＴで早く“１”となったメモリセルトランジスタＭＴを区別しておき、第１ページ読み出しと第４ページ読み出しとのそれぞれにおいて、第１プレーンＰＬ１及び第２プレーンＰＬ２の両方共に“１”となった場合、論理回路９０は“０”データであると判定する。
また、以上で説明した方法を用いる場合、第１プレーンＰＬ１のメモリセルトランジスタＭＴの閾値電圧と第２プレーンＰＬ２のメモリセルトランジスタＭＴの閾値電圧との組み合わせで、“Ｚ”レベルを用いる組み合わせをなるべく使用しない方が好ましい。
例えば、図９２における、“１１０１”データは（２）の閾値電圧の組み合わせ（“Ｚ”レベル、“Ａ”レベル）と（８）の閾値電圧の組み合わせ（“Ａ”レベル、“Ｂ”レベル）とに割り当てられているが、（２）の閾値電圧の組み合わせは“Ｚ”レベルを含むため、（８）の閾値電圧の組み合わせを使用する方が好ましい。同様にして、“０１１０”データの（１）以外は、なるべく“Ｚ”レベルを用いる組み合わせを使用しないことより、図１０１を用いて説明した判定方法における誤動作を抑制することが出来る。
以上で説明したようなデータの割り付けを用いた場合においても、半導体メモリ１０は、２つのメモリセルトランジスタＭＴの組に４ビットデータを記憶することが出来る。
尚、第１０実施形態では、図９３に示されたデータの割り付けを例に説明したが、メモリセルトランジスタＭＴの閾値分布には、その他の異なるデータの割り付けが適用されても良い。以下に、第１０実施形態の変形例におけるデータの割り付けについて説明する。
図１０２は、第１０実施形態の変形例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。第１０実施形態の変形例では、図１０２及び以下に示すように、２５種類の閾値電圧の組み合わせに対してそれぞれ４ビットデータが割り当てられる。
（１）“Ｚ”レベル、“Ｚ”レベル：“１１１０”データ
（２）“Ｚ”レベル、“Ａ”レベル：“１１００”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“１１００”データ
（４）“Ｚ”レベル、“Ｃ”レベル：“１１０１”データ
（５）“Ｚ”レベル、“Ｄ”レベル：“１１０１”データ
（６）“Ａ”レベル、“Ｚ”レベル：“１１１０”データ
（７）“Ａ”レベル、“Ａ”レベル：“１１００”データ
（８）“Ａ”レベル、“Ｂ”レベル：“０１００”データ
（９）“Ａ”レベル、“Ｃ”レベル：“０１０１”データ
（１０）“Ａ”レベル、“Ｄ”レベル：“０１０１”データ
（１１）“Ｂ”レベル、“Ｚ”レベル：“１０１０”データ
（１２）“Ｂ”レベル、“Ａ”レベル：“１０００”データ
（１３）“Ｂ”レベル、“Ｂ”レベル：“００００”データ
（１４）“Ｂ”レベル、“Ｃ”レベル：“０００１”データ
（１５）“Ｂ”レベル、“Ｄ”レベル：“０１０１”データ
（１６）“Ｃ”レベル、“Ｚ”レベル：“１０００”データ
（１７）“Ｃ”レベル、“Ａ”レベル：“１０１０”データ
（１８）“Ｃ”レベル、“Ｂ”レベル：“００１０”データ
（１９）“Ｃ”レベル、“Ｃ”レベル：“００１１”データ
（２０）“Ｃ”レベル、“Ｄ”レベル：“０１１１”データ
（２１）“Ｄ”レベル、“Ｚ”レベル：“１００１”データ
（２２）“Ｄ”レベル、“Ａ”レベル：“１０１１”データ
（２３）“Ｄ”レベル、“Ｂ”レベル：“００１１”データ
（２４）“Ｄ”レベル、“Ｃ”レベル：“００１０”データ
（２５）“Ｄ”レベル、“Ｄ”レベル：“０１１０”データ
（２６）できない組み合わせ：“１１１１”データ。
以上のように、第１０実施形態の変形例では、２５種類の組み合わせに対して、１５種類の４ビットデータの組み合わせが割り当てられている。具体的には、（１）と（６）の組と、（２）と（３）と（７）の組と、（４）と（５）の組と、（９）と（１０）と（１５）の組と、（１１）と（１７）の組と、（１２）と（１６）の組と、（１８）と（２４）の組と、（１９）と（２３）の組とのそれぞれは、重複する４ビットデータの組み合わせであり、これらの異なる４ビットデータの組み合わせは、８種類存在している。（８）、（１３）、（１４）、（２０）、（２１）、（２２）、及び（２５）のそれぞれは、重複する組み合わせが存在せず、これらの異なる４ビットデータの組み合わせは、７種類存在している。
つまり、第１０実施形態の変形例におけるデータの割り付けは、７種類＋８種類＝１５種類の４ビットデータを記憶させることが出来る一方で、（２６）のように、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの閾値分布の組み合わせに対して、割り付けることが出来ない４ビットデータが存在している。
このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図１０３に示されている。
図１０３に示すように、第１０実施形態における各ページの読み出し動作で使用される読み出し電圧は、図９４を用いて説明した第１０実施形態における各ページの読み出し動作で使用される読み出し電圧と同様である。そして、第１０実施形態の変形例において、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）
第２ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、１）
第３ページ読み出し：（Ｌ、Ｌ、０）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）
第４ページ読み出し：（Ｌ、Ｌ、０）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）。
第１０実施形態の変形例に係る半導体メモリ１０は、以上のように読み出し電圧とデータの定義とがそれぞれ設定されることによって、第１０実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
［１１］第１１実施形態
第１１実施形態に係る半導体メモリ１０は、例えば第１実施形態に係る半導体メモリ１０と同様の構成を備え、２つのメモリセルトランジスタＭＴの組み合わせによって６ビットデータを記憶する。以下に、第１１実施形態に係る半導体メモリ１０について、第１〜第１０実施形態と異なる点を説明する。
［１１−１］構成
［１１−１−１］メモリセルトランジスタＭＴの閾値分布について
図１０４は、第１１実施形態に係る半導体メモリ１０におけるメモリセルトランジスタＭＴの閾値分布、読み出し電圧、及びベリファイ電圧の一例をそれぞれ示している。図１０４に示すように、第１１実施形態における閾値分布では、第１０実施形態で図９１を用いて説明した閾値分布に対して、“Ｄ”レベルよりも高い“Ｅ”レベル、“Ｆ”レベル、及び“Ｇ”レベルが追加されている。“Ｆ”レベルは“Ｅ”レベルよりも高く、“Ｇ”レベルは“Ｆ”レベルよりも高い。
そして、第１１実施形態における閾値分布では、“Ｄ”レベル及び“Ｅ”レベル間に読み出し電圧ＥＲが設定され、“Ｅ”レベルに対応してベリファイ電圧ＥＶが設定される。具体的には、読み出し電圧ＥＲは、“Ｄ”レベルにおける最大の閾値電圧と、“Ｅ”レベルにおける最小の閾値電圧との間に設定される。ベリファイ電圧ＥＶは、“Ｄ”レベルにおける最大の閾値電圧と“Ｅ”レベルにおける最小の閾値電圧との間、且つ“Ｅ”レベルの近傍に設定される。
同様に、“Ｅ”レベル及び“Ｆ”レベル間に読み出し電圧ＦＲが設定され、“Ｆ”レベルに対応してベリファイ電圧ＦＶが設定され、“Ｆ”レベル及び“Ｇ”レベル間に読み出し電圧ＧＲが設定され、“Ｇ”レベルに対応してベリファイ電圧ＧＶが設定される。第１１実施形態における読み出しパス電圧ＶＲＥＡＤは、“Ｇ”レベルにおける最大の閾値電圧よりも高い電圧に設定される。
［１１−１−２］データの割り付けについて
図１０５及び図１０６は、第１１実施形態に係る半導体メモリ１０におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けを示している。
第１１実施形態に係る半導体メモリ１０では、図１０５及び図１０６に示すように、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴにおける８種類の閾値電圧と、第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴにおける８種類の閾値電圧との組み合わせにより、６４種類の組み合わせが使用可能である。そして、第１１実施形態に係る半導体メモリ１０では、以下に示すように、６４種類の閾値電圧の組み合わせに対してそれぞれ異なる６ビットデータが割り当てられる。
（例）“第１プレーンＰＬ１内のメモリセルトランジスタＭＴの閾値電圧”、“第２プレーンＰＬ２内のメモリセルトランジスタＭＴの閾値電圧”：“第１ビット／第２ビット／第３ビット／第４ビット／第５ビット／第６ビット”データ
（１）“Ｚ”レベル、“Ｚ”レベル：“１０００００”データ
（２）“Ｚ”レベル、“Ａ”レベル：“１００１００”データ
（３）“Ｚ”レベル、“Ｂ”レベル：“１０１１０１”データ
（４）“Ｚ”レベル、“Ｃ”レベル：“１０１００１”データ
（５）“Ｚ”レベル、“Ｄ”レベル：“１１１００１”データ
（６）“Ｚ”レベル、“Ｅ”レベル：“１１１０１１”データ
（７）“Ｚ”レベル、“Ｆ”レベル：“１１００１０”データ
（８）“Ｚ”レベル、“Ｇ”レベル：“１１００００”データ
（９）“Ａ”レベル、“Ｚ”レベル：“１０１０００”データ
（１０）“Ａ”レベル、“Ａ”レベル：“１０１１００”データ
（１１）“Ａ”レベル、“Ｂ”レベル：“１００１０１”データ
（１２）“Ａ”レベル、“Ｃ”レベル：“１００００１”データ
（１３）“Ａ”レベル、“Ｄ”レベル：“１１０００１”データ
（１４）“Ａ”レベル、“Ｅ”レベル：“１１００１１”データ
（１５）“Ａ”レベル、“Ｆ”レベル：“１１１０１０”データ
（１６）“Ａ”レベル、“Ｇ”レベル：“１１１０００”データ
（１７）“Ｂ”レベル、“Ｚ”レベル：“１０１１１０”データ
（１８）“Ｂ”レベル、“Ａ”レベル：“１０１０１０”データ
（１９）“Ｂ”レベル、“Ｂ”レベル：“１０００１１”データ
（２０）“Ｂ”レベル、“Ｃ”レベル：“１００１１１”データ
（２１）“Ｂ”レベル、“Ｄ”レベル：“１１０１１１”データ
（２２）“Ｂ”レベル、“Ｅ”レベル：“１１０１０１”データ
（２３）“Ｂ”レベル、“Ｆ”レベル：“１１１１００”データ
（２４）“Ｂ”レベル、“Ｇ”レベル：“１１１１１０”データ
（２５）“Ｃ”レベル、“Ｚ”レベル：“１００１１０”データ
（２６）“Ｃ”レベル、“Ａ”レベル：“１０００１０”データ
（２７）“Ｃ”レベル、“Ｂ”レベル：“１０１０１１”データ
（２８）“Ｃ”レベル、“Ｃ”レベル：“１０１１１１”データ
（２９）“Ｃ”レベル、“Ｄ”レベル：“１１１１１１”データ
（３０）“Ｃ”レベル、“Ｅ”レベル：“１１１１０１”データ
（３１）“Ｃ”レベル、“Ｆ”レベル：“１１０１００”データ
（３２）“Ｃ”レベル、“Ｇ”レベル：“１１０１１０”データ
（３３）“Ｄ”レベル、“Ｚ”レベル：“０１０１１０”データ
（３４）“Ｄ”レベル、“Ａ”レベル：“０１００１０”データ
（３５）“Ｄ”レベル、“Ｂ”レベル：“０１１０１１”データ
（３６）“Ｄ”レベル、“Ｃ”レベル：“０１１１１１”データ
（３７）“Ｄ”レベル、“Ｄ”レベル：“００１１１１”データ
（３８）“Ｄ”レベル、“Ｅ”レベル：“００１１０１”データ
（３９）“Ｄ”レベル、“Ｆ”レベル：“０００１００”データ
（４０）“Ｄ”レベル、“Ｇ”レベル：“０００１１０”データ
（４１）“Ｅ”レベル、“Ｚ”レベル：“０１０１１１”データ
（４２）“Ｅ”レベル、“Ａ”レベル：“０１００１１”データ
（４３）“Ｅ”レベル、“Ｂ”レベル：“０１１０１０”データ
（４４）“Ｅ”レベル、“Ｃ”レベル：“０１１１１０”データ
（４５）“Ｅ”レベル、“Ｄ”レベル：“００１１１０”データ
（４６）“Ｅ”レベル、“Ｅ”レベル：“００１１００”データ
（４７）“Ｅ”レベル、“Ｆ”レベル：“０００１０１”データ
（４８）“Ｅ”レベル、“Ｇ”レベル：“０００１１１”データ
（４９）“Ｆ”レベル、“Ｚ”レベル：“０１０００１”データ
（５０）“Ｆ”レベル、“Ａ”レベル：“０１０１０１”データ
（５１）“Ｆ”レベル、“Ｂ”レベル：“０１１１００”データ
（５２）“Ｆ”レベル、“Ｃ”レベル：“０１１０００”データ
（５３）“Ｆ”レベル、“Ｄ”レベル：“００１０００”データ
（５４）“Ｆ”レベル、“Ｅ”レベル：“００１０１０”データ
（５５）“Ｆ”レベル、“Ｆ”レベル：“００００１１”データ
（５６）“Ｆ”レベル、“Ｇ”レベル：“０００００１”データ
（５７）“Ｇ”レベル、“Ｚ”レベル：“０１００００”データ
（５８）“Ｇ”レベル、“Ａ”レベル：“０１０１００”データ
（５９）“Ｇ”レベル、“Ｂ”レベル：“０１１１０１”データ
（６０）“Ｇ”レベル、“Ｃ”レベル：“０１１００１”データ
（６１）“Ｇ”レベル、“Ｄ”レベル：“００１００１”データ
（６２）“Ｇ”レベル、“Ｅ”レベル：“００１０１１”データ
（６３）“Ｇ”レベル、“Ｆ”レベル：“００００１０”データ
（６４）“Ｇ”レベル、“Ｇ”レベル：“００００００”データ。
以上のように、第６実施形態では、６４種類の組み合わせにそれぞれ異なるデータが割り当てられている。このようなデータの割り付けに対して設定される読み出し電圧と、各ページの読み出し結果に対してそれぞれ適用される読み出しデータの定義が図１０７に示されている。
図１０７に示すように、第１ページ読み出しでは、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれで、読み出し電圧ＤＲが使用される。第２ページ読み出しでは、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれで、読み出し電圧ＤＲが使用される。第３ページ読み出しでは、第１プレーンＰＬ１で読み出し電圧ＡＲ及びＣＲが使用され、第２プレーンＰＬ２で読み出し電圧ＢＲ及びＦＲが使用される。第４ページ読み出しでは、第１プレーンＰＬ１で読み出し電圧ＢＲ及びＦＲが使用され、第２プレーンＰＬ２で読み出し電圧ＡＲ及びＣＲが使用される。第５ページ読み出しでは、第１プレーンＰＬ１で読み出し電圧ＢＲ及びＦＲが使用され、第２プレーンＰＬ２で読み出し電圧ＥＲ及びＧＲが使用される。第６ページ読み出しでは、第１プレーンＰＬ１で読み出し電圧ＥＲ及びＧＲが使用され、第２プレーンＰＬ２で読み出し電圧ＢＲ及びＦＲが使用される。
尚、以下の説明においてセンスアンプモジュール１７は、２種類の読み出し電圧をそれぞれ用いた読み出し動作が実行された場合に、メモリセルトランジスタＭＴの閾値電圧が低い方の読み出し電圧よりも高く且つ高い方の読み出し電圧以下であると、その読み出し結果を“Ｈ”レベル（例えば“０”データ）に演算し、メモリセルトランジスタＭＴの閾値電圧が低い方の読み出し電圧以下、又は高い方の読み出し電圧より高いと、その読み出し結果は“Ｌ”レベル（例えば“１”データ）に演算するものと仮定する。
そして、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれの読み出し結果に基づいた読み出しデータは、以下に示すように定義される。
（例）読み出し動作：（第１プレーンＰＬ１の読み出し結果、第２プレーンの読み出し結果、読み出しデータ）×４種類
第１ページ読み出し：（Ｌ、Ｌ、１）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、０）、（Ｈ、Ｈ、０）
第２ページ読み出し：（Ｌ、Ｌ、０）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）
第３ページ読み出し：（Ｌ、Ｌ、０）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）
第４ページ読み出し：（Ｌ、Ｌ、０）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）
第５ページ読み出し：（Ｌ、Ｌ、０）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）
第６ページ読み出し：（Ｌ、Ｌ、０）、（Ｌ、Ｈ、１）、（Ｈ、Ｌ、１）、（Ｈ、Ｈ、０）。
以上で説明したデータの割り付け及び読み出し電圧と、設定された読み出し電圧に対応する読み出し結果とを纏めたテーブルが、図１０８〜図１１１に示されている。第１１実施形態に係る半導体メモリ１０では、図１０８〜図１１１に示された読み出し結果に対して、図１０７に示されたデータ定義が適用されることによって、図１０５及び図１０６の（１）〜（６４）のそれぞれに対応するデータが確定する。
第１１実施形態に係る半導体メモリ１０のその他の構成は、第１実施形態に係る半導体メモリ１０の構成と同様のため、説明を省略する。
［１１−２］動作
［１１−２−１］書き込み動作
図１１２は、第１１実施形態に係る半導体メモリ１０の書き込み動作におけるコマンド及び各配線の信号並びに電圧の一例を示している。第１１実施形態における書き込み動作は、図１２を用いて説明した書き込み動作に対して、コマンドが追加されている点が異なっている。
具体的には、図１１２に示すように、まず、メモリコントローラ２０は、第１コマンドセットＣＳ１、第２コマンドセットＣＳ２、第３コマンドセットＣＳ３、第４コマンドセットＣＳ４、第５コマンドセットＣＳ５、及び第６コマンドセットＣＳ６を順に送信する。
コマンドセットＣＳ１〜ＣＳ６はそれぞれ、第１〜第６ページに対応する動作を指示するコマンドと、第１〜第６ページに対応する書き込みデータＤＡＴとを含んでいる。半導体メモリ１０は、コマンドセットＣＳ１〜ＣＳ５のそれぞれを受信した後に、一時的にビジー状態に遷移して、受信した書き込みデータＤＡＴをセンスアンプモジュール１７Ａ及び１７Ｂ内のそれぞれのラッチ回路に転送する。
半導体メモリ１０は、第６コマンドセットＣＳ６を受信した後にビジー状態に遷移して、シーケンサ１４が、センスアンプモジュール１７Ａ及び１７Ｂ内のそれぞれのラッチ回路に保持された第１〜第６ページの書き込みデータに基づいた書き込み動作を実行する。
具体的には、シーケンサ１４は、第１〜第６ページの書き込みデータに基づいて、第１プレーンＰＬ１に対する第１書き込み動作と、第２プレーンＰＬ２に対する第２書き込み動作とを同時に並列で実行する。
第１及び第２書き込み動作のそれぞれでは、図１０５及び図１０６に示されたデータの割り付けに基づいて書き込み対象及び書き込み禁止のそれぞれのメモリセルトランジスタＭＴが設定され、シーケンサ１４がプログラムループを実行する。第１及び第２書き込み動作の詳細は、第１実施形態で図１１を用いて説明した第１書き込み動作と同様のため、説明を省略する。
第１及び第２書き込み動作が終了すると、図１０４に示された閾値分布のような８つの閾値分布が、第１プレーンＰＬ１で選択されたセルユニットＣＵ内のメモリセルトランジスタＭＴの閾値電圧と、第２プレーンＰＬ２で選択されたセルユニットＣＵ内のメモリセルトランジスタＭＴの閾値電圧とのそれぞれによって形成される。そして、シーケンサ１４は、第１及び第２書き込み動作のそれぞれが終了したことを検知すると書き込み動作を終了し、半導体メモリ１０をレディ状態に遷移させる。
［１１−２−２］読み出し動作
（第１ページ読み出し）
図１１３は、第１１実施形態に係る半導体メモリ１０の第１ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図１１３に示すように、まず、メモリコントローラ２０は、例えばコマンド“０１ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第１ページ読み出しを開始する。
第１１実施形態における第１ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作とを同時に並列で実行する。
第１ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＤＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第１ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＤＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、図１０７に示されたデータの定義に基づいて第１ページの読み出しデータを確定させ、確定した読み出しデータＤＡＴをデータ変換回路８０に転送する。第１１実施形態における第１ページ読み出しのその他の詳細な動作は、第１実施形態で図１３を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
（第２ページ読み出し）
図１１４は、第１１実施形態に係る半導体メモリ１０の第２ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図１１４に示すように、まず、メモリコントローラ２０は、例えばコマンド“０２ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第２ページ読み出しを開始する。
第１１実施形態における第２ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作とを同時に並列で実行する。
第２ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＤＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第２ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＤＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、図１０７に示されたデータの定義に基づいて第２ページの読み出しデータを確定させ、確定した読み出しデータＤＡＴをデータ変換回路８０に転送する。第１１実施形態における第２ページ読み出しのその他の詳細な動作は、図１１３を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
（第３ページ読み出し）
図１１５は、第１１実施形態に係る半導体メモリ１０の第３ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図１１５に示すように、まず、メモリコントローラ２０は、例えばコマンド“０３ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第３ページ読み出しを開始する。
第１１実施形態における第３ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作とを同時に並列で実行する。
第３ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＡＲ及びＣＲをそれぞれ用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第３ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＢＲ及びＦＲを用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、図１０７に示されたデータの定義に基づいて第３ページの読み出しデータを確定させ、確定した読み出しデータＤＡＴをデータ変換回路８０に転送する。第１１実施形態における第３ページ読み出しのその他の詳細な動作は、図１１３を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
（第４ページ読み出し）
図１１６は、第１１実施形態に係る半導体メモリ１０の第４ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図１１６に示すように、まず、メモリコントローラ２０は、例えばコマンド“０４ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第４ページ読み出しを開始する。
第１１実施形態における第４ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作とを同時に並列で実行する。
第４ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＢＲ及びＦＲをそれぞれ用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第４ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＡＲ及びＣＲをそれぞれ用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、図１０７に示されたデータの定義に基づいて第４ページの読み出しデータを確定させ、確定した読み出しデータＤＡＴをデータ変換回路８０に転送する。第１１実施形態における第４ページ読み出しのその他の詳細な動作は、図１１３を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
（第５ページ読み出し）
図１１７は、第１１実施形態に係る半導体メモリ１０の第５ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図１１７に示すように、まず、メモリコントローラ２０は、例えばコマンド“０５ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第５ページ読み出しを開始する。
第１１実施形態における第５ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作とを同時に並列で実行する。
第５ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＢＲ及びＦＲをそれぞれ用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第５ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＥＲ及びＧＲをそれぞれ用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、図１０７に示されたデータの定義に基づいて第５ページの読み出しデータを確定させ、確定した読み出しデータＤＡＴをデータ変換回路８０に転送する。第１１実施形態における第５ページ読み出しのその他の詳細な動作は、図１１３を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
（第６ページ読み出し）
図１１８は、第１１実施形態に係る半導体メモリ１０の第６ページ読み出しにおけるコマンド及び各配線の信号並びに電圧の一例を示している。
図１１８に示すように、まず、メモリコントローラ２０は、例えばコマンド“０６ｈ”、コマンド“００ｈ”、アドレス情報ＡＤＤ、及びコマンド“３０ｈ”を順に半導体メモリ１０に送信する。半導体メモリ１０は、コマンド“３０ｈ”を受信するとビジー状態に遷移して、第６ページ読み出しを開始する。
第１１実施形態における第６ページ読み出しにおいて、シーケンサ１４は、第１プレーンＰＬ１に対する第１読み出し動作と、第２プレーンＰＬ２に対する第２読み出し動作とを同時に並列で実行する。
第６ページ読み出しにおける第１読み出し動作では、例えば読み出し電圧ＥＲ及びＧＲをそれぞれ用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ａ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
第６ページ読み出しにおける第２読み出し動作では、例えば読み出し電圧ＢＲ及びＦＲをそれぞれ用いた読み出し動作が実行され、この読み出し結果がセンスアンプモジュール１７Ｂ内の各センスアンプユニットＳＡＵのいずれかのラッチ回路に保持される。
この後、シーケンサ１４は、半導体メモリ１０をレディ状態に遷移させる。そして、メモリコントローラ２０は、例えば半導体メモリ１０がビジー状態からレディ状態に遷移したことを検知すると、リードイネーブル信号ＲＥｎをトグルすることによって、半導体メモリ１０から読み出しデータＤＡＴを出力させる。
このとき、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれから出力されたデータは、論理回路１８に転送される。そして、論理回路１８は、図１０７に示されたデータの定義に基づいて第６ページの読み出しデータを確定させ、確定した読み出しデータＤＡＴをデータ変換回路８０に転送する。第１１実施形態における第６ページ読み出しのその他の詳細な動作は、図１１３を用いて説明した第１ページ読み出しと同様のため、説明を省略する。
［１１−３］第１１実施形態の効果
以上で説明した第１１実施形態に係る半導体メモリ１に依れば、１つのメモリセルあたり３ビットのデータを記憶させる場合における読み出し動作を高速化することが出来る。以下に、第１１実施形態に係る半導体メモリ１の詳細な効果について説明する。
まず、第１１実施形態の比較例として、１つのメモリセルトランジスタＭＴが３ビットデータを記憶する場合について説明する。図１１９及び図１２０は、それぞれ第１１実施形態の比較例におけるメモリセルトランジスタＭＴの閾値分布に対するデータの割り付けと各ページの読み出しで使用する電圧との一例を示している。
第１１実施形態の第１比較例におけるメモリセルトランジスタＭＴでは、図１１９に示すように、“ＥＲ”レベル、“Ａ”レベル、“Ｂ”レベル、“Ｃ”レベル、“Ｄ”レベル、“Ｅ”レベル、“Ｆ”レベル、及び“Ｇ”レベルのそれぞれの閾値分布に対して、それぞれ“１１１（上位ビット／中位ビット／下位ビット）”データ、“１１０”データ、“１００”データ、“０００”データ、“０１０”データ、“０１１”データ、“００１”データ、及び“１０１”データが割り当てられている。
また、第１１実施形態の第１比較例では、図８の説明と同様に、“Ａ”レベル〜“Ｇ”レベルのそれぞれに対応して、読み出し電圧及びベリファイ電圧が設定されている。そして、第１１実施形態の第１比較例において、上位ページのデータは、読み出し電圧ＡＲ及びＧＲのそれぞれを用いた読み出し結果により確定し、中位ページのデータは、読み出し電圧ＢＲ、ＤＲ及びＦＲのそれぞれを用いた読み出し結果により確定し、下位ページのデータは、読み出し電圧ＡＲ及びＥＲのそれぞれを用いた読み出し結果により確定する（２−３−２コード）。
同様に、第１１実施形態の第２比較例におけるメモリセルトランジスタＭＴでは、図１２０に示すように、“ＥＲ”レベル、“Ａ”レベル、“Ｂ”レベル、“Ｃ”レベル、“Ｄ”レベル、“Ｅ”レベル、“Ｆ”レベル、及び“Ｇ”レベルのそれぞれの閾値分布に対して、それぞれ“１１１”データ、“１０１”データ、“００１”データ、“０１１”データ、“０１０”データ、“１１０”データ、“１００”データ、及び“０００”データが割り当てられている。
また、第１１実施形態の第２比較例では、図８の説明と同様に、“Ａ”レベル〜“Ｇ”レベルのそれぞれに対応して、読み出し電圧及びベリファイ電圧が設定されている。そして、第１１実施形態の第２比較例において、上位ページのデータは、読み出し電圧ＢＲ、ＥＲ及びＧＲのそれぞれを用いた読み出し結果により確定し、中位ページのデータは、読み出し電圧ＡＲ、ＣＲ及びＦＲのそれぞれを用いた読み出し結果により確定し、下位ページのデータは、読み出し電圧ＤＲを用いた読み出し結果により確定する（１−３−３コード）。
以上のように、１ページあたりの読み出し回数は、第１１実施形態の第１比較例で（１＋３＋３）／３＝２．３３回であり、第１１実施形態の第２比較例で（２＋３＋２）／３＝２．３３回である。
これに対して、第１１実施形態に係る半導体メモリ１０では、１ページあたりの読み出し回数が（１＋１＋２＋２＋２＋２）／６＝１．６７回であり、第１比較例及び第２比較例のどちらよりも少ない回数である。
さらに、第１１実施形態に係る半導体メモリ１０は、２つのメモリセルトランジスタＭＴの組で６ビットデータを記憶することが出来る。つまり、第１１実施形態に係る半導体メモリ１０は、第１１実施形態の第１及び第２比較例と同様に、１つのメモリセルトランジスタＭＴあたり３ビットデータを記憶することが出来る。
このように、第１１実施形態に係る半導体メモリ１０は、第１１実施形態の各比較例における半導体メモリ１０と同様の記憶容量を実現することが出来、且つページ単位の読み出し動作において読み出し回数を抑制することが出来る。従って、第１１実施形態に係る半導体メモリ１０は、第１１実施形態の各比較例と比較して、記憶容量を減らすこと無く読み出し動作を高速化することが出来る。
［１１−４］第１１実施形態の変形例
第１１実施形態では、図１０５及び図１０６に示されたデータの割り付けを例に説明したが、メモリセルトランジスタＭＴの閾値分布には、その他の異なるデータの割り付けが適用されても良い。
例えば、半導体メモリ１０は、図１０５及び図１０６に示されたデータの割り付けに対して、第２〜第６ページに対応するデータを全て反転させたデータの割り付けを使用しても良い。そして、このようなデータの割り付けに対応するデータの定義は、図１０７に示されたデータの定義に対して、第２〜第６ページに対応するデータの定義を全て反転させたものとなる。このようなデータの割り付けとデータの定義とを用いた場合においても、半導体メモリ１０は、第１１実施形態で説明した各動作を実行することが可能である。
以下に、第１１実施形態の各変形例における、その他の読み出し電圧とデータの定義との組み合わせを羅列する。以下に示す各組み合わせに対応するデータの割り付けと書き込みレベルとは、読み出し電圧とデータの定義との組み合わせに基づいて適宜設定されるものとする。
（例）読み出し電圧：［第１ページ読み出し（（ｘ）ＰＬ１の読み出し電圧、（ｙ）ＰＬ２の読み出し電圧）、第２ページ読み出し（（ｘ）、（ｙ））、第３ページ読み出し（（ｘ）、（ｙ））、第４ページ読み出し（（ｘ）、（ｙ））、第５ページ読み出し（（ｘ）、（ｙ））、第６ページ読み出し（（ｘ）、（ｙ））］；データの定義：［第１ページ読み出し［（ａ）Ｈ、Ｈ＝ＰＬ１の読み出し結果、ＰＬ２の読み出し結果、である場合における読み出しデータ、（ｂ）Ｌ、Ｈである場合における読み出しデータ、（ｃ）Ｈ、Ｌである場合における読み出しデータ、（ｄ）Ｌ、Ｌである場合における読み出しデータ］、第２ページ読み出し［（ａ）、（ｂ）、（ｃ）、（ｄ）］、第３ページ読み出し［（ａ）、（ｂ）、（ｃ）、（ｄ）］、第４ページ読み出し［（ａ）、（ｂ）、（ｃ）、（ｄ）］、第５ページ読み出し［（ａ）、（ｂ）、（ｃ）、（ｄ）］、第６ページ読み出し［（ａ）、（ｂ）、（ｃ）、（ｄ）］］。
（第１１実施形態の第１変形例）
読み出し電圧：［（ＤＲ、ＧＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２変形例）
読み出し電圧：［（ＤＲ、ＧＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３変形例）
読み出し電圧：［（ＤＲ、ＧＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４変形例）
読み出し電圧：［（ＤＲ、ＧＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第５変形例）
読み出し電圧：［（ＤＲ、ＧＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第６変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第７変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第８変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第９変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１０変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１１変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１２変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１３変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１４変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１５変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１６変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１７変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１８変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１９変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２０変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２１変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２２変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２３変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２４変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２５変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２６変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２７変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２８変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２９変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３０変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３１変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３２変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３３変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３４変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３５変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３６変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３７変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３８変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３９変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４０変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４１変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４２変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４３変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４４変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４５変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４６変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４７変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４８変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４９変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第５０変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第５１変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第５２変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＥＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＣＲ、ＧＲ）、（ＥＲ、ＧＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第５３変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第５４変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第５５変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第５６変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第５７変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第５８変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第５９変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第６０変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第６１変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＡＲ、ＣＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第６２変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第６３変形例）
読み出し電圧：［（ＥＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第６４変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第６５変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第６６変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第６７変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第６８変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第６９変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第７０変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第７１変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第７２変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第７３変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第７４変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第７５変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第７６変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第７７変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第７８変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第７９変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第８０変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第８１変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第８２変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第８３変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第８４変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第８５変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第８６変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第８７変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第８８変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第８９変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第９０変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第９１変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第９２変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第９３変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第９４変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第９５変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第９６変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第９７変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第９８変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第９９変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１００変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１０１変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１０２変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１０３変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１０４変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１０５変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＥＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＣＲ、ＧＲ）、（ＥＲ、ＧＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１０６変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１０７変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１０８変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１０９変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１１０変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１１１変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１１２変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１１３変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１１４変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＡＲ、ＣＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１１５変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１１６変形例）
読み出し電圧：［（ＦＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１１７変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１１８変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１１９変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１２０変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１２１変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１２２変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１２３変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１２４変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１２５変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１２６変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１２７変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１２８変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１２９変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１３０変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１３１変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１３２変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１３３変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１３４変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１３５変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１３６変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１３７変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１３８変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１３９変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１４０変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１４１変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１４２変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１４３変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１４４変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１４５変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１４６変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１４７変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１４８変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１４９変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１５０変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１５１変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１５２変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１５３変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＥＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＣＲ、ＧＲ）、（ＥＲ、ＧＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１５４変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１５５変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１５６変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１５７変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１５８変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１５９変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１６０変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１６１変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１６２変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＡＲ、ＣＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１６３変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１６４変形例）
読み出し電圧：［（ＧＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１６５変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１６６変形例）
読み出し電圧：［（ＤＲ、ＡＲ）、（ＡＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１６７変形例）
読み出し電圧：［（ＤＲ、ＡＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１６８変形例）
読み出し電圧：［（ＤＲ、ＡＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＡＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＣＲ、ＧＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１６９変形例）
読み出し電圧：［（ＤＲ、ＡＲ）、（ＣＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１７０変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＥＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＣＲ、ＧＲ）、（ＥＲ、ＧＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１７１変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１７２変形例）
読み出し電圧：［（ＤＲ、ＡＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１７３変形例）
読み出し電圧：［（ＤＲ、ＡＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１７４変形例）
読み出し電圧：［（ＤＲ、ＡＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１７５変形例）
読み出し電圧：［（ＤＲ、ＡＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１７６変形例）
読み出し電圧：［（ＤＲ、ＡＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１７７変形例）
読み出し電圧：［（ＤＲ、ＡＲ）、（ＥＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１７８変形例）
読み出し電圧：［（ＤＲ、ＡＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＡＲ、ＥＲ））、（（ＡＲ、ＣＲ）、（ＣＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１７９変形例）
読み出し電圧：［（ＤＲ、ＡＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１８０変形例）
読み出し電圧：［（ＤＲ、ＡＲ）、（ＧＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１８１変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１８２変形例）
読み出し電圧：［（ＤＲ、ＢＲ）、（ＡＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１８３変形例）
読み出し電圧：［（ＤＲ、ＢＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１８４変形例）
読み出し電圧：［（ＤＲ、ＢＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＡＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＣＲ、ＧＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１８５変形例）
読み出し電圧：［（ＤＲ、ＢＲ）、（ＣＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１８６変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１８７変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１８８変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１８９変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１９０変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１９１変形例）
読み出し電圧：［（ＤＲ、ＢＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１９２変形例）
読み出し電圧：［（ＤＲ、ＢＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１９３変形例）
読み出し電圧：［（ＤＲ、ＢＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１９４変形例）
読み出し電圧：［（ＤＲ、ＢＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１９５変形例）
読み出し電圧：［（ＤＲ、ＢＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１９６変形例）
読み出し電圧：［（ＤＲ、ＢＲ）、（ＥＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１９７変形例）
読み出し電圧：［（ＤＲ、ＢＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＡＲ、ＥＲ））、（（ＡＲ、ＣＲ）、（ＣＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１９８変形例）
読み出し電圧：［（ＤＲ、ＢＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第１９９変形例）
読み出し電圧：［（ＤＲ、ＢＲ）、（ＧＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２００変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２０１変形例）
読み出し電圧：［（ＤＲ、ＣＲ）、（ＡＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２０２変形例）
読み出し電圧：［（ＤＲ、ＣＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２０３変形例）
読み出し電圧：［（ＤＲ、ＣＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＡＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＣＲ、ＧＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２０４変形例）
読み出し電圧：［（ＤＲ、ＣＲ）、（ＣＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２０５変形例）
読み出し電圧：［（ＤＲ、ＣＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２０６変形例）
読み出し電圧：［（ＤＲ、ＣＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２０７変形例）
読み出し電圧：［（ＤＲ、ＣＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２０８変形例）
読み出し電圧：［（ＤＲ、ＣＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２０９変形例）
読み出し電圧：［（ＤＲ、ＣＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２１０変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＡＲ、ＣＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２１１変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２１２変形例）
読み出し電圧：［（ＤＲ、ＣＲ）、（ＥＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２１３変形例）
読み出し電圧：［（ＤＲ、ＣＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＡＲ、ＥＲ））、（（ＡＲ、ＣＲ）、（ＣＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２１４変形例）
読み出し電圧：［（ＤＲ、ＣＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２１５変形例）
読み出し電圧：［（ＤＲ、ＣＲ）、（ＧＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２１６変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＡＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２１７変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２１８変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＡＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＣＲ、ＧＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２１９変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２２０変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＣＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２２１変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２２２変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２２３変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２２４変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２２５変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＥＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２２６変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＡＲ、ＥＲ））、（（ＡＲ、ＣＲ）、（ＣＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２２７変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２２８変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＧＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２２９変形例）
読み出し電圧：［（ＤＲ、ＥＲ）、（ＡＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２３０変形例）
読み出し電圧：［（ＤＲ、ＥＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２３１変形例）
読み出し電圧：［（ＤＲ、ＥＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＡＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＣＲ、ＧＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２３２変形例）
読み出し電圧：［（ＤＲ、ＥＲ）、（ＣＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２３３変形例）
読み出し電圧：［（ＤＲ、ＥＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２３４変形例）
読み出し電圧：［（ＤＲ、ＥＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２３５変形例）
読み出し電圧：［（ＤＲ、ＥＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２３６変形例）
読み出し電圧：［（ＤＲ、ＥＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２３７変形例）
読み出し電圧：［（ＤＲ、ＥＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２３８変形例）
読み出し電圧：［（ＤＲ、ＥＲ）、（ＥＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２３９変形例）
読み出し電圧：［（ＤＲ、ＥＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＡＲ、ＥＲ））、（（ＡＲ、ＣＲ）、（ＣＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２４０変形例）
読み出し電圧：［（ＤＲ、ＥＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２４１変形例）
読み出し電圧：［（ＤＲ、ＥＲ）、（ＧＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２４２変形例）
読み出し電圧：［（ＤＲ、ＦＲ）、（ＡＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２４３変形例）
読み出し電圧：［（ＤＲ、ＦＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２４４変形例）
読み出し電圧：［（ＤＲ、ＦＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＡＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＣＲ、ＧＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２４５変形例）
読み出し電圧：［（ＤＲ、ＦＲ）、（ＣＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２４６変形例）
読み出し電圧：［（ＤＲ、ＦＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２４７変形例）
読み出し電圧：［（ＤＲ、ＦＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２４８変形例）
読み出し電圧：［（ＤＲ、ＦＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２４９変形例）
読み出し電圧：［（ＤＲ、ＦＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２５０変形例）
読み出し電圧：［（ＤＲ、ＦＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２５１変形例）
読み出し電圧：［（ＤＲ、ＦＲ）、（ＥＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２５２変形例）
読み出し電圧：［（ＤＲ、ＦＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＡＲ、ＥＲ））、（（ＡＲ、ＣＲ）、（ＣＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２５３変形例）
読み出し電圧：［（ＤＲ、ＦＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２５４変形例）
読み出し電圧：［（ＤＲ、ＦＲ）、（ＧＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２５５変形例）
読み出し電圧：［（ＤＲ、ＧＲ）、（ＡＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２５６変形例）
読み出し電圧：［（ＤＲ、ＧＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２５７変形例）
読み出し電圧：［（ＤＲ、ＧＲ）、（ＢＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＡＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＣＲ、ＧＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２５８変形例）
読み出し電圧：［（ＤＲ、ＧＲ）、（ＣＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２５９変形例）
読み出し電圧：［（ＤＲ、ＧＲ）、（ＥＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２６０変形例）
読み出し電圧：［（ＤＲ、ＧＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＡＲ、ＥＲ））、（（ＡＲ、ＣＲ）、（ＣＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２６１変形例）
読み出し電圧：［（ＤＲ、ＧＲ）、（ＦＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２６２変形例）
読み出し電圧：［（ＤＲ、ＧＲ）、（ＧＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２６３変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２６４変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２６５変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２６６変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２６７変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２６８変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２６９変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２７０変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２７１変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２７２変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２７３変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２７４変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２７５変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２７６変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２７７変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２７８変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２７９変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２８０変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２８１変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２８２変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２８３変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２８４変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２８５変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２８６変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２８７変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２８８変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２８９変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２９０変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２９１変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２９２変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２９３変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２９４変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２９５変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２９６変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２９７変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２９８変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第２９９変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＥＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＣＲ、ＧＲ）、（ＥＲ、ＧＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３００変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３０１変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３０２変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３０３変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３０４変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３０５変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３０６変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３０７変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３０８変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＡＲ、ＣＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３０９変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３１０変形例）
読み出し電圧：［（ＢＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３１１変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３１２変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３１３変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３１４変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３１５変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３１６変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３１７変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３１８変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３１９変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３２０変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３２１変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３２２変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３２３変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３２４変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３２５変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３２６変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３２７変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３２８変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３２９変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３３０変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３３１変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３３２変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３３３変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３３４変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３３５変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３３６変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３３７変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３３８変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３３９変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３４０変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３４１変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３４２変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３４３変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３４４変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３４５変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３４６変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３４７変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３４８変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３４９変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３５０変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３５１変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３５２変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＥＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＣＲ、ＧＲ）、（ＥＲ、ＧＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３５３変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３５４変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３５５変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３５６変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３５７変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３５８変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３５９変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３６０変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３６１変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３６２変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３６３変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３６４変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３６５変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３６６変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＡＲ、ＣＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３６７変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３６８変形例）
読み出し電圧：［（ＣＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３６９変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３７０変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３７１変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３７２変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３７３変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３７４変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３７５変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３７６変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３７７変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３７８変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３７９変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３８０変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３８１変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３８２変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３８３変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３８４変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３８５変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３８６変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３８７変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３８８変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３８９変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３９０変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３９１変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３９２変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３９３変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３９４変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３９５変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３９６変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３９７変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１０］、［０、１、１、０］］。
（第１１実施形態の第３９８変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第３９９変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４００変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４０１変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４０２変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４０３変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４０４変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４０５変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４０６変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４０７変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４０８変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４０９変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＡＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４１０変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＥＲ）、（ＥＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＣＲ、ＧＲ）、（ＥＲ、ＧＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４１１変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＢＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４１２変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４１３変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４１４変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４１５変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４１６変形例）
読み出し電圧：［（ＡＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、０、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４１７変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＣＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４１８変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４１９変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＥＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＧＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４２０変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＣＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＧＲ））、（（ＢＲ、ＦＲ）、（ＣＲ、ＥＲ））、（（ＥＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４２１変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＥＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４２２変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＤＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４２３変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＥＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４２４変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＥＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＧＲ）、（ＡＲ、ＣＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４２５変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＦＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
（第１１実施形態の第４２６変形例）
読み出し電圧：［（ＤＲ、ＤＲ）、（ＤＲ、ＧＲ）、（（ＡＲ、ＧＲ）、（ＢＲ、ＦＲ））、（（ＢＲ、ＦＲ）、（ＡＲ、ＣＲ））、（（ＢＲ、ＦＲ）、（ＥＲ、ＧＲ））、（（ＣＲ、ＥＲ）、（ＢＲ、ＦＲ））］；データの定義：［［０、０、１、１］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］、［０、１、１、０］］。
以上で示された第１１実施形態の各変形例に係る半導体メモリ１０のそれぞれは、第１１実施形態と同様の動作をすることが出来、同様の効果を得ることが出来る。
尚、第１１実施形態では、第１ページ〜第６ページの書き込みデータが、第１プレーンＰＬ１のセンスアンプモジュール１７Ａと、第２プレーンＰＬ２のセンスアンプモジュール１７Ｂとのそれぞれに転送された後に、６ページ同時に書き込み動作を行った場合について説明したが、第２〜第５実施形態のようにページ毎に書き込み動作を行うことも可能である。以下に、２つのメモリセルトランジスタＭＴで６ビットデータを記憶させる半導体メモリ１０において、第２実施形態の方法を適用した場合の一例について簡潔に説明する。
例えば、第１１実施形態に係る半導体メモリ１０において、第２実施形態のように、シーケンサ１４が第１ページ書き込みにおいて第１プレーンＰＬ１のメモリセルトランジスタＭＴに対して第１書き込み動作を実行することにより、第１ページデータに対応した１ビットデータを当該メモリセルトランジスタＭＴに記憶させる。
シーケンサ１４が、第２ページ書き込みにおいて第２プレーンＰＬ２のメモリセルトランジスタＭＴに対して第２書き込み動作を実行することにより、第２ページデータに対応した１ビットデータを当該メモリセルトランジスタＭＴに記憶させる。
尚、以上の説明では、第１及び第２ページの書き込みデータを、１ページずつデータ入力後に書き込みを行った場合を例に説明したが、これに限定されない。例えば、第１ページの書き込みデータがセンスアンプモジュール１７Ａに転送され、且つ第２ページの書き込みデータがセンスアンプモジュール１７Ｂに転送された後に、シーケンサ１４が第１プレーンＰＬ１に対する第１書き込み動作と、第２プレーンＰＬ２に対する第２書き込み動作とを同時に並列で実行しても良い。
その後、半導体メモリ１０は、メモリコントローラ２０から受信した第３〜第６ページの書き込みデータを、第１プレーンＰＬ１のセンスアンプモジュール１７Ａと、第２プレーンＰＬ２のセンスアンプモジュール１７Ｂとのそれぞれに転送する。
そして、シーケンサ１４は、第１プレーンＰＬ１に対してＩＤＬを実行して第１ページ書き込みにより書き込まれたデータをセンスアンプモジュール１７Ａ内に復元し、当該データをセンスアンプモジュール１７Ｂに転送する。
また、シーケンサ１４は、第２プレーンＰＬ２に対してＩＤＬを実行して第２ページ書き込みにより書き込まれたデータをセンスアンプモジュール１７Ｂ内に復元し、当該データをセンスアンプモジュール１７Ａに転送する。
すると、センスアンプモジュール１７Ａ及び１７Ｂのそれぞれが第１〜第６ページデータを保持した状態になり、シーケンサ１４が、設定されたデータの割り付けに基づいて６ページデータの書き込み動作を実行する。
このように、半導体メモリ１０は、２つのメモリセルトランジスタＭＴで６ビットデータを記憶する場合においても、第２実施形態と同様の動作を実行することが出来、第２実施形態と同様の効果を得ることが出来る。第３〜第５実施形態のそれぞれについても同様に、２つのメモリセルトランジスタＭＴで６ビットデータを記憶する場合に適用することが可能である。
尚、以上の説明では第３〜第６ページの書き込みデータを１回の書き込み動作で書き込む場合を例に挙げたが、第３〜第６ページについてもページ毎の書き込み動作を実行しても良い。この場合、半導体メモリ１０は、１ページ分の書き込みデータを受け取った後に、既に書き込まれている下位のページのデータをＩＤＬにより読み出し、センスアンプモジュール１７Ａ及び１７Ｂ内のそれぞれのラッチ回路に当該下位のページのデータを復元した後に、当該ページの書き込み動作を実行する。
［１２］第１２実施形態
第１２実施形態に係る半導体メモリ１０は、第１１実施形態に係る半導体メモリ１０と同様の構成を備え、第１１実施形態で説明した６ページデータの書き込みを２段階に分けて実行する。以下に、第１２実施形態に係る半導体メモリ１０について、第１〜第１１実施形態と異なる点を説明する。
［１２−１］構成
［１２−１−１］メモリセルトランジスタＭＴの閾値分布について
第１２実施形態に係る半導体メモリ１０は、第１１実施形態で図１０４を用いて説明した８個の閾値分布を形成する前に、大まかな書き込み動作（第１段階の書き込み）を実行して２個の閾値分布を形成する。その後、第１２実施形態に係る半導体メモリ１０は、大まかに書き込まれたメモリセルトランジスタＭＴに対して精密な書き込み動作（第２段階の書き込み）を実行することにより、８個の閾値分布を形成する。
図１２１は、第１２実施形態に係る半導体メモリ１０におけるメモリセルトランジスタＭＴの閾値分布、読み出し電圧、及びベリファイ電圧の一例をそれぞれ示している。図１２１の（ａ）は、書き込み前（消去状態）のメモリセルトランジスタＭＴの閾値分布を示し、図１２１の（ｂ）は、第１段階の書き込み後のメモリセルトランジスタＭＴの閾値分布を示し、図１２１の（ｃ）は、第２段階の書き込み後のメモリセルトランジスタＭＴの閾値分布を示している。
第１２実施形態に係る半導体メモリ１０は、第１段階の書き込みによって、図１２１の（ａ）に示された“Ｚ”レベルの閾値分布から、図１２１の（ｂ）に示された“Ｚ”レベルと“ＬＭ”レベルの閾値分布を形成する。その後、第１２実施形態に係る半導体メモリ１０は、第２段階の書き込みによって、図１２１の（ｂ）に示された“Ｚ”レベルの閾値分布から、図１２１の（ｃ）に示された“Ｚ”レベル、“Ａ”レベル、“Ｂ”レベル、及び“Ｃ”レベルの閾値分布を形成し、図１２１の（ｂ）に示された“ＬＭ”レベルの閾値分布から、図１２１の（ｃ）に示された“Ｄ”レベル、“Ｅ”レベル、“Ｆ”レベル、及び“Ｇ”レベルの閾値分布を形成する。
“ＬＭ”レベルに含まれたメモリセルトランジスタＭＴは、例えば“Ａ”レベル以上且つ“Ｄ”レベル以下の閾値電圧を有している。具体的には、“ＬＭ”レベルに含まれたメモリセルトランジスタＭＴの閾値電圧は、例えば“Ａ”レベルにおける最小の閾値電圧と、“Ｄ”レベルにおける最大の閾値電圧との間に設定される。
そして、“Ｚ”レベル及び“ＬＭ”レベル間に読み出し電圧ＬＭＲが設定され、“ＬＭ”レベルに対応してベリファイ電圧ＬＭＶが設定される。具体的には、読み出し電圧ＬＭＲは、“Ｚ”レベルにおける最大の閾値電圧と、“ＬＭ”レベルにおける最小の閾値電圧との間に設定される。ベリファイ電圧ＬＭＶは、“Ｚ”レベルにおける最大の閾値電圧と“ＬＭ”レベルにおける最小の閾値電圧との間、且つ“Ｅ”レベルの近傍に設定される。第１段階の書き込み後且つ第２段階の書き込み前の読み出しパス電圧ＶＲＥＡＤは、“ＬＭ”レベルにおける最大の閾値電圧よりも高い電圧に設定される。
尚、“ＬＭ”レベルに含まれたメモリセルトランジスタＭＴの閾値電圧は、６ビットデータの記憶に使用されるデータの割り付けに基づいて適宜変更される。例えば、第１及び第２ページ読み出しで読み出し電圧ＣＲ及びＤＲを用いるデータの割り付けが使用される場合、“ＬＭ”レベルに含まれたメモリセルトランジスタＭＴの閾値電圧は、“Ａ”レベル以上且つ“Ｃ”レベル以下に分布するように設定される。このように、“ＬＭ”レベルの閾値分布は、第１及び第２ページ読み出しで使用される読み出し電圧のうち最も低い読み出し電圧に基づいて設定される。
［１２−１−２］データの割り付けについて
図１２２は、第１２実施形態における第１段階の書き込みに対応するデータの割り付けの一例を示している。第１２実施形態における第１段階の書き込みでは、例えば図１２２及び以下のそれぞれに示すように、第１プレーンＰＬ１に対応するメモリセルトランジスタＭＴにおける２種類の閾値電圧と第２プレーンＰＬ２に対応するメモリセルトランジスタＭＴにおける２種類の閾値電圧とで構成される、４種類の組み合わせに対してそれぞれ２ビットデータが割り当てられる。
（例）“第１プレーンＰＬ１内のメモリセルトランジスタＭＴの閾値電圧”、“第２プレーンＰＬ２内のメモリセルトランジスタＭＴの閾値電圧”：“第１ビット／第２ビット”データ
（１）“Ｚ”レベル、“Ｚ”レベル：“１１”データ
（２）“Ｚ”レベル、“ＬＭ”レベル：“１０”データ
（３）“ＬＭ”レベル、“Ｚ”レベル：“００”データ
（４）“ＬＭ”レベル、“ＬＭ”レベル：“０１”データ。
第１２実施形態における第２段階の書き込みに対応するデータの割り付けは、第１１実施形態で説明した図１０５及び図１０６を用いて説明したデータの割り付けと同様のため、説明を省略する。
［１２−２］書き込み動作
（第１段階の書き込み）
図１２３は、第１２実施形態に係る半導体メモリ１０の第１段階の書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示している。第１２実施形態における第１段階の書き込みでは、例えば第１ページ書き込みと第２ページ書き込みとが一括で実行される。
具体的には、図１２３に示すように、まず、メモリコントローラ２０は、第１コマンドセットＣＳ１及び第２コマンドセットＣＳ２を順に半導体メモリ１０に送信する。コマンドセットＣＳ１及びＣＳ２はそれぞれ、第１及び第２ページに対応する動作を指示するコマンドを含み、第１及び第２ページに対応する書き込みデータＤＡＴとを含んでいる。
半導体メモリ１０は、コマンドセットＣＳ１を受信した後に、一時的にビジー状態に遷移して、受信した書き込みデータＤＡＴをセンスアンプモジュール１７Ａ及び１７Ｂ及び内のそれぞれのラッチ回路に転送する。
半導体メモリ１０は、第２コマンドセットＣＳ２を受信した後にビジー状態に遷移して、シーケンサ１４が、センスアンプモジュール１７Ａ及び１７Ｂ内のそれぞれのラッチ回路に保持された第１及び第２ページの書き込みデータに基づいた第１段階の書き込みを実行する。具体的には、シーケンサ１４は、第１及び第２ページの書き込みデータに基づいて、第１プレーンＰＬ１に対する第１書き込み動作と、第２プレーンＰＬ２に対する第２書き込み動作とを同時に並列で実行する。
尚、図１２３では、半導体メモリ１がコマンドセットＣＳ１を受信した後に一時的にビジー状態に遷移しているが、これに限定されない。例えば、半導体メモリ１は、コマンドセットＣＳ１を受信した後に一時的にビジー状態に遷移せずに、第１ページ及び第２ページのデータ入力後に第１段階の書き込みを開始しても良い。
第１プレーンＰＬ１に対する第１書き込み動作と第２プレーンＰＬ２に対する第２書き込み動作とのそれぞれでは、図１２２に示されたデータの割り付けに基づいて書き込み対象及び書き込み禁止のそれぞれのメモリセルトランジスタＭＴが設定され、シーケンサ１４がプログラムループを実行する。図１２２に示された一例では、第１及び第２書き込み動作のそれぞれにおいて“ＬＭ”レベルの書き込みが実行されるため、各プログラムループのベリファイ動作において選択ワード線ＷＬselにベリファイ電圧ＬＭＶが印加されている。第１プレーンＰＬ１に対する第１書き込み動作と第２プレーンＰＬ２に対する第２書き込み動作とのそれぞれの詳細は、第１実施形態で図１１を用いて説明した第１書き込み動作と同様のため、説明を省略する。
第１プレーンＰＬ１に対する第１書き込み動作と第２プレーンＰＬ２に対する第２書き込み動作とのそれぞれが終了すると、図１２１の（ｂ）に示された閾値分布のような２つの閾値分布が、第１プレーンＰＬ１で選択されたセルユニットＣＵ内のメモリセルトランジスタＭＴの閾値電圧と、第２プレーンＰＬ２で選択されたセルユニットＣＵ内のメモリセルトランジスタＭＴの閾値電圧とのそれぞれによって形成される。そして、シーケンサ１４は、第１プレーンＰＬ１に対する第１書き込み動作と第２プレーンＰＬ２に対する第２書き込み動作とのそれぞれが終了したことを検知すると第１段階の書き込みを終了し、半導体メモリ１０をレディ状態に遷移させる。
尚、第１２実施形態において、第１段階の書き込みで使用されるプログラム電圧ＶＰＧＭの初期値は、後述する第２段階の書き込みで使用されるプログラム電圧ＶＰＧＭの初期値よりも高い電圧に設定されても良い。また、第１段階の書き込みにおけるプログラム電圧ＶＰＧＭのステップアップ幅は、第２段階の書き込みにおけるプログラム電圧ＶＰＧＭのステップアップ幅よりも大きく設定されても良い。
（第２段階の書き込み）
図１２４は、第１２実施形態に係る半導体メモリ１０の第２段階の書き込みにおけるコマンド及び各配線の信号並びに電圧の一例を示している。第１２実施形態における第２段階の書き込みでは、例えば第２〜第６ページ書き込みが一括で実行される。
具体的には、図１２４に示すように、まず、メモリコントローラ２０は、第３コマンドセットＣＳ３、第４コマンドセットＣＳ４、第５コマンドセットＣＳ５、及び第６コマンドセットＣＳ６を順に半導体メモリ１０に送信する。コマンドセットＣＳ３〜ＣＳ６はそれぞれ、第３〜第６ページに対応する動作を指示するコマンドを含み、第３〜第６ページに対応する書き込みデータＤＡＴとを含んでいる。
半導体メモリ１０は、コマンドセットＣＳ３〜ＣＳ５をそれぞれ受信した後に、一時的にビジー状態に遷移して、受信した書き込みデータＤＡＴをセンスアンプモジュール１７Ａ及び１７Ｂ及び内のそれぞれのラッチ回路に転送する。半導体メモリ１０は、第６コマンドセットＣＳ６を受信した後にビジー状態に遷移して、シーケンサ１４が第２段階の書き込みを実行する。
尚、図１２４では、半導体メモリ１がコマンドセットＣＳ３、ＣＳ４、及びＣＳ５のそれぞれを受信した後に一時的にビジー状態に遷移しているが、これに限定されない。例えば、半導体メモリ１は、コマンドセットＣＳ３、ＣＳ４、及びＣＳ５のそれぞれを受信した後に一時的にビジー状態に遷移せずに、第３ページ、第４ページ、第５ページ、及び第６ページのデータ入力後に第２段階の書き込みを開始しても良い。
第２段階の書き込みにおいてシーケンサ１４は、まず第１プレーンＰＬ１と第２プレーンＰＬ２とのそれぞれに対するＩＤＬ（Internal Data Load）を同時に並列で実行する。
第１プレーンＰＬ１に対するＩＤＬでは、読み出し電圧ＬＭＲを用いた読み出し動作が実行され、第１及び第２ページの書き込みデータに対応する読み出し結果が、例えばセンスアンプモジュール１７Ａ内のラッチ回路に保持される。
第２プレーンＰＬ２に対するＩＤＬでは、読み出し電圧ＬＭＲを用いた読み出し動作が実行され、第１及び第２ページの書き込みデータに対応する読み出し結果が、例えばセンスアンプモジュール１７Ｂ内のラッチ回路に保持される。
第１プレーンＰＬ１に対するＩＤＬと、第２プレーンＰＬ２に対するＩＤＬとのそれぞれが終了すると、シーケンサ１４は、第１プレーンＰＬ１に対する第１書き込み動作と、第２プレーンＰＬ２に対する第２書き込み動作とを同時に並列で実行する。第２段階の書き込みにおける第１プレーンＰＬ１に対する第１書き込み動作と第２プレーンＰＬ２に対する第２書き込み動作とのそれぞれでは、図１０５及び図１０６に示されたデータの割り付けに基づいて、書き込み対象及び書き込み禁止のそれぞれのメモリセルトランジスタＭＴが設定され、シーケンサ１４がプログラムループを実行する。
第１プレーンＰＬ１に対する第１書き込み動作と第２プレーンＰＬ２に対する第２書き込み動作とのそれぞれが終了すると、図１２１の（ｃ）に示された閾値分布のような８つの閾値分布が、第１プレーンＰＬ１で選択されたセルユニットＣＵ内のメモリセルトランジスタＭＴの閾値電圧と、第２プレーンＰＬ２で選択されたセルユニットＣＵ内のメモリセルトランジスタＭＴの閾値電圧とのそれぞれによって形成される。
そして、シーケンサ１４は、第１プレーンＰＬ１に対する第１書き込み動作と第２プレーンＰＬ２に対する第２書き込み動作とのそれぞれが終了したことを検知すると第２段階の書き込みを終了し、半導体メモリ１０をレディ状態に遷移させる。
以上で説明した第１段階の書き込み及び第２段階の書き込みにおける、センスアンプユニットＳＡＵが保持するデータに基づいた第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれのメモリセルトランジスタＭＴの閾値電圧の変化の概要が以下に示されている。
（１）“第１ビット／第２ビット”データが“１１”データである場合
第１プレーンＰＬ１内のメモリセルトランジスタＭＴの閾値電圧は、第１段階の書き込み後に“Ｚ”レベルとなり、第２段階の書き込み後に、“第３ビット／第４ビット／第５ビット／第６ビット”のデータに応じて、“Ｚ”レベルから“Ｚ”レベル、“Ａ”レベル、“Ｂ”レベル、及び“Ｃ”レベルの何れかに設定される。
第２プレーンＰＬ２内のメモリセルトランジスタＭＴの閾値電圧は、第１段階の書き込み後に“Ｚ”レベルとなり、第２段階の書き込み後に、“第３ビット／第４ビット／第５ビット／第６ビット”のデータに応じて、“Ｚ”レベルから“Ｚ”レベル、“Ａ”レベル、“Ｂ”レベル、及び“Ｃ”レベルの何れかに設定される。
（２）“第１ビット／第２ビット”データが“１０”データである場合
第１プレーンＰＬ１内のメモリセルトランジスタＭＴの閾値電圧は、第１段階の書き込み後に“Ｚ”レベルとなり、第２段階の書き込み後に、“第３ビット／第４ビット／第５ビット／第６ビット”のデータに応じて、“Ｚ”レベルから“Ｚ”レベル、“Ａ”レベル、“Ｂ”レベル、及び“Ｃ”レベルの何れかに設定される。
第２プレーンＰＬ２内のメモリセルトランジスタＭＴの閾値電圧は、第１段階の書き込み後に“ＬＭ”レベルとなり、第２段階の書き込み後に、“第３ビット／第４ビット／第５ビット／第６ビット”のデータに応じて、“ＬＭ”レベルから“Ｄ”レベル、“Ｅ”レベル、“Ｆ”レベル、及び“Ｇ”レベルの何れかに設定される。
（３）“第１ビット／第２ビット”データが“００”データである場合
第１プレーンＰＬ１内のメモリセルトランジスタＭＴの閾値電圧は、第１段階の書き込み後に“ＬＭ”レベルとなり、第２段階の書き込み後に、“第３ビット／第４ビット／第５ビット／第６ビット”のデータに応じて、“ＬＭ”レベルから“Ｄ”レベル、“Ｅ”レベル、“Ｆ”レベル、及び“Ｇ”レベルの何れかに設定される。
第２プレーンＰＬ２内のメモリセルトランジスタＭＴの閾値電圧は、第１段階の書き込み後に“Ｚ”レベルとなり、第２段階の書き込み後に、“第３ビット／第４ビット／第５ビット／第６ビット”のデータに応じて、“Ｚ”レベルから“Ｚ”レベル、“Ａ”レベル、“Ｂ”レベル、及び“Ｃ”レベルの何れかに設定される。
（４）“第１ビット／第２ビット”データが“０１”データである場合
第１プレーンＰＬ１内のメモリセルトランジスタＭＴの閾値電圧は、第１段階の書き込み後に“ＬＭ”レベルとなり、第２段階の書き込み後に、“第３ビット／第４ビット／第５ビット／第６ビット”のデータに応じて、“ＬＭ”レベルから“Ｄ”レベル、“Ｅ”レベル、“Ｆ”レベル、及び“Ｇ”レベルの何れかに設定される。
第２プレーンＰＬ２内のメモリセルトランジスタＭＴの閾値電圧は、第１段階の書き込み後に“ＬＭ”レベルとなり、第２段階の書き込み後に、“第３ビット／第４ビット／第５ビット／第６ビット”のデータに応じて、“ＬＭ”レベルから“Ｄ”レベル、“Ｅ”レベル、“Ｆ”レベル、及び“Ｇ”レベルの何れかに設定される。
（書き込み順番について）
図１２５は、第１２実施形態に係る半導体メモリ１０の書き込み動作における書き込み順番の一例を示すフローチャートである。尚、以下の説明では、説明を簡便にするために変数ｉ及びｊを用いる。変数ｉ及びｊは、例えばメモリコントローラ２０が備えるカウンタによって保持される変数であり、メモリコントローラ２０の制御によってインクリメントされる。
図１２５に示すように、まずメモリコントローラ２０は、ワード線ＷＬｉ（ｉ＝０）を選択して且つストリングユニットＳＵ０〜ＳＵ３を順に選択した第１段階の書き込みを半導体メモリ１０に指示する（ステップＳ７０）。ステップＳ７０における第１段階の書き込みが終了すると、変数ｉがインクリメントされ、変数ｊはリセット（ｊ＝０）される（ステップＳ７１）。そしてメモリコントローラ２０は、ワード線ＷＬｉを選択し且つストリングユニットＳＵｊを選択した第１段階の書き込みを半導体メモリ１０に指示する（ステップＳ７２）。具体的には、半導体メモリ１０は、ワード線ＷＬ１を選択し且つストリングユニットＳＵ０を選択した第１段階の書き込みを実行する。
次に、メモリコントローラ２０は、ワード線ＷＬ（ｉ−１）を選択し且つストリングユニットＳＵｊを選択した第２段階の書き込みを半導体メモリ１０に指示する（ステップＳ７３）。具体的には、半導体メモリ１０は、ワード線ＷＬ０を選択し且つストリングユニットＳＵ０を選択した第２段階の書き込みを実行する。
ステップＳ７３における第２段階の書き込みが終了した時点でｊ＝３ではない場合（ステップＳ７４、ＮＯ）、変数ｊがインクリメントされ（ステップＳ７５）、ステップＳ７２以降の動作が繰り返される。一方でｊ＝３である場合（ステップＳ７４、ＹＥＳ）、続けて変数ｉの値が確認される（ステップＳ７６）。
ｉ＝７ではない場合（ステップＳ７６、ＮＯ）、ステップＳ６１に戻り、変数ｉがインクリメントされて且つ変数ｊがリセットされてから、ステップＳ６２以降の動作が繰り返される。一方でｉ＝７である場合（ステップＳ７６、ＹＥＳ）、メモリコントローラ２０は、ワード線ＷＬｉ（ｉ＝７）を選択して且つストリングユニットＳＵ０〜ＳＵ３を順に選択した第２段階の書き込みを半導体メモリ１０に指示する（ステップＳ７７）。
以上のように、第１２実施形態に係る半導体メモリ１０は、ワード線ＷＬ０を選択した各ストリングユニットＳＵに対する第１段階の書き込みを実行した後に、ワード線ＷＬ１を選択した第１段階の書き込みと、ワード線ＷＬ０を選択した第２段階の書き込みとを交互に実行する。この動作は、ストリングユニットＳＵ０からＳＵ３まで順に選択して実行される。
そして、半導体メモリ１０は、ワード線ＷＬ０とストリングユニットＳＵ３とを選択した第２段階の書き込みを実行した後に、ワード線ＷＬ２を選択した第１段階の書き込みと、ワード線ＷＬ１を選択した第２段階の書き込みとを交互に実行する。以下、同様である。
尚、第１２実施形態で説明された第１段階の書き込みと第２段階の書き込みとの書き込み順番はあくまで一例であり、これに限定されない。少なくとも、あるセルユニットＣＵが選択された第２段階の書き込みが、当該セルユニットＣＵに隣接したセルユニットＣＵが選択された第１段階の書き込みが実行された後に実行されていれば良い。
［１２−３］第１２実施形態の効果
以上で説明した本実施形態に係る半導体メモリ１０に依れば、書き込んだデータの信頼性を向上することが出来る。以下に、本効果の詳細について説明する。
半導体メモリでは、書き込み動作により所望の閾値電圧に調整されたメモリセルの閾値電圧が、当該メモリセルに対する書き込み動作の後に変動してしまうことがある。例えば、書き込み動作によってメモリセルの電荷蓄積層に電子が注入された後に、一定量の電子が電荷蓄積層から抜けて閾値電圧が下降する初期落ちという現象が生じる。この初期落ちによる閾値電圧の変動量は、書き込み動作によりメモリセルの電荷蓄積層に注入された電子の量に基づいている。
また、データが書き込まれたメモリセルに隣接するメモリセルの書き込み動作が実行されると、隣接するメモリセルの閾値電圧が上昇することに伴って、既にデータが書き込まれたメモリセルの閾値電圧が上昇する。この現象は隣接するメモリセル間の寄生容量の変化により生じ、隣接するメモリセルにおける閾値電圧の変動量が大きくなるほど、当該メモリセルにおける閾値電圧の変動量が大きくなる。
このように、閾値分布の初期落ちや、隣接メモリセル間の寄生容量の影響によりメモリセルの閾値電圧が変動すると、メモリセルの閾値分布が広がって読み出し動作時のエラービット数が増加する可能性がある。
そこで、本実施形態に係る半導体メモリ１０は、第１１実施形態で説明した方法で６ページデータを書き込む際に、２段階の書き込み動作を適用する。具体的には、半導体メモリ１０は、１段階目の書き込み動作（第１段階の書き込み）において第１及び第２ビットを含む２ページデータを書き込み、その後の２段階目の書き込み動作（第２段階の書き込み）において第３〜第６ビットを含む４ページデータを書き込む。
さらに、本実施形態に係る半導体メモリ１０では、第１段階の書き込みと第２段階の書き込みとの間に、隣接するワード線ＷＬを選択した第１段階の書き込みを実行する。具体的には、例えばワード線ＷＬ０を選択した第１段階の書き込みを実行した場合、次に隣接するワード線ＷＬ１を選択した第１段階の書き込みを実行し、その後にワード線ＷＬ０を選択した第２段階の書き込みを実行する。
この場合、ワード線ＷＬ０に対応するメモリセルでは、ワード線ＷＬ１を選択した第１段階の書き込みを実行している間に初期落ちが生じる。そして、ワード線ＷＬ０を選択した第２段階の書き込みが、ワード線ＷＬ１を選択した第１段階の書き込みにより生じた隣接メモリセル間の寄生容量の変化の影響を受けた状態から実行される。その結果、最終的に得られる閾値分布においては、これらの影響を無視することが出来る。
さらに、第２段階の書き込みが、第１段階の書き込みによってある程度閾値電圧が上昇したメモリセルトランジスタＭＴに対する書き込み動作となる。その結果、第２段階の書き込みによるメモリセルトランジスタＭＴの閾値電圧の変動量が小さくなる。つまり、第２段階の書き込みにおいてメモリセルトランジスタＭＴの電荷蓄積層に注入される電子の量が、６ビット一括でデータを書き込む場合と比べて少なくなる。
これにより、本実施形態に係る半導体メモリ１０は、データを書き込んだ後に生じる、閾値電圧の初期落ちの影響と、隣接メモリセル間の寄生容量の影響とを抑制することが出来る。従って本実施形態に係る半導体メモリ１０は、書き込み動作における閾値分布の広がりを抑制することが出来るため、書き込んだデータの信頼性を向上することが出来る。
尚、第１２実施形態において第１段階の書き込みは、第１及び第２ページデータのみを用いる書き込み動作である。そして、第１段階の書き込み後の閾値分布は、後の第２書き込みで細かく形成されるため、大まかに形成されていれば良い。
このため、第１２実施形態に係る半導体メモリ１０は、第１段階の書き込みで使用されるプログラム電圧ＶＰＧＭの初期値とプログラムループ毎にステップアップされる電圧ＤＶＰＧＭとを、それぞれ第２段階の書き込みよりも大きく設定することが出来る。これにより本実施形態に係る半導体メモリ１０は、２段階の書き込み動作を実行する場合に、１段階目の書き込み動作を高速化することが出来る。
尚、第１２実施形態では、第１段階の書き込みにおいて第１及び第２ページデータの書き込みが実行され、第２段階の書き込みにおいて第３〜第６ページデータの書き込みが実行される場合について説明したが、第１段階の書き込みで書き込まれるページ数と第２段階の書き込みで書き込まれるページ数とは、任意の組み合わせにすることが出来る。
例えば、半導体メモリ１０は、第１段階の書き込みにおいて第１〜第３ページデータの書き込みを実行し、第２段階の書き込みにおいて第４〜第６ページデータの書き込みを実行しても良い。このような場合においても、半導体メモリ１０は、第１２実施形態で説明したように、書き込み動作における閾値分布の広がりを抑制することが出来、書き込んだデータの信頼性を向上することが出来る。
さらに、第１２実施形態に係る半導体メモリ１０は、第３実施形態及び第５実施形態と同様に、フラグセルを使用することによってページ毎の書き込み状態を区別しても良い。このような場合においても、第１２実施形態に係る半導体メモリ１０は、第３実施形態及び第５実施形態と同様の効果を得ることが出来る。
［１３］第１３実施形態
第１３実施形態に係る半導体メモリ１０は、第１１実施形態に係る半導体メモリ１０と同様の構成を備え、第１１実施形態で説明したページ単位の読み出し動作の順番を変更することによって、一部の読み出し動作を省略する。以下に、第１３実施形態に係る半導体メモリ１０について、第１〜第１２実施形態と異なる点を説明する。
［１３−１］読み出し動作
図１２６は、第１３実施形態における読み出し動作における読み出し順番と、対応する読み出し電圧とを示している。第１３実施形態に係る半導体メモリ１０は、図１２６に示されたように、第１ページ、第２ページ、第３ページ、第６ページ、第５ページ、第４ページの順にデータを読み出す。
この場合、例えば、第１ページ読み出しと第２ページ読み出しとでは、第１プレーンＰＬ１及び第２プレーンＰＬ２のそれぞれで使用される読み出し電圧が同じである。第２ページ読み出しと第３ページ読み出しとでは、第２プレーンＰＬ２で使用される読み出し電圧が同じである。第４ページ読み出しと第５ページ読み出しとでは、第１プレーンＰＬ１で使用される読み出し電圧が同じである。
このため、第１３実施形態に係る半導体メモリ１０は、第８実施形態で説明した読み出し動作と同様に、続くページの読み出し動作において重複する読み出し電圧を用いた読み出しを省略してデータの定義のみを変更することによって、適切な読み出しデータを出力することが出来る。第１３実施形態に係る半導体メモリ１０のその他の動作は、第８実施形態で説明した読み出し動作と同様のため、説明を省略する。
［１３−２］第１３実施形態の効果
以上のように、第１３実施形態に係る半導体メモリ１０は、読み出し動作を適宜省略することが出来るため、消費電力を抑制することが出来る。具体的には、図１２６に示す例において、例えば第１ページ読み出しと第２ページ読み出しとでは同じ読み出し電圧が使用されるため、第１３実施形態に係る半導体メモリ１０は、第２ページ読み出しにおいて選択ワード線ＷＬselに読み出し電圧を印加する動作を省略することが出来、消費電力を抑制することが出来る。
また、第１３実施形態に係る半導体メモリ１０では、読み出すページの順番を変更することによって、続くページの読み出し動作において重複する読み出し電圧が使用される機会を増やしている。これにより、第１３実施形態に係る半導体メモリ１０は、省略することが可能な読み出し動作を増やすことが出来るため、読み出し順番を変更しない場合よりも消費電力を抑制することが出来る。
尚、第１３実施形態では、データの割り付けに対して読み出し順番を変更する場合を例に説明したが、データの割り付け自体が変更されていても良い。例えば、第１１実施形態において図１０５及び図１０６を用いて説明したデータの割り付けにおいて、第４ページと第６ページとの間で、対応するデータの割り付け、データの定義、及び読み出し電圧が入れ替えられても良い。このような場合においても、半導体メモリ１０は、続くページの読み出し動作において重複する読み出し電圧が使用される機会を増やすことが出来るため、消費電力を抑制することが出来る。
尚、第１３実施形態に係る半導体メモリ１０は、第９実施形態で説明した一括読み出しを実行することも可能である。つまり、第１３実施形態に係る半導体メモリ１０は、第８実施形態と第９実施形態の組み合わせを適用することも可能であり、適宜読み出し動作を省略することによって、さらに消費電力を抑制することが出来る。
［１４］第１４実施形態
第１４実施形態に係る半導体メモリ１０は、第１実施形態に係る半導体メモリ１０で冗長ブロックが設けられた場合におけるデータの記憶方法に関する。以下に、第１４実施形態に係る半導体メモリ１０について、第１〜第１３実施形態と異なる点を説明する。
［１４−１］半導体メモリ１０の構成
図１２７は、第１４実施形態に係る半導体メモリ１０の構成例を示し、メモリセルアレイ１１Ａ及び１１Ｂに含まれた一部のブロックＢＬＫを抽出して示している。
図１２７に示すように、第１４実施形態におけるメモリセルアレイ１１は、図１にを用いて説明した第１実施形態におけるメモリセルアレイ１１に対し、複数の冗長ブロックＢＬＫＲＤをさらに含んでいる。
具体的には、メモリセルアレイ１１Ａ及び１１Ｂのそれぞれは、冗長ブロックＢＬＫＲＤ１及びＢＬＫＲＤ１を含んでいる。尚、各メモリセルアレイ１１が含む冗長ブロックＢＬＫＲＤの個数はこれに限定されず、任意の個数に設計することが可能である。冗長ブロックＢＬＫＲＤの構成は、例えばブロックＢＬＫの構成と同様である。
図１２７に示す一例において、メモリセルアレイ１１ＡのブロックＢＬＫ０〜ＢＬＫ７は、それぞれメモリセルアレイ１１ＢのブロックＢＬＫ０〜ＢＬＫ７に関連付けられている。このブロックＢＬＫの組のことを、以下ではブロック群ＢＧと称する。
ブロック群ＢＧ０〜ＢＧ７は、図１２７に示すようにそれぞれブロックＢＬＫ０〜ＢＬＫ７を含んでいる。ブロック群ＢＧは、例えば第１実施形態で説明したような書き込み動作や読み出し動作が実行される組に相当し、ブロック群ＢＧ０〜ＢＧ７のそれぞれが、１ブロックＢＬＫ分のデータを記憶する。
メモリセルアレイ１１Ａの冗長ブロックＢＬＫＲＤ０及びＢＬＫＲＤ１は、それぞれメモリセルアレイ１１Ｂの冗長ブロックＢＬＫＲＤ０及びＢＬＫＲＤ１に関連付けられている。この冗長ブロックＢＬＫＲＤの組のことを、以下では冗長ブロック群ＢＧＲと称する。
冗長ブロック群ＢＧＲ０及びＢＧＲ１は、図１２７に示すようにそれぞれ冗長ブロック群ＢＧＲ０及びＢＧＲ１を含んでいる。冗長ブロック群ＢＧＲは、ブロック群ＢＧと同様に書き込み動作や読み出し動作が実行され得る。そして、冗長ブロック群ＢＧＲは、例えば不良が発生してバッドブロックに登録されたブロックＢＬＫを含むブロック群ＢＧの替わりにデータを記憶する領域として使用され得る。
［１４−２］動作
図１２８は、第１４実施形態に係る半導体メモリ１０において、バッドブロックを含むブロック群ＢＧに対して、ブロック群ＢＧ単位の救済をする場合の動作の一例を示している。
図１２８に示す一例では、メモリセルアレイ１１ＡのブロックＢＬＫ１及びＢＬＫ４と、メモリセルアレイ１１ＢのブロックＢＬＫ１とのそれぞれにおいて不良が発生し、これらのブロックＢＬＫがバッドブロックとして登録されている。つまり、ブロック群ＢＧ１とブロック群ＢＧ４とのそれぞれが、少なくとも１つのバッドブロックを含んでいる。
この場合、第１４実施形態に係る半導体メモリ１０では、例えばブロック群ＢＧ１が冗長ブロック群ＢＧＲ０に置き換えられ、ブロック群ＢＧ４が冗長ブロック群ＢＧＲ１に置き換えられる。
尚、第１４実施形態係る半導体メモリ１０において、各メモリセルアレイ１１に設けられた冗長ブロックＢＬＫＲＤが冗長ブロック群ＢＧＲとして使用されずに、プレーン毎に発生したバッドブロックの救済に使用されても良い。つまり、プレーン毎に登録されたバッドブロックが、当該バッドブロックが発生したプレーン内の冗長ブロックＢＬＫＲＤに適宜置き換えられても良い。
図１２９は、第１４実施形態に係る半導体メモリ１０において、バッドブロックを当該バッドブロックが発生したプレーン内で救済する場合の一例を示している。
図１２９に示す一例では、メモリセルアレイ１１ＡのブロックＢＬＫ２及びＢＬＫ４と、メモリセルアレイ１１ＢのブロックＢＬＫ１とのそれぞれにおいて不良が発生し、これらのブロックＢＬＫがバッドブロックとして登録されている。
この場合、第１４実施形態に係る半導体メモリ１０では、例えば、メモリセルアレイ１１ＡのブロックＢＬＫ２及びＢＬＫ４が、それぞれメモリセルアレイ１１Ａの冗長ブロックＢＬＫＲＤ０及びＢＬＫＲＤ１に置き換えられ、メモリセルアレイ１１ＢのブロックＢＬＫ１が、メモリセルアレイ１１Ｂの冗長ブロックＢＬＫＲＤ１に置き換えられる。
このようにバッドブロックが救済された場合、例えば、メモリセルアレイ１１ＡのブロックＢＬＫ１とメモリセルアレイ１１Ｂの冗長ブロックＢＬＫＲＤ０との組がブロック群ＢＧ１として機能し、メモリセルアレイ１１Ａの冗長ブロックＢＬＫＲＤ０とメモリセルアレイ１１ＢのブロックＢＬＫ２との組がブロック群ＢＧ２として機能し、メモリセルアレイ１１Ａの冗長ブロックＢＬＫＲＤ１とメモリセルアレイ１１ＢのブロックＢＬＫ３との組がブロック群ＢＧ４として機能する。
尚、図１２９に示すように、メモリセルアレイ１１ＡのブロックＢＬＫ２及びＢＬＫ４と、メモリセルアレイ１１ＢのブロックＢＬＫ１とのそれぞれにおいて不良が発生している場合に対して、図１２８を用いて説明したようにバッドブロックを救済した場合、不良が発生したブロックＢＬＫを含むブロック群ＢＧを救済するための冗長ブロック群ＢＧＲの数が不足してしまう。
具体的には、本例において冗長ブロック群ＢＧＲ０及びＢＧＲ１は、２つのブロック群ＢＧまでしか救済することが出来ないため、不良が発生したブロックＢＬＫを含むブロック群ＢＧ１、ＢＧ２、及びＢＧ４の全てを救済することが出来なくなってしまう。
これに対して、図１２９を用いて説明したバッドブロックの救済方法では、プレーン毎に登録されたバッドブロックが、当該バッドブロックが発生したプレーン内の冗長ブロックＢＬＫＲＤに適宜置き換えられるため、図１２８を用いて説明したバッドブロックの救済方法よりもバッドブロックの救済効率を上げることが出来る。
［１４−３］第１４実施形態の効果
以上のように、第１４実施形態に係る半導体メモリ１０は、発生したバッドブロックを救済することが出来る。従って、第１４実施形態に係る半導体メモリ１０は、半導体メモリ１０の記憶容量の低下を抑制することが出来る。
尚、第１４実施形態で説明したメモリセルアレイ１１ＡのブロックＢＬＫとメモリセルアレイ１１Ｂとの組み合わせは、その他の組み合わせであっても良い。
例えば、図１２７に示す半導体メモリ１０の構成において、メモリセルアレイ１０ＡのブロックＢＬＫ０がバッドブロックに登録された場合に、メモリセルアレイ１０ＡのブロックＢＬＫ１〜ＢＬＫ７がそれぞれメモリセルアレイ１０ＢのブロックＢＬＫ０〜ＢＬＫ６に関連付けられ、メモリセルアレイ１０Ａの冗長ブロックＢＬＫＲＤ０がメモリセルアレイ１０ＢのブロックＢＬＫ７に関連付けられても良い。このように、データを記憶させるブロックＢＬＫの組は、適宜変更することが可能である。
また、第６実施形態のように３つのメモリセルトランジスタＭＴを用いて複数ビットを記憶させる場合においても同様に、半導体メモリ１０は、各プレーンのメモリセルアレイ１１に冗長ブロックＢＬＫＲＤを含むことが出来る。
このような場合においても、半導体メモリ１０は、第１４実施形態で説明したようなバッドブロックの救済方法を利用することが出来る。また、半導体メモリ１０は、プレーン間で関連付けられるブロックＢＬＫを適宜変更することが出来る。
尚、図１２８を用いて説明した一例では、ブロック群ＢＧ４に対応するメモリセルアレイ１１ＢのブロックＢＬＫ４はグッドブロックである。第１４実施形態に係る半導体メモリ１０は、このようなバッドブロックを含むブロック群ＢＧにおけるグッドブロックを、ブロック群ＢＧとして使用せずに単独のブロックＢＬＫでデータを記憶させても良い。
この場合に半導体メモリ１０は、例えばバッドブロックを含むブロック群ＢＧにおけるグッドブロックを、１つのセルユニットＣＵが１ページデータを記憶するＳＬＣ（Single-Level Cell）として使用しても良いし、２ページ以上のデータを記憶するＭＬＣ（Multi-Level Cell）として使用しても良い。
［１５］その他の変形例等
実施形態の半導体メモリ＜図１、１０＞は、複数の第１メモリセル＜図２、ＭＴ＞を含む第１メモリセルアレイ＜図１、１１Ａ＞と、複数の第２メモリセル＜図２、ＭＴ＞を含む第２メモリセルアレイ＜図１、１１Ｂ＞と、を含む。第１メモリセル及び第２メモリセルのそれぞれの閾値電圧は、第１閾値電圧＜図８、“Ｚ”レベル＞と、第１閾値電圧よりも高い第２閾値電圧＜図８、“Ａ”レベル＞と、第２閾値電圧よりも高い第３閾値電圧＜図８、“Ｂ”レベル＞とのいずれかを有するように設定される。第１メモリセルの閾値電圧と、第２メモリセルの閾値電圧との組み合わせによって、第１ビット、第２ビット、及び第３ビットを含む３ビット以上のデータが記憶される。これにより、半導体メモリの読み出し動作を高速化することが出来る。
尚、第１〜第１４実施形態では、半導体メモリ１０が備えるメモリセルアレイ１１が２つ又は３つである場合を例に説明したが、半導体メモリ１０は４つ以上のメモリセルアレイ１１を備えていても良い。図１３０は、第１実施形態の変形例に係る半導体メモリ１０を示し、図１３１は、第６実施形態の変形例に係る半導体メモリ１０を示している。
図１３０に示す第１実施形態の変形例では、半導体メモリ１０が４つのメモリセルアレイ１１Ａ、１１Ｂ、１１Ｃ及び１１Ｄ（プレーンＰＬ１〜ＰＬ４）を備えている。そして、図１３０に示す変形例では、プレーンＰＬ１及びＰＬ２で第１グループＧＲ１が構成され、プレーンＰＬ３及びＰＬ４で第２グループＧＲ２が構成されている。
本例において第１グループＧＲ１と第２グループＧＲ２とのそれぞれは、例えば第１実施形態で説明した第１プレーンＰＬ１及び第２プレーンＰＬ２の組と同様に制御される。このように半導体メモリ１０は、第１実施形態で説明されたような２つのプレーンの組を複数組備えていても良い。
図１３１に示す第６実施形態の変形例では、半導体メモリ１０が６つのメモリセルアレイ１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ、１１Ｅ及び１１Ｆ（プレーンＰＬ１〜ＰＬ６）を備えている。そして、図１３１に示す変形例では、プレーンＰＬ１〜ＰＬ３で第１グループＧＲ１が構成され、プレーンＰＬ４〜ＰＬ６で第２グループＧＲ２が構成されている。
本例において第１グループＧＲ１と第２グループＧＲ２とのそれぞれは、例えば第６実施形態で説明した第１プレーンＰＬ１と第２プレーンＰＬ２と第３プレーンＰＬ３とのグループと同様に制御される。このように半導体メモリ１０は、第６実施形態で説明されたような３つのプレーンのグループを複数グループ備えていても良い。
上記実施形態では、「プレーン」がメモリセルアレイ１１、ロウデコーダモジュール１６、センスアンプモジュール１７の組で定義される場合を例に説明したが、「プレーン」は、少なくともメモリセルアレイ１１を含んでいれば良い。例えば、プレーン間でロウデコーダモジュール１６を共有しても良いし、プレーン間でセンスアンプモジュール１７を共有しても良い。
上記実施形態で説明された読み出し動作及び書き込み動作のそれぞれにおいて、異なるプレーンにおける動作タイミングはずれていても良い。例えば、第１プレーンＰＬ１に対する第１書き込み動作において選択ワード線ＷＬselにプログラム電圧ＶＰＧＭが印加されるタイミングと、第２プレーンＰＬ２に対する第２書き込み動作において選択ワード線ＷＬselにプログラム電圧ＶＰＧＭが印加されるタイミングとはずれていても良い。
上記実施形態で説明された書き込み動作において、シーケンサ１４は、既に閾値電圧が上昇したメモリセルトランジスタＭＴに対して同じレベルに対応する書き込みを実行する場合、書き込み禁止に設定すること無く、再度同じレベルの書き込みを実行しても良い。また、第１ページよりも上位に対応するページの書き込み動作においてシーケンサ１４は、最初のプログラムループを実行する前にベリファイ動作を実行しても良い。
上記実施形態における書き込み動作及び読み出し動作のそれぞれにおいて、選択ワード線ＷＬselに印加される電圧は、例えばドライバ回路１５がロウデコーダモジュール１６に電圧を供給する信号線ＣＧの電圧と同様の電圧となる。つまり、各種配線に印加される電圧や電圧が印加されている期間は、対応する信号線ＣＧの電圧を調べることにより大まかに知ることが出来る。
ドライバ回路１５に接続された各信号線の電圧から選択ゲート線及びワード線等の電圧を見積もる場合には、ロウデコーダＲＤに含まれたトランジスタＴＲによる電圧降下を考慮しても良い。この場合、選択ゲート線及びワード線のそれぞれの電圧は、それぞれ対応する信号線に印加されている電圧よりもトランジスタＴＲの電圧降下の分だけ低くなる。
上記実施形態において、説明に使用されたコマンド“ｘｘｈ”、コマンド“ｙｙｈ”、コマンド“ｚｚｈ”、コマンド“ｘｙｈ”、コマンド“ｘｚｈ”、コマンド“ｙｘｈ”、コマンド“ｙｚｈ”、及びコマンド“ｚｙｈ”のそれぞれは、任意のコマンドに置き換えることが可能である。
また、上記実施形態では、第１〜第６ページに対応する動作を指示するコマンドとして、それぞれコマンド“０１ｈ”〜“０６ｈ”を使用した場合を例に説明したが、これに限定されない。例えば、これらのコマンドがその他のコマンドに置き換えられても良いし、アドレス情報ＡＤＤにページの情報を含ませることによって、これらのコマンドが省略されても良い。
本明細書において“接続”とは、電気的に接続されている事を示し、例えば間に別の素子を介することを除外しない。また、本明細書において“オフ状態”とは、対応するトランジスタのゲートに当該トランジスタの閾値電圧未満の電圧が印加されていることを示し、例えばトランジスタのリーク電流のような微少な電流が流れることを除外しない。
上記実施形態におけるメモリセルアレイ１１は、その他の構成であっても良い。その他のメモリセルアレイ１１の構成については、例えば“三次元積層不揮発性半導体メモリ”という２００９年３月１９日に出願された米国特許出願１２／４０７，４０３号、“三次元積層不揮発性半導体メモリ”という２００９年３月１８日に出願された米国特許出願１２／４０６，５２４号、“不揮発性半導体記憶装置及びその製造方法”という２０１０年３月２５日に出願された米国特許出願１２／６７９，９９１号、“半導体メモリ及びその製造方法”という２００９年３月２３日に出願された米国特許出願１２／５３２，０３０号にそれぞれ記載されている。これらの特許出願は、その全体が本願明細書において参照により援用されている。
また、上記実施形態では、メモリセルアレイ１１に設けられたメモリセルトランジスタＭＴが三次元に積層された構造である場合を例に説明したが、これに限定されない。例えば、メモリセルアレイ１１の構成は、メモリセルトランジスタＭＴが二次元に配置された平面ＮＡＮＤフラッシュメモリであっても良い。このような場合においても、上記実施形態は実現することが可能であり、同様の効果を得ることが出来る。
上記実施形態において、ブロックＢＬＫは消去単位でなくても良い。その他の消去動作については、“不揮発性半導体記憶装置”という２０１１年９月１８日に出願された米国特許出願１３／２３５，３８９号、“不揮発性半導体記憶装置”という２０１０年１月２７日に出願された米国特許出願１２／６９４，６９０号にそれぞれ記載されている。これらの特許出願は、その全体が本願明細書において参照により援用されている。
上記実施形態において、書き込み動作で、奇数番目のワード線が選択された場合に選択ワード線に最初に印加される電圧と、偶数番目のワード線が選択された場合に選択ワード線に最初に印加される電圧とは異なっていても良い。書き込み動作で、非選択のワード線が奇数番目のワード線であるか、偶数番目のワード線であるかで、非選択のワード線に印加されるパス電圧を変えても良い。
第２〜第５実施形態に記載された１ページ毎に書き込む方式は、第６〜第９実施形態における４値の場合や、第１０実施形態における５値の場合や、第１１〜第１３実施形態における８値の場合等にも応用することが可能である。また、第１４実施形態で説明したプレーン毎に独立した冗長ブロックを置換する方法は、第１〜第１３実施形態のいずれに対しても応用することが可能である。
上記実施形態では、複数ビットのデータを２つ又は複数のメモリセルで記憶することによって読み出し回数を削減する方法について説明したが、複数ビットのデータを記憶したメモリセルの消去動作は同時に行われても良い。このため、複数ビットのデータを記憶したメモリセルが配置されているメモリセルアレイ１１のソース線ＳＬ又はウェル線は、共通に接続されていても良い。また、選択ゲート線ＳＧＤ又はＳＧＳも同様に、共通配線として１つの駆動回路により制御されても良い。
上記実施形態における、半導体メモリ１０が読み出し動作を実行した後にレディ状態になる前に、データ出力に備えて、セルユニットＣＵの最初のデータを出力回路の近くまでパイプラインを使用して転送しておくことについての動作イメージの一例が、図１３２に示されている。
図１３２に示す一例は、第１実施形態のような２つのプレーンを備える半導体メモリ１０の読み出し動作におけるパイプラインの状態を示している。具体的には、図１３２には、センスアンプモジュール１７Ａ及び論理回路１８間のパイプライン（センスアンプ１７Ａ出力）と、センスアンプモジュール１７Ｂ及び論理回路１８間のパイプライン（センスアンプ１７Ｂ出力）と、論理回路１８と半導体メモリ１０の出力回路との間のパイプライン（論理回路１８出力）とがそれぞれ示されている。また、図１３２に示された“１”〜“９”は、それぞれ１番目〜９番目に出力されるデータに関連するデータのことを示している。
図１３２に示すように、まず半導体メモリ１０は、受信した読み出しコマンド（ReadCMD）に基づいて読み出し動作を実行する。読み出し動作では、各プレーンの選択ワード線ＷＬselに所望の読み出し電圧（Read Level）が印加される。そして、読み出し電圧が印加されている間に制御信号ＳＴＢがアサートされ、センスアンプモジュール１７Ａ及び１７Ｂにおける読み出し結果が確定する。
それから、センスアンプモジュール１７Ａ及び１７Ｂは、それぞれ最初の読み出し結果（“１”）を論理回路１８に出力し、これらの読み出し結果を受信した論理回路１８はデータの演算処理を実行する。このとき、センスアンプモジュール１７Ａ及び１７Ｂは、それぞれ次の読み出し結果（“２”）を論理回路１８に出力する。また、半導体メモリ１０は、ワード線ＷＬselの電圧が接地電圧に下降した後に、レディ状態に遷移する。
メモリコントローラ２０は、半導体メモリ１０がビジー状態からレディ状態に遷移したことに基づいてリードイネーブル信号ＲＥｎを制御し、論理回路１８が確定させた読み出しデータ（“１”）が、リードイネーブル信号ＲＥｎが変化したことに基づいて、半導体メモリ１０からメモリコントローラ２０に出力される。この動作に伴い、論理回路１８が次の読み出し結果（“２”）をセンスアンプモジュール１７Ａ及び１７Ｂから受信し、さらにセンスアンプモジュール１７Ａ及び１７Ｂは、それぞれ次の読み出し結果（“３”）を論理回路１８に出力する。以降のデータも同様に処理され、半導体メモリ１０は、メモリセルアレイ１１から読み出され、論理回路１８によって演算されたデータを、順次メモリコントローラ２０に出力する。
以上で説明した動作は、上述したいずれの実施形態に対しても適用することが可能である。また、上述した動作は、半導体メモリ１０が３つのプレーンを備える場合においても同様に実行することが出来る。この場合には、図１３２を用い説明した動作に対して、センスアンプモジュール１７Ａ及び１７Ｂと同様に動作するセンスアンプモジュール１７Ｃに対応する動作が追加される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…メモリシステム、１０…半導体メモリ、１１…メモリセルアレイ、１２…コマンドレジスタ、１３…アドレスレジスタ、１４…シーケンサ、１５…ドライバ回路、１６…ロウデコーダモジュール、１７…センスアンプモジュール、１８…論理回路、２０…メモリコントローラ、２１…ホストインターフェイス回路、２２…ＣＰＵ、２３…ＲＡＭ、２４…バッファメモリ、２５…ＥＣＣ回路、２６…ＮＡＮＤインターフェイス回路、７０…フラグ確認回路、８０…データ変換回路、ＢＬ…ビット線、ＷＬ…ワード線、ＳＧＤ，ＳＧＳ…選択ゲート線、ＢＬＫ…ブロック、ＳＵ…ストリングユニット、ＲＤ…ロウデコーダ、ＳＡＵ…センスアンプユニット、ＭＴ…メモリセルトランジスタ、ＳＴ…選択トランジスタ

Claims (20)

  1. 複数の第１メモリセルを含む第１メモリセルアレイと、
    複数の第２メモリセルを含む第２メモリセルアレイと、を備え、
    前記第１メモリセル及び前記第２メモリセルのそれぞれの閾値電圧は、第１閾値電圧と、前記第１閾値電圧よりも高い第２閾値電圧と、前記第２閾値電圧よりも高い第３閾値電圧とのいずれかを有するように設定され、
    前記第１メモリセルの閾値電圧と、前記第２メモリセルの閾値電圧との組み合わせによって、第１ビット、第２ビット、及び第３ビットを含む３ビット以上のデータが記憶される、半導体メモリ。
  2. 前記複数の第１メモリセルに接続された第１ワード線と、
    前記複数の第２メモリセルに接続された第２ワード線と、
    コントローラと、をさらに備え、
    前記コントローラは、前記第１ビット、前記第２ビット、及び前記第３ビットを含む３ページ分の書き込みデータを受信すると、前記３ページ分の書き込みデータに基づいて、前記複数の第１メモリセルと前記複数の第２メモリセルとのそれぞれに対して書き込み動作を実行する、
    請求項１に記載の半導体メモリ。
  3. 前記コントローラは、前記書き込み動作において、前記第１メモリセルと前記第２メモリセルとの組み合わせに第１データを書き込む場合、前記第１メモリセルの閾値電圧を前記第２閾値電圧に上昇させ、前記第２メモリセルの閾値電圧を前記第３閾値電圧に上昇させる、
    請求項２に記載の半導体メモリ。
  4. 前記コントローラは、前記第１ビットを含む第１ページの読み出し動作において、前記第１ワード線と前記第２ワード線とのそれぞれに１種類の読み出し電圧を印加することによって、前記複数の第１メモリセルと前記複数の第２メモリセルとのそれぞれからデータを読み出し、前記複数の第１メモリセルから読み出された第１の読み出しデータと、前記複数の第２メモリセルから読み出された第２の読み出しデータとに基づいて前記第１ページの読み出しデータを確定し、確定した前記第１ページの読み出しデータを外部に出力する、
    請求項２又は請求項３に記載の半導体メモリ。
  5. 前記コントローラは、前記第１ページの読み出し動作と、前記第２ビットを含む第２ページの読み出し動作と、前記第３ビットを含む第３ページの読み出し動作とのそれぞれにおいて、前記第１ワード線と前記第２ワード線とのそれぞれに対して、第１読み出し電圧と、前記第１読み出し電圧よりも高い第２読み出し電圧とのうちいずれか１種類の読み出し電圧を印加し、
    前記コントローラが、前記第１ページの読み出し動作において前記第１ワード線と前記第２ワード線とのそれぞれに印加する読み出し電圧の組み合わせと、前記第２ページの読み出し動作において前記第１ワード線と前記第２ワード線とのそれぞれに印加する読み出し電圧の組み合わせと、前記第３ページの読み出し動作において前記第１ワード線と前記第２ワード線とのそれぞれに印加する読み出し電圧の組み合わせとは異なる、
    請求項４に記載の半導体メモリ。
  6. 前記複数の第１メモリセルに接続された第１ワード線と、
    前記複数の第２メモリセルに接続された第２ワード線と、
    コントローラと、をさらに備え、
    前記コントローラは、
    前記第１ビットを含む第１ページの書き込みデータを受信すると、受信した前記第１ページの書き込みデータに基づいて、前記複数の第１メモリセル及び前記複数の第２メモリセルのうち一方のメモリセルに対して前記第１ページの書き込み動作を実行し、
    前記第２ビットを含む第２ページの書き込みデータを受信すると、受信した前記第２ページの書き込みデータに基づいて、前記複数の第１メモリセル及び複数の第２メモリセルのうち他方のメモリセルに対して前記第２ページの書き込み動作を実行し、
    前記第３ビットを含む第３ページの書き込みデータを受信すると、前記複数の第１メモリセル又は前記複数の第２メモリセルに書き込まれた前記第１ページのデータを読み出し、前記複数の第１メモリセル又は複数の第２メモリセルに書き込まれた前記第２ページのデータを読み出し、読み出された前記第１ページのデータと、読み出された前記第２ページのデータと、受信した前記第３ページのデータとに基づいて、前記複数の第１メモリセルと前記複数の第２メモリセルとのそれぞれに対して前記第３ページの書き込み動作を実行する、
    請求項１に記載の半導体メモリ。
  7. 前記コントローラは、
    前記第３ページのデータが書き込まれる前の前記第１ページの読み出し動作では、前記第１ワード線又は前記第２ワード線に１種類の読み出し電圧を印加することによって前記複数の第１メモリセル又は前記複数の第２メモリセルからデータを読み出し、前記複数の第１メモリセル又は前記複数の第２メモリセルから読み出されたデータを前記第１ページの読み出しデータとして外部に出力し、
    前記第３ページのデータが書き込まれた後の前記第１ページの読み出し動作では、前記第１ワード線と前記第２ワード線とのそれぞれに１種類の読み出し電圧を印加することによって、前記複数の第１メモリセルと前記複数の第２メモリセルとのそれぞれからデータを読み出し、前記複数の第１メモリセルから読み出された第１の読み出しデータと前記複数の第２メモリセルから読み出された第２の読み出しデータとに基づいて前記第１ページの読み出しデータを確定し、確定した前記第１ページの読み出しデータを外部に出力する、
    請求項６に記載の半導体メモリ。
  8. 前記複数の第１メモリセル及び前記複数の第２メモリセルは、フラグセルを含み、
    前記コントローラは、
    前記第３ページの書き込み動作において、前記フラグセルの閾値電圧を前記第２閾値電圧又は前記第３閾値電圧まで上昇させ、
    前記第１ページの読み出し動作において、
    前記第１ワード線と前記第２ワード線とのそれぞれに１種類の読み出し電圧を印加することによって、前記複数の第１メモリセルと前記複数の第２メモリセルと前記フラグセルとのそれぞれからデータを読み出し、
    前記フラグセルから読み出されたデータが第１データである場合に、前記複数の第１メモリセル又は前記複数の第２メモリセルから読み出されたデータを前記第１ページの読み出しデータとして外部に出力し、
    前記フラグセルから読み出されたデータが前記第１データと異なる第２データである場合に、前記複数の第１メモリセルから読み出された第１の読み出しデータと前記複数の第２メモリセルから読み出された第２の読み出しデータとに基づいて前記第１ページの読み出しデータを確定し、確定した前記第１ページの読み出しデータを外部に出力する、
    請求項６に記載の半導体メモリ。
  9. 前記複数の第１メモリセル及び前記複数の第２メモリセルは、複数の前記フラグセルを含み、
    前記コントローラは、前記第１ページの読み出し動作において、前記複数のフラグセルから読み出されたデータに対して多数決又はエラー訂正を実行することにより、前記フラグセルの読み出しデータを確定する、
    請求項８に記載の半導体メモリ。
  10. 前記複数の第１メモリセルに接続された第１ワード線と、
    前記複数の第２メモリセルに接続された第２ワード線と、
    コントローラと、をさらに備え、
    前記コントローラは、
    前記第１ビットを含む第１ページの書き込みデータを受信すると、受信した前記第１ページの書き込みデータに基づいて、前記複数の第１メモリセルと前記複数の第２メモリセルとのそれぞれに対して前記第１ページの書き込み動作を実行し、
    前記第２ビットを含む第２ページの書き込みデータを受信すると、前記複数の第１メモリセルに書き込まれた前記第１ページのデータと前記複数の第２メモリセルに書き込まれた前記第１ページのデータとのそれぞれを読み出し、前記複数の第１メモリセルから読み出された前記第１ページのデータと受信した前記第２ページの書き込みデータとに基づいて、前記複数の第１メモリセルに対して前記第２ページの書き込み動作を実行し、前記複数の第２メモリセルから読み出された前記第１ページのデータと受信した前記第２ページの書き込みデータとに基づいて、前記複数の第２メモリセルに対して前記第２ページの書き込み動作を実行し、
    前記第３ビットを含む第３ページの書き込みデータを受信すると、前記複数の第１メモリセルに書き込まれた前記第１及び第２ページのそれぞれのデータと、前記複数の第２メモリセルに書き込まれた前記第１及び第２ページのそれぞれのデータとのそれぞれを読み出し、前記複数の第１メモリセルから読み出された前記第１及び第２ページのそれぞれのデータと受信した前記第３ページの書き込みデータとに基づいて、前記複数の第１メモリセルに対して前記第３ページの書き込み動作を実行し、前記複数の第２メモリセルから読み出された前記第１及び第２ページのそれぞれのデータと受信した前記第３ページの書き込みデータとに基づいて、前記複数の第２メモリセルに対して前記第３ページの書き込み動作を実行する、
    請求項１に記載の半導体メモリ。
  11. 前記コントローラは、
    前記第２ページのデータが書き込まれる前の前記第１ページの読み出し動作では、前記第１ワード線及び前記第２ワード線のうちいずれかのワード線に１種類の読み出し電圧を印加することによって前記複数の第１メモリセル又は前記複数の第２メモリセルからデータを読み出し、前記複数の第１メモリセル又は前記複数の第２メモリセルから読み出されたデータを前記第１ページの読み出しデータとして外部に出力し、
    前記第２ページのデータが書き込まれた後且つ前記第３ページのデータが書き込まれる前の前記第１ページの読み出し動作では、前記第１ワード線及び前記第２ワード線のうちいずれかのワード線に１種類の読み出し電圧を印加することによって前記複数の第１メモリセル又は前記複数の第２メモリセルからデータを読み出し、前記複数の第１メモリセル又は前記複数の第２メモリセルから読み出されたデータを前記第１ページの読み出しデータとして外部に出力し、
    前記第３ページのデータが書き込まれた後の前記第１ページの読み出し動作では、前記第１ワード線と前記第２ワード線とのそれぞれに１種類の読み出し電圧を印加することによって、前記複数の第１メモリセルと前記複数の第２メモリセルとのそれぞれからデータを読み出し、前記複数の第１メモリセルから読み出された第１の読み出しデータと前記複数の第２メモリセルから読み出された第２の読み出しデータとに基づいて前記第１ページの読み出しデータを確定し、確定した前記第１ページの読み出しデータを外部に出力する、
    請求項１０に記載の半導体メモリ。
  12. 前記複数の第１メモリセル及び前記複数の第２メモリセルは、第１フラグセルと第２フラグセルとを含み、
    前記コントローラは、
    前記第２ページの書き込み動作において、前記第１フラグセルの閾値電圧を前記第２閾値電圧又は前記第３閾値電圧まで上昇させ、
    前記第３ページの書き込み動作において、前記第２フラグセルの閾値電圧を前記第２閾値電圧又は前記第３閾値電圧まで上昇させ、
    前記第１ページの読み出し動作において、
    前記第１ワード線と前記第２ワード線とのそれぞれに１種類の読み出し電圧を印加することによって、前記複数の第１メモリセルと前記複数の第２メモリセルと前記第１フラグセルと前記第２フラグセルとのそれぞれからデータを読み出し、
    前記第１フラグセルから読み出されたデータが第１データである場合に、前記複数の第１メモリセル又は前記複数の第２メモリセルから読み出されたデータを前記第１ページの読み出しデータとして外部に出力し、
    前記第１フラグセルから読み出されたデータが前記第１データと異なる第２データであり且つ前記第２フラグセルから読み出されたデータが第３データである場合に、前記複数の第１メモリセル又は前記複数の第２メモリセルから読み出されたデータを前記第１ページの読み出しデータとして外部に出力し、
    前記第２フラグセルから読み出されたデータが前記第３データと異なる第４データである場合に、前記複数の第１メモリセルから読み出された第１の読み出しデータと前記複数の第２メモリセルから読み出された第２の読み出しデータとに基づいて前記第１ページの読み出しデータを確定し、確定した前記第１ページの読み出しデータを外部に出力する、
    請求項１１に記載の半導体メモリ。
  13. 前記複数の第１メモリセル及び前記複数の第２メモリセルは、複数の前記第１フラグセルと複数の前記第２フラグセルとを含み、
    前記コントローラは、前記第１ページの読み出し動作において、前記複数の第１フラグセルと前記複数の第２フラグセルとのそれぞれから読み出されたデータに対して、それぞれ多数決又はエラー訂正を実行することにより、前記第１フラグセルと前記第２フラグセルとのそれぞれの読み出しデータを確定させる、
    請求項１２に記載の半導体メモリ。
  14. 前記コントローラは、前記第３ページのデータが書き込まれた後の、前記第１ページの読み出し動作と、前記第２ページの読み出し動作と、前記第３ページの読み出し動作とのそれぞれにおいて、前記第１ワード線と前記第２ワード線とのそれぞれに対して、第１読み出し電圧と、前記第１読み出し電圧よりも高い第２読み出し電圧とのうちいずれか１種類の読み出し電圧を印加し、
    前記コントローラが、前記第１ページの読み出し動作において前記第１ワード線と前記第２ワード線とのそれぞれに印加する読み出し電圧の組み合わせと、前記第２ページの読み出し動作において前記第１ワード線と前記第２ワード線とのそれぞれに印加する読み出し電圧の組み合わせと、前記第３ページの読み出し動作において前記第１ワード線と前記第２ワード線とのそれぞれに印加する読み出し電圧の組み合わせとは異なる、
    請求項６乃至請求項１３のいずれかに記載の半導体メモリ。
  15. 複数の第１メモリセルを含む第１メモリセルアレイと、
    複数の第２メモリセルを含む第２メモリセルアレイと、
    複数の第３メモリセルを含む第３メモリセルアレイと、
    を備え、
    前記第１メモリセル、前記第２メモリセル、及び前記第３メモリセルのそれぞれの閾値電圧は、第１閾値電圧と、前記第１閾値電圧よりも高い第２閾値電圧と、前記第２閾値電圧よりも高い第３閾値電圧と、前記第３閾値電圧よりも高い第４閾値電圧とのいずれかを有するように設定され、
    前記第１メモリセルの閾値電圧と、前記第２メモリセルの閾値電圧と、前記第３メモリセルの閾値電圧との組み合わせによって、第１ビット、第２ビット、第３ビット、第４ビット、第５ビット、及び第６ビットを含む６ビット以上のデータが記憶される、半導体メモリ。
  16. 前記複数の第１メモリセルに接続された第１ワード線と、
    前記複数の第２メモリセルに接続された第２ワード線と、
    前記複数の第３メモリセルに接続された第３ワード線と、
    コントローラと、をさらに備え、
    前記コントローラは、前記第１ビット、前記第２ビット、前記第３ビット、前記第４ビット、前記第５ビット、及び前記第６ビットを含む６ページ分の書き込みデータを受信すると、前記６ページ分の書き込みデータに基づいて、前記複数の第１メモリセルと前記複数の第２メモリセルと前記複数の第３メモリセルとのそれぞれに対して書き込み動作を実行する、
    請求項１５に記載の半導体メモリ。
  17. 前記コントローラは、前記第１ビットを含む第１ページの読み出し動作において、前記第１ワード線と前記第２ワード線と前記第３ワード線とのそれぞれに１種類の読み出し電圧を印加することによって、前記複数の第１メモリセルと前記複数の第２メモリセルと前記複数の第３メモリセルとのそれぞれからデータを読み出し、前記複数の第１メモリセルから読み出された第１の読み出しデータと、前記複数の第２メモリセルから読み出された第２の読み出しデータと、前記複数の第３メモリセルから読み出された第３の読み出しデータとに基づいて前記第１ページの読み出しデータを確定し、確定した前記第１ページの読み出しデータを外部に出力する、
    請求項１６に記載の半導体メモリ。
  18. 複数の第１メモリセルを含む第１メモリセルアレイと、
    複数の第２メモリセルを含む第２メモリセルアレイと、
    を備え、
    前記第１メモリセル及び前記第２メモリセルのそれぞれの閾値電圧は、第１閾値電圧と、前記第１閾値電圧よりも高い第２閾値電圧と、前記第２閾値電圧よりも高い第３閾値電圧と、前記第３閾値電圧よりも高い第４閾値電圧と、前記第４閾値電圧よりも高い第５閾値電圧と、前記第５閾値電圧よりも高い第６閾値電圧と、前記第６閾値電圧よりも高い第７閾値電圧と、前記第７閾値電圧よりも高い第８閾値電圧とのいずれかを有するように設定され、
    前記第１メモリセルの閾値電圧と、前記第２メモリセルの閾値電圧との組み合わせによって、第１ビット、第２ビット、第３ビット、第４ビット、第５ビット、及び第６ビットを含む６ビット以上のデータが記憶される、半導体メモリ。
  19. 前記複数の第１メモリセルに接続された第１ワード線と、
    前記複数の第２メモリセルに接続された第２ワード線と、
    コントローラと、をさらに備え、
    前記コントローラは、前記第１ビット、前記第２ビット、前記第３ビット、前記第４ビット、前記第５ビット、及び前記第６ビットを含む６ページ分の書き込みデータを受信すると、前記６ページ分の書き込みデータに基づいて、前記複数の第１メモリセルと前記複数の第２メモリセルとのそれぞれに対して書き込み動作を実行する、
    請求項１８に記載の半導体メモリ。
  20. 前記コントローラは、前記第１ビットを含む第１ページの読み出し動作において、前記第１ワード線と前記第２ワード線とのそれぞれに１種類の読み出し電圧を印加することによって、前記複数の第１メモリセルと前記複数の第２メモリセルとのそれぞれからデータを読み出し、前記複数の第１メモリセルから読み出された第１の読み出しデータと、前記複数の第２メモリセルから読み出された第２の読み出しデータとに基づいて前記第１ページの読み出しデータを確定し、確定した前記第１ページの読み出しデータを外部に出力し、
    前記第３ビットを含む第３ページの読み出し動作において、前記第１ワード線と前記第２ワード線とのそれぞれに２種類の読み出し電圧を印加することによって、前記複数の第１メモリセルと前記複数の第２メモリセルとのそれぞれからデータを読み出し、前記複数の第１メモリセルから読み出された第３の読み出しデータと、前記複数の第２メモリセルから読み出された第４の読み出しデータとに基づいて前記第３ページの読み出しデータを確定し、確定した前記第３ページの読み出しデータを外部に出力する、
    請求項１９に記載の半導体メモリ。
JP2018029437A 2018-02-22 2018-02-22 半導体メモリ Active JP7051484B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018029437A JP7051484B2 (ja) 2018-02-22 2018-02-22 半導体メモリ
US16/123,162 US10607707B2 (en) 2018-02-22 2018-09-06 Semiconductor memory with different threshold voltages of memory cells
US16/832,891 US11355202B2 (en) 2018-02-22 2020-03-27 Semiconductor memory with different threshold voltages of memory cells
US17/735,196 US11837294B2 (en) 2018-02-22 2022-05-03 Semiconductor memory with different threshold voltages of memory cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018029437A JP7051484B2 (ja) 2018-02-22 2018-02-22 半導体メモリ

Publications (2)

Publication Number Publication Date
JP2019145188A true JP2019145188A (ja) 2019-08-29
JP7051484B2 JP7051484B2 (ja) 2022-04-11

Family

ID=67618113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018029437A Active JP7051484B2 (ja) 2018-02-22 2018-02-22 半導体メモリ

Country Status (2)

Country Link
US (3) US10607707B2 (ja)
JP (1) JP7051484B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020107387A (ja) * 2018-12-27 2020-07-09 キオクシア株式会社 半導体メモリ
JP2021047955A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 メモリシステムおよび記憶装置
US11011239B2 (en) 2018-12-27 2021-05-18 Kioxia Corporation Semiconductor memory
JP7474871B2 (ja) 2020-05-13 2024-04-25 シリコン ストーリッジ テクノロージー インコーポレイテッド 論理セル及び改善されたプログラミング機構を備える人工ニューラルネットワーク内のアナログニューラルメモリアレイ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7051484B2 (ja) 2018-02-22 2022-04-11 キオクシア株式会社 半導体メモリ
JP2020095766A (ja) * 2018-12-11 2020-06-18 キオクシア株式会社 半導体記憶装置
CN110648713B (zh) * 2019-09-20 2021-09-10 长江存储科技有限责任公司 一种闪存存储器及其编程方法、编程系统和存储器系统
TWI760924B (zh) * 2019-12-03 2022-04-11 美商美光科技公司 用於存取記憶體單元之方法及系統
US11698754B2 (en) * 2020-10-05 2023-07-11 Seagate Technology Llc Coalescing read commands by location from a host queue
US20220343053A1 (en) * 2021-04-23 2022-10-27 Mediatek Inc. Semiconductor structure of cell array with adaptive threshold voltage
JP2023023483A (ja) * 2021-08-05 2023-02-16 キオクシア株式会社 メモリシステム

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319007A (ja) * 2003-04-16 2004-11-11 Toshiba Corp 不揮発性半導体記憶装置及びこれを用いた電子装置
US20060209593A1 (en) * 2005-03-18 2006-09-21 Kabushiki Kaisha Toshiba Semiconductor memory device
US20070025161A1 (en) * 2005-07-29 2007-02-01 Park Ki-Tae 3-level non-volatile semiconductor memory device and method of driving the same
JP2007520842A (ja) * 2003-12-30 2007-07-26 サンディスク コーポレイション マルチブロック単位へのブロックの適応決定論的グループ化
US20070177434A1 (en) * 2006-02-01 2007-08-02 Hyun-Sun Mo Three-level nonvolatile semiconductor memory device and associated method of operation
US20070183203A1 (en) * 2006-02-02 2007-08-09 Samsung Electronics Co., Ltd. Three-Level Non-Volatile Semiconductor Memory Devices with Lower and Upper Bit Lines Sharing a Voltage Control Block
US20070183197A1 (en) * 2006-01-25 2007-08-09 Min Gun Park 3-Level non-volatile semiconductor memory devices and related methods
US20070195636A1 (en) * 2006-02-17 2007-08-23 Ho Jung Kim Nonvolatile semiconductor memory device having multi-level memory cells and page buffer used therefor
US20100110788A1 (en) * 2008-10-30 2010-05-06 Micron Technology, Inc. Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array
US20110238889A1 (en) * 2010-03-24 2011-09-29 Miakashi Makoto Semiconductor memory device from which data can be read at low power

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP2009238874A (ja) 2008-03-26 2009-10-15 Toshiba Corp 半導体メモリ及びその製造方法
JP2009266944A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP5283960B2 (ja) 2008-04-23 2013-09-04 株式会社東芝 三次元積層不揮発性半導体メモリ
JP2010199235A (ja) 2009-02-24 2010-09-09 Toshiba Corp 不揮発性半導体記憶装置
JP2012069205A (ja) 2010-09-22 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
US8737139B2 (en) * 2012-04-11 2014-05-27 Micron Technology, Inc. Determining soft data for combinations of memory cells
US9570179B2 (en) * 2015-04-22 2017-02-14 Sandisk Technologies Llc Non-volatile memory with two phased programming
JP2017224370A (ja) 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US10290346B2 (en) 2016-12-22 2019-05-14 Western Digital Technologies, Inc. Method and apparatus for low-latency read of flash storage devices using fractional bits per cell
JP7051484B2 (ja) * 2018-02-22 2022-04-11 キオクシア株式会社 半導体メモリ

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319007A (ja) * 2003-04-16 2004-11-11 Toshiba Corp 不揮発性半導体記憶装置及びこれを用いた電子装置
JP2007520842A (ja) * 2003-12-30 2007-07-26 サンディスク コーポレイション マルチブロック単位へのブロックの適応決定論的グループ化
US20110191530A1 (en) * 2003-12-30 2011-08-04 Gonzalez Carlos J Adaptive Deterministic Grouping of Blocks into Multi-Block Units
US20060209593A1 (en) * 2005-03-18 2006-09-21 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2006260711A (ja) * 2005-03-18 2006-09-28 Toshiba Corp 半導体記憶装置
US20070025161A1 (en) * 2005-07-29 2007-02-01 Park Ki-Tae 3-level non-volatile semiconductor memory device and method of driving the same
JP2007042265A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd ３−レベル不揮発性半導体メモリ装置及びその駆動方法
US20070183197A1 (en) * 2006-01-25 2007-08-09 Min Gun Park 3-Level non-volatile semiconductor memory devices and related methods
JP2007207415A (ja) * 2006-02-01 2007-08-16 Samsung Electronics Co Ltd ３−レベル不揮発性半導体メモリ装置およびその駆動方法
US20070177434A1 (en) * 2006-02-01 2007-08-02 Hyun-Sun Mo Three-level nonvolatile semiconductor memory device and associated method of operation
US20070183203A1 (en) * 2006-02-02 2007-08-09 Samsung Electronics Co., Ltd. Three-Level Non-Volatile Semiconductor Memory Devices with Lower and Upper Bit Lines Sharing a Voltage Control Block
JP2007207409A (ja) * 2006-02-02 2007-08-16 Samsung Electronics Co Ltd 下部ビット線と上部ビット線が電圧制御ブロックを共有する３−レベル不揮発性半導体メモリ装置
US20070195636A1 (en) * 2006-02-17 2007-08-23 Ho Jung Kim Nonvolatile semiconductor memory device having multi-level memory cells and page buffer used therefor
US20100110788A1 (en) * 2008-10-30 2010-05-06 Micron Technology, Inc. Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array
WO2010096099A1 (en) * 2008-10-30 2010-08-26 Micron Technology, Inc. Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array
JP2012507819A (ja) * 2008-10-30 2012-03-29 マイクロン テクノロジー， インク． マルチレベルセルメモリに対するデータパス、格納方法およびメモリアレイの使用方法
US20110238889A1 (en) * 2010-03-24 2011-09-29 Miakashi Makoto Semiconductor memory device from which data can be read at low power
JP2011204303A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020107387A (ja) * 2018-12-27 2020-07-09 キオクシア株式会社 半導体メモリ
US11011239B2 (en) 2018-12-27 2021-05-18 Kioxia Corporation Semiconductor memory
JP7203629B2 (ja) 2018-12-27 2023-01-13 キオクシア株式会社 半導体メモリ
US11657879B2 (en) 2018-12-27 2023-05-23 Kioxia Corporation Semiconductor memory
JP2021047955A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 メモリシステムおよび記憶装置
JP7293063B2 (ja) 2019-09-19 2023-06-19 キオクシア株式会社 メモリシステムおよび記憶装置
JP7474871B2 (ja) 2020-05-13 2024-04-25 シリコン ストーリッジ テクノロージー インコーポレイテッド 論理セル及び改善されたプログラミング機構を備える人工ニューラルネットワーク内のアナログニューラルメモリアレイ

Also Published As

Publication number Publication date
US11837294B2 (en) 2023-12-05
US10607707B2 (en) 2020-03-31
US20190259458A1 (en) 2019-08-22
US20200227122A1 (en) 2020-07-16
JP7051484B2 (ja) 2022-04-11
US20220262443A1 (en) 2022-08-18
US11355202B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
JP7051484B2 (ja) 半導体メモリ
US11763893B2 (en) Memory system
JP6856400B2 (ja) 半導体記憶装置及びメモリシステム
US9672926B2 (en) Apparatus and method of programming and verification for a nonvolatile semiconductor memory device
JP7400071B2 (ja) 半導体メモリ
US10964712B2 (en) Memory system
JP7128088B2 (ja) メモリシステム
US10685721B2 (en) Apparatuses and methods for charging a global access line prior to accessing a memory
TW201732798A (zh) 半導體記憶裝置及記憶體系統
TWI786714B (zh) 半導體記憶裝置
CN114141293A (zh) 存储器装置及其操作方法
JP2019139824A (ja) メモリシステム
JP2019169205A (ja) メモリシステム
JP6293692B2 (ja) メモリシステム
TWI677880B (zh) 半導體記憶裝置及記憶體系統
US20240185930A1 (en) Semiconductor memory with different threshold voltages of memory cells
US20220310166A1 (en) In-line programming adjustment of a memory cell in a memory sub-system
CN113555052B (zh) 半导体存储装置
US11081183B2 (en) Memory system and control method of memory system for controlling of first and second writing operations
JP7203629B2 (ja) 半導体メモリ
US10346068B2 (en) Memory system and method of performing a read operation on a memory cell of a non-volatile semiconductor storage device including a plurality of blocks of memory

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220330

R151 Written notification of patent or utility model registration

Ref document number: 7051484

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151