JP2019125705A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2019125705A
JP2019125705A JP2018005440A JP2018005440A JP2019125705A JP 2019125705 A JP2019125705 A JP 2019125705A JP 2018005440 A JP2018005440 A JP 2018005440A JP 2018005440 A JP2018005440 A JP 2018005440A JP 2019125705 A JP2019125705 A JP 2019125705A
Authority
JP
Japan
Prior art keywords
axis direction
ceramic
laminated
lead
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018005440A
Other languages
English (en)
Other versions
JP7150437B2 (ja
Inventor
亮 大野
Akira Ono
亮 大野
哲彦 福岡
Tetsuhiko Fukuoka
哲彦 福岡
昌司 楠本
Masashi Kusumoto
昌司 楠本
明彦 河野
Akihiko Kono
明彦 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018005440A priority Critical patent/JP7150437B2/ja
Priority to US16/239,206 priority patent/US10622148B2/en
Priority to KR1020190001599A priority patent/KR102613352B1/ko
Priority to TW108100682A priority patent/TWI761654B/zh
Priority to CN201910044499.9A priority patent/CN110047654B/zh
Publication of JP2019125705A publication Critical patent/JP2019125705A/ja
Application granted granted Critical
Publication of JP7150437B2 publication Critical patent/JP7150437B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/242Terminals the capacitive element surrounding the terminal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Abstract

【課題】適切な形状のサイドマージン部を備えた積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサは、積層部と、サイドマージン部と、を具備する。上記積層部は、容量形成部と、引出部と、カバー部と、を有し、第1方向に向く主面と、上記第2方向に向く端面と、上記第1方向及び上記第2方向に直交する第3方向に向く側面とが形成される。上記サイドマージン部は、上記側面に設けられる。上記側面は、上記主面の外縁により構成された上記第2方向に延びる第1直線部と、上記端面の外縁により構成された上記第1方向に延びる第2直線部と、上記第1直線部及び上記第2直線部を接続する角部と、を有し、角部が所定の湾曲形状を有する。【選択図】図13

Description

本発明は、サイドマージン部を備えた積層セラミックコンデンサに関する。
近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化の要望がますます強くなってきている。この要望に応えるためには、積層セラミックコンデンサの内部電極を拡大することが有効である。内部電極を拡大するためには、内部電極の周囲の絶縁性を確保するためのサイドマージン部を薄くする必要がある。
この一方で、一般的な積層セラミックコンデンサの製造方法では、各工程(例えば、内部電極のパターニング、積層シートの切断など)の精度により、均一な厚さのサイドマージン部を形成することが難しい。したがって、このような積層セラミックコンデンサの製造方法では、サイドマージン部を薄くするほど、内部電極の周囲の絶縁性を確保することが難しくなる。
特許文献1には、サイドマージン部を後付けする技術が開示されている。つまり、この技術では、内部電極を側面に露出させた状態のグリーンチップにおいて、このグリーンチップの側面をセラミックグリーンシートに押し付ける。これによって、側面用セラミックグリーンシートを打ち抜いてセラミック保護層(サイドマージン部)が設けられる。この技術により、均一な厚さのサイドマージン部を形成可能となるため、サイドマージン部を薄くする場合にも、内部電極の周囲の絶縁性を確保することができる。
特開2012−209539号公報
一方で、特許文献1に記載されているように、グリーンチップの側面を側面用セラミックグリーンシートに押し付ける場合、セラミックグリーンシートが捲れてグリーンチップの側面以外の面に貼り付くことがあった。その一方で、セラミックグリーンシートが十分に打ち抜けず、サイドマージン部が形成できないこともあった。
以上のような事情に鑑み、本発明の目的は、適切な形状のサイドマージン部を備えた積層セラミックコンデンサを提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、積層部と、サイドマージン部と、を具備する。
上記積層部は、容量形成部と、引出部と、カバー部と、を有する。
上記容量形成部は、第1方向に内部電極が積層される。
上記引出部は、上記容量形成部から上記第1方向に直交する第2方向に延び、上記内部電極が引き出される。
上記カバー部は、上記第1方向から上記容量形成部及び上記引出部を覆う。
上記積層部には、第1方向に向く主面と、上記第2方向に向く端面と、上記第1方向及び上記第2方向に直交する第3方向に向く側面とが形成される。
上記サイドマージン部は、上記側面に設けられる。
上記側面は、
上記主面の外縁により構成された上記第2方向に延びる第1直線部と、上記端面の外縁により構成された上記第1方向に延びる第2直線部と、上記第1直線部及び上記第2直線部を接続する角部と、を有し、
上記角部は、
上記第1直線部が上記第2方向に延長された第1仮想線と、上記第2直線部の上記第1仮想線側の端点と、の間の上記第1方向に沿った距離をa、上記第2直線部が上記第1方向に延長された第2仮想線と、上記側面から露出した上記引出部の端部であって上記容量形成部と上記カバー部との境界に位置する端部と、の間の上記第2方向に沿った距離をbとしたときに、0.4≦a/b≦2.5、かつ10μm≦a,b≦60μmの条件を満たすように湾曲する。
上記構成により、サイドマージン部が形成される積層部の側面が、角の丸い長方形状に構成される。上記条件を満たす角部により、サイドマージン部形成用のセラミックシートを打ち抜いてサイドマージン部を形成する場合に、当該セラミックシートに対する荷重を分散させ適切な大きさのせん断力を作用させることができる。これにより、当該セラミックシートを上記側面の外縁に沿った形状で打ち抜くことができ、適切な形状のサイドマージン部を設けることができる。
上記角部は、さらに、0.5≦a/b≦1.5の条件を満たすように湾曲してもよい。
これにより、当該セラミックシートの角部近傍へのせん断力の集中を効果的に抑制し、サイドマージン部の外観不良をより確実に防止することができる。
上記角部は、さらに、1.0≦a/b≦1.5、かつ10μm≦b≦30μmの条件を満たすように湾曲してもよい。
これにより、引出部の第2方向に沿った長さ寸法を短くした場合でも、上記セラミックシートに対して適切な大きさのせん断力を作用させることができる。したがって、積層セラミックコンデンサに占める容量形成部の割合を高めて小型かつ大容量化を実現できるとともに、適切な形状のサイドマージン部を設けることができる。
以上のように、本発明によれば、適切な形状のサイドマージン部を設けることが可能な積層セラミックコンデンサを提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図1のA−A'線に沿った断面図である。 上記積層セラミックコンデンサの図1のB−B'線に沿った断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 図2の部分拡大図である。 本実施形態の比較例に係る未焼成の積層チップを示す斜視図である。 上記比較例に係る積層セラミックコンデンサの製造過程を示す平面図である。 上記比較例に係る積層セラミックコンデンサの製造過程を示す断面図である。 上記比較例に係る未焼成のセラミック素体を示す斜視図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
[積層セラミックコンデンサ10の全体構成]
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB−B'線に沿った断面図である。
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、典型的には、Z軸方向を向いた2つの主面と、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、を有する。なお、セラミック素体11の各面を接続する稜部は丸みを帯びている。
外部電極14,15は、セラミック素体11の端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の端面から主面及び側面に延出している。これにより、外部電極14,15では、X−Z平面に平行な断面、及びX−Y平面に平行な断面がいずれもU字状となっている。なお、外部電極14,15の形状は、図1に示すものに限定されない。
外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
セラミック素体11は、誘電体セラミックスで形成され、積層部16と、サイドマージン部17と、を有する。積層部16には、X軸方向を向いた2つの端面16aと、Y軸方向を向いた2つの側面16bと、Z軸方向を向いた2つの主面16cと、が形成されている。サイドマージン部17は、積層部16の2つの側面16bをそれぞれ被覆している。
なお、図2に示す断面は、積層部16の側面16bに相当する。
積層部16は、X−Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。積層部16は、容量形成部18と、2つの引出部19と、2つのカバー部20と、を有する。引出部19は、容量形成部18のX軸方向両側にそれぞれ設けられる。引出部19は、カバー部20とともに外部電極14,15に接続された端面16aを構成している。
カバー部20は、容量形成部18及び引出部19をZ軸方向上下から被覆する。カバー部20のZ軸方向に向いた表面は、積層部16の2つの主面16cを構成している。カバー部20は、容量形成部18のZ軸方向上下を覆う第1カバー領域21と、引出部19のZ軸方向上下を覆う第2カバー領域22と、を含む。なお、第1カバー領域21上の主面16cには、平坦領域16dが形成される(図13参照)。
容量形成部18は、X−Y平面に沿って延びるシート状の複数の第1内部電極12及び第2内部電極13を有する。容量形成部18では、内部電極12,13が複数のセラミック層を挟んでZ軸方向に交互に積層される。つまり、内部電極12,13は、セラミック層を挟んでZ軸方向に対向している。容量形成部18は、積層セラミックコンデンサ10における電荷を蓄える機能を有する。
内部電極12,13は、容量形成部18のY軸方向の全幅にわたって形成され、積層部16の両側面16bに露出している。セラミック素体11では、積層部16の両側面16bを覆うサイドマージン部17によって、積層部16の両側面16bにおける隣接する内部電極12,13間の絶縁性が確保される。
引出部19のうち、第1引出部19aでは、第1内部電極12が容量形成部18から第1外部電極14に接する端面16aまでX軸方向外方に延びる。第2引出部19bでは、第2内部電極13が容量形成部18から第2外部電極15に接する端面16aまでX軸方向外方に延びる。これにより、第1内部電極12は第1外部電極14に接続され、第2内部電極13は第2外部電極15に接続される。
第1引出部19aの第1内部電極12間のセラミック層は、第2内部電極13と第1外部電極14との絶縁性を確保するエンドマージンとして機能する。同様に、第2引出部19bの第2内部電極13間のセラミック層は、第1内部電極12と第2外部電極15との絶縁性を確保するエンドマージンとして機能する。
このような構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
なお、セラミック層は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などで構成してもよい。
内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
なお、本実施形態に係る積層セラミックコンデンサ10の構成は、図1〜3に示す構成に限定されない。例えば、内部電極12,13の枚数は、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
図2に示すように、第2カバー領域22上の主面16cは、Z軸方向内方に向かって湾曲している。これに伴い、引出部19も、容量形成部18から端面16aに向かってZ軸方向の高さ寸法が漸減するように構成され、引出部19における内部電極12,13も、端面16aに向かってZ軸方向内方に向かって湾曲して配置される。例えば、端面16aにおける引出部19のZ軸方向に沿った高さ寸法は、容量形成部18との境界部における引出部19のZ軸方向に沿った高さ寸法の8割以下となる。
これにより、側面16bは、角が丸い長方形状に構成される。
上記構成の積層セラミックコンデンサ10は、以下の製造方法により形成される。
[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5〜12は積層セラミックコンデンサ10の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5〜12を適宜参照しながら説明する。
(ステップS01:セラミックシート積層)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部20を形成するための第3セラミックシート103と、を準備し、これらを積層する。
セラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。セラミックシート101,102,103は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート101,102,103の厚さは適宜調整可能である。
図5は、セラミックシート101,102,103の平面図である。この段階では、セラミックシート101,102,103が、個片化されていない大判のシートとして構成される。図5には、積層セラミックコンデンサ10ごとに個片化する際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。
図5に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。なお、カバー部20に対応する第3セラミックシート103には内部電極が形成されていない。
内部電極112,113は、任意の導電性ペーストをセラミックシート101,102に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。
第1セラミックシート101には、切断線Lyに沿って、内部電極112が塗布されていない非電極形成領域N1が帯状に形成されている。同様に、第2セラミックシート102には、切断線Lyに沿って、内部電極113が塗布されていない非電極形成領域N2が帯状に形成されている。非電極形成領域N1と非電極形成領域N2はX軸方向に互い違いに配置されている。つまり、非電極形成領域N1を通る切断線Lyと非電極形成領域N2を通る切断線Lyとが交互に並んでいる。
これらのセラミックシート101,102,103を図6に示すように積層し、積層シート104を作製する。つまり、第1セラミックシート101及び第2セラミックシート102を交互に積層し、かつセラミックシート101,102の積層体のZ軸方向上下面に第3セラミックシート103を積層する。積層シート104において、非電極形成領域N1上には内部電極113が積層され、非電極形成領域N2上には内部電極112が積層される。なお、図6に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
(ステップS02:圧着)
ステップS02では、積層シート104をZ軸方向から圧着する。
図7は、ステップS02の圧着工程を説明する、Y軸方向から見た模式的な断面図である。
本ステップの圧着工程では、Z軸方向に積層シート104を挟むように一対の加圧板S1を対向させ、積層シート104に向かってこれらの加圧板S1を加圧することによって、積層シート104を圧着する。加圧板S1は、例えば、静水圧加圧や一軸加圧などによって加圧される。
さらに、加圧板S1と積層シート104との間には、弾性シートS2が配置される。弾性シートS2は、シート状の弾性体によって構成され、例えばポリエチレンテレフタラート(PET)樹脂によって形成される。弾性シートS2は、加圧板S1によって積層シート104に向かって加圧される。
ここで、積層シート104には、内部電極112,113の双方が積層されている容量形成領域105と、第1内部電極112及び非電極形成領域N2が積層されている第1引出領域106aと、内部電極113及び非電極形成領域N1が積層されている第2引出領域106bと、が形成される。容量形成領域105は、容量形成部18及びカバー部20の第1カバー領域21に対応する。第1引出領域106aは、第1引出部19a及びカバー部20の第1カバー領域21に対応する。第2引出領域106bは、第2引出部19b及びカバー部20の第2カバー領域22に対応する。第1及び第2引出領域106a、106bは、まとめて引出領域106とも称する。
弾性シートS2を介在させてこのような積層シート104を加圧することで、以下に説明するように、Z軸方向内方に沈み込んだ形状の引出領域106を形成することができる。
容量形成領域105では、内部電極112,113の双方を含み、セラミックシート101,102,103が隙間なく積層されている。これにより、容量形成領域105は、圧着工程によって全体がX−Y平面に延ばされつつ、ほぼ均一に圧縮される。この結果、容量形成領域105上に略平坦な面が形成される。
一方、加圧前の引出領域106には、非電極形成領域N1,N2に対応する隙間が形成されている。また、グリーンシートは内部電極112,113よりも柔らかく延びやすい。このため、加圧により、容量形成領域105から延ばされたグリーンシートが当該隙間に入り込む。
さらに、弾性シートS2は、弾性変形によって厚さの薄い引出領域106に対しても十分に荷重を付加することができる。これにより、引出領域106では、容量形成領域105から延ばされたグリーンシートと加圧前から積層されていたグリーンシートとが、X−Y平面内で延びながらZ軸方向に圧着される。したがって、引出領域106では、容量形成領域105側から切断線Lyに向かって内部電極12,13間の厚さが徐々に薄くなる。この結果、引出領域106は、内部電極112,113を含む全体が切断線Ly付近でZ軸方向内方に大きく沈み込むように形成される。
(ステップS03:切断)
ステップS03では、ステップS02で圧着された積層シート104を切断線Lx,Lyに沿って切断することにより、図8に示す未焼成の積層チップ116を作製する。積層チップ116は、焼成後の積層部16に対応する。圧着された積層シート104の切断には、例えば押し切り刃や回転刃などを用いることができる。
図8に示すように、積層チップ116は、容量形成部18に対応する未焼成の容量形成部118と、引出部19に対応する未焼成の引出部119と、カバー部20に対応する未焼成のカバー部120と、を有する。容量形成部118は、セラミック層に対応するグリーンシートの間に、内部電極112,113の双方が交互に積層されている。一方、引出部119は、内部電極112,113のいずれか一方がグリーンシートを挟んで積層されている。
また、積層チップ116には、X軸方向に相互に対向する2つの端面116aと、Y軸方向に相互に対向する2つの側面116bと、Z軸方向に相互に対向する2つの主面116cと、が形成されている。
端面116a及び側面116bは、切断工程における切断面に対応し、略平坦な面として構成される。
主面116cは、ステップS02の圧着工程において、未焼成のカバー部120を構成する最外層の第3セラミックシート103がZ軸方向から加圧されることで形成される。主面116cには、容量形成領域105に対応する平坦領域116dが形成される。
また、主面116cの平坦領域116d外方には、ステップS02の圧着工程で形成された引出領域106に対応して、Z軸方向内方に向かって湾曲する曲面が形成される。したがって、積層チップ116の側面116bは、当該曲面に起因する丸い角部116gを有し、角が丸い長方形状に構成される。
(ステップS04:サイドマージン部形成)
ステップS04では、ステップS03で得られた積層チップ116における内部電極112,113が露出した側面116bに未焼成のサイドマージン部117を設ける。以下、図9〜11を用いて、ステップS05のサイドマージン部117形成工程について説明する。
まず、図9に示すように、弾性体からなる平板状のベース部材S3の上にセラミックシート117sを配置し、テープTで一方の側面116bを保持した積層チップ116の他方の側面116bをセラミックシート117sに対向させる。
次に、図10に示すように、積層チップ116の側面116bでセラミックシート117sをY軸方向に押圧する。積層チップ116は、セラミックシート117sとともにベース部材S3に局所的に深く沈み込む。このとき、側面116bの外縁に沿ってセラミックシート117sにせん断力が作用し、このせん断力がセラミックシート117sのせん断強さ以上になると、セラミックシート117sが打ち抜かれる。これにより、図11に示すように、セラミックシート117sのうち、積層チップ116とともに沈み込んだ部分がサイドマージン部117として切り離される。
図12は、積層チップ116に未焼成のサイドマージン部117が形成された未焼成のセラミック素体111を示す図である。サイドマージン部117は、側面116bのみに設けられ、側面116bの形状に対応する平面形状を有する。
(ステップS05:焼成)
ステップS05では、ステップS04で得られた未焼成のセラミック素体111を焼成することにより、図1〜3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。ステップS05における焼成温度は、セラミック素体111の焼結温度に基づいて決定することができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(ステップS06:外部電極形成)
ステップS06では、ステップS05で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成する。ステップS06における外部電極14,15の形成方法は、公知の方法から任意に選択可能である。これにより、図1〜3に示すような積層セラミックコンデンサ10が形成される。
なお、上記のステップS06における処理の一部を、ステップS05の前に行ってもよい。例えば、ステップS05の前に未焼成のセラミック素体111のX軸方向両端面に未焼成の電極材料を塗布し、ステップS05において、未焼成のセラミック素体111を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極14,15の下地層を形成してもよい。また、脱バインダー処理したセラミック素体111に未焼成の電極材料を塗布して、これらを同時に焼成してもよい。
以上により、積層セラミックコンデンサ10が完成する。この製造方法では、内部電極12,13が露出した積層部16の側面16bにサイドマージン部17が後付けされるため、セラミック素体11における複数の内部電極12,13の端部のY軸方向の位置が、0.5μm以内のばらつきでZ軸方向に沿って揃う。
また、焼成後の積層部16の側面16bには、未焼成の積層チップ116の側面116bに形成された丸い角部116gに対応する角部163が形成される。以下、側面16bの形状について説明する。
[積層部16の側面16bの詳細構成]
図13は、図2の積層部16を示す部分断面図であり、積層部16の側面16bの一部を拡大した図である。
側面16bは、Y軸方向から見た平面視において、角が丸い略長方形状に構成される。すなわち側面16bは、2つの主面16cの外縁によりそれぞれ構成された2つの第1直線部161と、2つの端面16aの外縁によりそれぞれ構成された2つの第2直線部162と、第1直線部161及び第2直線部162との間を接続する湾曲した4つの角部163と、を有する。2つの第1直線部161は、Z軸方向に相互に対向し、2つの第2直線部162は、X軸方向に相互に対向する。
側面16bは、Z軸方向及びX軸方向に関してほぼ線対称に構成される。このため、以下では、1つの角部163及びそれに接続する第1直線部161及び第2直線部162の構成について詳細に説明する。
第1直線部161は、X軸方向に延びる直線部分であって、主面16cの平坦領域16dにより構成される。つまり、第1直線部161は、ステップS02の圧着工程によって形成された平坦領域116dに対応し、容量形成部18を覆う第1カバー領域21上に形成される。
なお、第1直線部161は、実質的に直線であればよく、例えばセラミック素体11のZ軸方向の高さ寸法の1%以内のわずかな範囲でZ軸方向に蛇行、湾曲等していてもよい。
第1直線部161の端点P1は、第1カバー領域21のX軸方向周縁部に位置する。ここで、ステップS02の圧着工程では、容量形成領域105に対して荷重が集中し、容量形成領域105から引出領域106に向かってセラミックシート101,102,103が延ばされる。これにより、容量形成領域105のX軸方向周縁部では中央部よりも圧縮率が高くなることがある。したがって、端点P1は、X軸方向において、引出部19の容量形成部18との境界部(すなわち後述する端部P3)と同一、又は引出部19の端部P3よりも容量形成部18側に位置することになる。
第2直線部162は、Z軸方向に延び、平坦面である端面16aの外縁により構成される。これにより、第2直線部162の端点P2は、端面16aのZ軸方向端部に位置する。
なお、第2直線部162は、実質的に直線であればよく、例えばセラミック素体11のX軸方向の長さ寸法の0.5%以内のわずかな範囲でX軸方向に蛇行、湾曲等していてもよい。
角部163は、第1直線部161の端点P1と第2直線部162の端点P2とを接続する曲線部分であり、上述のように未焼成の側面116bの角部116gに対応する。角部163は、主面116cのX軸方向周縁部におけるY軸方向の外縁によって構成され、主に引出部19を覆う第2カバー領域22により形成される。
角部163の形状は、以下のa及びbの比率及び値によって定義される。aは、角部163のZ軸方向に沿った高さ寸法に対応する値であり、bは、角部163のX軸方向に沿った長さ寸法に対応する値である。これにより、角部163の好ましい形状が規定される。
より具体的に、aは、第1直線部161から延長された第1仮想線L1と、第2直線部162の第1仮想線L1側の端点P2と、の間のZ軸方向に沿った距離とする。aの値は、ステップS02の圧着工程において形成される引出領域106の圧縮率が大きいほど大きくなる。これにより、aの値は、セラミックシート101,102の積層数及びセラミックシート101,102の厚さの少なくとも一方によって調整することができる。
また、bは、第2直線部162が延長された第2仮想線L2と、側面16bに露出する引出部19の端部であって容量形成部18とカバー部20との境界に位置する端部P3と、の間のX軸方向に沿った距離とする。bの値は、引出部19のX軸方向の寸法により調整可能である。
実際には、第1直線部161の端点P1のX軸方向における位置の制御が難しいため、端点P1から第2仮想線L2までの角部163のX軸方向に沿った長さ寸法とbの値とが一致しないこともある。しかし、引出部19上の第2カバー領域22は、確実にZ軸方向内方へ湾曲して角部163を構成する。このため本実施形態では、角部163のX軸方向の長さ寸法を規定するために、引出部19のZ軸方向最外層におけるX軸方向の長さ寸法に対応するbを用いるものとする。
角部163は、0.4≦a/b≦2.5かつ10μm≦a,b≦60μmの条件を満たすように湾曲する。これにより、ステップS04において、セラミックシート117sを良好に打ち抜くことができ、側面16bのみに形成された適切な形状のサイドマージン部117を設けることができる。
以下、比較例を用いて角部163の作用効果について説明する。
図14は、本実施形態の比較例に係る未焼成の積層チップ216を示す斜視図である。
積層チップ216は、積層チップ116と同様に、内部電極212,213が積層された未焼成の容量形成部218と、内部電極212,213の一方がそれぞれ引き出された2つの引出部219と、未焼成のカバー部220と、を有する。積層チップ216には、積層チップ116と同様に、X軸方向に相互に対向する2つの端面216aと、Y軸方向に相互に対向する2つの側面216bと、Z軸方向に相互に対向する2つの主面216cと、が形成されている。
積層チップ216は、主面216c全体がほぼ平坦に構成される。このため、側面216bの角部216gは、角部116gよりも角ばって形成される。つまり、焼成後の側面216bの角部216gは、0.4>a/b及び10μm>aの少なくともいずれか一方の条件を満たしており、0.4≦a/b≦2.5かつ10μm≦a,b≦60μmの条件を満たしていない。
このような積層チップ216は、例えば、セラミックシート101,102の非電極形成領域N1,N2にセラミックペーストを印刷することで形成される。これにより、セラミックシート101,102のZ軸方向の厚さが面内で均一になり、これらを積層した積層シートにおいても、Z軸方向の厚さがほぼ均一になる。したがって、ステップS02の圧着工程においても引出領域がほぼ湾曲せず、角ばった形状の積層チップ216が作製される。
積層チップ216におけるサイドマージン部217の形成工程では、まず、図9の積層チップ116と同様に、積層チップ216の側面216bをセラミックシート117sに対向させる。次に、図10と同様に、積層チップ216の側面216bでセラミックシート117sを押圧する。
図15は、積層チップ216の側面216bでセラミックシート117sを押圧している態様を示す、Y軸方向から見た模式的な平面図である。なお、図15では、図9〜図11に示すテープT及び内部電極112,113の図示を省略している。
側面216bの角部216gは、上述のように角ばっている。このため、セラミックシート117sの角部216gの近傍には、略平坦な主面216cの外縁により作用するせん断力と、略平坦な端面216aにより作用するせん断力との双方が付加される。つまり、セラミックシート117sの角部216gの近傍に、Z軸方向に沿ったせん断力とX軸方向に沿ったせん断力とが集中する。この結果、セラミックシート117sの角部216g近傍に強いせん断応力が生じ、セラミックシート117sに亀裂Rが生じる。
したがって、図16に示すように、側面216bでセラミックシート117sを打ち抜くと、セラミックシート117sが亀裂Rに起因して破れ、断片Fが付着したサイドマージン部217が形成される。
この結果、図17に示すように、側面216b以外の端面216a及び主面216cに、サイドマージン部217から延びる断片Fが貼りついた未焼成のセラミック素体211が形成される。断片Fにより、積層セラミックコンデンサの外観が不良となり、歩留まりが低下する。
そこで、積層セラミックコンデンサ10では、焼成後の側面16bの角部163が0.4≦a/b及び10μm≦aの条件を満たすように、未焼成の角部116gが大きく湾曲して形成される。このため、ステップS04のサイドマージン部117の形成工程において、セラミックシート117sに対して角部116gの外縁に沿ったせん断力を作用させることができる。この結果、セラミックシート117sに対して付加される荷重を分散させることができ、セラミックシート117sの破れを防止することができる。したがって、セラミックシート117sを側面116bの外縁に沿った形状で打ち抜くことができ、積層セラミックコンデンサ10の外観不良を防止することができる。
一方、積層部の側面の角部がa,b>60μmを満たす場合、側面において角部の占める割合が大きくなり、角部がさらに大きく湾曲することとなる。この場合は、サイドマージン部形成工程において、側面によってセラミックシートに及されるせん断力が小さくなり、セラミックシートを打ち抜くことが難しくなる。
角部がa/b>2.5となる場合も同様に、角部がZ軸方向内方に大きく湾曲し、セラミックシートの打ち抜き不良が発生し得る。さらにこの場合は、第1直線部の端点付近が角ばった形状となることもある。これにより、第1直線部の端点近傍のセラミックシートにせん断力が集中し、図17のセラミック素体211と同様の外観不良が発生することもある。
このことから、積層セラミックコンデンサ10では、焼成後の側面16bの角部163がa/b≦2.5及びa,b≦60μmの条件を満たすことで、未焼成の側面116bが、セラミックシート117sに対して十分なせん断力を及ぼすことができる。したがって、セラミックシート117sの打ち抜き不良を防止することができる。
また、焼成後の側面16bの角部163が10μm≦bの条件を満たすことで、引出部19のX軸方向に沿った長さ寸法を十分に確保し、エンドマージンにおける絶縁耐圧を十分に確保することができる。さらに、積層シート104におけるセラミックシート101,102の積層ずれによって、第1外部電極14と第2内部電極13、第2外部電極15と第1内部電極12が導通することを抑制できる。したがって、引出部19におけるショートの発生を防止することができる。
以上をまとめると、側面16bの角部163が0.4≦a/b≦2.5、かつ10μm≦a,b≦60μmの条件を満たすように積層セラミックコンデンサ10を作製することで、適切な形状のサイドマージン部17を形成できるとともに、積層セラミックコンデンサ10の信頼性を十分に確保することができる。これにより、積層セラミックコンデンサ10の歩留まりを高めることができる。
さらに、角部163が0.5≦a/b≦1.5の条件を満たすことで、外観不良をより確実に防止することができ、積層セラミックコンデンサ10の歩留まりをさらに高めることができる。
また、セラミック素体11のサイズを変えずに積層セラミックコンデンサ10の容量を大きくするためには、内部電極12,13の交差面積を大きくして引出部19のX軸方向に沿った長さ寸法を短くすればよい。例えば、エンドマージンにおける絶縁性も考慮し、角部163を10μm≦b≦30μmの条件を満たすように設計することができる。
この場合、さらに角部163が1.0≦a/b≦1.5の条件を満たすことで、角部163が小さい場合でもセラミックシート117sに対して適切なせん断力を及ぼすことができる。これにより、小型かつ大容量であって、適切な形状のサイドマージン部17が設けられた積層セラミックコンデンサ10を実現することができる。
[実施例及び比較例]
本実施形態の実施例及び比較例として、様々な形状の積層部の側面を有する積層セラミックコンデンサのサンプルを作製し、サイドマージン部形成時の不具合の発生について調べた。これらのサンプルでは、X軸方向の寸法を1.0mmとし、Y軸方向及びZ軸方向の寸法を0.5mmとした。
表1に、積層セラミックコンデンサの各実施例及び比較例のサンプルにおいて測定した、上記側面の角部のa及びbの値、並びにこれらの値から算出されたa/bの値を示す。なお、表1に示す値は、いずれも各実施例及び比較例における100個のサンプルの平均値である。
Figure 2019125705
aは、当該角部のZ軸方向に沿った高さ寸法に対応する値である。すなわち、図13に示すように、aは、当該側面(16b)のX軸方向に沿った第1直線部(161)から延長された第1仮想線(L1)と、当該側面(16b)のZ軸方向に沿った第2直線部(162)の第1仮想線(L1)側の端点(P2)と、の間のZ軸方向に沿った距離とする。
bは、当該角部のX軸方向に沿った長さ寸法に対応する値である。すなわち、図13に示すように、bは、第2直線部(162)が延長された第2仮想線(L2)と、引出部(19)の端部であって容量形成部(18)とカバー部(20)との境界に位置する端部(P3)と、の間のX軸方向に沿った距離とする。
表1に示すように、実施例1〜11のサンプルの角部は、いずれも、0.4≦a/b≦2.5、かつ10μm≦a,b≦60μmの条件を満たしていた。
一方、比較例1,2のサンプルは、いずれもaが9μmで、10μm≦aの条件を満たしていなかった。
さらに、比較例1のサンプルは、a/bが0.24で、0.4≦a/bの条件を満たしていなかった。
比較例3のサンプルは、aが61μm、bが62μで、a≦60μmの条件を満たしていなかった。
比較例4のサンプルは、aが61μm、a/bが2.90で、a≦60μm及びa/b≦2.5の条件を満たしていなかった。
これらの実施例1〜11、比較例1〜4のサンプルについて、サイドマージン部形成用のセラミックシートの打ち抜き不良の発生個数を調べた。この場合の打ち抜き不良とは、サイドマージン部形成時にセラミックシートの全部又は一部を打ち抜くことができず、サイドマージン部を側面に形成できないことを言う。
角部が0.4≦a/b≦2.5、かつ10μm≦a,b≦60μmの条件を満たす実施例1〜11では、打ち抜き不良は発生しなかった。
一方、a,bの値とも60μmより大きい比較例3では、サンプル100個中30個と非常に多くの打ち抜き不良が発生した。このことから、角部が0.4≦a/b≦2.5の条件を満たしていた場合でも、a,b≦60μmの条件を満たさないことにより打ち抜き不良が発生し、サイドマージン部を適切に設けることが難しいことが確認された。
さらに、a/bが2.5よりも大きい比較例4では、サンプル100個中5個の打ち抜き不良が発生した。これにより、角部においてa/bが2.5よりも大きくなる場合は、セラミックシートに及ぼすせん断力が不安定となり、サイドマージン部を適切に設けることが難しいことが確認された。
続いて実施例1〜11、比較例1〜4のサンプルのうち、打ち抜き不良が発生しなかったサンプルについて、サイドマージン部形成用のセラミックシートの断片が積層部の側面以外に付着したことによる外観不良の発生個数を調べた。具体的には、実施例1〜11、及び比較例1,2では100個のサンプル、比較例3では70個のサンプル、比較例4では95個のサンプルについて外観不良の発生個数を調べた。
aの値が10μm未満の比較例1,2では、サンプル100個中、9個又は10個の外観不良が発生した。また、aの値が60μmより大きくa/bの値が2.5より大きい比較例4でも、打ち抜き不良が発生しなかった95個のサンプルのうち、9個の外観不良が発生した。
一方、実施例1〜11では、いずれもサンプル100個中外観不良が発生したサンプルは2個以下であり、歩留まりが良好であった。例えば、a/bの値が0.40の実施例9、a/bの値が2.26の実施例1でも、外観不良のサンプルは2個に留まっていた。なお、比較例3の打ち抜き不良が発生しなかった70個のサンプルについても、外観不良が発生したサンプルはなかった。
このことから、角部が10μm≦aかつ0.4≦a/b≦2.5の条件を満たすことにより、サイドマージン部形成用のセラミックシートの回り込みによる外観不良の発生を抑制することができることが確認された。
実際に、実施例1〜11のサンプルの側面と、外観不良が発生した比較例1,2,4のサンプルの側面との形状を比較したところ、実施例1〜11の角部はより丸みを帯びており、比較例1、2、4の角部はより角ばっていた。このことから、角部が0.4≦a/b≦2.5の条件を満たすことにより、上記セラミックシートにおける角部近傍へのせん断力の集中を抑制できるものと考えられる。
さらに、角部のa/bの値が0.52(実施例7)以上1.45(実施例3)以下である実施例3〜7では、サンプル100個全てにおいて上記外観不良が発生しなかった。これにより、角部が0.5≦a/b≦1.5の条件も満たすことにより、より確実に外観不良を防止できることが確認された。
加えて、外観不良が発生しなかった実施例3〜7のうち、bの値が29μmの実施例3では、a/bの値が1.45であり、bの値が28μmの実施例4では、a/bの値が1.07であった。これにより、10μm≦b≦30μmとなるように引出部の長さ寸法を小さくした場合でも、1.0≦a/b≦1.5を満たすように角部を設計することで、外観不良を防止できることが確認された。つまり、角部が10μm≦b≦30μmかつ1.0≦a/b≦1.5を満たすことで、歩留まりを高めつつ、内部電極の交差面積を広げて大容量化を実現できる。
また、引出部(エンドマージン)の長さ寸法が10μm未満の積層セラミックコンデンサでは、積層ずれによるショートや、絶縁耐圧の不足に起因するショートが発生し、積層セラミックコンデンサとしての信頼性を十分確保することができなかった。このため、引出部の長さ寸法に対応するbを10μm以上とすることで、積層セラミックコンデンサの信頼性を確保できることが確認された。
以上より、角部が0.4≦a/b≦2.5、かつ10μm≦a,b≦60μmの条件を満たすことで、打ち抜き不良及び外観不良といったサイドマージン部形成時の不具合の発生を抑制できることが確認された。
以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
積層セラミックコンデンサ10の製造方法は、積層部16の側面16bに上記形状の角部163を形成することができれば、上述の製造方法に限定されない。
さらに、積層セラミックコンデンサ10では、容量形成部18がZ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部18において内部電極12,13がZ軸方向に沿って交互に配置されていればよく、容量形成部18が切り替わる部分において第1内部電極12又は第2内部電極13が連続して配置されていてもよい。
10…積層セラミックコンデンサ
11…セラミック素体
12,13…内部電極
14,15…外部電極
16…積層部
17…サイドマージン部
18…容量形成部
19,19a,19b…引出部
20…カバー部
16a…端面
16b…側面
16c…主面
161…第1直線部
162…第2直線部
163…角部

Claims (3)

  1. 第1方向に内部電極が積層された容量形成部と、前記容量形成部から前記第1方向に直交する第2方向に延び、前記内部電極が引き出された引出部と、前記第1方向から前記容量形成部及び前記引出部を覆うカバー部と、を有し、前記第1方向に向く主面と、前記第2方向に向く端面と、前記第1方向及び前記第2方向に直交する第3方向に向く側面とが形成された積層部と、
    前記側面に設けられたサイドマージン部と、
    を具備し、
    前記側面は、
    前記主面の外縁により構成された前記第2方向に延びる第1直線部と、前記端面の外縁により構成された前記第1方向に延びる第2直線部と、前記第1直線部及び前記第2直線部を接続する角部と、を有し、
    前記角部は、
    前記第1直線部が前記第2方向に延長された第1仮想線と、前記第2直線部の前記第1仮想線側の端点と、の間の前記第1方向に沿った距離をa、前記第2直線部が前記第1方向に延長された第2仮想線と、前記側面から露出した前記引出部の端部であって前記容量形成部と前記カバー部との境界に位置する端部と、の間の前記第2方向に沿った距離をbとしたときに、0.4≦a/b≦2.5、かつ10μm≦a,b≦60μmの条件を満たすように湾曲する
    積層セラミックコンデンサ。
  2. 請求項1に記載の積層セラミックコンデンサであって、
    前記角部は、さらに、0.5≦a/b≦1.5の条件を満たすように湾曲する
    積層セラミックコンデンサ。
  3. 請求項1又は2に記載の積層セラミックコンデンサであって、
    前記角部は、さらに、1.0≦a/b≦1.5、かつ10μm≦b≦30μmの条件を満たすように湾曲する
    積層セラミックコンデンサ。
JP2018005440A 2018-01-17 2018-01-17 積層セラミックコンデンサの製造方法 Active JP7150437B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018005440A JP7150437B2 (ja) 2018-01-17 2018-01-17 積層セラミックコンデンサの製造方法
US16/239,206 US10622148B2 (en) 2018-01-17 2019-01-03 Multi-layer ceramic capacitor
KR1020190001599A KR102613352B1 (ko) 2018-01-17 2019-01-07 적층 세라믹 콘덴서
TW108100682A TWI761654B (zh) 2018-01-17 2019-01-08 積層陶瓷電容器
CN201910044499.9A CN110047654B (zh) 2018-01-17 2019-01-17 层叠陶瓷电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018005440A JP7150437B2 (ja) 2018-01-17 2018-01-17 積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2019125705A true JP2019125705A (ja) 2019-07-25
JP7150437B2 JP7150437B2 (ja) 2022-10-11

Family

ID=67213011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018005440A Active JP7150437B2 (ja) 2018-01-17 2018-01-17 積層セラミックコンデンサの製造方法

Country Status (5)

Country Link
US (1) US10622148B2 (ja)
JP (1) JP7150437B2 (ja)
KR (1) KR102613352B1 (ja)
CN (1) CN110047654B (ja)
TW (1) TWI761654B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557438B2 (en) 2020-10-28 2023-01-17 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US20230117761A1 (en) * 2021-10-15 2023-04-20 Samsung Electro-Mechanics Co., Ltd. Capacitor component
WO2023127732A1 (ja) * 2021-12-28 2023-07-06 株式会社村田製作所 電子部品
JP7432335B2 (ja) 2019-10-09 2024-02-16 太陽誘電株式会社 積層セラミック電子部品の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021019018A (ja) * 2019-07-17 2021-02-15 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR20190116164A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP7172927B2 (ja) * 2019-09-19 2022-11-16 株式会社村田製作所 積層セラミック電子部品、およびその製造方法
US20220384114A1 (en) * 2021-05-25 2022-12-01 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
JP2022181894A (ja) * 2021-05-27 2022-12-08 Tdk株式会社 積層コンデンサ
JP2023009744A (ja) * 2021-07-08 2023-01-20 株式会社村田製作所 積層セラミックコンデンサ
KR20230100938A (ko) * 2021-12-29 2023-07-06 삼성전기주식회사 적층형 전자 부품 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237714A (ja) * 1986-04-08 1987-10-17 株式会社村田製作所 積層セラミツクコンデンサ
JP2005259772A (ja) * 2004-03-09 2005-09-22 Tdk Corp 積層セラミックコンデンサ
JP2012209539A (ja) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2017120880A (ja) * 2015-12-25 2017-07-06 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2017152622A (ja) * 2016-02-26 2017-08-31 太陽誘電株式会社 積層セラミックコンデンサ
JP2017152620A (ja) * 2016-02-26 2017-08-31 太陽誘電株式会社 積層セラミックコンデンサ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633805B2 (ja) * 1998-12-14 2005-03-30 株式会社村田製作所 セラミック電子部品
CN100541685C (zh) * 2004-03-22 2009-09-16 广东风华高新科技股份有限公司 一种高压片式多层陶瓷介质电容器的制造方法
CN101127275B (zh) * 2007-09-14 2010-06-16 广东风华高新科技股份有限公司 一种高压片式多层陶瓷电容器的制造方法
JP5532027B2 (ja) * 2010-09-28 2014-06-25 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2012160586A (ja) * 2011-02-01 2012-08-23 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP5770539B2 (ja) * 2011-06-09 2015-08-26 Tdk株式会社 電子部品及び電子部品の製造方法
KR101474138B1 (ko) * 2013-06-05 2014-12-17 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP2015026841A (ja) * 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP2016040816A (ja) * 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
US10020117B2 (en) * 2016-02-18 2018-07-10 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP6512139B2 (ja) * 2016-03-04 2019-05-15 株式会社村田製作所 電子部品の実装構造及びその電子部品の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237714A (ja) * 1986-04-08 1987-10-17 株式会社村田製作所 積層セラミツクコンデンサ
JP2005259772A (ja) * 2004-03-09 2005-09-22 Tdk Corp 積層セラミックコンデンサ
JP2012209539A (ja) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2017120880A (ja) * 2015-12-25 2017-07-06 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2017152622A (ja) * 2016-02-26 2017-08-31 太陽誘電株式会社 積層セラミックコンデンサ
JP2017152620A (ja) * 2016-02-26 2017-08-31 太陽誘電株式会社 積層セラミックコンデンサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7432335B2 (ja) 2019-10-09 2024-02-16 太陽誘電株式会社 積層セラミック電子部品の製造方法
US11557438B2 (en) 2020-10-28 2023-01-17 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US20230117761A1 (en) * 2021-10-15 2023-04-20 Samsung Electro-Mechanics Co., Ltd. Capacitor component
US11955282B2 (en) * 2021-10-15 2024-04-09 Samsung Electro-Mechanics Co., Ltd. Capacitor component
WO2023127732A1 (ja) * 2021-12-28 2023-07-06 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
KR20190088006A (ko) 2019-07-25
US20190221368A1 (en) 2019-07-18
KR102613352B1 (ko) 2023-12-14
JP7150437B2 (ja) 2022-10-11
US10622148B2 (en) 2020-04-14
CN110047654A (zh) 2019-07-23
TW201933396A (zh) 2019-08-16
TWI761654B (zh) 2022-04-21
CN110047654B (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
JP7150437B2 (ja) 積層セラミックコンデンサの製造方法
JP6835561B2 (ja) 積層セラミックコンデンサ及びその製造方法
US11830679B2 (en) Multi-layer ceramic electronic component
JP2017152674A (ja) 積層セラミック電子部品及びその製造方法
CN108695070B (zh) 层叠陶瓷电容器
JP6851174B2 (ja) 積層セラミックコンデンサ
JP2019117817A (ja) 積層セラミック電子部品の製造方法
JP2017157695A (ja) 積層セラミック電子部品の製造方法
CN112242245A (zh) 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法
JP7274282B2 (ja) 積層セラミック電子部品及びその製造方法
JP7417357B2 (ja) 積層セラミック電子部品の製造方法
JP7328749B2 (ja) 積層セラミック電子部品及びその製造方法
JP2019160834A (ja) 積層セラミック電子部品の製造方法
JP7261557B2 (ja) 積層セラミック電子部品の製造方法
US20220359122A1 (en) Method for multilayer ceramic electronic device with punched out side margin parts
US11664167B2 (en) Multi-layer ceramic electronic component
JP2021019186A (ja) 積層セラミック電子部品及び積層セラミック電子部品の製造方法
JP2023092698A (ja) 積層セラミック電子部品及びその製造方法、並びに製造履歴確認方法
JP2021158235A (ja) 積層セラミック電子部品の製造方法
JP2021093552A (ja) 積層セラミックコンデンサ
JP2023121883A (ja) 積層セラミックコンデンサ及びその製造方法
JP2023085559A (ja) 積層セラミック電子部品の製造方法
CN112309719A (zh) 层叠陶瓷电子部件和部件安装基板
CN111681872A (zh) 层叠陶瓷电子部件及其制造方法
JP2021061356A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20211210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220628

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220628

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220706

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220928

R150 Certificate of patent or registration of utility model

Ref document number: 7150437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150