JP2018536290A5

JP2018536290A5 -

Info

Publication number: JP2018536290A5
Application number: JP2018527095A
Authority: JP
Filing date: 2016-11-25
Publication date: 2019-12-05
Anticipated expiration: 2036-11-25

Claims

半導体デバイスであって、
基板と、
前記基板に対して固定位置に形成されるガリウム窒化物層と、
前記ガリウム窒化物層上に形成されるＩＩＩ−Ｎ半導体材料を含む障壁層であって、前記ガリウム窒化物層において電子ガスを形成する、前記障壁層と、
ソースコンタクトと、
ドレインコンタクトと、
前記ソースコンタクトと前記ドレインコンタクトとの間のゲートコンタクトと、
前記障壁層と前記基板との間に配置される第１のｎ型領域を含む片側ＰＮ接合と、
前記ガリウム窒化物層の第１の端部と前記障壁層の第１の端部とに沿った第１の誘電体充填トレンチであって、前記ガリウム窒化物層から前記基板に向かう方向において前記片側ＰＮ接合の下まで延在する、前記第１の誘電体充填トレンチと、
前記ガリウム窒化物層の第２の端部と前記障壁層の第２の端部とに沿った第２の誘電体充填トレンチであって、前記ガリウム窒化物層から前記基板に向かう方向において前記片側ＰＮ接合の下まで延在する、前記第２の誘電体充填トレンチと、
を含む、半導体デバイス。
請求項１に記載の半導体デバイスであって、
前記第１の誘電体充填トレンチと前記第２の誘電体充填トレンチとの間に形成される第１のトランジスタであって、前記ソースコンタクトと前記ドレインコンタクトと前記ゲートコンタクトと前記電子ガスとを含む、前記第１のトランジスタを更に含む、半導体デバイス。
請求項２に記載の半導体デバイスであって、
前記基板に関連して前記第１のトランジスタの近接して形成される第２のトランジスタであって、前記第１の誘電体充填トレンチにより前記第１のトランジスタから隔離される、前記第２のトランジスタを更に含む、半導体デバイス。
請求項３に記載の半導体デバイスであって、
前記第２のトランジスタが、前記第１の誘電体充填トレンチにより前記第１のトランジスタの前記片側ＰＮ接合から隔離される第２の片側ＰＮ接合を含む、半導体デバイス。
請求項４に記載の半導体デバイスであって、
前記第２の片側ＰＮ接合が第２のｎ型領域を含み、
前記第２のトランジスタが、
第２のソースコンタクトと、
前記第２のソースコンタクトと前記第２のｎ型領域との間の導電性部材と、
を更に含む、半導体デバイス。
請求項５に記載の半導体デバイスであって、
ハーフブリッジ回路を形成するために前記第１のトランジスタと前記第２のトランジスタとの間の電気的接続を更に含む、半導体デバイス。
請求項１に記載の半導体デバイスであって、
前記ソースコンタクトと前記ｎ型領域との間の導電性部材を更に含む、半導体デバイス。
請求項７に記載の半導体デバイスであって、
前記片側ＰＮ接合が、前記第１のｎ型領域より低いドーピング濃度を有するｐ型領域を更に含む、半導体デバイス。
請求項１に記載の半導体デバイスであって、
隔離電圧を更に含み、
前記第１の誘電体充填トレンチと前記第２の誘電体充填トレンチとの各々が、２０Ｖミクロン幅で除算された前記隔離電圧の１〜３倍の範囲の幅を有する、半導体デバイス。
請求項１に記載の半導体デバイスであって、
隔離電圧を更に含み、
前記第１の誘電体充填トレンチと前記第２の誘電体充填トレンチとの各々が、前記片側ＰＮ接合の下方に２０Ｖミクロン幅で除算された前記隔離電圧の１〜３倍の範囲の深さを有する、半導体デバイス。
請求項１に記載の半導体デバイスであって、
前記第１のｎ型領域に近接するミスマッチ隔離層を更に含む、半導体デバイス。
請求項１１に記載の半導体デバイスであって、
前記ミスマッチ隔離層に近接するバッファ層であって、前記ミスマッチ隔離層に近接する第１の層と、前記ミスマッチ隔離層から離れて前記第１の層に近接する第２の層とを含む、前記バッファ層を更に含み、
前記第１の層と第２の層とがアルミニウムとガリウムとを含み、
前記第１の層が、前記第２の層よりも多いアルミニウムと少ないガリウムとを含む、半導体デバイス。
請求項１２に記載の半導体デバイスであって、
前記バッファ層に近接する電気的隔離層を更に含む、半導体デバイス。
請求項１３に記載の半導体デバイスであって、
前記電気的隔離層が半絶縁性ガリウム窒化物を含む、半導体デバイス。
請求項１４に記載の半導体デバイスであって、
前記障壁層が前記電気的隔離層に近接する、半導体デバイス。
請求項１に記載の半導体デバイスであって、
前記片側ＰＮ接合がｐ型ガリウム窒化物を含む第１の層を更に含み、前記第１の層に近接する前記第１のｎ型領域がｎ型ガリウム窒化物を含む、半導体デバイス。
請求項１に記載の半導体デバイスであって、
前記第１のｎ型領域が、前記基板の長さに沿った平面に実質的に平行な第１の部分と、前記第１の部分から前記障壁層まで延在する第２の部分とを含む、半導体デバイス。
請求項１７に記載の半導体デバイスであって、
前記ソースコンタクトが前記第２の部分に接する、半導体デバイス。
基板に関連して半導体デバイスを形成する方法であって、
前記基板に対して固定位置に形成されるガリウム窒化物層を形成することと、
前記ガリウム窒化物層上に形成されるＩＩＩ−Ｎ半導体材料を含む障壁層であって、前記ガリウム窒化物層において電子ガスを形成する、前記障壁層を形成することと、
ソースコンタクトを形成することと、
ドレインコンタクトを形成することと、
電位を受け取るためのゲートコンタクトを形成することであって、前記電位が、前記ソースコンタクトと前記ドレインコンタクトとの間で、前記電子ガスと、前記電子ガスに応答して前記電子ガスによって形成される導電性経路とを調節する、前記ゲートコンタクトを形成することと、
前記障壁層と前記基板との間に配置されるｎ型層を含む片側ＰＮ接合を形成することと、
前記ガリウム窒化物層の第１の端部と前記障壁層の第１の端部とに沿った第１の誘電体充填トレンチを形成することであって、前記第１の誘電体充填トレンチが前記ガリウム窒化物層から前記基板に向かう方向において前記片側ＰＮ接合の下まで延在する、前記第１の誘電体充填トレンチを形成することと、
前記ガリウム窒化物層の第２の端部と前記障壁層の第２の端部とに沿った第２の誘電体充填トレンチを形成することであって、前記第２の誘電体充填トレンチが前記ガリウム窒化物層から前記基板に向かう方向において前記片側ＰＮ接合の下まで延在する、前記第２の誘電体充填トレンチを形成することと、
を含む、方法。