JP2018536290A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018536290A5 JP2018536290A5 JP2018527095A JP2018527095A JP2018536290A5 JP 2018536290 A5 JP2018536290 A5 JP 2018536290A5 JP 2018527095 A JP2018527095 A JP 2018527095A JP 2018527095 A JP2018527095 A JP 2018527095A JP 2018536290 A5 JP2018536290 A5 JP 2018536290A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- dielectric
- gallium nitride
- filled trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 39
- JMASRVWKEDWRBT-UHFFFAOYSA-N gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims 17
- 239000000758 substrate Substances 0.000 claims 12
- 238000002955 isolation Methods 0.000 claims 11
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- 229910052733 gallium Inorganic materials 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 230000003334 potential Effects 0.000 claims 1
- 230000001105 regulatory Effects 0.000 claims 1
Claims (19)
- 半導体デバイスであって、
基板と、
前記基板に対して固定位置に形成されるガリウム窒化物層と、
前記ガリウム窒化物層上に形成されるIII−N半導体材料を含む障壁層であって、前記ガリウム窒化物層において電子ガスを形成する、前記障壁層と、
ソースコンタクトと、
ドレインコンタクトと、
前記ソースコンタクトと前記ドレインコンタクトとの間のゲートコンタクトと、
前記障壁層と前記基板との間に配置される第1のn型領域を含む片側PN接合と、
前記ガリウム窒化物層の第1の端部と前記障壁層の第1の端部とに沿った第1の誘電体充填トレンチであって、前記ガリウム窒化物層から前記基板に向かう方向において前記片側PN接合の下まで延在する、前記第1の誘電体充填トレンチと、
前記ガリウム窒化物層の第2の端部と前記障壁層の第2の端部とに沿った第2の誘電体充填トレンチであって、前記ガリウム窒化物層から前記基板に向かう方向において前記片側PN接合の下まで延在する、前記第2の誘電体充填トレンチと、
を含む、半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
前記第1の誘電体充填トレンチと前記第2の誘電体充填トレンチとの間に形成される第1のトランジスタであって、前記ソースコンタクトと前記ドレインコンタクトと前記ゲートコンタクトと前記電子ガスとを含む、前記第1のトランジスタを更に含む、半導体デバイス。 - 請求項2に記載の半導体デバイスであって、
前記基板に関連して前記第1のトランジスタの近接して形成される第2のトランジスタであって、前記第1の誘電体充填トレンチにより前記第1のトランジスタから隔離される、前記第2のトランジスタを更に含む、半導体デバイス。 - 請求項3に記載の半導体デバイスであって、
前記第2のトランジスタが、前記第1の誘電体充填トレンチにより前記第1のトランジスタの前記片側PN接合から隔離される第2の片側PN接合を含む、半導体デバイス。 - 請求項4に記載の半導体デバイスであって、
前記第2の片側PN接合が第2のn型領域を含み、
前記第2のトランジスタが、
第2のソースコンタクトと、
前記第2のソースコンタクトと前記第2のn型領域との間の導電性部材と、
を更に含む、半導体デバイス。 - 請求項5に記載の半導体デバイスであって、
ハーフブリッジ回路を形成するために前記第1のトランジスタと前記第2のトランジスタとの間の電気的接続を更に含む、半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
前記ソースコンタクトと前記n型領域との間の導電性部材を更に含む、半導体デバイス。 - 請求項7に記載の半導体デバイスであって、
前記片側PN接合が、前記第1のn型領域より低いドーピング濃度を有するp型領域を更に含む、半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
隔離電圧を更に含み、
前記第1の誘電体充填トレンチと前記第2の誘電体充填トレンチとの各々が、20Vミクロン幅で除算された前記隔離電圧の1〜3倍の範囲の幅を有する、半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
隔離電圧を更に含み、
前記第1の誘電体充填トレンチと前記第2の誘電体充填トレンチとの各々が、前記片側PN接合の下方に20Vミクロン幅で除算された前記隔離電圧の1〜3倍の範囲の深さを有する、半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
前記第1のn型領域に近接するミスマッチ隔離層を更に含む、半導体デバイス。 - 請求項11に記載の半導体デバイスであって、
前記ミスマッチ隔離層に近接するバッファ層であって、前記ミスマッチ隔離層に近接する第1の層と、前記ミスマッチ隔離層から離れて前記第1の層に近接する第2の層とを含む、前記バッファ層を更に含み、
前記第1の層と第2の層とがアルミニウムとガリウムとを含み、
前記第1の層が、前記第2の層よりも多いアルミニウムと少ないガリウムとを含む、半導体デバイス。 - 請求項12に記載の半導体デバイスであって、
前記バッファ層に近接する電気的隔離層を更に含む、半導体デバイス。 - 請求項13に記載の半導体デバイスであって、
前記電気的隔離層が半絶縁性ガリウム窒化物を含む、半導体デバイス。 - 請求項14に記載の半導体デバイスであって、
前記障壁層が前記電気的隔離層に近接する、半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
前記片側PN接合がp型ガリウム窒化物を含む第1の層を更に含み、前記第1の層に近接する前記第1のn型領域がn型ガリウム窒化物を含む、半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
前記第1のn型領域が、前記基板の長さに沿った平面に実質的に平行な第1の部分と、前記第1の部分から前記障壁層まで延在する第2の部分とを含む、半導体デバイス。 - 請求項17に記載の半導体デバイスであって、
前記ソースコンタクトが前記第2の部分に接する、半導体デバイス。 - 基板に関連して半導体デバイスを形成する方法であって、
前記基板に対して固定位置に形成されるガリウム窒化物層を形成することと、
前記ガリウム窒化物層上に形成されるIII−N半導体材料を含む障壁層であって、前記ガリウム窒化物層において電子ガスを形成する、前記障壁層を形成することと、
ソースコンタクトを形成することと、
ドレインコンタクトを形成することと、
電位を受け取るためのゲートコンタクトを形成することであって、前記電位が、前記ソースコンタクトと前記ドレインコンタクトとの間で、前記電子ガスと、前記電子ガスに応答して前記電子ガスによって形成される導電性経路とを調節する、前記ゲートコンタクトを形成することと、
前記障壁層と前記基板との間に配置されるn型層を含む片側PN接合を形成することと、
前記ガリウム窒化物層の第1の端部と前記障壁層の第1の端部とに沿った第1の誘電体充填トレンチを形成することであって、前記第1の誘電体充填トレンチが前記ガリウム窒化物層から前記基板に向かう方向において前記片側PN接合の下まで延在する、前記第1の誘電体充填トレンチを形成することと、
前記ガリウム窒化物層の第2の端部と前記障壁層の第2の端部とに沿った第2の誘電体充填トレンチを形成することであって、前記第2の誘電体充填トレンチが前記ガリウム窒化物層から前記基板に向かう方向において前記片側PN接合の下まで延在する、前記第2の誘電体充填トレンチを形成することと、
を含む、方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021043162A JP7222581B2 (ja) | 2015-11-25 | 2021-03-17 | 隔離されたiii-n半導体デバイス |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/951,927 US9685545B2 (en) | 2015-11-25 | 2015-11-25 | Isolated III-N semiconductor devices |
US14/951,927 | 2015-11-25 | ||
PCT/US2016/063778 WO2017091817A1 (en) | 2015-11-25 | 2016-11-25 | Isolated iii-n semiconductor devices |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021043162A Division JP7222581B2 (ja) | 2015-11-25 | 2021-03-17 | 隔離されたiii-n半導体デバイス |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018536290A JP2018536290A (ja) | 2018-12-06 |
JP2018536290A5 true JP2018536290A5 (ja) | 2019-12-05 |
JP6921368B2 JP6921368B2 (ja) | 2021-08-18 |
Family
ID=58721102
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018527095A Active JP6921368B2 (ja) | 2015-11-25 | 2016-11-25 | 隔離されたiii−n半導体デバイス |
JP2021043162A Active JP7222581B2 (ja) | 2015-11-25 | 2021-03-17 | 隔離されたiii-n半導体デバイス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021043162A Active JP7222581B2 (ja) | 2015-11-25 | 2021-03-17 | 隔離されたiii-n半導体デバイス |
Country Status (5)
Country | Link |
---|---|
US (2) | US9685545B2 (ja) |
EP (1) | EP3381049A4 (ja) |
JP (2) | JP6921368B2 (ja) |
CN (2) | CN108140579A (ja) |
WO (1) | WO2017091817A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10453824B1 (en) * | 2018-05-08 | 2019-10-22 | International Business Machines Corporation | Structure and method to form nanosheet devices with bottom isolation |
JP7248410B2 (ja) * | 2018-11-01 | 2023-03-29 | エア・ウォーター株式会社 | 化合物半導体装置、化合物半導体基板、および化合物半導体装置の製造方法 |
JP7426786B2 (ja) * | 2019-05-30 | 2024-02-02 | ローム株式会社 | 窒化物半導体装置 |
CN110379807B (zh) * | 2019-07-31 | 2021-02-26 | 厦门市三安集成电路有限公司 | 微电子器件及微电子器件制作方法 |
US11935947B2 (en) * | 2019-09-04 | 2024-03-19 | United Microelectronics Corp. | Enhancement mode high electron mobility transistor |
US11296190B2 (en) * | 2020-01-15 | 2022-04-05 | Globalfoundries U.S. Inc. | Field effect transistors with back gate contact and buried high resistivity layer |
US11251294B2 (en) * | 2020-03-24 | 2022-02-15 | Infineon Technologies Austria Ag | High voltage blocking III-V semiconductor device |
US20210384342A1 (en) * | 2020-06-04 | 2021-12-09 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and manufacturing method thereof |
FR3111738B1 (fr) | 2020-06-19 | 2022-08-05 | Commissariat Energie Atomique | Dispositif micro-électronique à substrat isolé, et procédé de fabrication associé |
US11515397B2 (en) | 2020-07-21 | 2022-11-29 | Globalfoundries U.S. Inc. | III-V compound semiconductor layer stacks with electrical isolation provided by a trap-rich layer |
US11469225B2 (en) | 2020-10-16 | 2022-10-11 | Globalfoundries U.S. Inc. | Device integration schemes leveraging a bulk semiconductor substrate having a <111 > crystal orientation |
US11569374B2 (en) | 2020-12-02 | 2023-01-31 | Globalfoundries U.S. Inc. | Implanted isolation for device integration on a common substrate |
WO2023010560A1 (en) * | 2021-08-06 | 2023-02-09 | Innoscience (Suzhou) Technology Co., Ltd. | Nitride-based semiconductor ic chip and method for manufacturing thereof |
CN114843267B (zh) * | 2022-06-08 | 2024-04-19 | 东南大学 | 一种增强型N沟道和P沟道GaN器件集成结构 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5276340A (en) * | 1989-11-21 | 1994-01-04 | Fujitsu Limited | Semiconductor integrated circuit having a reduced side gate effect |
US5077231A (en) * | 1991-03-15 | 1991-12-31 | Texas Instruments Incorporated | Method to integrate HBTs and FETs |
US7030428B2 (en) * | 2001-12-03 | 2006-04-18 | Cree, Inc. | Strain balanced nitride heterojunction transistors |
JP4449467B2 (ja) * | 2004-01-28 | 2010-04-14 | サンケン電気株式会社 | 半導体装置 |
US8575651B2 (en) * | 2005-04-11 | 2013-11-05 | Cree, Inc. | Devices having thick semi-insulating epitaxial gallium nitride layer |
US7466212B2 (en) * | 2006-06-16 | 2008-12-16 | Semiconductor Components Industries, L. L. C. | Semiconductor filter structure and method of manufacture |
WO2010001607A1 (ja) * | 2008-07-03 | 2010-01-07 | パナソニック株式会社 | 窒化物半導体装置 |
US20100117118A1 (en) * | 2008-08-07 | 2010-05-13 | Dabiran Amir M | High electron mobility heterojunction device |
US8564020B2 (en) * | 2009-07-27 | 2013-10-22 | The Hong Kong University Of Science And Technology | Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same |
CN102612750B (zh) * | 2009-11-19 | 2015-07-29 | 飞思卡尔半导体公司 | 垂直功率晶体管器件、半导体管芯及制造垂直功率晶体管器件的方法 |
JP2011165749A (ja) * | 2010-02-05 | 2011-08-25 | Panasonic Corp | 半導体装置 |
KR20130126948A (ko) * | 2010-12-15 | 2013-11-21 | 이피션트 파워 컨버젼 코퍼레이션 | 후면 격리를 갖는 반도체 소자 |
US8536674B2 (en) * | 2010-12-20 | 2013-09-17 | General Electric Company | Integrated circuit and method of fabricating same |
WO2013190997A1 (ja) * | 2012-06-20 | 2013-12-27 | 独立行政法人産業技術総合研究所 | 半導体装置 |
US8933461B2 (en) * | 2012-08-09 | 2015-01-13 | Texas Instruments Incorporated | III-nitride enhancement mode transistors with tunable and high gate-source voltage rating |
US9202906B2 (en) * | 2013-03-14 | 2015-12-01 | Northrop Grumman Systems Corporation | Superlattice crenelated gate field effect transistor |
US9035318B2 (en) * | 2013-05-03 | 2015-05-19 | Texas Instruments Incorporated | Avalanche energy handling capable III-nitride transistors |
US8759879B1 (en) * | 2013-05-03 | 2014-06-24 | Texas Instruments Incorporated | RESURF III-nitride HEMTs |
KR20150011238A (ko) * | 2013-07-22 | 2015-01-30 | 삼성전자주식회사 | 질화물계 반도체 장치 |
US9997507B2 (en) * | 2013-07-25 | 2018-06-12 | General Electric Company | Semiconductor assembly and method of manufacture |
JP6143598B2 (ja) * | 2013-08-01 | 2017-06-07 | 株式会社東芝 | 半導体装置 |
JP2015060920A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP6558359B2 (ja) * | 2014-02-24 | 2019-08-14 | パナソニック株式会社 | 半導体装置 |
-
2015
- 2015-11-25 US US14/951,927 patent/US9685545B2/en active Active
-
2016
- 2016-11-25 CN CN201680061341.7A patent/CN108140579A/zh active Pending
- 2016-11-25 EP EP16869341.4A patent/EP3381049A4/en not_active Withdrawn
- 2016-11-25 WO PCT/US2016/063778 patent/WO2017091817A1/en active Application Filing
- 2016-11-25 JP JP2018527095A patent/JP6921368B2/ja active Active
- 2016-11-25 CN CN202310745649.5A patent/CN116682728A/zh active Pending
-
2017
- 2017-05-17 US US15/597,769 patent/US20170250272A1/en not_active Abandoned
-
2021
- 2021-03-17 JP JP2021043162A patent/JP7222581B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018536290A5 (ja) | ||
JP6476114B2 (ja) | 調整可能な及び高いゲート・ソース定格電圧を備えるiii‐窒化物エンハンスメントモードトランジスタ | |
KR101850604B1 (ko) | 질화물 반도체 장치 | |
KR101920712B1 (ko) | 튜너블 배리어를 구비한 그래핀 스위칭 소자 | |
JP6381881B2 (ja) | 高電子移動度トランジスタ及びその駆動方法 | |
JP2015529019A5 (ja) | ||
TW201631771A (zh) | 具有在堆疊奈米片場效電晶體中抑制寄生雙極性效應之結構的半導體裝置及其製造方法 | |
Lu et al. | Breakdown mechanism in algan/gan hemts on si substrate | |
EP2824711A3 (en) | Vertical transistors having p-type gallium nitride current barrier layers and methods of fabricating the same | |
US9076850B2 (en) | High electron mobility transistor | |
TW201712873A (en) | High electron mobility transistors with localized sub-fin isolation | |
JP2017212425A5 (ja) | ||
JP2014093525A5 (ja) | ||
JP2016518723A (ja) | Iii−窒化物トランジスタレイアウト | |
JP2018041933A (ja) | 半導体装置及び半導体基板 | |
US9136346B2 (en) | High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently | |
WO2012120934A1 (ja) | ノーマリオフ型ヘテロ接合電界効果トランジスタ | |
US20160190295A1 (en) | Field effect transistor | |
JP2016181534A5 (ja) | ||
WO2012008141A1 (ja) | 電界効果トランジスタ | |
US9245990B2 (en) | Silicon-compatible germanium-based transistor with high-hole-mobility | |
JP2015230920A5 (ja) | ||
TWI734783B (zh) | 半導體裝置、製造半導體裝置的方法及場效電晶體(fet) | |
Zhang et al. | InGaAs 3D MOSFETs with drastically different shapes formed by anisotropic wet etching | |
US10290740B2 (en) | Semiconductor device with reduced parasitic capacitance |