JP2018530166A - 基板アセンブリの製造方法、基板アセンブリ、及び基板アセンブリを電子部品に取り付ける方法 - Google Patents

基板アセンブリの製造方法、基板アセンブリ、及び基板アセンブリを電子部品に取り付ける方法 Download PDF

Info

Publication number
JP2018530166A
JP2018530166A JP2018517696A JP2018517696A JP2018530166A JP 2018530166 A JP2018530166 A JP 2018530166A JP 2018517696 A JP2018517696 A JP 2018517696A JP 2018517696 A JP2018517696 A JP 2018517696A JP 2018530166 A JP2018530166 A JP 2018530166A
Authority
JP
Japan
Prior art keywords
substrate
contact material
material layer
electronic component
specifically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018517696A
Other languages
English (en)
Other versions
JP6664751B2 (ja
Inventor
ヒンリッヒ アンドレアス
ヒンリッヒ アンドレアス
デュッフ ズサンネ
デュッフ ズサンネ
ミリク アントン
ミリク アントン
シェーファー ミヒャエル
シェーファー ミヒャエル
Original Assignee
ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト
ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト, ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト filed Critical ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト
Publication of JP2018530166A publication Critical patent/JP2018530166A/ja
Application granted granted Critical
Publication of JP6664751B2 publication Critical patent/JP6664751B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/2744—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/83898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本発明は、電子部品（３０）に接続する基板構成物（１０、１０´´）の製造方法であって、第１の面（１２）及び第２の面（１３）を有した基板（１１）を準備する工程と、基板（１１）の第１の面（１２）に接触材料層（１５）を塗布する工程と、基板（１１）とは反対方向に面する接触材料層（１５）の面（１６）の少なくとも一部分に、予備固定剤（１８）を塗布する工程と、を含む方法に関する。また、本発明は、対応する基板構成物（１０、１０´´）、及び、少なくとも１つの電子部品（３０）を基板構成物（１０、１０´´）に接続する対応する方法にも関する。特許請求の範囲に記載されている手段は、組立場所から接続場所への運搬時に、十分な取扱い強度を付与する。接触材料層（１５）は、基板（１１）の第１の面（１２）の全面にわたって、又は全面に近い状態により塗布されることが好ましい。接触材料層（１５）が塗布され、そして予備固定剤（１８）が塗布された基板（１１）は、担体（２０）上に着脱可能に配置することができる。電子部品（３０、３０´）に接続するとき、基板構成物（１０、１０´´）は、電子部品に焼結され、圧着され、はんだ付けされ、及び／又は接着される。基板（１１）は、金属板又は金属片部分であり、具体的には、銅板若しくは銅片部分、又はリードフレーム、又はＤＣＢ基板若しくはＰＣＢ基板であり得る。電子部品（３０）は、半導体、ＤＣＢ基板又はＰＣＢ基板であり得る。
【選択図】図３

Description

本発明は、電子部品に取り付ける基板アセンブリの製造方法に関する。また、本発明は、電子部品に取り付ける基板アセンブリに関する。さらに、本発明は、電子部品を基板アセンブリに取り付ける方法にも関する。
パワーエレクトロニクスでは、あらかじめ乾燥させた焼結ペースト、はんだ、導電性接着剤などのあらかじめ塗布した接触剤(contacting agent)を、基板又は部品に供給することが知られている。顧客の現場における製造工程において、組立場所から焼結場所への運搬時に部品、具体的には、あらかじめ塗布した接触剤（具体的にはあらかじめ乾燥させた焼結ペースト）によって基板に接着された電子部品が滑り落ちる可能性がある。
これに関連して、部品、具体的には電子部品は、乾燥させた焼結ペースト上に配置されるのと同時に、加熱されることが知られている。多くの電子部品については、この種の加温組立ては、曲がった部品及び／又は汚れた表面及び／又は扱いにくい表面形状、又は運搬時の非常に高い加速力によって、接着が組立場所から焼結場所への運搬に耐えるには不十分であるため、運搬に対して十分な安定性が保証されていないことが分かっている。したがって、電子部品をマスク若しくは型枠によって固定するか、又は電子部品が組み立てられた後ではんだ付けされ、焼結されるか若しくは接着される前に、電子部品を所定の位置に留めるのに複雑なばねシステムを利用することが知られている。
既知の先行技術の更なる欠点は、基板上に広げられる接触材料が、多くの場合、部品の縁から距離を保ちながら、及び／又は不均一なランプ状構造(ramp-like structure)の形成とともに塗布されることである。焼結ペーストが噴霧されるときに、焼結ペーストが特定の要件を満たす必要があるため、既知の方法を用いて接触材料を全面被覆することは不可能であるか、又は非常に限られた程度にしか可能でなく、例えば、全面被覆が顕著な噴霧損失を伴うことが多い。
先述した技術水準を考慮して、本発明の目的は、電子部品が組立場所から焼結場所に運搬されるとき、適切な運搬安定性が保証されるように、電子部品に取り付ける基板アセンブリの製造方法の特徴を説明することである。加えて、この方法を更に発展させることによって、接触材料を被覆して最大可能表面領域を効果的に作製することが可能である。部品は、接触材料が、可能な限りすべての面において化合物の縁まで延びるように、この表面領域から分離される。
本発明の更なる目的は、電子部品に取り付ける基板アセンブリであって、組み立てられているが、まだはんだ付けされていないか又は焼結されていないか若しくは接着されていない部品が、基板アセンブリ上の運搬に対して十分に安定するように、基板アセンブリが具体化される基板アセンブリの特徴を説明することである。基板アセンブリが大きな接触材料表面領域を有することを保証する目的によっても、更に発展させる。
本発明の更なる目的は、電子部品を基板アセンブリに取り付ける方法の特徴を説明することである。
本発明によれば、電子部品に取り付ける基板アセンブリの製造方法に関する目的は、請求項１の主題によって解決され、基板アセンブリに関する目的は、請求項１１の主題によって解決され、そして、電子部品を基板アセンブリに取り付ける方法に関する目的は、請求項１６の主題によって解決される。
本発明は、電子部品に取り付ける基板アセンブリの製造方法の特徴を説明するという概念に基づいており、この方法は、
第１の面及び第２の面を有した基板を準備する工程と、
基板の第１の面に接触材料層を塗布する工程と、
少なくとも、基板とは反対方向に面する接触材料層の面の一部分に、予備固定剤を塗布する工程と、を含む。
本発明に係る方法を用いて製造された基板アセンブリは、その後の電子部品への取付けに用いられる。
基板は、金属板、又は金属バンドの一部分、具体的には、銅板、又は銅バンドの一部分であり得る。また、基板は、リードフレーム、又はＤＣＢ基板若しくはＰＣＢ基板であることが可能である。さらに、銅板という用語は、銅合金材料から構成される金属板に関するものとも理解される。銅バンド部分は、銅合金材料から構成されるバンド部分であり得る。
金属板又は金属バンド部分、具体的には、銅板又は銅バンド部分は、あらかじめ構築されていないことが好ましい。基板を切断して特定の長さにおいて用い、及び／又はその側縁を構築することしか必要であり得ない。
調製される基板又は基板ブランクには、金（Ａｕ）若しくはニッケル‐金（ＮｉＡｕ）、又は銀（Ａｇ）若しくはニッケル‐銀（ＮｉＡｇ）、又はニッケル‐パラジウム‐金（ＮｉＰｄＡｕ）を含む材料を、少なくとも１つの面に被覆し、具体的には亜鉛めっきすることができる。さらに、材料は、化学めっきによって基板又は基板ブランクの少なくとも１つの面に塗布することが可能である。
調製される基板又は基板ブランクには、具体的には、少なくとも後で接触される面に、先述の材料を被覆できることが好ましい。また、製造される基板又は基板ブランクの両面には、先述の材料を被覆できることも考えられる。本発明の一実施形態において、基板は、調製される前に、具体的には被覆工程の前に、基板ブランクから分離することが可能である。基板ブランクは、金属バンド又は金属板、具体的には銅バンド又は銅板であり得る。また、基板ブランクは、銅合金製のバンド又は板であることも可能である。
全面の金属バンド、具体的には銅バンドは、１つの面に、１つの面に無限に、具体的には１つの面に無限に設けられ、亜鉛めっきすることが可能である。または、基板は、基板ブランクから、具体的には金属バンドから、特に銅バンドから分離され、そして、例えばガルバニックラック(galvanic rack)内で、個別に亜鉛めっきすることが可能である。
接触材料層は、基板の第１の面、例えば、被覆された面又は被覆された面とは反対側の基板の面であり得る、基板の第１の面に塗布される。接触材料層は、基板の第１の面の全面又はほぼ全面に塗布されることが好ましい。少なくとも１つの基板は、接触材料層塗布用のワークネスト(worknest)内に配置され得る。ワークネスト内には、複数の基板を配置することが可能である。また、噴霧工程において、接触材料層を形成する接触材料を、基板の第１の面に塗布することが可能である。さらに、ドクターブレード法も可能である。
焼結ペースト、具体的には銀含有焼結ペースト、又ははんだ若しくは導電性接着剤若しくは接着フィルムである接触材料は、実際に基板を電子部品に取り付けるのに用いられる。予備固定剤は、電子部品に基板を、又は基板に電子部品を一時的に張り付ける予備固定にのみ機能する。予備固定又は仮固定は、部品を組立場所から焼結場所へ運搬できるようにするのに十分な安定性を付与する。予備固定剤は、仮固定剤である。換言すると、予備固定剤は、基板アセンブリ又は基板を電子部品に一時的に張り付けることができるようにする固定剤である。
予備固定剤は、少なくとも、基板とは反対方向に面する接触材料層の面の一部分に塗布される。予備固定剤は、例えば、散布するか、したたらせるか、噴霧するか、分配するか、噴射して、又は移動プロセスによって、接触材料層に塗布してもよい。
予備固定剤は、接触材料層に直接塗布されるため、基板に、予備固定手段を付加的に設ける必要はない。換言すると、基板の一部分において、予備固定剤を塗布する準備ができている必要もないし、接触材料層をなくしておく必要もない。これによって、基板材料の点から、材料が節約される。基板に塗布される接触材料層の層厚さは、１０〜１５０μｍ、具体的には３０〜１００μｍ、更に具体的には４０〜８０μｍであり得る。
基板に塗布された接触材料層、及び接触材料層に塗布された予備固定剤は、塗布された後に乾燥させることが好ましい。
接触材料層が塗布された後、基板は、側縁を有さないことが好ましい。この場合、基板の全面は、接触材料層により覆われる。また、基板は、接触材料層が塗布されていない側縁を有し、側縁の幅は、具体的には基板の全幅の２０％以下、具体的には基板の全幅の１０％以下、更に具体的には基板の全幅の５％以下、最も具体的には基板の全幅の１％以下を構成する幅であることも可能である。
このため、本方法のこの段階であっても、基板に接触材料が被覆されているとき、又は接触材料層が基板上に生成されているとき、基板アダプタ又は基板アセンブリは、可能な限り最小の利用不可能な縁とともに製造される。換言すると、基板の第１の面に、可能な限り多くの接触材料が供給され、その結果、可能な限り最大の接触材料層が形成する。
基板に塗布された接触材料層、及び接触材料層に塗布された予備固定剤は、乾燥させることが好ましい。換言すると、接触材料層が塗布され、そして接触材料層の上に予備固定剤が塗布された基板には、乾燥工程が行われる。乾燥は、８０〜１５０℃の目標温度によって、２〜３０分間行うことができる。乾燥又は予備乾燥が行われる場合、塗布される予備固定剤の厚さ、及び塗布される接触材料層の厚さは、乾燥及び予備乾燥の結果、低減され得る。
本発明の更なる実施形態において、接触材料層が塗布され、そして予備固定剤が塗布された基板は、基板の第１の面が担体に面するように担体上に配置されていてもよく、予備固定剤、場合によっては接触材料層も、少なくとも担体と接着結合される。このため、基板は、基板と、予備固定剤と、接触材料層と、場合により担体と、を含む基板アセンブリを、別の製造場所又は別の装置に運搬して、更に加工できるように、担体上に配置され得る。担体には、予備固定剤のみを接着結合することが可能である。例えば、担体と接触材料層との間には、小さな隙間が存在していてもよい。
担体は、基板アセンブリを、第１の製造場所から別の製造場所へ、又は第１の製造装置から別の製造装置へ確実に運搬できるように機能する。担体は、例えば、キャリアフィルム、具体的には、接着力の低いキャリアフィルムであってもよい。さらに、ウエハフレームにＵＶテープを引き伸ばして担体を製造することが可能である。接触材料層及び予備固定剤が供給された基板は、このＵＶテープに接着させて取り付けることができる。
本発明の好適な実施形態によれば、少なくとも、基板の１つの側縁部分／側縁部分を、好ましくは担体に取り付けられた状態において、切り離すことができ、及び／又は、基板は、好ましくは担体に取り付けられた状態において、構築し及び／又は分離することができる。したがって、最終的な部品形状、すなわち、基板アダプタ又は基板アセンブリの最終的な形状は、接触材料層及び予備固定剤の塗布後に、具体的には担体に取り付けられた状態において、形成することができる。少なくとも一部分、好ましくは基板の１つの側縁／側縁のすべてが、基板アセンブリの他の部分、又は基板アダプタの他の部分から切り離される場合に、基板アダプタが作製され、基板の第１の面は、接触材料層により完全に覆われるか、又は、第１の面の全体には、接触材料層が設けられる。基板アセンブリ又は基板アダプタの利用不可能な縁は、除去される。
さらに、複数の基板アセンブリは、最初に大きな基板アセンブリから、分離によって製造することが可能である。基板は、例えば、基板及び基板アセンブリを、取り付けられる部品の形状に適合させるように、構築することが可能である。
側縁の切り離し、及び／又は基板の構築、及び／又は基板の分離は、レーザによって行うことが好ましい。非常に小さな部品は、レーザ切断加工によって加工することができる。さらに、非常に鋭い縁は、レーザ切断加工によって形成することができる。
具体的には、基板が担体と取り付けられた状態にあるとき、接触材料層及び／又は予備固定剤の少なくとも一部分は、側縁の切り離し時、及び／又は基板の構築時、及び／又は基板の分離時に、同様に取り外され、及び／又は構築され、及び／又は分離され得る。接触材料層が取り外され、及び／又は構築され、及び／又は分離される場合、例えば接触材料層を加圧することによって形成された傾斜面が除去され得る。加えて、接触材料層のレーザ加工プロセスによって、考えられる最も均一な接触材料層を形成するか又は生成することができる。
基板アセンブリのその後のレーザ切断又はレーザ加工によって、無制限の成形能力がもたらされ、その結果、本発明に係る方法は、構造と部品との多種多様な組合せを製造可能にする。例えば、ベース領域が１８０ｍｍ×１８０ｍｍ又は１９０ｍｍ×１９０ｍｍの接触材料層を、２００ｍｍ×２００ｍｍの寸法の基板に塗布してもよい。したがって、側縁が切り離された後、最大１９０ｍｍ×１９０ｍｍの寸法の基板アダプタを製造することが可能であり、このような基板の全面は、接触材料層により完全に覆われる。
接触材料層の接触材料は、焼結助剤と、金属粒子、具体的には銀粒子と、を含むことが好ましい。焼結助剤は、有機化合物から構成されると理解される。接触材料は、さらに、結合剤及び／又は脂肪酸を含み得る。結合剤は、具体的には、セルロース誘導体などのポリマーであり、例えば、メチルセルロース、エチルセルロース、エチルメチルセルロース、カルボキシセルロース、及びヒドロキシプロピルセルロースである。
脂肪酸は、具体的には、アクリル酸（オクタン酸）、カプリン酸（デカン酸）、ラウリン酸（ドデカン酸）、ミリスチン酸（テトラデカン酸）、パルミチン酸（ヘキサデカン酸）、マルガリン酸（ヘプタデカン酸）、ステアリン酸（オクタデカン酸）、アラキジン酸（エイコサン酸／イコサン酸）、ベヘン酸（ドコサン酸）、リグノセリン酸（テトラコサン酸）であり得る。
したがって、焼結助剤という用語は、接触材料中に含まれる脂肪酸及び／又は結合剤及び／又は有機化合物を含む。接触材料層中の接触材料は、焼結ペースト、具体的には銀焼結ペーストであることが好ましい。予備固定剤は、同じ焼結助剤を含むことが好ましい。金属粒子、具体的には銀粒子は、予備固定剤には含まれていないことが好ましい。
接触材料と予備固定剤は、同じ焼結助剤を含むことが好ましいため、あらかじめ固定されるとき、又は予備固定剤が接触材料層に塗布されるとき、接触材料層は、他の予備固定剤、例えば接着剤の形態により汚染されない。このようにして、接触材料層に関連する望ましくない汚染が回避される。
本発明は、さらに、電子部品に取り付ける基板アセンブリの特徴を説明するという概念に基づいており、基板アセンブリは、本発明に係る前述の方法によって製造されることが好ましい。本発明に係る基板アセンブリは、基板であって、具体的には金属板又は金属バンド部分であり、銅板若しくは銅バンド部分、又はリードフレーム、又はＤＣＢ基板若しくはＰＣＢ基板であることが好ましく、第１の面と第２の面と有する基板を備え、基板の第１の面の少なくとも一部分に、接触材料層が塗布され、少なくとも、基板とは反対方向に面する接触材料層の面の一部分に、予備固定剤が塗布される。
本発明の好適な実施形態において、接触材料層は、基板の第１の面の全面又はほぼ全面に塗布される。
接触材料層の接触材料は、焼結助剤と、金属粒子、具体的には銀粒子と、を含む。本発明の好適な実施形態において、予備固定剤は、同じ焼結助剤を含む。焼結助剤は、接触材料中に存在する脂肪酸及び／又は結合剤及び／又は有機化合物から構成されると理解される。
結合剤は、具体的には、セルロース誘導体などのポリマーであり、例えば、メチルセルロース、エチルセルロース、エチルメチルセルロース、カルボキシセルロース、及びヒドロキシプロピルセルロースである。
脂肪酸は、具体的には、アクリル酸（オクタン酸）、カプリン酸（デカン酸）、ラウリン酸（ドデカン酸）、ミリスチン酸（テトラデカン酸）、パルミチン酸（ヘキサデカン酸）、マルガリン酸（ヘプタデカン酸）、ステアリン酸（オクタデカン酸）、アラキジン酸(arachidic cid)（エイコサン酸／イコサン酸）、ベヘン酸（ドコサン酸）、リグノセリン酸（テトラコサン酸）であり得る。
基板の少なくとも１つの面は、金（Ａｕ）若しくはニッケル‐金（ＮｉＡｕ）、又は銀（Ａｇ）若しくはニッケル‐銀（ＮｉＡｇ）、又はニッケル‐パラジウム‐金（ＮｉＰｄＡｕ）を含む材料が被覆され、具体的には亜鉛めっきされる。また、先述の材料は、化学めっきによって基板の少なくとも１つの面に堆積させることも可能である。
更なる実施形態において、基板アセンブリには、特にキャリアフィルムとして具体化される担体が含まれ、担体は、少なくとも予備固定剤と接着結合される。接触材料の少なくとも一部分も、担体に接着結合することが可能である。基板は、基板の第１の面が担体に面するように、担体に対して配置される。担体は、基板アセンブリを、第１の製造場所から別の製造場所へ、又は第１の製造装置から別の製造装置へ運搬できるように機能する。担体は、例えば、接着力の低いキャリアフィルムであってもよい。また、担体は、ＵＶテープであることも可能である。
本発明の特に好適な実施形態において、基板の第１の面の全面は、接触材料層により覆われる。本発明の更なる実施形態において、基板は、接触材料層が塗布されていない側縁を有し、側縁の幅は、具体的には基板の全幅の２０％以下、具体的には基板の全幅の１０％以下、更に具体的には基板の全幅の５％以下、最も具体的には基板の全幅の１％以下を構成する幅であることが可能である。
本発明に係る方法に関連して、基板アセンブリの構造、具体的には本発明に係る基板アセンブリの利点に関しては、先の留意点及び説明が特に挙げられる。
本発明は、さらに、電子部品を基板アセンブリに取り付ける方法の特徴を説明するという概念に基づいている。基板アセンブリは、具体的には、本発明に係る基板アセンブリ、及び／又は本発明に係る先述の方法を用いて製造された基板アセンブリであり得る。本発明に係る、電子部品を基板アセンブリに取り付ける方法は、
基板の第１の面が電子部品に面するように、基板アセンブリと少なくとも１つの電子部品とを互いに位置決めすることと、
接触材料層の面の少なくとも一部分に予備固定剤を塗布することによって、少なくとも１つの電子部品と基板アセンブリとをあらかじめ固定することと、
基板アセンブリを少なくとも１つの電子部品に取り付けることと、を含む。
基板の第１の面が電子部品に面するように基板アセンブリと電子部品とを互いに位置決めすることは、基板アセンブリが電子部品上に配置されるように行うことができる。更なる実施形態において、電子部品は、基板アセンブリ上に配置されることが考えられる。
基板アセンブリが、担体を備えるか又は担体上に配置される場合、基板は、具体的には基板アセンブリと電子部品とが互いに位置決めされる前に、塗布された接触材料層及び塗布された予備固定剤とともに、担体から取り外される。
基板アセンブリと電子部品とが互いに位置決めされた後、基板アセンブリは、電子部品とともにあらかじめ固定されることが好ましい。この予備固定は、予備固定剤によって行われ、予備固定剤は、基板の第１の面の少なくとも一部分に塗布される。この目的のために、予備固定剤は、熱にさらされることが好ましい。１００〜１５０℃の温度がかけられることが好ましく、加熱によって予備固定剤が活性化されるため、基板アセンブリは、電子部品とともにあらかじめ固定することができる。このような予備固定によって、取り付けられた電子部品とともにあらかじめ固定された基板アセンブリが運搬に対して十分に安定する条件を達成することができ、その結果、コンベアベルトの推力によって、もはや電子部品が揺動(shaken loose)しなくなり得る。代わりに、電子部品は、その固定位置にとどまる。
塗布された接触材料層及び塗布された予備固定剤とともに基板は、ノズルによって担体から取り外すことができる。基板は、ピック・アンド・プレイスプロセス(pick-and-place process)の一部として、塗布された接触材料層及び塗布された予備固定剤とともに、電子部品に取り付けることができる。これは、単一のステップにより行われてもよく、すなわち、担体が取り外された直後に、基板を電子部品上に配置してもよい。また、担体からの基板の取り外しと、電子部品上の接触材料層及び予備固定剤とともに基板の配置は、２つの別個のステップにより行うことも可能である。
電子部品は、半導体基板又はＤＣＢ基板若しくはＰＣＢ基板であり得る。電子部品への基板アセンブリの取り付けは、あらかじめ固定された後に、一時的に行われる。電子部品への基板アセンブリの取り付けは、例えば、焼結及び／又は加圧及び／又ははんだ付け及び／又は接着結合により、行ってもよい。換言すると、基板アセンブリは、電子部品に焼結され、及び／又は加圧され、及び／又ははんだ付けされ、及び／又は接着され、基板アセンブリは、電子部品に焼結されることが好ましい。この目的のために、基板アセンブリは、具体的には銀焼結ペーストの形態の、接触材料層を備える。
本発明に係る、電子部品を基板アセンブリに取り付ける方法に関連する予備固定剤に関しては、予備固定剤に関する先の説明が参照される。また、予備固定剤と接触材料層の互いの配置に関しても、先の説明が参照される。
電子部品に固定された基板アセンブリは、基板アセンブリを電子部品に取り付けるプロセス炉内に運搬されることが好ましい。プロセス炉は、例えば、加圧焼結炉、又は焼結プレス機、又はリフロー炉若しくはラミネート炉(laminating furnace)であってもよい。
次の文章では、本発明とその更なる特徴を、例示的な実施形態に基づいた添付の概略図を参照して、更に詳細に説明する。
基板アセンブリを製造する方法の個々の工程を示す。 基板アセンブリを製造する方法の個々の工程を示す。 基板アセンブリを製造する方法の個々の工程を示す。 基板アセンブリを製造する方法の個々の工程を示す。 基板アセンブリを製造する方法の個々の工程を示す。 本発明に係る、第１の実施形態による、電子部品を基板アセンブリに取り付ける方法の個々のステップを示す。 本発明に係る、第１の実施形態による、電子部品を基板アセンブリに取り付ける方法の個々のステップを示す。 本発明に係る、第１の実施形態による、電子部品を基板アセンブリに取り付ける方法の個々のステップを示す。 本発明に係る、第１の実施形態による、電子部品を基板アセンブリに取り付ける方法の個々のステップを示す。 本発明に係る、別の実施形態による、電子部品を基板アセンブリに取り付ける方法の個々のステップを示す。 本発明に係る、別の実施形態による、電子部品を基板アセンブリに取り付ける方法の個々のステップを示す。 本発明に係る、別の実施形態による、電子部品を基板アセンブリに取り付ける方法の個々のステップを示す。
次の文章では、同一でかつ機能的に同等の部分には、同じ参照符号が用いられる。
図１には、基板１１が表されている。基板１１は、第１の面１２と、第２の面１３と、を有している。基板１１は、銅バンド部分であることが好ましい。また、銅合金バンド部分を用いることも可能である。
さらに、基板１１は、その片面又は両面１２及び１３に塗布されるように供給され得る。第１の面１２及び／又は第２の面１３は、金若しくはニッケル‐金、又は銀若しくはニッケル‐銀、又はニッケル‐パラジウム‐金が被覆されることが好ましく、具体的には亜鉛めっきされる。
図示されている例では、基板１１の第１の面１２は、基板１１の反対側の第２の面１３と平行に構成されている。
図２は、基板１０の面１２に接触材料が塗布され、接触材料層１５が形成されることを示している。接触材料層１５の接触材料は、焼結ペースト、具体的には銀焼結ペーストであることが好ましい。焼結ペーストは、通常、焼結助剤と、金属粒子と、から構成される。具体的には、金属粒子は銀粒子である。焼結助剤は、有機化合物及び／又は脂肪酸及び／又は結合剤である。
接触材料層１５は、加圧工程によって、基板１１の第１の面１２に塗布され得る。接触材料層１５は、基板１１の第１の面１２の最大可能領域に塗布されることが好ましい。ただし、狭い縁１９は、選択された塗布法により、例えば加圧工程において、接触材料層１５が覆われていない基板１１又は基板１１の第１の面１２に残り得る。
縁１９は幅ｂRを有し、この幅は、具体的には、基板１１の全幅ｂSの５％以下を構成することが好ましい。
図３に示されているように、接触材料層１５の第１の面１６には、予備固定剤１８が塗布されている。接触材料層１５の第１の面１６は、基板１１又は基板１１の第１の面１２とは反対方向に面する接触材料層１５の面である。
予備固定剤１８は、接触材料層のこの第１の面１６に、液滴形状要素又は楕円形状要素の形態により塗布される。予備固定剤１８は、接触材料層１５の接触材料と同じ焼結助剤を含む。この効果は、基板アセンブリ１０が電子部品と接触するときに、他の種類の汚染物質又は物質が接触材料層１５に導入されないことである。
図３によれば、基板アセンブリ１０は、基板１１と、接触材料層１５と、予備固定剤１８と、を含んでいる。基板１１に塗布される接触材料層１５の層厚さは、４０〜８０μｍである。
図４に示されているように、接触材料層１５が塗布され、そして予備固定剤１８が塗布された基板１１は、基板１１の第１の面１２が担体２０に面するように担体２０上に配置され、予備固定剤１８は、少なくとも担体２０と接着結合されている。担体２０は、キャリアフィルムであり得る。図示されている例では、ウエハフレームにＵＶテープを引き伸ばして、基板１１を、接触材料層１５及び予備固定剤１８とともに、このＵＶテープに付ける。このため、図４による描写では、基板アセンブリ１０´は、担体２０、基板１１とともに、接触材料層１５及び予備固定剤１８を含んでいる。
図５は、基板アセンブリ１０´が所望の最終部品形状にされたことを示している。例えばレーザによって、縁１９が除去される。また、担体２０に取り付けられた状態の基板１１も取り外される。切欠き２５が基板１０´に入れられ、その結果、基板アセンブリ１０´は、３つの個別の形状又は３つの更に小さな基板アセンブリ１０´´に分割される。また、側縁１９が切り離され、基板１１が分離されると、接触材料層１５及び予備固定剤１８の少なくとも一部分も、取り外されるか又は構築され分離される。
図６ａに示されているように、分離された基板アセンブリ１０´´は、ノズル４０によって担体２０から取り外される。分離された基板アセンブリ１０´´は、例えば、図５の左側の基板アセンブリ１０´´であってもよい。固定剤１８と担体２０との接着結合は、基板アセンブリ１０´´に引張力を加えることによって除去され、その結果、基板アセンブリ１０´´は、ノズル４０によって再び電子部品３０に取り付けられ得る。基板アセンブリ１０´´と電子部品３０とは、基板１１の第１の面１２が電子部品３０に面するように、互いに位置決めされる。
図７によれば、基板アセンブリ１０´´は、接触材料層１５の第１の面１６の少なくとも一部分に塗布される予備固定剤１８によって、少なくとも１つの電子部品３０にあらかじめ固定される。したがって、基板アセンブリ１０´´は、予備固定剤１８によって、電子部品３０の第１の面３１にあらかじめ固定される。予備固定は、軽い圧力及び／又は熱を加えることによって行うことができる。一方、図示されている実施形態において、電子部品３０の第２の面３２には、更なる層及び／又は部品はない。
図８には、電子部品３０が、基板アセンブリに取り付けられた状態により表されている。予備固定剤１８は、基板アセンブリ１０´´が電子部品３０に取り付けられるときに、具体的には、焼結及び／又は加圧及び／又は接着の際に、溶解する。残っているものは、接触材料層１５だけである。予備固定剤１８は、接触材料層１５中の接触材料と同じ焼結助剤を含むため、接触材料層は汚染されない。換言すると、処理後、予備固定剤、又はあらかじめ塗布した接着剤は、不活性であり、もはや存在しない。
少なくとも１つの電子部品を基板アセンブリ１０に取り付ける方法に関する第２の実施形態は、図９〜１１に表されている。図示されている方法のステップは、通常、図１〜３に表されている方法のステップに先行し、さらに、基板１３は、リードフレーム、ＤＣＢ又はＰＣＢであり得る。したがって、図示されている例では担体を備えていない基板アセンブリ１０上に、２つの電子部品３０及び３０´を配置することが可能である。電子部品３０及び３０´は、実装工程において配置される。これに関連して、「ピック・アンド・プレイス」プロセスが考えられる。
図９に表されている例では、熱を加えることもできる。電子部品３０及び３０´はそれぞれ、電子部品３０及び３０´の第１の面３１が、基板１１の第１の面１２に面するように配置され、その結果、接触材料層１５の第１の面１６の予備固定剤１８によって、電子部品３０及び３０´を基板アセンブリ１０上にあらかじめ固定することができる。図１０に表されているように、電子部品３０及び３０´は、予備固定剤１８又はあらかじめ塗布した接着剤によって、更なる処理のために固定される。
あらかじめ固定された後に、基板アセンブリ１０を電子部品３０及び３０´に実際に取り付ける。取り付けという用語は、基板アセンブリ１０を電子部品３０及び３０´に連結することを意味すると理解される。取り付けは、はんだ付け又は加圧又は焼結又は接着結合によって行うことができる。これに関連して、基板アセンブリ１０は、プロセス炉、例えば、加圧焼結炉、又は焼結プレス機、又はリフロー炉若しくはラミネート炉内において、電子部品３０及び３０´とともに焼結されることが考えられる。予備固定剤１８は、ほぼ完全に除去され、具体的には、取り付け時、好ましくは焼結時に、燃焼させ及び／又は溶融させる。処理後、あらかじめ塗布した接着剤は、不活性であり、もはや存在しない。
この時点において、図１〜１１に係る実施形態に関連して先の文章において説明した方法のステップ及び要素のうち、特に図面に表されている詳細は、単独で又はあらゆる組合せにより、本発明に不可欠であることを要求できることに留意すべきである。
１０、１０´、１０´´ 基板アセンブリ
１１ 基板
１２ 第１の面
１３ 第２の面
１５ 接触材料層
１６ 接触材料層の第１の面
１８ 予備固定剤
１９ 縁
２０ 担体
２５ 切欠き
３０、３０´ 電子部品
３１ 電子部品の第１の面
３２ 電子部品の第２の面
４０ ノズル
ｂS 基板の全幅
ｂR 縁の幅

Claims (18)

  1. 電子部品（３０、３０´）に取り付ける基板アセンブリ（１０、１０´、１０´´）を製造する方法であって、
    第１の面（１２）及び第２の面（１３）を有する基板（１１）を準備する工程と、
    前記基板（１１）の前記第１の面（１２）に接触材料層（１５）を塗布する工程と、
    少なくとも、前記基板（１１）とは反対方向に面する接触材料層（１５）の面（１６）の一部分に、予備固定剤（１８）を塗布する工程と、
    を含む前記方法。
  2. 前記基板（１１）が、金属板又は金属バンド部分であり、具体的には、銅板若しくは銅バンド部分、又はリードフレーム、又はＤＣＢ基板若しくはＰＣＢ基板である
    ことを特徴とする、請求項１に記載の方法。
  3. 準備される前記基板（１１）、又は基板ブランクに、具体的には、金（Ａｕ）若しくはニッケル‐金（ＮｉＡｕ）、又は銀（Ａｇ）若しくはニッケル‐銀（ＮｉＡｇ）、又はニッケル‐パラジウム‐金（ＮｉＰｄＡｕ）を含む材料が、具体的には亜鉛めっき又は化学めっきによって、少なくとも１つの面（１２、１３）に被覆される
    ことを特徴とする、請求項１又は２に記載の方法。
  4. 前記基板（１１）に塗布される前記接触材料層（１５）の層厚さが、１０〜１５０μｍ、具体的には３０〜１００μｍ、更に具体的には４０〜８０μｍである
    ことを特徴とする、請求項１から３の何れか一項に記載の方法。
  5. 前記接触材料層（１５）が塗布された後、前記基板（１１）は、側縁を有さないか、又は接触材料層（１５）が塗布されていない側縁（１９）を有し、前記側縁（１９）の幅（ｂR）が、具体的には前記基板（１１）の全幅（ｂS）の２０％以下、具体的には前記基板（１１）の全幅（ｂS）の１０％以下、具体的には前記基板（１１）の全幅（ｂS）の５％以下、具体的には前記基板（１１）の全幅（ｂS）の１％以下の幅である
    ことを特徴とする、請求項１から４の何れか一項に記載の方法。
  6. 前記基板（１１）の前記第１の面（１２）が担体（２０）に面するように、接触材料層（１５）が塗布され、前記担体（２０）、具体的にはキャリアフィルム上に予備固定剤（１８）が塗布された基板（１１）を配置し、前記予備固定剤（１８）が、少なくとも前記担体（２０）と接着結合される
    ことを特徴とする、請求項１から５の何れか一項に記載の方法。
  7. 前記基板（１１）の側縁（１９）の少なくとも一部分が、好ましくは前記担体（２０）に取り付けられた状態において、切り離され、及び／又は、前記基板（１１）が、好ましくは前記担体（２０）に取り付けられた状態において、構築され及び／又は分離される
    ことを特徴とする、請求項１から６の何れか一項、具体的には請求項６に記載の方法。
  8. 前記側縁（１９）の切り離し、及び／又は前記基板（１１）の構築、及び／又は前記基板（１１）の分離が、レーザによって行われる
    ことを特徴とする、請求項７に記載の方法。
  9. 前記側縁（１９）が切り離されるとき、及び／又は前記基板（１１）が構築されるとき、及び／又は前記基板（１１）が分離されるとき、前記接触材料層（１５）及び／又は前記予備固定剤（１８）の少なくとも一部分が、取り外され、及び／又は構築され、及び／又は分離される
    ことを特徴とする、請求項７又は８に記載の方法。
  10. 前記接触材料層（１５）の接触材料が、焼結助剤と、金属粒子、具体的には銀粒子と、を含み、前記予備固定剤（１８）が、同じ焼結助剤を含む
    ことを特徴とする、請求項１から９の何れか一項に記載の方法。
  11. 具体的には請求項１から１０の何れか一項によって製造される、電子部品（３０、３０´）に取り付ける基板アセンブリ（１０、１０´、１０´´）であって、基板（１１）であり、具体的には金属板又は金属バンド部分であり、銅板若しくは銅バンド部分、又はリードフレーム、又はＤＣＢ基板若しくはＰＣＢ基板であることが好ましく、第１の面（１２）と第２の面（１３）と有する前記基板を備え、前記基板（１１）の前記第１の面（１２）の少なくとも一部分に、接触材料層（１５）が塗布され、前記基板（１１）とは反対方向に面する接触材料層（１５）の面（１６）の少なくとも一部分に、予備固定剤（１８）が塗布される前記基板アセンブリ。
  12. 前記接触材料層（１５）の接触材料が、焼結助剤と、金属粒子、具体的には銀粒子と、を含み、前記予備固定剤（１８）が、同じ焼結助剤を含む
    ことを特徴とする、請求項１１に記載の基板アセンブリ（１０、１０´、１０´´）。
  13. 前記基板（１１）に、具体的には、金（Ａｕ）若しくはニッケル‐金（ＮｉＡｕ）、又は銀（Ａｇ）若しくはニッケル‐銀（ＮｉＡｇ）、又はニッケル‐パラジウム‐金（ＮｉＰｄＡｕ）を含む材料が、具体的には亜鉛めっき又は化学めっきによって、少なくとも１つの面（１２、１３）に被覆される
    ことを特徴とする、請求項１１又は１２に記載の基板アセンブリ（１０、１０´、１０´´）。
  14. 特にキャリアフィルムとして具体化される担体（２０）が、少なくとも予備固定剤（１８）と接着結合される
    ことを特徴とする、請求項１１から１３の何れか一項に記載の基板アセンブリ（１０、１０´、１０´´）。
  15. 前記基板（１１）の前記第１の面（１２）が、接触材料層（１５）により完全に覆われるか、又は、前記基板は、接触材料層（１５）が塗布されていない側縁（１９）を有し、前記側縁（１９）の幅（ｂR）が、具体的には前記基板（１１）の全幅（ｂS）の２０％以下、具体的には前記基板（１１）の全幅（ｂS）の１０％以下、具体的には前記基板（１１）の全幅（ｂS）の５％以下、具体的には前記基板（１１）の全幅（ｂS）の１％以下の幅である
    ことを特徴とする、請求項１１から１４の何れか一項に記載の基板アセンブリ（１０、１０´、１０´´）。
  16. 少なくとも１つの電子部品（３０、３０´）を、基板アセンブリ（１０、１０´、１０´´）、具体的には、請求項１１から１５の何れか一項に記載の基板アセンブリ（１０、１０´、１０´´）、及び／又は請求項１から１０の何れか一項に記載の方法によって製造された基板アセンブリ（１０、１０´、１０´´）に取り付ける方法であって、
    基板（１１）の第１の面（１２）が前記少なくとも１つの電子部品（３０、３０´）に面するように、前記基板アセンブリ（１０、１０´、１０´´）と前記少なくとも１つの電子部品（３０、３０´）とを互いに位置決めすることと、
    接触材料層（１５）の面（１６）の少なくとも一部分に予備固定剤（１８）を塗布することによって、前記少なくとも１つの電子部品（３０、３０´）と前記基板アセンブリ（１０、１０´、１０´´）とをあらかじめ固定することと、
    前記基板アセンブリ（１０、１０´）を前記少なくとも１つの電子部品（３０、３０´）に取り付けることと、
    を含む前記方法。
  17. 前記基板（１１）が、具体的には前記基板アセンブリ（１０、１０´、１０´´）と前記電子部品（３０、３０´）とが互いに位置決めされる前に、塗布された接触材料層（１５）及び塗布された予備固定剤（１８）とともに、担体（２０）から取り外される
    ことを特徴とする、請求項１６に記載の方法。
  18. 少なくとも１つの電子部品（３０、３０´）への取り付け時に、前記基板アセンブリ（１０、１０´、１０´´）が、前記少なくとも１つの電子部品とともに、焼結され、及び／又は加圧され、及び／又ははんだ付けされ、及び／又は接着結合される
    ことを特徴とする、請求項１６又は１７に記載の方法。
JP2018517696A 2015-10-08 2016-09-28 基板アセンブリの製造方法、基板アセンブリ、及び基板アセンブリを電子部品に取り付ける方法 Active JP6664751B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15188966.4 2015-10-08
EP15188966.4A EP3154079A1 (de) 2015-10-08 2015-10-08 Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
PCT/EP2016/073102 WO2017060140A2 (de) 2015-10-08 2016-09-28 Verfahren zum herstellen einer substratanordnung, substratanordnung und verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil

Publications (2)

Publication Number Publication Date
JP2018530166A true JP2018530166A (ja) 2018-10-11
JP6664751B2 JP6664751B2 (ja) 2020-03-13

Family

ID=54292653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018517696A Active JP6664751B2 (ja) 2015-10-08 2016-09-28 基板アセンブリの製造方法、基板アセンブリ、及び基板アセンブリを電子部品に取り付ける方法

Country Status (7)

Country Link
US (1) US10622331B2 (ja)
EP (3) EP3154079A1 (ja)
JP (1) JP6664751B2 (ja)
KR (1) KR102085191B1 (ja)
CN (1) CN108604555B (ja)
TW (2) TWI709180B (ja)
WO (1) WO2017060140A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092257A (ja) * 2018-12-06 2020-06-11 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 基板アダプタの製造方法および電子部品に接続するための基板アダプタ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3553812A1 (de) * 2018-04-11 2019-10-16 Heraeus Deutschland GmbH & Co KG Substratanordnung zur verbindung mit einem elektronikbauteil
US11594513B2 (en) 2018-04-27 2023-02-28 Nitto Denko Corporation Manufacturing method for semiconductor device
EP3611761A1 (de) * 2018-08-13 2020-02-19 Heraeus Deutschland GmbH & Co KG Verfahren und metallsubstrat zum kontaktieren eines leistungshalbleiters durch ein kontaktierungsmittel mit zumindest einem kontaktierungsfreien bereich als belastungsreduzierende struktur
EP3627544A1 (de) * 2018-09-20 2020-03-25 Heraeus Deutschland GmbH & Co. KG Substratanordnung zum verbinden mit zumindest einem elektronikbauteil und verfahren zum herstellen einer substratanordnung
US11497112B2 (en) 2020-12-11 2022-11-08 Toyota Motor Engineering & Manufacturing North America, Inc. Driver board assemblies and methods of forming a driver board assembly
DE102021207267A1 (de) 2021-07-09 2023-01-12 Heraeus Deutschland GmbH & Co. KG Als temporäres Fixiermittel verwendbare Zusammensetzung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249801A (ja) * 2010-05-27 2011-12-08 Semikron Elektronik Gmbh & Co Kg ２個の接合素子の低温加圧焼結接合方法およびそれによって製造される構成体
JP2012060114A (ja) * 2010-09-03 2012-03-22 Heraeus Materials Technology Gmbh & Co Kg 電子部品を接触させるための接触手段および方法
WO2014136683A1 (ja) * 2013-03-07 2014-09-12 三菱マテリアル株式会社 パワーモジュール用基板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3928753B2 (ja) * 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
US20050127134A1 (en) * 2003-09-15 2005-06-16 Guo-Quan Lu Nano-metal composite made by deposition from colloidal suspensions
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
DE102006033073B3 (de) * 2006-07-14 2008-02-14 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein
DE102008034946B4 (de) * 2008-07-26 2016-05-19 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren eines Edelmetallverbindungsmittels
JP5158904B2 (ja) * 2010-03-19 2013-03-06 古河電気工業株式会社 導電接続部材、及び導電接続部材の作製方法
DE102010021765B4 (de) 2010-05-27 2014-06-12 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
DE102010030317B4 (de) * 2010-06-21 2016-09-01 Infineon Technologies Ag Schaltungsanordnung mit Shuntwiderstand
EP2572814B1 (de) 2011-09-20 2016-03-30 Heraeus Deutschland GmbH & Co. KG Paste und Verfahren zum Verbinden von elektronischem Bauelement mit Substrat
JP5971909B2 (ja) * 2011-09-21 2016-08-17 古河電気工業株式会社 導電性ペースト、及び該導電性ペーストを焼成して得られる接合体
DE102012201935A1 (de) * 2012-02-09 2013-08-14 Robert Bosch Gmbh Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements
DE102012202727B4 (de) * 2012-02-22 2015-07-02 Vectron International Gmbh Verfahren zur Verbindung eines ersten elektronischen Bauelements mit einem zweiten Bauelement
DE112012006750A5 (de) * 2012-07-30 2015-08-20 Erich Thallner Substratverbund, Verfahren und Vorrichtung zum Bonden von Substraten
DE102012109156A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Bauteilanordnung und Verfahren zum Herstellen von elektrischen Bauteilen
KR20150072381A (ko) 2012-10-15 2015-06-29 세키스이가가쿠 고교가부시키가이샤 유기 무기 하이브리드 입자, 도전성 입자, 도전 재료 및 접속 구조체
DE102014104272A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und Clip jeweils für ein Halbleiterelement, Verfahren zur Herstellung, Verwendung und Sinterpaste
DE102014109766B3 (de) * 2014-07-11 2015-04-02 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE202015001441U1 (de) * 2015-02-24 2015-03-18 Vincotech Gmbh Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249801A (ja) * 2010-05-27 2011-12-08 Semikron Elektronik Gmbh & Co Kg ２個の接合素子の低温加圧焼結接合方法およびそれによって製造される構成体
JP2012060114A (ja) * 2010-09-03 2012-03-22 Heraeus Materials Technology Gmbh & Co Kg 電子部品を接触させるための接触手段および方法
WO2014136683A1 (ja) * 2013-03-07 2014-09-12 三菱マテリアル株式会社 パワーモジュール用基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092257A (ja) * 2018-12-06 2020-06-11 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 基板アダプタの製造方法および電子部品に接続するための基板アダプタ
JP7036784B2 (ja) 2018-12-06 2022-03-15 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 基板アダプタの製造方法および電子部品に接続するための基板アダプタ
US11440310B2 (en) 2018-12-06 2022-09-13 Heraeus Deutschland GmbH & Co. KG Method for producing a substrate adapter and substrate adapter for connecting to an electronic component

Also Published As

Publication number Publication date
EP3154079A1 (de) 2017-04-12
US20180286831A1 (en) 2018-10-04
EP3940758A3 (de) 2022-08-10
TW201724295A (zh) 2017-07-01
US10622331B2 (en) 2020-04-14
WO2017060140A2 (de) 2017-04-13
TWI709180B (zh) 2020-11-01
JP6664751B2 (ja) 2020-03-13
EP3940758A2 (de) 2022-01-19
WO2017060140A3 (de) 2017-06-01
CN108604555B (zh) 2022-03-08
KR102085191B1 (ko) 2020-03-05
TWI652744B (zh) 2019-03-01
EP3360154A2 (de) 2018-08-15
TW201909292A (zh) 2019-03-01
CN108604555A (zh) 2018-09-28
KR20180059913A (ko) 2018-06-05

Similar Documents

Publication Publication Date Title
JP6664751B2 (ja) 基板アセンブリの製造方法、基板アセンブリ、及び基板アセンブリを電子部品に取り付ける方法
JP6656282B2 (ja) 基板構造を製造する方法、基板構造、電子部品を基板構造と結合する方法、および電子部品
KR101206311B1 (ko) 전사 시트를 사용한 회로 기판에 대한 땜납 범프 형성
US8835299B2 (en) Pre-sintered semiconductor die structure
JP2008010703A (ja) 半導体装置の部品間接合方法
JP2017511601A (ja) 半導体素子への接続のための焼結可能な固化したペーストをそれぞれ有しているキャリアおよびクリップ、対応する焼結用ペースト、ならびに対応する製造方法および使用
JP2010080540A (ja) 電極接続部の形成方法
JP6203731B2 (ja) はんだ接合部におけるボイド抑制のためのシステムおよび方法
JP5535375B2 (ja) 接続シート
JP6457637B2 (ja) 基板アダプタを製造する方法、基板アダプタ、および、半導体素子に対して接触する方法
JP5690554B2 (ja) はんだボールの製造方法
JP2009010302A (ja) ソルダペースト層形成方法
JP6042214B2 (ja) はんだバンプの製造方法とそれに用いる転写シートないし剥離シート
US6574860B1 (en) Ball grid array module
JP5296846B2 (ja) 接続シート
JP5762316B2 (ja) 太陽電池モジュールの製造方法および太陽電池モジュールの製造装置
TWI336604B (en) Method of mounting electronic parts on wiring board
JP2019096709A (ja) 部品実装基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200131

R150 Certificate of patent or registration of utility model

Ref document number: 6664751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250