DE202015001441U1 - Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten - Google Patents

Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten Download PDF

Info

Publication number
DE202015001441U1
DE202015001441U1 DE201520001441 DE202015001441U DE202015001441U1 DE 202015001441 U1 DE202015001441 U1 DE 202015001441U1 DE 201520001441 DE201520001441 DE 201520001441 DE 202015001441 U DE202015001441 U DE 202015001441U DE 202015001441 U1 DE202015001441 U1 DE 202015001441U1
Authority
DE
Germany
Prior art keywords
power semiconductor
electrically conductive
conductive layer
semiconductor module
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE201520001441
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vincotech GmbH
Original Assignee
Vincotech GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vincotech GmbH filed Critical Vincotech GmbH
Priority to DE201520001441 priority Critical patent/DE202015001441U1/de
Publication of DE202015001441U1 publication Critical patent/DE202015001441U1/de
Expired - Lifetime legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Abstract

Leistungshalbleitermodul mit einem Schaltungsträger, wobei der Schaltungsträger aufweist: ein elektrisch isolierendes Substrat (102); eine erste elektrisch leitfähige Schicht (104), die auf einer ersten Oberfläche des Substrats (102) angeordnet und durch eine Dickfilmschicht gebildet ist; eine zweite elektrisch leitfähige Schicht (106), welche die erste elektrisch leitfähige Schicht (104) wenigstens teilweise bedeckt und durch eine Metallsinterschicht gebildet ist, und mit mindestens einem Leistungshalbleiterbauelement (116), wobei das Leistungshalbleiterbauelement (116) mit der zweiten elektrisch leitfähigen Schicht (106) durch eine Presssinterverbindung verbunden ist und weiterhin mindestens eine Leiterbahn (112) durch Presssinterung in der zweiten elektrisch leitfähigen Schicht ausgebildet ist.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Leistungshalbleitermodul mit einem Substrat und mindestens einem Leistungshalbleiterbauelement.
  • Insbesondere bezieht sich die vorliegende Erfindung auf Aufbau- und Verbindungstechniken für derartige Leistungshalbleitermodule, die im Folgenden auch als „Powermodule” bezeichnet werden. Dabei ist zum einen die Verbindung zwischen dem Halbleiterbauelement (auch als „Chip” bezeichnet) und dem Substrat sowie weiteren internen Bauelementen, zum anderen die elektrische Verbindungstechnik zur äußeren Umgebung herzustellen. Für die Verbindung nach außen ist es erforderlich, dass das Substrat mit entsprechenden Leiterbahnen versehen wird, um einen Schaltungsträger auszubilden.
  • Generell tritt bei modernen Powermodulen das Problem auf, dass aufgrund der hohen erforderlichen Leistungen signifikante Mengen an Abwärme von den Halbleiterbauelementen abgeführt werden müssen. Darüber hinaus ist es erforderlich, bei allen elektrischen Verbindungen hohe Robustheit und Stromtragfähigkeit bei gleichzeitig möglichst geringen Herstellungskosten zu erreichen. Die vorliegende Erfindung befasst sich vor allem mit sogenannten Niederleistungsmodulen, bei denen zu schaltende Ströme zwischen etwa 10 und 30 A auftreten.
  • Insbesondere bei zu schaltenden Strömen über 30 A ist bekannt, sogenannte Direct Copper Bonding(DCB)-Substrate zu verwenden, wie dies beispielsweise aus der DE 100 62 108 B4 bekannt ist. Allerdings sind derartige DCB-Substrate vergleichsweise teuer und für zu schaltende Ströme zwischen 10 und 30 A bezüglich ihrer Stromtragfähigkeit und Temperaturstabilität überdimensioniert.
  • Weiterhin ist bekannt, Schaltungsträger mithilfe der sogenannten Dickschichttechnologie (häufig auch als Dickfilmtechnologie bezeichnet) herzustellen. Die Dickschichttechnik ist ein weitverbreitetes Herstellungsverfahren für einfache, kompakte elektronische Schaltkreise. Mittels Siebdruck oder Fototechnik werden auf ein isolierendes Trägermaterial Leiterbahnen sowie Kondensatoren, Widerstände und spiralförmige Induktivitäten in verschiedenen Schichtdicken aus pastenartigen Mischungen eines organischen Binders mit leitenden Substanzen aufgebracht und eingebrannt. Herkömmliche kostengünstige Dickfilmschaltungsträger haben aber den Nachteil einer relativ geringen Stromtragfähigkeit (im Bereich von maximal 10 A), da die Schichtdicke, die pro leitfähiger Schicht erreichbar ist, begrenzt ist.
  • Für größere Schichtdicken, zum Beispiel in Bereichen, in denen eine höhere Stromtragfähigkeit gefordert ist, muss eine Vielzahl von Beschichtungs- und Einbrennschritten durchgeführt werden. Das herkömmliche Gesamtverfahren ist somit aufwendig und kostspielig.
  • 5 illustriert schematisch die Herstellung eines Leistungshalbleitermoduls mit einer Stromtragfähigkeit von 10 bis 50 A unter Verwendung üblicher Dickschichttechnologie: In Schritt S501 wird ein Substrat 506 mit einer Verbindungsschicht 508 hergestellt. Beispielsweise besteht das Substrat 506 aus einer Aluminiumoxidplatte und die Verbindungsschicht 508 ist durch eine gebrannte, silberbasierte Dickfilmpaste gebildet.
  • Durch wiederholtes Beschichten und Einbrennen (Schritt S502) werden weitere silberbasierte Dickfilmschichten 510, 512 auf dem Substrat 506 ausgebildet, um die Stromtragfähigkeit von Anschlussflecken und Leiterbahnen zu erhöhen.
  • Schritt S503 zeigt schematisch das Aufdrucken von Lotpaste 514 an den Stellen, an denen das mindestens eine Leistungshalbleiterbauelement (oder andere elektronische Bauelemente) angeordnet werden sollen. Anschließend wird das mindestens eine Leistungshalbleiterbauelement 516 auf der Lotpaste 514 positioniert und unter Wärmeeinwirkung 518 verlötet (Schritt S504).
  • Wie bereits erwähnt, ist diese bekannte Prozessfolgezeit-, Energie- und kostenaufwendig. Weiterhin ist der Flächenbedarf zum Herstellen ausreichend großer Leiterbahnenquerschnitte bei der Dickschichttechnologie vergleichsweise hoch, da eine Vielzahl von übereinander liegenden Schichten trotz der vergleichsweise geringen Genauigkeit des Dickschichtverfahrens sicher übereinander positioniert werden müssen und die Leiterbahnen somit nach oben hin in ihrer Breite abnehmen.
  • Die Aufgabe, die der vorliegenden Erfindung zugrunde liegt, besteht daher darin, ein Leistungshalbleitermodul anzugeben, das für zu schaltende Ströme zwischen 10 A und 30 A eine ausreichende Stromtragfähigkeit besitzt, aber dennoch kostengünstig herstellbar ist.
  • Diese Aufgabe wird durch den Gegenstand des unabhängigen Schutzanspruchs gelöst. Vorteilhafte Weiterbildungen der vorliegenden Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Die vorliegende Erfindung beruht auf der Idee, ein Leistungshalbleitermodul mit einem Schaltungsträger und mindestens einem Leistungshalbleiterbauelement so aufzubauen, dass der Schaltungsträger ein elektrisch isolierendes Substrat und eine erste elektrisch leitfähige Schicht aufweist, die auf einer ersten Oberfläche des Substrats angeordnet ist und durch eine Dickfilmschicht gebildet ist. Der Schaltungsträger weist weiterhin eine zweite elektrisch leitfähige Schicht auf, welche die erste elektrisch leitfähige Schicht wenigstens teilweise bedeckt und durch eine Metallsinterschicht gebildet ist. Gemäß der vorliegenden Erfindung ist das Leistungshalbleiterbauelement mit der zweiten elektrisch leitfähigen Schicht durch eine Presssinterverbindung verbunden. Weiterhin ist mindestens eine Leiterbahn durch Presssinterung in der zweiten elektrisch leitfähigen Schicht ausgebildet.
  • Durch die erfindungsgemäße Ausgestaltung kann mithilfe von nur zwei Strukturierungsschritten und unter Einsatz nur eines einzigen Presssinterschrittes sowohl eine Verbindung zwischen dem Leistungshalbleiterbauelement und den Leiterbahnen des Schaltungsträgers, wie auch mindestens eine Leiterbahn mit ausreichend hoher Stromtragfähigkeit hergestellt werden. Auf diese Weise können besonders zuverlässige Leistungsmodule auf einfache und kostengünstige Weise hergestellt werden.
  • Gemäß einer vorteilhaften Weiterbildung der vorliegenden Erfindung weist das Leistungshalbleitermodul neben dem mindestens einen Leistungshalbleiterbauelement weiterhin mindestens eine aktive oder passive elektronische Komponente auf. Derartige aktive oder passive elektronische Komponenten sind vorzugsweise ebenfalls sinterbar, so dass sie in demselben Presssinterschritt wie das Leistungshalbleiterbauelement mit der zweiten elektrisch leitfähigen Schicht auf dem Substrat verbunden werden können. Insbesondere kann ein Widerstand mit negativen Temperaturkoeffizienten, ein so genannter NTC-Widerstand, auf dem Leistungshalbleitermodul angeordnet sein.
  • So genannte NTC-Heißleiter sind temperaturabhängige Halbleiterwiderstände. Sie haben einen stark negativen Temperaturkoeffizienten (TK). Deshalb werden sie auch NTC-Widerstände genannt (NTC ist die Abkürzung des englischen Begriffs „Negative Temperature Coefficient”). Heißleiter werden aus den Halbleiterwerkstoffen Eisenoxid (Fe2O3), ZnTiO4 und Magnesiumdichromat (MgCr2O4) gefertigt und sind daher für ein Presssinterverfahren zur Verbindung mit dem Schaltungsträger gut geeignet. In dem erfindungsgemäßen Leistungshalbleitermodul werden NTC-Widerstände zum einen zur Temperaturstabilisierung als Arbeitspunkteinstellung und zum anderen zur Reduzierung des Einschaltstromes eingesetzt.
  • Gemäß der vorliegenden Erfindung ist die zweite elektrisch leitfähige Schicht in den Bereichen angeordnet, in denen bei Betrieb des Leistungshalbleitermoduls die höchsten elektrischen Ströme fließen. Durch das Vorsehen der zweiten elektrisch leitfähigen Schicht in genau diesen Bereichen kann dort ein ausreichender Leitungsquerschnitt und damit eine hohe Stromtragfähigkeit erzielt werden.
  • Die Metallsinterschicht umfasst vorzugsweise NiAu, NiPdAu, AgPd, Au, Ag oder eine Kombination aus diesen Metallen, die mittels chemischer oder physikalischer Verfahren auf dem Substrat gebracht werden. In vorteilhafter Weise wird die sinterbare Metallisierung in Form einer Paste aufgebracht, die beschichtete Partikel enthält. Wie dies allgemein bekannt ist, wird bei einem Presssinterverfahren eine Temperatur von mindestens 230°C, üblicherweise zwischen 210°C und 250°C erreicht. Der Sinterschritt wird bei Raumluft und einem Druck von etwa 8 MPa bis ca. 30 MPa durchgeführt. Der Druck wird während des Verbindungsprozesses einige Sekunden lang aufrecht erhalten.
  • Reduziert man die Druckerhöhung oder verzichtet ganz darauf, muss entsprechend der Ausheizschritt länger und bei höherer Temperatur stattfinden. Da aber Sinterverbindungen, die ohne Einwirkung mechanischen Drucks verfestigt wurden, oftmals poröser und weniger stabil sind als solche, die unter mechanischer Druckeinwirkung hergestellt werden, ist erfindungsgemäß vorzuziehen, die Sinterverbindungen bei ausreichend hohem mechanischem Druck herzustellen.
  • Das elektrisch isolierende Substrat für das erfindungsgemäße Leistungshalbleitermodul kann gemäß allen bekannten Technologien hergestellt sein. Beispielsweise kann das elektrisch isolierende Substrat Epoxid, Polyimid, Bismaleimid Triazin, Aluminiumoxid, Aluminiumnitrid, Aluminiumsiliziumcarbid oder ein mit Keramik gefülltes Polymer aufweisen. Dabei hängt die Wahl des Materials vor allem von der geforderten Temperaturstabilität ab. So sind keramische Schaltungsträger, wie beispielsweise solche aus Aluminiumoxid oder Aluminiumnitrid, grundsätzlich problemlos auch bei Temperaturen von über 200°C einsetzbar, wie dies für die Durchführung des nachfolgenden Sinterschritts meist gefordert werden muss. Aber auch Polyimid oder keramikgefüllte Polymere sind teilweise bis 260°C einsetzbar.
  • Gemäß der vorliegenden Erfindung muss das Substrat nicht zwangsläufig nur aus einer Lage isolierenden Materials bestehen, sondern kann auch einen Mehrschichtaufbau mit mindestens einer weiteren eingebetteten elektrisch leitfähigen Schicht aufweisen. Eine besonders gute Raumausnutzung kann insbesondere dann erreicht werden, wenn in dem Mehrschichtaufbau mindestens ein weiteres elektronisches Bauelement integriert ist. Auf diese Weise kann die dritte Dimension für weitere Bauteile und Verdrahtungsebenen genutzt werden.
  • Gemäß einer vorteilhaften Ausführungsform der vorliegenden Erfindung wird die erste elektrisch leitfähige Schicht mittels eines Siebdruckverfahrens so strukturiert, dass mindestens ein Kontaktflecken und mindestens eine Leiterbahnen ausgebildet werden. Der Kontaktflecken dient der Montage des Leistungshalbleiterbauelements, während die Leiterbahnen die Verbindung zu weiteren elektronischen Bauelementen auf dem Leistungshalbleitermodul und/oder zu nach außen führenden Anschlüssen, wie beispielsweise Kontaktstiften, führen. Gemäß der vorliegenden Erfindung wird die zweite elektrisch leitfähige Schicht ebenfalls mittels eines Siebdruckverfahrens strukturiert und verstärkt den Kontaktflecken wie auch diejenigen Leiterbahnen, die eine besonders hohe Stromtragfähigkeit aufweisen müssen.
  • Erfindungsgemäß werden in einem einzigen gemeinsamen Presssinterschritt sowohl die Metallsinterverbindungen zwischen dem Leistungshalbleiterbauelement und dem Substrat wie auch die verstärkten Leiterbahnen in ihren Endzustand übergeführt.
  • Mithilfe der erfindungsgemäßen Aufbau und Verbindungstechnik können auch Anschlussfassungen auf dem Schaltungsträger fixiert werden, die in demselben Arbeitsschritt wie das mindestens eine Leistungshalbleiterbauelement über eine Presssinterverbindung mit der zweiten elektrisch leitfähigen Schicht verbunden werden. Eine derartige Anschlussfassung kann beispielsweise als eine Aufnahme gebildet sein, die mit einem zugehörigen Kontaktstift über eine kraftschlüssige und/oder formschlüssige Verbindung verbindbar ist. Der Vorteil einer solchen Anordnung besteht unter anderem darin, dass ohne zusätzliche Arbeitsschritte auch die Verbindungen nach außen hergestellt werden können.
  • Zum besseren Verständnis der vorliegenden Erfindung wird diese anhand der in den nachfolgenden Figuren dargestellten Ausführungsbeispiele näher erläutert. Dabei werden gleiche Teile mit gleichen Bezugszeichen und gleichen Bauteilbezeichnungen versehen. Weiterhin können auch einzelne Merkmale oder Merkmalskombinationen aus den gezeigten und beschriebenen Ausführungsformen für sich genommen eigenständige erfinderische oder erfindungsgemäße Lösungen darstellen.
  • Es zeigen:
  • 1 eine Draufsicht eines Substrats mit einer ersten elektrisch leitfähigen Schicht in Dickfilmtechnologie;
  • 2 eine Draufsicht auf die Anordnung der 1 nach dem Aufbringen einer sinterbaren zweiten elektrisch leitfähige Schicht;
  • 3 eine perspektivische Ansicht eines Leistungshalbleitermoduls gemäß der vorliegenden Erfindung;
  • 4 eine schematische Darstellung der Herstellungsschritte zum Herstellen eines Leistungshalbleitermoduls gemäß der vorliegenden Erfindung;
  • 5 eine schematische Darstellung eines herkömmlichen Herstellungsverfahrens für ein Leistungshalbleitermodul.
  • 1 zeigt in einer Draufsicht ein Substrat 102, wie es zur Herstellung des erfindungsgemäßen Leistungshalbleitermoduls 100 verwendet werden kann. Bei der gezeigten Anordnung ist auf dem Substrat 102 in Dickschichttechnik eine strukturierte erste elektrisch leitfähige Schicht 104 aufgebracht.
  • In der Dickschichttechnik wird die elektrisch leitfähige Schicht auf einem temperaturbeständigen Substrat, wie beispielsweise einer Keramik (LTCC, Low Temperature Cofired Ceramics), Aluminiumoxid oder Glas, aufgebracht. Generell unterscheidet man zwei unterschiedliche Dickschichtherstellungsverfahren für die Strukturierung der Metallisierung.
  • Beim Subtraktivverfahren wird zunächst eine ganzflächige Metallschicht auf das Substrat aufgebracht, mit Fotolack beschichtet und mit einer Maske belichtet. Nach dem Entwickeln des Fotolacks werden die freigelegten Bereiche der Metallisierung geätzt und die Metallisierung dadurch strukturiert. Anschließend wird der Fotolack entfernt.
  • Beim Additivverfahren werden Pasten durch ein entsprechend fototechnisch vorbereitetes Sieb hindurchgedrückt und auf diese Weise die Metallstruktur unmittelbar erzeugt. Ein anschließender thermischer Ausheizschritt bei hohen Temperaturen (zwischen 500°C und 800°C) wandelt die Paste in die endgültige elektrisch leitfähige Schicht 104 um.
  • Aufgrund der einfachen Herstellbarkeit und der guten Eigenschaften bezüglich Langzeitstabilität und Stromtragfähigkeit ist gemäß der vorliegenden Erfindung das Additivverfahren in Siebdrucktechnologie vorzuziehen. In der nachfolgenden Beschreibung wird daher davon ausgegangen, dass es sich bei dem Substrat 102 um eine Keramik mit in Siebdrucktechnik aufgebrachter und gebrannter Metallisierung als erste elektrisch leitfähige Schicht 104 handelt. Beispielsweise kann die erste elektrisch leitfähige Schicht 104 auf einer Silberpaste basieren. Wie bereits erwähnt, kann das Substrat 102 durch eine Al2O3-Platte gebildet sein. Selbstverständlich können aber auch alle anderen gängigen Materialien eingesetzt werden. Beispielsweise bietet Aluminiumnitrid eine etwa um den Faktor 5 verbesserte Wärmeleitfähigkeit und hat einen deutlich kleineren thermischen Ausdehnungskoeffizienten als Al2O3. Darüber hinaus weist Aluminiumnitrid auch eine verbesserte Hotspot-Belastbarkeit auf.
  • 2 zeigt die Anordnung aus 1, nachdem als Vorstufe einer zweiten elektrisch leitfähigen Schicht 106 eine Paste aus sinterbaren Metall, beispielsweise in Siebdrucktechnik, auf die erste elektrisch leitfähige Schicht 104 aufgebracht wurde. Die Sinterpaste für die zweite elektrisch leitfähige Schicht 106 wird überall dort aufgebracht, wo eine erhöhte Stromtragfähigkeit erforderlich ist. Dies ist beispielsweise an den Bondpads 108 und an den Kontaktflecken 110 für die Halbleiterbauelemente der Fall. Weiterhin können auch verstärkte Leiterbahnbereiche 112 mit erhöhter Stromtragfähigkeit ausgebildet werden.
  • In der 2 sind außerdem bereits einige weitere sinterbare Schaltungskomponenten 114 auf der zweiten elektrisch leitfähigen Schicht 106 positioniert.
  • 3 zeigt in einer perspektivischen Ansicht das fertig gestellte Leistungshalbleitermodul 100. Verschiedene Halbleiterbauelemente, darunter mindestens ein Leistungshalbleiterbauelement 116, sind auf den Kontaktflecken 110 angeordnet und mithilfe eines Presssinterschritts mit der darunterliegenden zweiten elektrisch leitfähige Schicht 106 fest verbunden.
  • Weiterhin sind auch die verstärkten Leiterbahnbereiche 112 und die Bondpads 108 entsprechend in demselben Herstellungsschritt gesintert.
  • In den Figuren nicht dargestellt sind Anschlussfassungen, die ebenfalls als sinterbare Elemente auf der zweiten elektrisch leitfähigen Schicht 106 aufgebracht werden können. Insbesondere können Anschlussfassungen gemäß der europäischen Patentanmeldung 14 153 407.7 eingesetzt werden.
  • 4 zeigt in einer schematischen (nicht maßstabsgetreuen) Schnittdarstellung die einzelnen Schritte zum Herstellen des erfindungsgemäßen Leistungshalbleitermoduls 100.
  • In Schritt S401 wird zunächst ein Substrat 102 mit einer ersten elektrisch leitfähigen Schicht 104 bereitgestellt. Dabei wird vorzugsweise eine mittels Siebdruck in Dickfilmtechnik hergestellte silberbasierte Paste auf eine Al2O3-Platte aufgebracht und gebrannt. Die erste elektrisch leitfähige Schicht 104 hat dabei üblicherweise eine Dicke von 10 μm und eine Stromtragfähigkeit von 1 A bis 10 A.
  • Im nächsten Schritt (Schritt S402) wird auf die erste elektrisch leitfähige Schicht 104 eine Sinterpaste 118 gedruckt. Die Sinterpaste 118 wird an den Stellen aufgebracht, an denen eine erhöhte Stromtragfähigkeit erforderlich ist. Wie schematisch dargestellt, handelt es sich bei den Bereichen, die mit der Sinterpaste 118 beschichtet werden, zum einen um Kontaktflecken 110, an denen später das mindestens eine Leistungshalbleiterbauelement 116 montiert wird, und zum anderen um verstärkte Leiterbahnbereiche 112.
  • In Schritt S403 wird das mindestens eine Leistungshalbleiterbauelement 116 im Bereich des Kontaktfleckens 110 positioniert. In diesem Schritt können auch weitere sinterbare aktive und/oder passive Bauelemente auf der Sinterpaste 118 angeordnet werden.
  • In Schritt S404 wird ein Presssinterschritt durchgeführt, wie dies durch den Pfeil P symbolisiert wird. Durch die Einwirkung von mechanischen Druck und erhöhter Temperatur verfestigt sich die Sinterpaste 118 zu der zweiten elektrisch leitfähige Schicht 106 in ihrer endgültigen Form. Die zweite elektrisch leitfähige Schicht 106 hat im gesinterten Zustand eine Dicke von ca. 30 μm bis 40 μm und verfügt über eine zusätzliche Stromtragfähigkeit von 20 A bis 30 A.
  • Gleichzeitig wird die elektrische Verbindung zwischen der zweiten elektrisch leitfähigen Schicht 106 im Bereich des Kontaktfleckens 110 und dem mindestens einen Leistungshalbleiterbauelemente 116 hergestellt. Im Bereich der verstärkten Leiterbahnen 112 wird durch die Einwirkung von Wärme und Druck die Verfestigung des sinterbaren Materials 118 erzielt. Die erste elektrisch leitfähige Schicht 104 bleibt, wie symbolisch im Randbereich des Leistungshalbleitermoduls 100 dargestellt, an den Stellen offen, an denen eine Erhöhung des Leiterbahnquerschnitts nicht erforderlich ist.
  • In Schritt S404 werden auch die elektrischen Verbindungen zu allen weiteren aktiven und/oder passiven elektronischen Komponenten über eine Metallsinterverbindung hergestellt. Beispielsweise können NTC-Widerstände, Kapazitäten oder Anschlusselemente vorgesehen sein.
  • Wenngleich die Darstellung in der 4 nicht maßstäblich ist, ist dennoch festzuhalten, dass die zweite elektrisch leitfähige Schicht 106 wesentlich dicker ist als die erste elektrisch leitfähige Schicht 104, um auf diese Weise einen erhöhten Leiterquerschnitt zu erzeugen. In vorteilhafter Weise kann diese hohe Schichtdicke bei einer Metallsinterschicht in einem einzigen Schritt erzielt werden.
  • Zusammenfassend weist das Verfahren zum Herstellen eines Leistungshalbleitermoduls die folgenden Schritte auf:
    Bereitstellen eines elektrisch isolierenden Substrats;
    Aufbringen und Aushärten einer ersten elektrisch leitfähigen Schicht in Dickfilmtechnik auf eine erste Oberfläche des Substrats;
    Aufbringen eines sinterbaren Materials als Vorstufe einer zweiten elektrisch leitfähigen Schicht, welche die erste elektrisch leitfähige Schicht wenigstens teilweise bedeckt;
    Anordnen mindestens eines Leistungshalbleiterbauelements auf der sinterbaren zweiten elektrisch leitfähigen Schicht;
    Durchführen eines Presssinterschrittes zum gleichzeitigen Aushärten der Verbindung zwischen dem mindestens einen Leistungshalbleiterbauelement und der sinterbaren zweiten elektrisch leitfähigen Schicht und zum Herstellen mindestens einer verstärkten Leiterbahn.
  • Durch die erfindungsgemäße Ausgestaltung des Leistungshalbleitermoduls können Lötschritte und damit einhergehend nachfolgende Reinigungsschritte komplett entfallen. Die Stromtragfähigkeit kann um 20 A bis 30 A gegenüber der Anordnung mit lediglich der ersten elektrisch leitfähigen Schicht 104 (1 A bis 10 A) erhöht werden.
  • Die Herstellung des erfindungsgemäßen Leistungshalbleitermoduls kommt im Gegensatz zum sogenannten Direct Copper Bonding (PCB) mit wesentlich günstigeren Substratmaterialien (ca. 50% der Kosten) aus. Im Gegensatz zu den Schritten, die für eine gelötete Verbindung erforderlich sind, insbesondere Vakuumlöten, Röntgenqualitätskontrolle der Lötverbindungen, anschließende Reinigung, sind die Schritte, die für die erfindungsgemäße Herstellung erforderlich sind, wesentlich zeiteffizienter und kostengünstiger. Das erfindungsgemäße Leistungshalbleitermodul kann in allen Anwendungsbereichen vorteilhaft eingesetzt werden, in denen Stromtragfähigkeiten von bis zu 30 A verlangt werden müssen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 10062108 B4 [0004]
    • EP 14153407 [0041]

Claims (15)

  1. Leistungshalbleitermodul mit einem Schaltungsträger, wobei der Schaltungsträger aufweist: ein elektrisch isolierendes Substrat (102); eine erste elektrisch leitfähige Schicht (104), die auf einer ersten Oberfläche des Substrats (102) angeordnet und durch eine Dickfilmschicht gebildet ist; eine zweite elektrisch leitfähige Schicht (106), welche die erste elektrisch leitfähige Schicht (104) wenigstens teilweise bedeckt und durch eine Metallsinterschicht gebildet ist, und mit mindestens einem Leistungshalbleiterbauelement (116), wobei das Leistungshalbleiterbauelement (116) mit der zweiten elektrisch leitfähigen Schicht (106) durch eine Presssinterverbindung verbunden ist und weiterhin mindestens eine Leiterbahn (112) durch Presssinterung in der zweiten elektrisch leitfähigen Schicht ausgebildet ist.
  2. Leistungshalbleitermodul nach Anspruch 1, weiterhin aufweisend mindestens eine aktive oder passive elektronische Komponente (114).
  3. Leistungshalbleitermodul nach Anspruch 2, wobei die mindestens eine aktive oder passive elektronische Komponente (114) einen Widerstand mit negativem Temperaturkoeffizienten, NTC, umfasst.
  4. Leistungshalbleitermodul nach Anspruch 2 oder 3, wobei die mindestens eine weitere aktive oder passive elektronische Komponente (114) in demselben Arbeitsschritt wie das mindestens eine Leistungshalbleiterbauelement (116) über eine Presssinterverbindung mit der zweiten elektrisch leitfähigen Schicht (106) verbunden ist.
  5. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, wobei die zweite elektrisch leitfähige Schicht (106) in den Bereichen auf der ersten elektrisch leitfähigen Schicht (104) angeordnet ist, in denen im Betrieb des Leistungshalbleitermoduls (100) die höchsten elektrischen Ströme fließen.
  6. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, wobei die Metallsinterschicht NiAu, NiPdAu, AgPd, Au, Ag oder eine Mischung daraus aufweist.
  7. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, wobei das elektrisch isolierende Substrat (102) Epoxid, Polyimid, Bismaleimid Triazin, Aluminiumoxid, Aluminiumnitrid, Aluminiumsiliziumcarbid oder ein mit Keramik gefülltes Polymer aufweist.
  8. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, wobei weiterhin mindestens eine Anschlussfassung auf dem Schaltungsträger angeordnet ist, die in demselben Arbeitsschritt wie das mindestens eine Leistungshalbleiterbauelement (116) über eine Presssinterverbindung mit der zweiten elektrisch leitfähigen Schicht (106) verbunden ist.
  9. Leistungshalbleitermodul nach Anspruch 8, wobei die mindestens eine Anschlussfassung durch eine Aufnahme gebildet ist, die mit einem zugehörigen Kontaktstift über eine kraftschlüssige und/oder formschlüssige Verbindung verbindbar ist.
  10. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, wobei die erste elektrisch leitfähige Schicht (104) als gedruckte Dickschicht hergestellt ist.
  11. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, wobei das Substrat (102) einen Mehrschichtaufbau mit mindestens einer weiteren elektrisch leitfähigen Schicht hat.
  12. Leistungshalbleitermodul nach Anspruch 11, wobei in dem Mehrschichtaufbau mindestens ein weiteres elektronisches Bauelement integriert ist.
  13. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, wobei die erste elektrisch leitfähige Schicht (104) mittels eines Siebdruckverfahrens strukturiert ist, um mindestens einen Kontaktflecken (110) und mindestens eine Leiterbahn (112) auszubilden.
  14. Leistungshalbleitermodul nach Anspruch 13, wobei die zweite elektrisch leitfähige Schicht (106) mittels eines Siebdruckverfahrens strukturiert ist, um den mindestens einen Kontaktflecken (110) und die mindestens eine Leiterbahn (112) wenigstens teilweise zu verstärken.
  15. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, wobei die Metallsinterschicht in einem Drucksinterverfahren bei Temperaturen im Bereich von 210°C bis 250°C und einem Druck von etwa 8 MPa hergestellt ist.
DE201520001441 2015-02-24 2015-02-24 Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten Expired - Lifetime DE202015001441U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201520001441 DE202015001441U1 (de) 2015-02-24 2015-02-24 Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201520001441 DE202015001441U1 (de) 2015-02-24 2015-02-24 Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten

Publications (1)

Publication Number Publication Date
DE202015001441U1 true DE202015001441U1 (de) 2015-03-18

Family

ID=52775609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201520001441 Expired - Lifetime DE202015001441U1 (de) 2015-02-24 2015-02-24 Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten

Country Status (1)

Country Link
DE (1) DE202015001441U1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3154079A1 (de) * 2015-10-08 2017-04-12 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
FR3054721A1 (fr) * 2016-07-29 2018-02-02 Safran Module electronique de puissance d'un aeronef et procede de fabrication associe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10062108B4 (de) 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
EP2778101A1 (de) 2013-02-11 2014-09-17 Big Dutchman International GmbH Steuerungsvorrichtung für ein Eierförderband

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10062108B4 (de) 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
EP2778101A1 (de) 2013-02-11 2014-09-17 Big Dutchman International GmbH Steuerungsvorrichtung für ein Eierförderband

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3154079A1 (de) * 2015-10-08 2017-04-12 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
WO2017060140A3 (de) * 2015-10-08 2017-06-01 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
US10622331B2 (en) 2015-10-08 2020-04-14 Heraeus Deutschland GmbH & Co. KG Method for producing a substrate arrangement, substrate arrangement, and method for connecting a substrate arrangement to an electronic component
EP3940758A3 (de) * 2015-10-08 2022-08-10 Heraeus Deutschland GmbH & Co. KG Verfahren zum sinterverbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine sinterkontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrer herstellung
FR3054721A1 (fr) * 2016-07-29 2018-02-02 Safran Module electronique de puissance d'un aeronef et procede de fabrication associe
WO2018020189A3 (fr) * 2016-07-29 2018-03-22 Safran Module électronique de puissance d'un aéronef et procédé de fabrication associé

Similar Documents

Publication Publication Date Title
DE102005047106B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung
DE19817359B4 (de) Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung
DE2132939A1 (de) Verfahren zum Herstellen von Dickfilm-Hybridschaltungen
EP2170026B1 (de) Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
WO2014139666A1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE102012211952B4 (de) Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
DE102011056515A1 (de) Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
DE69919806T2 (de) Leitpaste und Keramikschaltungsplatte
DE4132947C2 (de) Elektronische Schaltungsanordnung
EP0841668A1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
DE202015001441U1 (de) Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten
DE10110151B4 (de) Verdrahtungssubstrat, Verfahren zum Herstellen desselben und elektronische Vorrichtung, die dasselbe verwendet
DE102012206362B4 (de) Schaltungsanordnung zur thermisch leitfähigen Chipmontage und Herstellungsverfahren
DE102011076773A1 (de) Verfahren zur Herstellung einer integrierten Schaltung
EP1817945A1 (de) Substrat
DE102008026347B4 (de) Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper
DE102013102637B4 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
DE102011083911A1 (de) Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff
DE10230712B4 (de) Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger
WO2004093100A2 (de) Verfahren zur erzeugung von lotkugeln auf einem elektrischen bauelement
DE3412296A1 (de) Hybridschaltung in multilayer-technik
DE102013226294A1 (de) Widerstandsbauelement, dessen Herstellung und Verwendung
DE10164879B4 (de) Verdrahtungssubstrat
DE102014112365A1 (de) Verfahren zur Herstellung eines Mehrschichtsubstrats und Mehrschichtsubstrat
EP1187521A1 (de) Verfahren zur Herstellung einer Trägerplatte für elektronische Bauteile

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 20150423

R156 Lapse of ip right after 3 years