JP2018509761A - 共平面型酸化物半導体ｔｆｔ基板構造及びその製作方法 - Google Patents

共平面型酸化物半導体ｔｆｔ基板構造及びその製作方法 Download PDF

Info

Publication number
JP2018509761A
JP2018509761A JP2017545380A JP2017545380A JP2018509761A JP 2018509761 A JP2018509761 A JP 2018509761A JP 2017545380 A JP2017545380 A JP 2017545380A JP 2017545380 A JP2017545380 A JP 2017545380A JP 2018509761 A JP2018509761 A JP 2018509761A
Authority
JP
Japan
Prior art keywords
electrode
oxide semiconductor
drain electrode
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017545380A
Other languages
English (en)
Other versions
JP6560760B2 (ja
Inventor
呂曉文
▲曽▼志遠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2018509761A publication Critical patent/JP2018509761A/ja
Application granted granted Critical
Publication of JP6560760B2 publication Critical patent/JP6560760B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

【課題】本発明はＴＦＴデバイスの性能を改善させた共平面型酸化物半導体ＴＦＴ基板構造及びその製作方法を提供する。【解決手段】共平面型酸化物半導体ＴＦＴ基板構造において、活性層は本体と、本体に連接される数本の短チャネルとからなり、数本の短チャネルは数本の金属ストリップ電極によって間が仕切られ、活性層はより高い移動度と低い漏リーク電流を備え、それによってＴＦＴデバイスの性能を改善する。共平面型酸化物半導体ＴＦＴ基板構造の製作方法は、ソース電極及びドレイン電極の間に間隔を開けて設けられた数本の金属ストリップ電極によって、酸化物半導体層を沈積させる際、ソース電極とドレイン電極の間に、数本の金属ストリップ電極によって間隔を開けた数本の短チャネルを形成する。この方法は簡単で、フォトマスクや追加のプロセスを増やす必要がないため、従来技術とは異なる活性層構造を得られ、生成された活性層はより高い移動度と低い漏リーク電流を備えられる。【選択図】図６

Description

本発明はフラットパネルディスプレイに関し、特に共平面型酸化物半導体ＴＦＴ基板構造及びその製作方法に関する。
アクティブマトリクスフラットパネルディスプレイは、本体が薄く、省エネ、放射線が無いなどの利点を有し、幅広く応用されている。その中でも、有機ＥＬディスプレイ（ｏｒｇａｎｉｃ ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ，ＯＬＥＤ）技術は、発展の見通しが極めて高いフラットパネルディスプレイ技術を有し、充分に優れたディスプレイ性能を備え、特には自発光、簡易な構造、軽量、高速応答、広い視覚、低消費電力及びフレキシブルディスプレイの実現可能などの特性を有し、"幻想的なディスプレイ"と称賛され、さらにはその生産設備投資は薄膜トランジスタ液晶（ＴＦＴ−ＬＣＤ，Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ− Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）より遥かに小さく、各ディスプレイメーカーから重視され、すでにディスプレイ技術領域において第三代ディスプレイデバイスの主力となった。今のところ、ＯＬＥＤはすでに大規模量産の前夜にあり、研究が一歩深まるにつれて、新技術が絶えず輩出され、ＯＬＥＤディスプレイは将来必ず突破的な発展を遂げるに違いない。
酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は比較的高い移動度を備え、アモルファス構造を有するとともに、アモルファスシリコンの製造プロセス互換性がより高く、ＯＬＥＤ大画面サイズのパネル生産において幅広く応用されている。
現在、酸化物半導体ＴＦＴ基板の一般的な構造はエッチ・ストップ・レイヤー（ＥＳＬ， Ｅｔｃｈｉｎｇ Ｓｔｏｐ Ｌａｙｅｒ）の構造を備えるが、この構造自体にはいくつかの問題も存在する。例えばエッチングの均一性のコントロールの難しさ、フォトマスク及びフォトエッチングプロセスを追加で加える必要性、ゲート電極とソースドレイン電極のオーバーラップ、記憶電気容量がより大きい、高解像度にしづらい、などである。
エッチ・ストップ・レイヤーを備える構造と比べて、共平面型（Ｃｏｐｌａｎａｒ）酸化物半導体ＴＦＴ基板構造はより合理的で、更には量産できる可能性がある。図１から図５に示すように、従来の共平面型酸化物半導体ＴＦＴ基板構造の製作方法は、以下の手順からなる。
手順１：基板１００を提供し、基板１００に第一金属層を沈積させ、さらにフォトエッチングプロセスによって第一金属層をパターン化させ、間隔を開けて設けられた第一ゲート電極２１０と第二ゲート電極２２０を形成させる。
手順２：第一ゲート電極２１０と、第二ゲート電極２２０と、基板１００にゲート絶縁層３００を沈積させ、さらにフォトエッチングプロセスによってパターン化させ、前記ゲート絶縁層３００における前記第二ゲート電極２２０に対応する上方に第一スルーホール３１０を形成させる。
手順３：ゲート絶縁層３００に第二金属層を沈積させるとともに、フォトエッチングプロセスによって第二金属層をパターン化させ、間隔を開けて設けられたソース電極４１０とドレイン電極４２０を形成させるとともに前記ドレイン電極４２０に第二スルーホール４２５を形成させる。
具体的には、前記ドレイン電極４２０は第一スルーホール３１０によって第二ゲート電極２２０を連接する。
手順４：ソース電極４１０と、ドレイン電極４２０と、ゲート絶縁層３００に酸化物半導体層を沈積させ、更にフォトエッチングプロセスによってそれをパターン化させ、活性層５００を形成させる。前記活性層は、本体５２０と、本体５２０に連接されるとともにソース電極４１０とドレイン電極４２０の間に配置されるチャンネル５１０とからなる。
手順５：活性層５００と、ソース電極４１０と、ドレイン電極４２０にパッシベーション層６００を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化させ、前記パッシベーション層６００におけるドレイン電極４２０に対応する上方に第三スルーホール６１０を形成させる。
具体的には、前記パッシベーション層６００は、前記ドレイン電極４２０にある第二スルーホール４２５で填充されている。
前記製作方法により得られる共平面型酸化物半導体ＴＦＴ基板構造において、前記活性層５００のチャンネル５１０は一本の長チャネルであり、前記活性層５００はより低い移動度及びより高い漏リーク電流を有し、ＴＦＴデバイスの性能はあまり良くない。
本発明は、本体と、本体に連接される数本の短チャネルとからなる活性層を備えるとともに、数本の短チャネルは、数本の金属ストリップ電極によって間が仕切られるため、活性層はより高い移動度と、より低い漏リーク電流を備え、それによってＴＦＴデバイスの性能を改善することができる共平面型酸化物半導体ＴＦＴ基板構造を提供することを目的とする。
また、本発明は、フォトエッチングプロセスによってソース電極及びドレイン電極と、ソース電極及びドレイン電極の間に間隔を開けて設けられた数本の金属ストリップ電極とを形成させることで、次のプロセスで酸化物半導体を沈積させる際、ソース電極及びドレイン電極の間に数本の短チャネルを形成させ、前記数本の短チャネルを数本の金属ストリップ電極によって間が仕切ることができ、この方法は簡単であり、それ以外別途に、フォトマスクや追加のプロセスを増やす必要がなく、従って、従来技術とは異なる活性層構造を得ることができ、生成された活性層はより高い移動度及びより低い漏リーク電流を備えるため、それによってＴＦＴデバイスの性能が改善することができる共平面型酸化物半導体ＴＦＴ基板構造の製作方法を提供することを目的とする。
以上の目的を実現するために、本発明による共平面型酸化物半導体ＴＦＴ基板構造は、基板と、基板に配置された第一ゲート電極及び第二ゲート電極と、第一ゲート及び第二ゲート及び基板に配置されたゲート絶縁層と、ゲート絶縁層に配置されたソース電極及びドレイン電極と、ソース電極とドレイン電極の間に間隔を開けて設けられた数本の金属ストリップ電極と、前記ソース電極及びドレイン電極及び金属ストリップ電極及びゲート絶縁層に配置された活性層と、前記活性層及びソース電極及びドレイン電極に配置されたパッシベーション層と、からなる。
その内、前記活性層は、本体と、本体に連接されるとともにソース電極及びドレイン電極の間に配置された数本の短チャネルとからなり、前記数本の短チャネルは数本の金属ストリップ電極によって間を仕切られている。
前記ゲート絶縁層における、前記第二ゲート電極に対応する上方に第一スルーホールが設けられ、前記ドレイン電極は第一スルーホールによって第二ゲート電極と連接される。
前記ドレイン電極に第二スルーホールを設け、前記パッシベーション層は第二スルーホールで填充され、その内、前記パッシベーション層における前記ドレイン電極に対応する上方に第三スルーホールが設けられる。
前記活性層の材料は金属酸化物であり、前記第一ゲート電極及び第二ゲート電極の材料は銅、アルミ、もしくはモリブデンであり、前記ゲート絶縁層の材料は酸化シリコンもしくは窒化ケイ素である。
前記ソース電極、ドレイン電極及び金属ストリップ電極の材料は、銅、アルミ、もしくはモリブデンであり、前記パッシベーション層の材料は窒化ケイ素もしくは酸化シリコンである
また、本発明による共平面型酸化物半導体ＴＦＴ基板構造の製作方法は以下の手順からなる。
手順１：基板を提供し、基板に第一金属層を沈積させるとともにフォトエッチングプロセスによって第一金属層をパターン化させ、間隔を開けて設けられた第一ゲート電極と第二ゲート電極を形成させる。
手順２：前記第一ゲート電極と、第二ゲート電極と、基板にゲート絶縁層を沈積させるとともにフォトエッチングプロセスによってそれをパターン化させ、前記ゲート絶縁層における前記第二ゲート電極に対応する上方に第一スルーホールを形成させる。
手順３：前記ゲート絶縁層に第二金属層を沈積させるとともに、フォトエッチングプロセスによって第二金属層をパターン化させ、ソース電極及びドレイン電極と、ソース電極及びドレイン電極の間に間隔を開けて設けられた数本の金属ストリップ電極とを形成させる。
前記ドレイン電極は第一スルーホールによって第二ゲート電極と連接される。
前記ドレイン電極に第二スルーホールを形成させる。
手順４：前記ソース電極と、ドレイン電極と、金属ストリップ電極と、ゲート絶縁層に酸化物半導体層を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化させ、活性層を形成させる。前記活性層は、本体と、本体に連接されるとともにソース電極及びドレイン電極の間に設けられた数本の短チャネルとからなり、前記数本の短チャネルは数本の金属ストリップ電極によって間が仕切られる。
手順５：前記活性層と、ソース電極と、ドレイン電極にパッシベーション層を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化させ、前記パッシベーション層におけるドレイン電極に対応する上方に第三スルーホールを形成させる。
前記パッシベーション層は、前記ドレイン電極にある第二スルーホールで填充されている。
前記活性層の材料は金属酸化物である。
前記第一ゲート電極及び第二ゲート電極の材料は、銅、アルミ、もしくはモリブデンであり、前記ゲート絶縁層の材料は酸化シリコンもしくは窒化ケイ素である。
前記ソース電極、ドレイン電極及び金属ストリップ電極の材料は、銅、アルミ、もしくはモリブデンである。
前記パッシベーション層の材料は窒化ケイ素もしくは酸化シリコンである。
また、本発明による共平面型酸化物半導体ＴＦＴ基板構造の製作方法は以下の手順からなる。
手順１：基板を提供し、基板に第一金属層を沈積させるとともにフォトエッチングプロセスによって第一金属層をパターン化させ、間隔を開けて設けられた第一ゲート電極と第二ゲート電極を形成させる。
手順２：前記第一ゲート電極と、第二ゲート電極と、基板にゲート絶縁層を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化させ、前記ゲート絶縁層における前記第二ゲート電極に対応する上方に第一スルーホールを形成させる。
手順３：前記ゲート絶縁層に第二金属層を沈積させるとともに、フォトエッチングプロセスによって第二金属層をパターン化させ、ソース電極及びドレイン電極と、ソース電極及びドレイン電極の間に間隔を開けて設けられた数本の金属ストリップ電極とを形成させる。
前記ドレイン電極は第一スルーホールによって第二ゲート電極と連接される。
前記ドレイン電極に第二スルーホールを形成させる。
手順４：前記ソース電極と、ドレイン電極と、金属ストリップ電極と、ゲート絶縁層に沈積された酸化物半導体層をフォトエッチングプロセスによってそれをパターン化し、活性層を形成させ、前記活性層は、本体と、本体に連接されるとともにソース電極及びドレイン電極の間に設けられた数本の短チャネルとからなり、前記数本の短チャネルは数本の金属ストリップ電極によって間が仕切られる。
手順５：前記活性層と、ソース電極と、ドレイン電極にパッシベーション層を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化し、前記パッシベーション層におけるドレイン電極に対応する上方に第三スルーホールを形成させる。
前記パッシベーション層は前記ドレイン電極にある第二スルーホールで填充されている。
その内、前記活性層の材料は金属酸化物である。
その内、前記第一ゲート電極及び第二ゲート電極の材料は銅、アルミ、もしくはモリブデンであり、前記ゲート絶縁層の材料は酸化シリコンもしくは窒化ケイ素である。
その内、前記ソース電極、ドレイン電極、及び金属ストリップ電極の材料は銅、アルミ、もしくはモリブデンである。
その内、前記パッシベーション層の材料は窒化ケイ素もしくは酸化シリコンである。
本発明による共平面型酸化物半導体ＴＦＴ基板構造及びその製作方法は、前記共平面型酸化物半導体ＴＦＴ基板構造において、前記活性層が、本体と、本体に連接される数本の短チャネルとからなり、前記数本の短チャネルを、数本の金属ストリップ電極によって間を仕切ることができる。前記活性層はより高い移動度及びより低い漏リーク電流を備えるため、ＴＦＴデバイスの性能を改善することができる。本発明による共平面型酸化物半導体ＴＦＴ基板構造の製作方法は、フォトエッチングプロセスによってソース電極及びドレイン電極と、ソース電極及びドレイン電極の間に、間隔を開けて設けられた数本の金属ストリップ電極とを形成させることで、次のプロセスで酸化物半導体を沈積させる際、ソース電極及びドレイン電極の間に数本の短チャネルを形成させ、前記数本の短チャネルを、数本の金属ストリップ電極によって間を仕切ることができる。この方法は簡単であり、それ以外別途に、フォトマスクや追加のプロセスを増やす必要がない。従って、従来技術とは異なる活性層構造を得ることができ、生成された活性層はより高い移動度及びより低い漏リーク電流を備えるため、それによってＴＦＴデバイスの性能が改善される。
本発明の特徴及び技術内容を更に理解するために、以下の本発明に関する詳細説明と図を参照する。図は参考と説明に用いるのみで、本発明に制限を加えるためではない。
以下では、図を併せながら、本発明の具体的実施例の詳細説明を行い、本発明の技術案及びその他有益な効果を明らかにする。
従来の共平面型酸化物半導体ＴＦＴ基板構造の製作方法手順１の概略図である。 従来の共平面型酸化物半導体ＴＦＴ基板構造の製作方法手順２の概略図である。 従来の共平面型酸化物半導体ＴＦＴ基板構造の製作方法手順３の概略図である。 従来の共平面型酸化物半導体ＴＦＴ基板構造の製作方法手順４の概略図である。 従来の共平面型酸化物半導体ＴＦＴ基板構造の製作方法手順１の概略図である。 本発明による共平面型酸化物半導体ＴＦＴ基板構造の断面の概略図である。 本発明による共平面型酸化物半導体ＴＦＴ基板構造の製作方法の概略図である。 本発明による共平面型酸化物半導体ＴＦＴ基板構造の製作方法手順１の概略図である。 本発明による共平面型酸化物半導体ＴＦＴ基板構造の製作方法手順２の概略図である。 本発明による共平面型酸化物半導体ＴＦＴ基板構造の製作方法手順３の概略図である。 本発明による共平面型酸化物半導体ＴＦＴ基板構造の製作方法手順４の概略図である。
本発明による技術手段及びその効果をさらに理解するために、以下に、本発明の好ましい実施例及び図を用いて詳細の説明を行う。
図６を参照する。本発明による共平面型酸化物半導体ＴＦＴ基板構造は、基板１０と、基板１０に配置される第一ゲート電極２１及び第二ゲート電極２２と、第一ゲート電極２１及び第二ゲート電極２２及び基板１０に配置されるゲート絶縁層３０と、ゲート絶縁層３０に配置されたソース電極４１及びドレイン電極４２と、ソース電極４１及びドレイン電極４２の間に間隔を開けて設けられた数本の金属ストリップ電極４３と、前記ソース電極４１及びドレイン電極４２及び金属ストリップ電極４３及びゲート絶縁層３０に配置された活性層５０と、前記活性層５０及びソース電極４１及びドレイン電極４２に配置されたパッシベーション層６０と、からなる。
その内、前記活性層５０は、本体５１と、本体５１を連接されるとともにソース電極４１及びドレイン電極４２の間に配置された数本の短チャネル５２とからなり、前記数本の短チャネル５２は数本の金属ストリップ電極４３によって間を仕切られている。
具体的には、前記ゲート絶縁層３０における前記第二ゲート電極２２に対応する上方に第一スルーホール３１が設けられ、前記ドレイン電極４２は第一スルーホール３１によって、第二ゲート電極２２と連接される。
前記ドレイン電極４２には第二スルーホール４２１が設けられ、前記パッシベーション層６０は第二スルーホール４２１で満たされる。
前記パッシベーション層６０における前記ドレイン電極４２に対応する上方に、第三スルーホール６１を設ける。
好ましくは、前記第一ゲート電極２１及び第二ゲート電極２２の材料は銅、アルミ、もしくはモリブデンである。
前記ゲート絶縁層３０の材料は、酸化シリコンもしくは窒化ケイ素である。
前記ソース電極４１、ドレイン電極４２及び金属ストリップ電極４３の材料は、銅、アルミ、もしくはモリブデンである。
具体的には、前記活性層５０の材料は金属酸化物であり、好ましくは、前記金属酸化物はインジウム・ガリウム・亜鉛・酸化物（ＩＧＺＯ）である。
好ましくは、前記パッシベーション層６０の材料は、窒化ケイ素もしくは酸化シリコンである。
本発明が提供する共平面型酸化物半導体ＴＦＴ基板構造において、前記活性層５０のチャンネルは、間隔を開けて設けられた数本の短チャネル５２によって構成され、従来の技術と比べて言うと、従来の長いチャンネル５１０（図５に図示）を、一つ一つ間隔を開けて設けられた短チャネル５２に分解したもの、に相当する。デバイスの短チャネル効果に基づき、短チャネル５２の幅のサイズを変えることによって、ＴＦＴデバイスのゲート電極の電圧（Ｖｔｈ）と、開閉速度（Ｓ．Ｓ）と、動作電流（Ｉｏｎ）及びリーク電流（Ｉｏｆｆ）等の性能パラメーターを調節することができるとともに、ＴＦＴデバイスの性能を改善し、黄光もしくはその他の追加のプロセスを増やす必要がなくなる。
図６から図１１を参照する。本発明は、共平面型酸化物半導体ＴＦＴ基板構造の製作方法を提供し、以下の手順からなる。
手順１：図８を参照する。基板１０を提供し、基板１０に第一金属層を沈積させるとともにフォトエッチングプロセスによって第一金属層をパターン化させ、間隔を開けて設けられた第一ゲート電極２１及び第二ゲート電極２２を形成させる。
好ましくは、前記第一ゲート電極２１及び第二ゲート電極２２の材料は、銅、アルミ、もしくはモリブデンである。
手順２：図９に示すように、前記第一ゲート電極２１と、第二ゲート電極２２と、基板１０に、ゲート絶縁層３０を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化させ、前記ゲート絶縁層３０における前記第二ゲート電極２２に対応する上方に第一スルーホール３１を形成させる。
好ましくは、前記ゲート絶縁層の材料は、酸化シリコンもしくは窒化ケイ素である。
手順３：図１０に示すように、前記ゲート絶縁層３０に第二金属層を沈積させるとともに、フォトエッチングプロセスによって第二金属層をパターン化させ、ソース電極４１及びドレイン電極４２と、ソース電極４１及びドレイン電極４２の間に間隔を開けて設けられた数本本の金属ストリップ電極４３とを形成させる。
具体的には、前記ドレイン電極４２は第一スルーホール３１によって第二ゲート電極２２と連接される。
具体的には、前記ドレイン電極４２に第二スルーホール４２１が形成される。
具体的には、前記ソース電極４１及びドレイン電極４２及び金属ストリップ電極４３はフォトエッチングプロセスによって形成される。
好ましくは、前記ソース電極４１及びドレイン電極４２、及び金属ストリップ電極４３の材料は、銅、アルミ、もしくはモリブデンである。
手順４：図１１に示すように、前記ソース電極４１と、ドレイン電極４２と、金属ストリップ電極４３と、ゲート絶縁層３０とに、酸化物半導体層を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化させ、活性層５０を形成させる。前記活性層５０は、本体５１と、本体に連接されるとともにソース電極４１及びドレイン電極４２の間に配置された数本の短チャネル５２とからなり、前記数本の短チャネル５２は、数本の金属ストリップ電極４３によって、間を仕切られている。
具体的には、前記活性層５０の材料は金属酸化物であり、好ましくは、前記金属酸化物はインジウム・ガリウム・亜鉛・酸化物（ＩＧＺＯ）である。
本発明は、手順３のフォトエッチングプロセスによって、ソース電極４１と、ドレイン電極４２と、ソース電極４１及びドレイン電極４２の間に間隔を開けて設けられた数本の金属ストリップ電極４３とを形成させることで、手順４において酸化物半導体層を沈積させる際、ソース電極４１及びドレイン電極４２の間に数本の短チャネル５２を形成させ、前記数本の短チャネル５２を数本の金属ストリップ電極４３によって間を仕切ることができる。この方法は簡単であり、それ以外別途に、フォトマスクや追加のプロセスを増やす必要がない。従って、従来の技術とは異なる活性層構造を得ることができ、生成された活性層５０は、より高い移動度及びより低いリーク電流を備えるため、それによってＴＦＴデバイスの性能が改善される。
手順５：前記活性層５０と、ソース電極４１と、ドレイン電極４２に、パッシベーション層６０を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化し、前記パッシベーション層６０における前記ドレイン電極４２に対応する上方に、第三スルーホール６１を形成させ、それにより、図６に示すような共平面型酸化物半導体ＴＦＴ基板構造が生成される。
具体的には、前記パッシベーション層６０は、前記ドレイン電極４２にある第二スルーホール４２１で填充されている。
好ましくは、前記パッシベーション層６０の材料は窒化ケイ素もしくは酸化シリコンである。
本発明による共平面型酸化物半導体ＴＦＴ基板構造の製作方法は、フォトエッチングプロセスによってソース電極と、ドレイン電極と、ソース電極及びドレイン電極の間に間隔を開けて設けられた数本の金属ストリップ電極とを形成させることで、次のプロセスで酸化物半導体層を沈積させる際、ソース電極及びドレイン電極の間に数本の短チャネルを形成させ、前記数本の短チャネルは数本の金属ストリップ電極によって間が仕切られる。この方法は簡単であり、それ以外別途に、フォトマスクや追加のプロセスを増やす必要がない。従って、従来技術とは異なる活性層構造を得ることができ、生成された活性層はより高い移動度及びより低い漏リーク電流、それによってＴＦＴデバイスの性能が改善される。
以上をまとめると、本発明は共平面型酸化物半導体ＴＦＴ基板構造を提供し、その内、活性層は本体と、本体を連接する数本の短チャネルとからなり、前記数本の短チャネルは、数本の金属ストリップ電極によって間が仕切られ、前記活性層はより高い移動度と、より低い漏リーク電流を有し、それによってＴＦＴデバイスの性能を改善する。本発明が提供する共平面型酸化物半導体ＴＦＴ基板構造の製作方法は、フォトエッチングプロセスによって、ソース電極及びドレイン電極と、ソース電極及びドレイン電極の間に間隔を開けて設けられた数本の金属ストリップ電極とを形成させることで、次のプロセスで酸化物半導体を沈積させる際、ソース電極及びドレイン電極の間に数本の短チャネルを形成させ、前記数本の短チャネルは、数本の金属ストリップ電極によって間が仕切られる。この方法は簡単であり、それ以外別途に、フォトマスクや追加のプロセスを増やす必要がない。従って、従来技術とは異なる活性層構造を得ることができ、生成された活性層はより高い移動度及びより低い漏リーク電流を備えるため、それによってＴＦＴデバイスの性能が改善される。
以上の内容に関し、本技術分野の一般的な技術者は、本発明の技術案と技術構想に基づいて、各種の相応する改良と修正を行うことができ、これらの改良と修正はいずれも本発明の特許請求の保護範囲と見なす。
（従来技術）
１００ 基板
２１０ 第一ゲート電極
２２０ 第二ゲート電極
３００ ゲート絶縁層
３１０ 第一スルーホール
４１０ ソース電極
４２０ ドレイン電極
４２５ 第二スルーホール
５００ 活性層
５１０ チャンネル
５２０ 本体
６００ パッシベーション層
６１０ 第三スルーホール
（本発明）
１０ 基板
２１ 第一ゲート電極
２２ 第二ゲート電極
３０ ゲート絶縁層
３１ 第一スルーホール
４１ ソース電極
４２ ドレイン電極
４３ 金属ストリップ電極
５０ 活性層
５１ 本体
５２ チャンネル
６０ パッシベーション層
６１ 第三スルーホール
４２１ 第二スルーホール

Claims (11)

  1. 基板と、基板に配置された第一ゲート電極及び第二ゲート電極と、第一ゲート及び第二ゲート及び基板に配置されたゲート絶縁層と、ゲート絶縁層に配置されたソース電極及びドレイン電極と、ソース電極とドレイン電極の間に間隔を開けて設けられた数本の金属ストリップ電極と、前記ソース電極及びドレイン電極及び金属ストリップ電極及びゲート絶縁層に配置された活性層と、前記活性層及びソース電極及びドレイン電極に配置されたパッシベーション層と、からなる共平面型酸化物半導体ＴＦＴ基板構造であって、
    その内、前記活性層は、本体と、本体を連接されるとともにソース電極及びドレイン電極の間に配置された数本の短チャネルとからなり、前記数本の短チャネルは、数本の金属ストリップ電極によって間を仕切られている
    ことを特徴とする、共平面型酸化物半導体ＴＦＴ基板構造。
  2. 前記ゲート絶縁層における前記第二ゲート電極に対応する上方に第一スルーホールが設けられ、前記ドレイン電極は第一スルーホールによって第二ゲート電極と連接される
    ことを特徴とする、請求項１に記載の共平面型酸化物半導体ＴＦＴ基板構造。
  3. 前記ドレイン電極には第二スルーホールを設け、前記パッシベーション層は第二スルーホールで填充され、
    その内、前記パッシベーション層における前記ドレイン電極に対応する上方に第三スルーホールが設けられる
    ことを特徴とする、請求項１に記載の共平面型酸化物半導体ＴＦＴ基板構造。
  4. 前記活性層の材料は金属酸化物であり、
    前記第一ゲート電極及び第二ゲート電極の材料は銅、アルミ、もしくはモリブデンであり、
    前記ゲート絶縁層の材料は酸化シリコンもしくは窒化ケイ素である
    ことを特徴とする、請求項１に記載の共平面型酸化物半導体ＴＦＴ基板構造。
  5. 前記ソース電極、ドレイン電極及び金属ストリップ電極の材料は、銅、アルミ、もしくはモリブデンであり、
    前記パッシベーション層の材料は窒化ケイ素もしくは酸化シリコンである
    ことを特徴とする請求項１に記載の共平面型酸化物半導体ＴＦＴ基板構造。
  6. 共平面型酸化物半導体ＴＦＴ基板構造の製作方法であって
    前記製作方法は、
    基板を提供し、基板に第一金属層を沈積させるとともにフォトエッチングプロセスによって第一金属層をパターン化させ、間隔を開けて設けられる第一ゲート電極と第二ゲート電極を形成させる手順１と、
    前記第一ゲート電極と、第二ゲート電極と、基板にゲート絶縁層を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化させ、前記ゲート絶縁層における前記第二ゲート電極に対応する上方に第一スルーホールを形成させる手順２と、
    前記ゲート絶縁層に第二金属層を沈積させ、フォトエッチングプロセスによって第二金属層をパターン化させ、ソース電極及びドレイン電極と、ソース電極及びドレイン電極の間に間隔を開けて設けられた数本の金属ストリップ電極を形成させ、その内、前記ドレイン電極は第一スルーホールによって第二ゲート電極と連接され、前記ドレイン電極に第二スルーホールを形成させる手順３と、
    前記ソース電極と、ドレイン電極と、金属ストリップ電極と、ゲート絶縁層とに酸化物半導体層を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化し、活性層を形成させ、その内、前記活性層は、本体と、本体に連接されるとともにソース電極及びドレイン電極の間に設けられた数本の短チャネルとからなり、前記数本の短チャネルは数本の金属ストリップ電極によって間が仕切られる手順４と、
    前記活性層と、ソース電極及びドレイン電極にパッシベーション層を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化させ、前記パッシベーション層におけるドレイン電極に対応する上方に第三スルーホールを形成させ、前記パッシベーション層は前記ドレイン電極の第二スルーホールで填充されている手順５と、からなる
    ことを特徴とする、共平面型酸化物半導体ＴＦＴ基板構造の製作方法。
  7. 前記活性層の材料は金属酸化物である
    ことを特徴とする、請求項６に記載の共平面型酸化物半導体ＴＦＴ基板構造の製作方法。
  8. 前記第一ゲート電極及び第二ゲート電極の材料は銅、アルミ、もしくはモリブデンであり、
    その内前記ゲート絶縁層の材料は酸化シリコンもしくは窒化ケイ素である
    ことを特徴とする、請求項６に記載の共平面型酸化物半導体ＴＦＴ基板構造の製作方法。
  9. 前記ソース電極、ドレイン電極及び金属ストリップ電極の材料は銅、アルミ、もしくはモリブデンである
    ことを特徴とする、請求項６に記載の共平面型酸化物半導体ＴＦＴ基板構造の製作方法。
  10. 前記パッシベーション層の材料は窒化ケイ素もしくは酸化シリコンである
    ことを特徴とする、請求項６に記載の共平面型酸化物半導体ＴＦＴ基板構造の製作方法。
  11. 共平面型酸化物半導体ＴＦＴ基板構造の製作方法であって、
    前記製作方法は、
    基板を提供し、基板に第一金属層を沈積させるとともにフォトエッチングプロセスによって第一金属層をパターン化し、間隔を開けて設けられる第一ゲート電極と第二ゲート電極を形成させる手順１と、
    前記第一ゲート電極と、第二ゲート電極と、基板にゲート絶縁層を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化させ、前記ゲート絶縁層における前記第二ゲート電極に対応する上方に第一スルーホールを形成させる手順２と、
    前記ゲート絶縁層に第二金属層を沈積させるとともに、フォトエッチングプロセスによって第二金属層をパターン化させ、ソース電極及びドレイン電極と、ソース電極及びドレイン電極の間に間隔を開けて設けられた数本の金属ストリップ電極を形成させ、その内、前記ドレイン電極は第一スルーホールによって第二ゲート電極と連接され、前記ドレイン電極には第二スルーホールが形成される手順３と、
    前記ソース電極と、ドレイン電極と、金属ストリップ電極と、ゲート絶縁層とに酸化物半導体層を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化し、活性層を形成させ、その内、前記活性層は、本体と、本体に連接されるとともにソース電極及びドレイン電極の間に設けられた数本の短チャネルとからなり、前記数本の短チャネルは数本の金属ストリップ電極によって間が仕切られる手順４と、
    前記活性層と、ソース電極及びドレイン電極にパッシベーション層を沈積させるとともに、フォトエッチングプロセスによってそれをパターン化させ、前記パッシベーション層におけるドレイン電極に対応する上方に第三スルーホールを形成させ、前記パッシベーション層は前記ドレイン電極の第二スルーホールで填充され、その内、前記活性層の材料は金属酸化物であり、前記第一ゲート電極及び第二ゲート電極の材料は銅、アルミ、もしくはモリブデンであり、前記ゲート絶縁層の材料は酸化シリコンもしくは窒化ケイ素であり、その内、前記ソース電極及びドレイン電極、及び金属ストリップ電極の材料は銅、アルミ、もしくはモリブデンであり、前記パッシベーション層の材料は窒化ケイ素もしくは酸化シリコンである手順５と、からなる
    ことを特徴とする、共平面型酸化物半導体ＴＦＴ基板構造の製作方法。
JP2017545380A 2015-05-11 2015-06-18 共平面型酸化物半導体ｔｆｔ基板構造及びその製作方法 Active JP6560760B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510236460.9A CN104934444B (zh) 2015-05-11 2015-05-11 共平面型氧化物半导体tft基板结构及其制作方法
CN201510236460.9 2015-05-11
PCT/CN2015/081729 WO2016179877A1 (zh) 2015-05-11 2015-06-18 共平面型氧化物半导体tft基板结构及其制作方法

Publications (2)

Publication Number Publication Date
JP2018509761A true JP2018509761A (ja) 2018-04-05
JP6560760B2 JP6560760B2 (ja) 2019-08-14

Family

ID=54121532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017545380A Active JP6560760B2 (ja) 2015-05-11 2015-06-18 共平面型酸化物半導体ｔｆｔ基板構造及びその製作方法

Country Status (6)

Country Link
US (2) US9614104B2 (ja)
JP (1) JP6560760B2 (ja)
KR (1) KR20170085068A (ja)
CN (1) CN104934444B (ja)
GB (1) GB2547858B (ja)
WO (1) WO2016179877A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876479B (zh) * 2017-04-19 2020-03-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
CN109860059B (zh) * 2019-02-15 2020-10-27 深圳市华星光电技术有限公司 薄膜晶体管器件制造方法
CN111180523A (zh) * 2019-12-31 2020-05-19 成都中电熊猫显示科技有限公司 薄膜晶体管、阵列基板以及液晶显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256462U (ja) * 1988-10-19 1990-04-24
US20090008634A1 (en) * 2006-01-09 2009-01-08 Technion Research And Development Foundation Ltd. Transistor Structures and Methods of Fabrication Thereof
JP2010027808A (ja) * 2008-07-17 2010-02-04 Ricoh Co Ltd 電界効果型トランジスタ及びその製造方法
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010258431A (ja) * 2009-04-02 2010-11-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014158030A (ja) * 2008-11-07 2014-08-28 Semiconductor Energy Lab Co Ltd 半導体装置及び表示モジュール
JP2017523611A (ja) * 2014-07-22 2017-08-17 深▲セン▼市華星光電技術有限公司 共面型酸化物半導体ｔｆｔ基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682892B1 (ko) * 2004-09-25 2007-02-15 삼성전자주식회사 박막 트랜지스터의 제조방법
JP5525692B2 (ja) * 2007-02-22 2014-06-18 三星ディスプレイ株式會社 表示基板とその製造方法、及びこれを具備した表示装置
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011037008A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
JP5929132B2 (ja) * 2011-11-30 2016-06-01 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
WO2014082292A1 (zh) * 2012-11-30 2014-06-05 深圳市柔宇科技有限公司 自对准金属氧化物薄膜晶体管器件及制造方法
CN103107202B (zh) * 2013-01-23 2016-04-27 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置和一种制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256462U (ja) * 1988-10-19 1990-04-24
US20090008634A1 (en) * 2006-01-09 2009-01-08 Technion Research And Development Foundation Ltd. Transistor Structures and Methods of Fabrication Thereof
JP2009522802A (ja) * 2006-01-09 2009-06-11 テクニオン リサーチ アンド ディベロップメント ファウンデーション リミティド トランジスタの構造及びその製造方法
JP2010027808A (ja) * 2008-07-17 2010-02-04 Ricoh Co Ltd 電界効果型トランジスタ及びその製造方法
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014158030A (ja) * 2008-11-07 2014-08-28 Semiconductor Energy Lab Co Ltd 半導体装置及び表示モジュール
JP2010258431A (ja) * 2009-04-02 2010-11-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2017523611A (ja) * 2014-07-22 2017-08-17 深▲セン▼市華星光電技術有限公司 共面型酸化物半導体ｔｆｔ基板の製造方法

Also Published As

Publication number Publication date
CN104934444B (zh) 2018-01-02
JP6560760B2 (ja) 2019-08-14
GB201708873D0 (en) 2017-07-19
GB2547858A (en) 2017-08-30
US9614104B2 (en) 2017-04-04
CN104934444A (zh) 2015-09-23
US9768324B2 (en) 2017-09-19
US20160351723A1 (en) 2016-12-01
WO2016179877A1 (zh) 2016-11-17
KR20170085068A (ko) 2017-07-21
GB2547858B (en) 2020-12-16
US20170162717A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
JP6460582B2 (ja) Ａｍｏｌｅｄバックパネルの製造方法
TW201714008A (zh) 陣列基板、顯示裝置及陣列基板的製備方法陣列基板
WO2015096375A1 (zh) 双面显示的oled阵列基板及其制备方法、显示装置
US9685461B2 (en) Display device, array substrate and method for manufacturing the same
WO2016165186A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
WO2016176881A1 (zh) 双栅极tft基板的制作方法及其结构
CN104810382A (zh) Amoled背板的制作方法及其结构
WO2016165187A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
WO2015096292A1 (zh) 阵列基板及其制造方法、显示装置
KR101456405B1 (ko) 박막 트랜지스터, 어레이 기판, 및 그 제조방법
CN104681629A (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
WO2016176879A1 (zh) Amoled背板的制作方法及其结构
WO2015192417A1 (zh) Tft背板的制造方法及tft背板结构
WO2015100897A1 (zh) 阵列基板及其制备方法、显示装置
JP6560760B2 (ja) 共平面型酸化物半導体ｔｆｔ基板構造及びその製作方法
KR20170028986A (ko) 산화물 반도체 tft 기판의 제작방법 및 구조
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
JP6055077B2 (ja) トランジスタの製造方法、トランジスタ、アレイ基板及び表示装置
CN104393026A (zh) Oled显示基板及其制作方法、显示装置
WO2020172918A1 (zh) 一种显示面板及其制作方法
CN102629574A (zh) 一种氧化物tft阵列基板及其制造方法和电子器件
WO2019100492A1 (zh) 背沟道蚀刻型tft基板及其制作方法
CN204216048U (zh) Oled 显示基板、显示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190719

R150 Certificate of patent or registration of utility model

Ref document number: 6560760

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250