CN109860059B - 薄膜晶体管器件制造方法 - Google Patents
薄膜晶体管器件制造方法 Download PDFInfo
- Publication number
- CN109860059B CN109860059B CN201910115725.8A CN201910115725A CN109860059B CN 109860059 B CN109860059 B CN 109860059B CN 201910115725 A CN201910115725 A CN 201910115725A CN 109860059 B CN109860059 B CN 109860059B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- transistor device
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开一种薄膜晶体管器件制造方法，包括：栅极形成步骤、半导体层形成步骤、蚀刻终止层形成步骤、以及源极漏极形成步骤。所述薄膜晶体管器件制造方法通过图形化蚀刻终止层形成间隔部以区隔开关薄膜晶体管器件和驱动薄膜晶体管器件分离所述开关薄膜晶体管器件和驱动薄膜晶体管器件的第一沟道部与第二沟道部透过图形化所述蚀刻终止层而获得，故能够获得较现有技术来的短的沟道部，使得薄膜晶体管器件较易获得短沟道效应。
Description
技术领域
本发明是有关于一种薄膜晶体管器件制造方法，特别是有关于一种薄膜晶体管器件制造方法。
背景技术
近年来，氧化物半导体材料在大尺寸平板显示方面已得到广泛的应用，特别是铟镓锌氧化物(InGaZnO4,IGZO)因其低温制备工艺、低阈值电压、高迁移率及良好的大尺寸制备均匀性而广受人们的关注。在非晶铟镓锌氧化物(Amorphous Indium Gallium ZincOxide,a-IGZO)薄膜晶体管(Thin Film Transistor,TFT)面板结构中，尤其是后沟道蚀刻(Back Channel Etched,BCE)结构，由于在源极(Source)/漏极(Drain)电极的临界尺寸损失(Critical Dimension Loss,CD Loss)的问题，沟道的宽度受到限制，如何制作更高分辨率的薄膜晶体管面板成为目前开发的重点。
故，有必要提供一种薄膜晶体管器件制造方法以解决现有技术所存在的问题。
发明内容
有鉴现有技术的薄膜晶体管器件在源极/漏极电极的临界尺寸损失的问题，且沟道的宽度受到限制，本发明提供一种薄膜晶体管器件制造方法以解决上述现有技术的问题。
本发明的主要目的在于提供一种薄膜晶体管器件制造方法，包括：
栅极形成步骤，包括通过沉积形成栅极层到基板上，接着图形化所述栅极层而在所述栅极层上形成第一栅极电极以及第二栅极电极；
半导体层形成步骤，包括沉积栅极绝缘层到所述栅极层上，接着沉积半导体层到所述栅极绝缘层上，接着图形化所述半导体层；
蚀刻终止层形成步骤，包括沉积蚀刻终止层到所述半导体层上，接着图形化所述蚀刻终止层；以及
源极漏极形成步骤，包括：
沉积源极层到所述蚀刻终止层上；
接着图形化所述源极层以及所述蚀刻终止层，其中所述源极层被蚀刻与图形化而形成一第一源极电极以及一第二源极电极，所述蚀刻终止层被蚀刻与图形化而形成第一短沟道部、第二短沟道部、以及介于所述第一短沟道部及第二短沟道部之间的间隔部；以及
接着通过对所述半导体层实施导体化处理工艺以在所述半导体层上形成第一低电阻区以及第二电阻区，所述第一低电阻区作为第一漏极电极，所述第二低电阻区作为第二漏极电极；
其中，所述第一源极电极、所述第一漏极电极、所述第一短沟道部、以及所述第一栅极电极共同构成第一薄膜晶体管器件；所述第二源极电极、所述第二漏极电极、所述第二短沟道部、以及所述第二栅极电极共同构成第二薄膜晶体管器件，所述间隔部分离所述第一薄膜晶体管器件以及所述第二薄膜晶体管器件，且所述第一漏极电极连接所述第二栅极电极。
在本发明一实施例中，所述第一短沟道部的沟道长度是沿着水平方向，所述第二短沟道部的沟道长度是沿着水平方向。
在本发明一实施例中，所述间隔部位于所述第一漏极电极与所述第二漏极电极之间以分离所述第一漏极电极以及所述第二漏极电极,且所述第一薄膜晶体管器件以及所述第二薄膜晶体管器件分别做为开关薄膜晶体管器件以及驱动薄膜晶体管器件。
在本发明一实施例中，所述半导体层形成步骤，进一步包括在图形化所述半导体层之后，进一步通过高温退火工艺对所述半导体层进行缺陷修复。
在本发明一实施例中，所述高温退火工艺的退火温度为200-400℃，时间为0.5-4小时。
在本发明一实施例中，所述蚀刻终止层形成步骤进一步包括，在图形化所述蚀刻终止层之前，先利用高温退火工艺对所述半导体层的氧含量进行调整。
在本发明一实施例中，所述栅极层以钼(Mo)和/或铝(Al)制造，所述栅极层厚度为2000-5500埃。
在本发明一实施例中，所述栅极绝缘层以硅氧化物(SiOx)制造，或是以硅氮化物(SiNx)和硅氧化物(SiOx)的混合物制造，所述栅极绝缘层厚度为1500-4000埃。所述半导体层以铟镓锌氧化物(InGaZnO4,IGZO)制造。
在本发明一实施例中，所述蚀刻终止层以硅氧化物(SiOx)制造，或是以硅氮化物(SiNx)和硅氧化物(SiOx)的混合物制造。
在本发明一实施例中，所述蚀刻终止层以及所述源极层的蚀刻以及导体化处理工艺，是以干刻工艺一步完成，其中蚀刻气体为氟化氮(NF3)气体。
与现有技术相比较，本发明具有下列优点。本发明先利用通过导体化处理得到低电阻区域形成开关薄膜晶体管器件的第一漏极电极，且所述第一漏极电极与驱动薄膜晶体管器件的第二栅极电极进行桥接，通过蚀刻终止层的间隔部区隔所述第一漏极电极以极所述第二漏极电极，进而分离所述开关薄膜晶体管器件和驱动薄膜晶体管器件分离。所述开关薄膜晶体管器件和驱动薄膜晶体管器件的沟道部透过图形化所述蚀刻终止层而获得，故能够获得较现有技术来的短的沟道部，使得薄膜晶体管器件较易获得短沟道效应。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，配合所附图式，作详细说明如下：
附图说明
图1为本发明薄膜晶体管器件制造方法的步骤流程图。
图2为本发明薄膜晶体管器件制造方法的栅极形成步骤对应的薄膜晶体管器件半成品的侧面剖视图。
图3为本发明薄膜晶体管器件制造方法的半导体层形成步骤对应的薄膜晶体管器件半成品的侧面剖视图。
图4为本发明薄膜晶体管器件制造方法的蚀刻终止层形成步骤对应的薄膜晶体管器件半成品的侧面剖视图。
图5为本发明薄膜晶体管器件制造方法的源极漏极形成步骤对应的薄膜晶体管器件成品的侧面剖视图。
具体实施方式
请参照图1，本发明薄膜晶体管(Thin Film Transistor,TFT)器件制造方法，包括：栅极形成步骤S01、半导体层形成步骤S02、蚀刻终止层形成步骤S03、以及源极漏极形成步骤S04。
请参照图2，所述栅极形成步骤S01，包括通过物理气相沉积(Physical VaporDeposition,PVD)工艺沉积形成栅极(Gate Electrode,GE)层到基板10上，接着通过对所述栅极层20依次实施黄光工艺和蚀刻工艺以图形化所述栅极层20而在所述栅极层20上形成第一栅极电极23以及第二栅极电极25。于本发明较佳实施例中，所述栅极层20以钼(Mo)和/或铝(Al)制造。于本发明较佳实施例中，所述栅极层20厚度为2000-5500埃。
请参照图3，所述半导体层形成步骤S02，包括通过等离子增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition,PECVD)工艺沉积栅极绝缘(GateInsulation,GI)层30到所述栅极层20上，接着通过物理气相沉积工艺沉积半导体层40到所述栅极绝缘层30上，接着通过对所述半导体层40依次实施黄光工艺和蚀刻工艺以图形化所述半导体层40。于本发明较佳实施例中，所述半导体层形成步骤S02，进一步包括在图形化所述半导体层40之后，进一步通过高温退火工艺对所述半导体层40进行缺陷修复。于本发明较佳实施例中，所述高温退火工艺的退火温度为200-400℃，时间为0.5-4小时。于本发明较佳实施例中，所述栅极绝缘层30以硅氧化物(SiOx)制造，或是以硅氮化物(SiNx)和硅氧化物(SiOx)的混合物制造。于本发明较佳实施例中，所述栅极绝缘层30厚度为1500-4000埃。所述半导体层40以铟镓锌氧化物(InGaZnO4,IGZO)制造。
请参照图4，所述蚀刻终止层形成步骤S03，包括通过等离子增强化学气相沉积工艺(Plasma Enhanced Chemical Vapor Deposition,PECVD)沉积蚀刻终止层50(Etch StopLayer,ESL)到所述半导体层40上，接着通过对所述蚀刻终止层50依次实施黄光工艺和蚀刻工艺以图形化所述蚀刻终止层50。于本发明较佳实施例中，蚀刻终止层形成步骤S03进一步包括，在图形化所述蚀刻终止层50之前，先利用高温退火工艺对所述半导体层40的氧含量进行调整。于本发明较佳实施例中，所述蚀刻终止层50以硅氧化物(SiOx)制造，或是以硅氮化物(SiNx)和硅氧化物(SiOx)的混合物制造。于本发明较佳实施例中，所述第一短沟道部53的沟道长度C1是沿着水平方向，所述第二短沟道部55的沟道长度C2是沿着水平方向。
请参照图5，所述源极漏极形成步骤S04，包括通过物理气相沉积工艺沉积源极层60到所述蚀刻终止层50上；接着通过对所述源极层60以及所述蚀刻终止层50依次实施黄光工艺和蚀刻工艺以图形化所述源极层60以及所述蚀刻终止层50，其中所述源极层60被图形化而形成一第一源极电极63s以及一第二源极电极65s，所述蚀刻终止层50被图形化而形成第一短沟道部53、第二短沟道部55、以及介于所述第一短沟道部53及第二短沟道部55之间的间隔部；接着通过对所述半导体层40实施导体化处理工艺以在所述半导体层40上形成第一低电阻区73d以及第二电阻区75d，所述第一低电阻区73d作为第一漏极(Drain)电极73d，所述第二低电阻区75d作为第二漏极(Drain)电极75d；其中，所述第一源极电极63s、所述第一漏极电极73d、所述第一短沟道部53、以及所述第一栅极电极23共同构成第一薄膜晶体管器件T1；所述第二源极电极65s、所述第二漏极电极75d、所述第二短沟道部55、以及所述第二栅极电极共同构成第二薄膜晶体管器件T2，所述间隔部分离所述第一薄膜晶体管器件T1以及所述第二薄膜晶体管器件T2，且所述第一漏极电极73d连接所述第二栅极电极25。于本发明较佳实施例中，所述间隔部位于所述第一漏极电极73d与所述第二漏极电极75d之间以分离所述第一漏极电极73d以及所述第二漏极电极75d。于本发明较佳实施例中，所述第一薄膜晶体管器件T1以及所述第二薄膜晶体管器件T2分别做为开关薄膜晶体管器件以及驱动薄膜晶体管器件。
于本发明较佳实施例中，所述源极层60的厚度为2000-5500埃，所述源极层60以钼(Mo)和/或铝(Al)制造，也可以为其他金属材料。于本发明较佳实施例中，所述蚀刻终止层50以及所述源极层60的蚀刻以及导体化处理工艺，是以干刻(Dry Etch)工艺一步完成，其中蚀刻气体优选氟化氮(NF3)气体。
相较于现有技术，本发明具有下列优点。本发明先利用通过导体化处理得到低电阻区域形成开关薄膜晶体管器件的第一漏极电极73d，且所述第一漏极电极73d与驱动薄膜晶体管器件的第二栅极电极25进行桥接，通过蚀刻终止层50的间隔部区隔所述第一漏极电极73d以极所述第二漏极电极75d，进而分离所述开关薄膜晶体管器件和驱动薄膜晶体管器件分离。所述开关薄膜晶体管器件和驱动薄膜晶体管器件的沟道部透过图形化所述蚀刻终止层50而获得，故能够获得较现有技术来的短的沟道部，使得薄膜晶体管器件较易获得短沟道效应。
Claims (10)
1.一种薄膜晶体管器件制造方法，其特征在于：所述薄膜晶体管器件制造方法包括：
栅极形成步骤，包括通过沉积形成栅极层到基板上，接着图形化所述栅极层而在所述栅极层上形成第一栅极电极以及第二栅极电极；
半导体层形成步骤，包括沉积栅极绝缘层到所述栅极层上，接着沉积半导体层到所述栅极绝缘层上，接着图形化所述半导体层；
蚀刻终止层形成步骤，包括沉积蚀刻终止层到所述半导体层上，接着图形化所述蚀刻终止层；以及
源极漏极形成步骤，包括：
沉积源极层到所述蚀刻终止层上；
接着图形化所述源极层以及所述蚀刻终止层，其中所述源极层被图形化而形成一第一源极电极以及一第二源极电极，所述蚀刻终止层被图形化而形成第一短沟道部、第二短沟道部、以及介于所述第一短沟道部及第二短沟道部之间的间隔部；以及
接着通过对所述半导体层实施导体化处理工艺以在所述半导体层上形成第一低电阻区以及第二低电阻区，所述第一低电阻区作为第一漏极电极，所述第二低电阻区作为第二漏极电极；
其中，所述第一源极电极、所述第一漏极电极、所述第一短沟道部、以及所述第一栅极电极共同构成第一薄膜晶体管器件；所述第二源极电极、所述第二漏极电极、所述第二短沟道部、以及所述第二栅极电极共同构成第二薄膜晶体管器件，所述间隔部分离所述第一薄膜晶体管器件以及所述第二薄膜晶体管器件，且所述第一漏极电极连接所述第二栅极电极。
2.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述第一短沟道部的沟道长度是沿着水平方向，所述第二短沟道部的沟道长度亦是沿着水平方向。
3.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述间隔部位于所述第一漏极电极与所述第二漏极电极之间以分离所述第一漏极电极以及所述第二漏极电极,且所述第一薄膜晶体管器件以及所述第二薄膜晶体管器件分别做为开关薄膜晶体管器件以及驱动薄膜晶体管器件。
4.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述半导体层形成步骤，进一步包括在图形化所述半导体层之后，进一步通过高温退火工艺对所述半导体层进行缺陷修复。
5.如权利要求4所述的薄膜晶体管器件制造方法，其特征在于：所述高温退火工艺的退火温度为200-400℃，时间为0.5-4小时。
6.如权利要求5所述的薄膜晶体管器件制造方法，其特征在于：所述蚀刻终止层形成步骤进一步包括，在图形化所述蚀刻终止层之前，先利用高温退火工艺对所述半导体层的氧含量进行调整。
7.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述栅极层以钼(Mo)和/或铝(Al)制造，所述栅极层厚度为2000-5500埃。
8.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述栅极绝缘层以硅氧化物(SiOx)制造，或是以硅氮化物(SiNx)和硅氧化物(SiOx)的混合物制造，所述栅极绝缘层厚度为1500-4000埃，所述半导体层以铟镓锌氧化物(InGaZnO4,IGZO)制造。
9.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述蚀刻终止层以硅氧化物(SiOx)制造，或是以硅氮化物(SiNx)和硅氧化物(SiOx)的混合物制造。
10.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述蚀刻终止层以及所述源极层的蚀刻以及导体化处理工艺，是以干刻工艺一步完成，其中蚀刻气体为氟化氮(NF3)气体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910115725.8A CN109860059B (zh) | 2019-02-15 | 2019-02-15 | 薄膜晶体管器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910115725.8A CN109860059B (zh) | 2019-02-15 | 2019-02-15 | 薄膜晶体管器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109860059A CN109860059A (zh) | 2019-06-07 |
| CN109860059B true CN109860059B (zh) | 2020-10-27 |
Family
ID=66897982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910115725.8A Active CN109860059B (zh) | 2019-02-15 | 2019-02-15 | 薄膜晶体管器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109860059B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934444A (zh) * | 2015-05-11 | 2015-09-23 | 深圳市华星光电技术有限公司 | 共平面型氧化物半导体tft基板结构及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7790553B2 (en) * | 2008-07-10 | 2010-09-07 | International Business Machines Corporation | Methods for forming high performance gates and structures thereof |
-
2019
- 2019-02-15 CN CN201910115725.8A patent/CN109860059B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934444A (zh) * | 2015-05-11 | 2015-09-23 | 深圳市华星光电技术有限公司 | 共平面型氧化物半导体tft基板结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109860059A (zh) | 2019-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20120110040A (ko) | 비정질 산화물 박막 트랜지스터, 그 형성방법 및 이를 포함한 디스플레이 패널 | |
| US9923075B2 (en) | Low temperature poly-silicon thin film transistor and manufacturing method thereof | |
| US10062771B2 (en) | Low temperature poly-silicon thin film transistor and method of manufacturing the same | |
| KR20040021758A (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| CN103762178A (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| CN107808826A (zh) | 一种底发射顶栅自对准薄膜晶体管的制备方法 | |
| US10777581B2 (en) | Method for manufacturing IGZO thin-film transistor | |
| US9478665B2 (en) | Thin film transistor, method of manufacturing the same, display substrate and display apparatus | |
| KR100654022B1 (ko) | 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법 | |
| US8039844B2 (en) | Microcrystalline silicon thin film transistor and method for manufacturing the same | |
| CN107369719B (zh) | 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法 | |
| WO2013181905A1 (zh) | 晶体管、阵列基板及其制造方法、液晶面板和显示装置 | |
| CN109860059B (zh) | 薄膜晶体管器件制造方法 | |
| JP2001332744A (ja) | フィルムトランジスタ製造方法 | |
| KR100929093B1 (ko) | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 | |
| JP2015079936A (ja) | 低温ポリシリコン薄膜トランジスタの製造方法 | |
| CN109755324B (zh) | 显示装置的薄膜晶体管及其形成方法 | |
| US8716112B2 (en) | Method for crystallizing amorphous silicon thin film and method for fabricating poly crystalline thin film transistor using the same | |
| US9040368B1 (en) | Thin film transistor and method of making the same | |
| CN106206745B (zh) | 一种高迁移率金属氧化物tft的制作方法 | |
| CN107706242B (zh) | 晶体管及其制造方法 | |
| JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
| CN104362098A (zh) | 氧化物薄膜晶体管及其制备方法 | |
| WO2018045612A1 (zh) | 氧化物薄膜晶体管的制备方法 | |
| US11049881B2 (en) | Method for manufacturing a top-gate self-aligned indium-tin-zinc oxide thin-film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |