KR20170085068A - 동일평면형 산화물 반도체 tft 기판구조 및 제작방법 - Google Patents

동일평면형 산화물 반도체 tft 기판구조 및 제작방법 Download PDF

Info

Publication number
KR20170085068A
KR20170085068A KR1020177015551A KR20177015551A KR20170085068A KR 20170085068 A KR20170085068 A KR 20170085068A KR 1020177015551 A KR1020177015551 A KR 1020177015551A KR 20177015551 A KR20177015551 A KR 20177015551A KR 20170085068 A KR20170085068 A KR 20170085068A
Authority
KR
South Korea
Prior art keywords
electrode
layer
gate electrode
drain electrode
strip
Prior art date
Application number
KR1020177015551A
Other languages
English (en)
Inventor
샤오원 뤼
즈위엔 ?
즈위엔 ??
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20170085068A publication Critical patent/KR20170085068A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

동일평면형 산화물 반도체 TFT 기판구조 및 그 제작방법에 있어서, 동일평면형 산화물 반도체 TFT 기판구조에서, 광활성층(50)은 본체(51)및 본체(51)를 연결하는 복수의 소트채널(52)을 포함하고, 복수의 소트채널(52)은 복수의 스트립형 금속전극(43)을 통해 이격되고, 이로 인해 광활성층(50)은 높은 이동성 및 낮은 누설전류를 갖게 되므로 TFT 부품의 성능을 향상시킨다. 동일평면형 산화물 반도체 TFT 기판구조의 제작방법에서, 소스 전극(41)과 드레인 전극(42) 사이에 이격된 복수의 스트립형 금속 전극(43)을 설정하므로, 산화물 반도체층을 침적할 때, 소스 전극과 드레인 전극 사이에 복수의 스트립형 금속전극으로 이격된 복수의 소트채널(52)을 형성시킬 수 있으며, 본 방법은 간단하고, 별도의 마스크가 필요하거나 추가공정이 필요하지 않으므로, 종래와 구조가 다른 광활성층을 얻을 수 있으며, 제작된 광활성층은 높은 이동성 및 낮은 누설전류를 갖게 되며, TFT부품의 성능을 향상시킨다.

Description

동일평면형 산화물 반도체 TFT 기판구조 및 제작방법{COPLANAR OXIDE SEMICONDUCTOR TFT SUBSTRATE STRUCTURE AND MANUFACTURING METHOD THEREFOR}
본 발명은 평면 디스플레이 분야에 관한 것이며, 특히, 동일평면형 산화물 반도체 TFT 기판구조 및 그 제작방법에 관한 것이다.
능동 어레이 평면 디스플레이는 얇은 본체, 절전, 무 방사 등 많은 장점으로, 널리 응용되고있다. 그 중에서, 유기 발광 다이오드(organic light-emitting diode, OLED) 디스플레이 기술은 아주 발전전망이 있는 평면 디스플레이 기술이다. 이는 아주 우수한 디스플레이 성능을 구비하며, 특히, 자체 발광, 간단한 구조, 초 경박, 빠른 응답속도, 넓은 뷰, 낮은 전력소모 및 연성 디스플레이의 실현 가능성 등 특성으로, "드림(dream) 디스플레이"로 불리고도 한다. 또한, 제조 장비에 대한 투자 비용이 박막 트랜지스터형 액정 디스플레이 (TFT-LCD, Thin Film Transistor-Liquid Crystal Display)보다 적으므로, 메인 디스플레이 업체로부터 주목을 받고 있으며, 디스플레이 분야의 3G 디스플레이 부품의 주력으로 자리 잡고 있다. 현재 OLED는 대규모 생산의 전야에 있으며, 심층 연구개발에 따라, 신기술이 지속적으로 출범되어 OLED 디스플레이 부품은 획기적인 발전이 있게 될 것이다.
산화물 반도체(Oxide Semiconductor)는 높은 전자 이동성을 구비하고 비결정구조를 구비하고, 비결정 실리콘 제작과정과 겸용성이 높아, 대형 OLED 패널 생산에서 널리 사용되고 있다.
현재, 산화물 반도체 TFT 기판의 통상적인 구조는 식각 저지층(ESL, Etching Stop Layer)을 구비하는 구조이다. 그러나 이러한 구조 자체는 일부 문제예를 들어, 균일하게 식각되도록 제어하는 것이 어렵고, 마스크 및 포토리소그래피 공정을 더 추가하여야 하며, 게이트 전극은 소스/드레인 전극과 오버래핑이 되고, 저장된 커패시턴스가 높고, 고 해상도에 이루기 어려움 등이 존재한다.
식각 저지층을 구비한 구조와 비교하면, 동일평면형(Coplanar) 산화물 반도체 TFT 기판구조는 더욱 합리적이고, 대량 생산의 전망이 더 있어 보인다. 도 1 내지 도 5에서 도시된 바와 같이, 이는 종래의 동일평면형 산화물 반도체 TFT 기판구조를 제작하는 방법이며, 이하와 같은 단계를 포함하게 된다.
기판(100)을 제공하며, 기판(100) 상에 제1금속층을 침적하고, 포토리소그래피 공정을 통해 제1금속층을 패터닝하여, 이격된 제1게이트 전극(210)과 제2게이트 전극(220)을 형성하는 단계1;
제1게이트 전극(210), 제2게이트 전극(220), 및 기판(100) 상에 게이트 전극절연층(300)을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 상기 게이트 전극절연층(300) 상에 상기 제2게이트 전극(220)의 상부와 대응하는 제1관통홀(310)을 형성하는 단계2;
게이트 전극 절연층(300) 상에 제2금속층을 침적하고, 포토리소그래피 공정을 통해 제2금속층을 패터닝하여, 이격된 소스 전극(410)과 드레인 전극(420)을 형상하되, 상기 드레인 전극(420) 상에 제2관통홀(425)이 형성되는 단계3;
구체적으로, 상기 드레인 전극(420)은 제1관통홀(310)을 통해 제2게이트 전극(220)과 연결된다.
소스 전극(410), 드레인 전극(420), 및 게이트 전극절연층(300) 상에 산화물 반도체층을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 광활성층(500)을 형성하되, 상기 광활성층(500)은 본체(520) 및 본체(520)와 연걸되고 소스 전극(410)과 드레인 전극(420) 사이에 위치한 채널(510)을 포함하는 단계4;
광활성층(500), 소스 전극(410), 및 드레인 전극(420) 상에 둔화층(600)을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 상기 둔화층(600) 상에 드레인 전극(420)의 상부와 대응하는 제3 관통홀(610)을 형성하는 단계5.
구체적으로, 상기 둔화층(600)은 상기 드레인 전극(420) 상의 제2관통홀(425)을 채운다.
상기 제작 방법으로 제작된 동일평면형 산화물 반도체 TFT 기판구조에서 상기 광활성층(500)의 채널(510)은 하나의 긴 채널이고, 상기 광활성층(500)은 낮은 이동성 및 높은 누설전류를 갖고 있으므로 TFT 부품의 성능이 좋지않다.
본 발명의 목적은 광활성층이 본체 및 본체를 연결하는 복수의 소트채널을 포함하고, 복수의 소트채널은 복수의 스트립형 금속전극을 통해 이격되어, 광활성층이 높은 이동성 및 낮은 누설전류를 갖게 되므로, TFT부품의 성능을 향상시키는 동일평면형 산화물 반도체 TFT 기판구조를 제공하는데 있다.
한편, 본 발명의 목적은 포토리소그래피 공정을 통해 소스 전극, 드레인 전극, 및 소스 전극과 드레인 전극 사이에 이격되어 위치한 복수의 스트립형 금속전극을 형성하므로, 다음 단계에서 산화물 반도체층을 침적할 때, 소스 전극과 드레인 전극 사이에서 복수의 소트채널을 형성할 수 있으며, 상기 복수의 소트채널은 복수의 스트립형 금속전극을 통해 이격된다. 본 방법은 간단하고, 별도의 마스크가 필요하거나 추가공정이 필요하지 않으므로, 종래의 구조와 다른 광활성층을 얻을 수 있으며, 제작된 광활성층은 높은 이동성 및 낮은 누전율을 갖게 되며, TFT부품의 성능을 향상시키는 동일평면형 산화물 반도체 TFT 기판구조를 제작하는 방법을 제공하는데 있다.
본 발명은 상기 목적을 달성하기 위하여 기판,
기판 상에 위치한 제1게이트 전극 및 제2게이트 전극,
제1게이트 전극, 제2게이트 전극 및 기판 상에 위치한 게이트 전극 절연층,
게이트 전극절연층 상에 위치한 소스 전극, 드레인 전극 및 소스 전극과 드레인 전극 사이에 일정 간격으로 설정하여 위치한 복수의 스트립형 금속 전극,
상기 소스 전극, 드레인 전극, 스트립형 금속 전극 및 게이트 전극 절연층 상에 위치한 광활성층,
상기 광활성층, 소스 전극 및 드레인 전극 상에 위치한 둔화층을 포함하는 동일평면형 산화물 반도체 TFT 기판구조에 있어서,
상기 광활성층은 본체 및 본체를 연결하고 소스 전극과 드레인 전극 사이에 위치한 복수의 소트채널을 포함하고,
상기 복수의 소트채널은 복수의 스트립형 금속 전극을 통해 이격되는 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조를 제공한다.
상기 게이트 전극 절연층에는 상기 제2게이트 전극의 상부와 대응하는 제1 관통홀이 설정되며, 상기 드레인 전극은 제1 관통홀을 통해 제2게이트 전극과 연결한다.
상기 드레인 전극에는 제2 관통홀이 설정되고, 상기 둔화층은 상기 제2 관통홀을 채우고; 상기 둔화층에는 상기 드레인 전극의 상부와 대응하는 제3 관통홀이 설정되어 있다.
상기 광활성층의 재료는 금속 산화물이고; 상기 제1게이트 전극과 제2게이트 전극의 재료는 구리, 알루미늄 또는 몰리브덴이고; 상기 게이트 전극 절연층의 재료는 실리콘 산화물 또는 실리콘 질화물이다.
상기 소스 전극, 드레인 전극 및 스트립형 금속 전극의 재료는 구리, 알루미늄, 또는 몰리브덴이고, 상기 둔화층의 재료는 실리콘 질화물 또는 실리콘 산화물이다.
한편, 본 발명은 기판을 제공하고, 기판 상에 제1 금속층을 침적 시키고, 포토리소그래피 공정을 통해 제1 금속층에 패터닝하여, 이격된 제1게이트 전극과 제2게이트 전극을 형성하는 단계1;
상기 제1게이트 전극, 제2게이트 전극 및 기판 상에 게이트 전극 절연층이 침적되고, 포토리소그래피 공정을 통해 패터닝하여, 상기 게이트 전극 절연층 상에 상기 제2게이트 전극의 상부와 대응하는 제1관통홀을 형성하는 단계2;
상기 게이트 전극 절연층에 제2 금속층을 침적하고, 포토리소그래피 공정을 통해 제2 금속층을 패터닝하여, 소스 전극, 드레인 전극 및 소스 전극과 드레인 전극 사이에 이격되어 위치한 복수의 스트립형 금속전극을 형성하되, 드레인 전극은 제1관통홀을 통해 제2게이트 전극과 연결되고, 드레인 전극에는 제2 관통홀이 형성되는 단계3;
상기 소스 전극, 드레인 전극, 스트립형 금속전극 및 게이트 전극 절연층 상에 산화물 반도체층을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 광활성층을 형성하고, 상기 광활성층은 본체 및 본체를 연결하는 소스 전극과 드레인 전극 사이에 위치한 복수의 소트채널을 포함하고, 상기 복수의 소트채널은 복수의 스트립형 금속 전극을 통해 이격되는 단계4;
상기 광활성층, 소스 전극 및 드레인 전극 상에 둔화층을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 상기 둔화층 상에 드레인 전극의 상부와 대응하는 제3관통홀을 형성하되, 둔화층은 상기 드레인 전극 상의 제2관통홀을 채우는 단계5를 포함하는 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조를 제작하는 방법을 제공한다.
상기 광활성층의 재료는 금속 산화물이다.
상기 제1게이트 전극과 제2게이트 전극의 재료는 구리, 알루미늄, 또는 몰리브덴이고; 상기 게이트 전극 절연층의 재료는 실리콘 산화물 또는 실리콘 질화물이다.
상기 소스 전극, 드레인 전극, 및 스트립형 금속 전극의 재료는 구리, 알루미늄, 또는 몰리브덴이다.
상기 둔화층의 재료는 실리콘 질화물 또는 실리콘 산화물이다.
한편, 본 발명은 기판을 제공하고, 기판 상에 제1 금속층을 침적 시키고, 포토리소그래피 공정을 통해 제1금속층에 패터닝하여, 이격된 제1게이트 전극과 제2게이트 전극을 형성하는 단계1;
상기 제1게이트 전극, 제2게이트 전극 및 기판 상에 게이트 전극 절연층이 침적되고, 포토리소그래피 공정을 통해 패터닝하여, 상기 게이트 전극 절연층 상에 상기 제2게이트 전극의 상부와 대응하는 제1관통홀을 형성하는 단계2;
상기 게이트 전극 절연층에 제2 금속층을 침적하고, 포토리소그래피 공정을 통해 제2 금속층을 패터닝하여, 소스 전극, 드레인 전극 및 소스 전극과 드레인 전극 사이에 이격되어 위치한 복수의 스트립형 금속전극을 형성하되, 드레인 전극은 제1 관통홀을 통해 제2게이트 전극과 연결되고, 드레인 전극에는 제2 관통홀이 형성되는 단계3;
상기 소스 전극, 드레인 전극, 스트립형 금속전극 및 게이트 전극 절연층 상에 산화물 반도체층을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 광활성층을 형성하되, 상기 광활성층은 본체 및 본체를 연결하는 소스 전극과 드레인 전극 사이에 위치한 복수의 소트채널을 포함하고, 상기 복수의 소트채널은 복수의 스트립형 금속 전극을 통해 이격되는 단계4;
상기 광활성층, 소스 전극 및 드레인 전극 상에 둔화층을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 상기 둔화층 상에 드레인 전극의 상부와 대응하는 제3관통홀을 형성하되, 둔화층은 상기 드레인 전극 상의 제2관통홀을 채우는 단계5를 포함하며;
여기서, 상기 광활성층의 재료는 금속 산화물이고;
여기서, 상기 제1게이트 전극과 제2게이트 전극의 재료는 구리, 알루미늄, 또는 몰리브덴이고; 상기 게이트 전극 절연층의 재료는 실리콘 산화물 또는 실리콘 질화물이고;
여기서, 상기 소스 전극, 드레인 전극, 및 스트립형 금속 전극의 재료는 구리, 알루미늄, 또는 몰리브덴이며;
여기서, 상기 둔화층의 재료는 실리콘 질화물 또는 실리콘 산화물인 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조를 제작하는 방법을 제공한다.
본 발명의 유익한 효과는 다음과 같다. 즉, 본 발명은 동일평면형 산화물 반도체 TFT 기판구조 및 그 제작방법을 제공하며, 동일평면형 산화물 반도체 TFT 기판구조에서, 광활성층은 본체 및 본체를 연결하는 복수의 소트채널을 포함하며, 복수의 소트채널은 복수의 스트립형 금속전극을 통해 이격되고, 이로 인해 광활성층은 높은 이동성 및 낮은 누설전류를 갖게 되고, 따라서 TFT 부품의 성능을 향상시킨다. 동일평면형 산화물 반도체 TFT 기판구조의 제작방법에서, 소스 전극과 드레인 전극 사이에 이격된 복수의 스트립형 금속 전극을 설정하므로, 산화물 반도체층을 침적할 때, 소스 전극과 드레인 전극 사이에 복수의 스트립형 금속전극으로 이격된 복수의 소트채널을 형성시킬 수 있으며, 본 방법은 간단하고, 별도의 마스크가 필요하거나 추가공정이 필요하지 않으므로, 종래와 구조가 다른 광활성층을 얻을 수 있으며, 제작된 광활성층은 높은 이동성 및 낮은 누설전류를 갖게 되며, TFT부품의 성능을 향상시킨다.
본 발명의 기술특징과 기술내용을 진일보로 이해하기 위하여, 이하는 본 발명의 구체적 실시방식에 대한 상세한 설명과 첨부한 도면을 참조하기를 바란다. 그러나 첨부 도면은 참조와 설명에 사용될 뿐 본 발명을 한정하기 위한 것은 아니다.
이하, 첨부된 도면을 결합하여 본 발명의 구체실시방식에 대하여 상세한 설명하며, 이를 통해 본 발명의 기술방안과 기타 유익효과를 명백하도록 한다.
첨부한 도면에서,
도 1은 종래의 동일평면형 산화물 반도체 TFT 기판구조의 제작방법의 단계1을 나타내는 개략도;
도 2는 종래의 동일평면형 산화물 반도체 TFT 기판구조의 제작방법의 단계2를 나타내는 개략도;
도 3은 종래의 동일평면형 산화물 반도체 TFT 기판구조의 제작방법의 단계3을 나타내는 개략도;
도 4는 종래의 동일평면형 산화물 반도체 TFT 기판구조의 제작방법의 단계4를 나타내는 개략도;
도 5는 종래의 동일평면형 산화물 반도체 TFT 기판구조의 제작방법의 단계5를 나타내는 개략도;
도 6은 본 발명의 동일평면형 산화물 반도체 TFT 기판구조를 나타내는 단면도;
도 7은 본 발명의 동일평면형 산화물 반도체 TFT 기판구조의 제작방법의 흐름도;
도 8은 본 발명의 동일평면형 산화물 반도체 TFT 기판구조의 제작방법의 단계1을 나타내는 개략도;
도 9는 본 발명의 동일평면형 산화물 반도체 TFT 기판구조의 제작방법의 단계2를 나타내는 개략도;
도 10은 본 발명의 동일평면형 산화물 반도체 TFT 기판구조의 제작방법의 단계3을 나타내는 개략도;
도 11은 본 발명의 동일평면형 산화물 반도체 TFT 기판구조의 제작방법의 단계4를 나타내는 개략도이다.
본 발명에서 채택한 기술수단 및 그 효과를 더 구체적으로 설명하기 위하여, 이하에서는 본 발명의 바람직한 실시예와 첨부한 도면을 결합하여 상세설명을 한다.
도6을 참조하면, 본 발명은 먼저 기판(10), 기판(10) 상에 위치한 제1게이트 전극(21) 및 제2게이트 전극(22), 제1게이트 전극(21), 제2게이트 전극(22) 및 기판(10) 상에 위치한 게이트 전극 절연층(30), 게이트 전극 절연층(30) 상에 위치한 소스 전극(41), 드레인 전극(42) 및 소스 전극(41)과 드레인 전극(42) 사이에 이격되어 위치한 복수의 스트립형 금속 전극(43), 상기 소스 전극(41), 드레인 전극(42), 스트립형 금속 전극(43) 및 게이트 전극 절연층(30) 상에 위치한 광활성층(50), 상기 광활성층(50), 소스 전극(41) 및 드레인 전극(42) 상에 위치한 둔화층(60)을 포함하며;
그 중에서, 상기 광활성층(50)은 본체(51) 및 본체(51)를 연결하고 소스 전극(41)과 드레인 전극(42) 사이에 위치한 복수의 소트채널(52)을 포함하고, 상기 복수의 소트채널(52)은 복수의 스트립형 금속 전극(43)을 통해 이격되는 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조를 제공한다.
구체적으로, 상기 게이트 전극 절연층(30)에는 상기 제2게이트 전극(22)의 상부와 대응하는 제1관통홀(31)이 설정되며, 상기 드레인 전극(42)은 제1관통홀(31)을 통해 제2게이트 전극(22)과 연결된다.
상기 드레인 전극(42) 상에 제2관통홀(421)이 설정되고, 상기 둔화층(60)은 상기 제2관통홀(421)을 채운다.
상기 둔화층(60) 상에 상기 드레인 전극(42)의 상부와 대응하는 제3 관통홀(61)이 설정된다.
상기 제1게이트 전극(21)과 제2게이트 전극(22)의 재료는 구리, 알루미늄, 또는 몰리브덴인 것이 바람직하다.
상기 게이트 전극절연층(30)의 재료는 실리콘 산화물 또는 실리콘 질화물이다.
상기소스 전극(41), 드레인 전극(42), 및 스트립형 금속전극(43)의 재료는 구리, 알루미늄 또는 몰리브덴이다.
구체적으로, 상기 광활성층(50)의 재료는 금속 산화물이고, 상기 금속산화물이 인듐 갈륨 아연 산화물(IGZO)인 것이 바람직하다.
상기 둔화층(60)의 재료는 실리콘 질화물 또는 실리콘 산화물인 것이 바람직하다.
본 발명에서 제공한 동일평면형 산화물 반도체 TFT 기판구조에 있어서, 상기 광활성층(50)의 채널은 복수의 이격된 소트채널(52)로 구성되며, 종래 기술과 비교하면, 종래의 긴 채널(510)(도 5에서 도시된 바와 같이)을 이격된 소트채널(52)로 분해하는 것과 같다. 부품의 소트채널 효과를 따르면, 소트채널(52)의 폭의 넓이를 변화시켜, TFT 부품의 게이트 전극전압(Vth), 스위치속도(S.S), 작업전류(Ion), 및 누설전류(Ioff) 등 성능 파라미터를 조절할 수 있어, TFT 부품의 성능을 향상시키고, 노란 빛 또는 기타 부가 공정을 추가할 필요도 없다.
한편, 도6 내지 도 11을 참조하면, 본 발명은 동일평면형 산화물 반도체 TFT 기판구조를 제작하는 방법을 제공하였으며, 이는 이하 같은 단계를 포함한다.
도 8에서 도시된 바와 같이, 기판(10)을 제공하며, 기판(10) 상에 제1금속층을 침적하고, 포토리소그래피 공정을 통해 제1금속층을 패터닝하여, 이격된 제1게이트 전극(21)과 제2게이트 전극(22)을 형성하는 단계1.
상기 제1게이트 전극(21)과 제2게이트 전극(22)의 재료는 구리, 알루미늄, 또는 몰리브덴인 것이 바람직하다.
도 9에서 도시된 바와 같이, 상기 제1게이트 전극(21), 제2게이트 전극(22), 및 기판(10) 상에 게이트 전극 절연층(30)을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 상기 게이트 전극 절연층(30) 상에 상기 제2게이트 전극(22)의 상부와 대응하는 제1관통홀(31)을 형성하는 단계2.
상기 게이트 전극 절연층(30)의 재료는 실리콘 산화물 또는 실리콘 질화물인 것이 바람직하다.
도 10에서 도시된 바와 같이, 상기 게이트 전극 절연층(30) 상에 제2금속층을 침적하고, 포토리소그래피 공정을 통해 제2금속층을 패터닝하여, 소스 전극(41), 드레인 전극(42), 및 소스 전극(41)과 드레인 전극(42) 사이에 이격되어 위치한 복수의 스트립형 금속 전극(43)을 형성하는 단계3.
구체적으로, 상기 드레인 전극(42)은 제1관통홀(31)을 통해 제2게이트 전극(22)과 연결된다.
구체적으로, 상기 드레인 전극(42) 상에 제2관통홀(421)이 형성된다.
구체적으로, 상기 소스 전극(41), 드레인 전극(42), 및 스트립형 금속전극(43)은 포토리소그래피 공정을 통해 형성된다.
상기 소스 전극(41), 드레인 전극(42), 및 스트립형 금속 전극(43)의 재료는 구리, 알루미늄, 또는 몰리브덴인 것이 바람직하다.
도 11에서 도시된 바와 같이, 상기 소스 전극(41), 드레인 전극(42), 스트립형 금속전극(43), 및 게이트 전극 절연층(30) 상에 산화물 반도체층을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 광활성층(50)을 형성하되, 상기 광활성층(50)은 본체(51) 및 본체를 연결하고 소스 전극(41)과 드레인 전극(42) 사이에 위치한 복수의 소트채널(52)을 포함하고, 상기 복수의 소트채널(52)은 복수의 스트립형 금속전극(43)을 통해 이격되는 단계4.
구체적으로, 상기 광활성층(50)의 재료는 금속 산화물이고, 상기 금속 산화물은 인듐 갈륨 아연 산화물(IGZO)인 것이 바람직하다.
본 발명은 단계3의 포토리소그래피 공정을 통해 소스 전극(41), 드레인 전극(42), 및 소스 전극(41)과 드레인 전극(42) 사이에 이격되어 위치한 복수의 스트립형 금속전극(43)을 형성하므로, 단계4에서 산화물 반도체층을 침적할 때, 소스 전극(41)과 드레인 전극(42) 사이에서 복수의 소트채널(52)을 형성할 수 있으며, 상기 복수의 소트채널(52)은 복수의 스트립형 금속전극(43)을 통해 이격된다. 본 방법은 간단하고 또한 별도의 마스크가 필요하거나 추가공정이 필요하지 않고도, 종래의 구조와 다른 광활성층을 얻을 수 있으며, 제작된 광활성층(50)은 높은 이동성 및 낮은 누설전류를 갖게 되므로 TFT부품의 성능을 향상시킨다.
상기 광활성층(50), 소스 전극(41), 및 드레인 전극(42) 상에 둔화층(60)을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 상기 둔화층(60) 상에 상기 드레인 전극(42)의 상부와 대응하는 제3 관통홀(61)을 형성하므로, 도 6에서 도시된 바와 같은 동일평면형 산화물 반도체 TFT 기판구조를 제작할 수 있는 단계5.
구체적으로, 상기 둔화층(60)은 상기 드레인 전극(42) 상의 제2관통홀(421)을 채운다.
상기 둔화층(60)의 재료는 실리콘 질화물 또는 실리콘 산화물인 것이 바람직하다.
이상 내용에 의하면, 본 발명에서 제공하는 동일평면형 산화물 반도체 TFT 기판구조에서, 광활성층은 본체 및 본체를 연결하는 복수의 소트채널을 포함하며, 상기 복수의 소트채널은 복수의 스트립형 금속전극을 통해 이격되므로, 상기 광활성층은 높은 이동성 및 낮은 누설전류를 갖게 되어, TFT 부품의 성능을 높일 수 있다. 본 발명에서 제공하는 동일평면형 산화물 반도체 TFT 기판구조를 제작하는 방법은, 포토리소그래피 공정을 통해 소스 전극, 드레인 전극, 및 소스 전극과 드레인 전극 사이에 이격되어 위치한 복수의 스트립형 금속전극을 형성하므로, 다음 단계에서 산화물 반도체층을 침적할 때, 소스 전극과 드레인 전극 사이에서 복수의 소트채널을 형성할 수 있으며, 상기 복수의 소트채널은 복수의 스트립형 금속전극을 통해 이격된다. 본 방법은 간단하고 또한 별도의 마스크가 필요하거나 추가공정이 필요하지 않고도, 종래의 구조와 다른 광활성층을 얻을 수 있으며, 제작된 광활성층은 높은 이동성 및 낮은 누설전류를 갖게 되므로 TFT부품의 성능을 향상시킨다.
본 기술분야의 기술자는 상기 내용을 본 발명의 기술방안과 기술사상에 의하여, 기타 대응된 다양한 수정과 변형을 할 수 있으나, 이러한 수정과 변형은 전부다 본 발명의 청구범위가 보호하는 범위에 속하게 된다.

Claims (11)

  1. 기판,
    기판 상에 위치한 제1게이트 전극 및 제2게이트 전극,
    제1게이트 전극, 제2게이트 전극 및 기판 상에 위치한 게이트 전극 절연층,
    게이트 전극 절연층 상에 위치한 소스 전극, 드레인 전극 및 소스 전극과 드레인 전극 사이에 일정 간격으로 설정하여 위치한 복수의 스트립형 금속 전극,
    상기 소스 전극, 드레인 전극, 스트립형 금속 전극 및 게이트 전극 절연층 상에 위치한 광활성층,
    상기 광활성층, 소스 전극 및 드레인 전극 상에 위치한 둔화층을 포함하는 동일평면형 산화물 반도체 TFT 기판구조에 있어서,
    상기 광활성층은 본체 및 본체를 연결하고 소스 전극과 드레인 전극 사이에 위치한 복수의 소트채널을 포함하고,
    상기 복수의 소트채널은 복수의 스트립형 금속 전극을 통해 이격되는 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조.
  2. 청구항 1에 있어서,
    상기 게이트 전극 절연층에는 상기 제2게이트 전극의 상부와 대응하는 제1 관통홀이 설정되며, 상기 드레인 전극은 제1 관통홀을 통해 제2게이트 전극과 연결하는 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조.
  3. 청구항 1에 있어서,
    상기 드레인 전극에는 제2 관통홀이 설정되고, 상기 둔화층은 상기 제2 관통홀을 채우고;
    상기 둔화층은 상기 드레인 전극의 상부와 대응하는 제3 관통홀이 설정되어 있는 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조.
  4. 청구항 1에 있어서,
    상기 광활성층의 재료는 금속 산화물이고;
    상기 제1게이트 전극과 제2게이트 전극의 재료는 구리, 알루미늄 또는 몰리브덴이고;
    상기 게이트 전극 절연층의 재료는 실리콘 산화물 또는 실리콘 질화물인 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조.
  5. 청구항 1에 있어서,
    상기 소스 전극, 드레인 전극 및 스트립형 금속 전극의 재료는 구리, 알루미늄, 또는 몰리브덴이고, 상기 둔화층의 재료는 실리콘 질화물 또는 실리콘 산화물인 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조.
  6. 기판을 제공하고, 기판 상에 제1 금속층을 침적 시키고, 포토리소그래피 공정을 통해 제1 금속층에 패터닝하여, 이격된 제1게이트 전극과 제2게이트 전극을 형성하는 단계1;
    상기 제1게이트 전극, 제2게이트 전극 및 기판 상에 게이트 전극 절연층이 침적되고, 포토리소그래피 공정을 통해 패터닝하여, 상기 게이트 전극 절연층 상에 상기 제2게이트 전극의 상부와 대응하는 제1관통홀을 형성하는 단계2;
    상기 게이트 전극 절연층에 제2 금속층을 침적하고, 포토리소그래피 공정을 통해 제2 금속층을 패터닝하여, 소스 전극, 드레인 전극 및 소스 전극과 드레인 전극 사이에 이격되어 위치한 복수의 스트립형 금속전극을 형성하되, 드레인 전극은 제1 관통홀을 통해 제2게이트 전극과 연결되고, 드레인 전극에는 제2 관통홀이 형성되는 단계3;
    상기 소스 전극, 드레인 전극, 스트립형 금속전극 및 게이트 전극 절연층 상에 산화물 반도체층을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 광활성층을 형성하되, 상기 광활성층은 본체 및 본체를 연결하는 소스 전극과 드레인 전극 사이에 위치한 복수의 소트채널을 포함하고, 상기 복수의 소트채널은 복수의 스트립형 금속 전극을 통해 이격되는 단계4;
    상기 광활성층, 소스 전극 및 드레인 전극 상에 둔화층을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 상기 둔화층 상에 드레인 전극의 상부와 대응하는 제3관통홀을 형성하되, 둔화층은 상기 드레인 전극 상의 제2관통홀을 채우는 단계5; 를 포함하는 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조를 제작하는 방법.
  7. 청구항 6에 있어서,
    상기 광활성층의 재료는 금속 산화물인 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조를 제작하는 방법.
  8. 청구항 6에 있어서,
    상기 제1게이트 전극과 제2게이트 전극의 재료는 구리, 알루미늄, 또는 몰리브덴이고;
    상기 게이트 전극 절연층의 재료는 실리콘 산화물 또는 실리콘 질화물인 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조를 제작하는 방법.
  9. 청구항 6에 있어서,
    상기 소스 전극, 드레인 전극, 및 스트립형 금속 전극의 재료는 구리, 알루미늄, 또는 몰리브덴인 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조를 제작하는 방법.
  10. 청구항 6에 있어서,
    상기 둔화층의 재료는 실리콘 질화물 또는 실리콘 산화물인 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조를 제작하는 방법.
  11. 기판을 제공하고, 기판 상에 제1 금속층을 침적 시키고, 포토리소그래피 공정을 통해 제1 금속층에 패터닝하여, 이격된 제1게이트 전극과 제2게이트 전극을 형성하는 단계1;
    상기 제1게이트 전극, 제2게이트 전극 및 기판 상에 게이트 전극 절연층이 침적되고, 포토리소그래피 공정을 통해 패터닝하여, 상기 게이트 전극 절연층 상에 상기 제2게이트 전극의 상부와 대응하는 제1관통홀을 형성하는 단계2;
    상기 게이트 전극 절연층에 제2 금속층을 침적하고, 포토리소그래피 공정을 통해 제2 금속층을 패터닝하여, 소스 전극, 드레인 전극 및 소스 전극과 드레인 전극 사이에 이격되어 위치한 복수의 스트립형 금속전극을 형성하되, 드레인 전극은 제1 관통홀을 통해 제2게이트 전극과 연결되고, 드레인 전극에는 제2 관통홀이 형성되는 단계3;
    상기 소스 전극, 드레인 전극, 스트립형 금속전극 및 게이트 전극 절연층 상에 산화물 반도체층을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 광활성층을 형성하되, 상기 광활성층은 본체 및 본체를 연결하는 소스 전극과 드레인 전극 사이에 위치한 복수의 소트채널을 포함하고, 상기 복수의 소트채널은 복수의 스트립형 금속 전극을 통해 이격되는 단계4;
    상기 광활성층, 소스 전극 및 드레인 전극 상에 둔화층을 침적하고, 포토리소그래피 공정을 통해 패터닝하여, 상기 둔화층 상에 드레인 전극의 상부와 대응하는 제3관통홀을 형성하되, 둔화층은 상기 드레인 전극 상의 제2관통홀을 채우는 단계5를 포함하고;
    여기서, 상기 광활성층의 재료는 금속 산화물이고;
    여기서, 상기 제1게이트 전극과 제2게이트 전극의 재료는 구리, 알루미늄, 또는 몰리브덴이고; 상기 게이트 전극 절연층의 재료는 실리콘 산화물 또는 실리콘 질화물이고;
    여기서, 상기 소스 전극, 드레인 전극, 및 스트립형 금속 전극의 재료는 구리, 알루미늄, 또는 몰리브덴이며;
    여기서, 상기 둔화층의 재료는 실리콘 질화물 또는 실리콘 산화물인 것을 특징으로 하는 동일평면형 산화물 반도체 TFT 기판구조를 제작하는 방법.
KR1020177015551A 2015-05-11 2015-06-18 동일평면형 산화물 반도체 tft 기판구조 및 제작방법 KR20170085068A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510236460.9A CN104934444B (zh) 2015-05-11 2015-05-11 共平面型氧化物半导体tft基板结构及其制作方法
CN201510236460.9 2015-05-11
PCT/CN2015/081729 WO2016179877A1 (zh) 2015-05-11 2015-06-18 共平面型氧化物半导体tft基板结构及其制作方法

Publications (1)

Publication Number Publication Date
KR20170085068A true KR20170085068A (ko) 2017-07-21

Family

ID=54121532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177015551A KR20170085068A (ko) 2015-05-11 2015-06-18 동일평면형 산화물 반도체 tft 기판구조 및 제작방법

Country Status (6)

Country Link
US (2) US9614104B2 (ko)
JP (1) JP6560760B2 (ko)
KR (1) KR20170085068A (ko)
CN (1) CN104934444B (ko)
GB (1) GB2547858B (ko)
WO (1) WO2016179877A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876479B (zh) * 2017-04-19 2020-03-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
CN109860059B (zh) * 2019-02-15 2020-10-27 深圳市华星光电技术有限公司 薄膜晶体管器件制造方法
CN111180523A (zh) * 2019-12-31 2020-05-19 成都中电熊猫显示科技有限公司 薄膜晶体管、阵列基板以及液晶显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747876Y2 (ja) * 1988-10-19 1995-11-01 富士ゼロックス株式会社 薄膜トラジスタ
KR100682892B1 (ko) * 2004-09-25 2007-02-15 삼성전자주식회사 박막 트랜지스터의 제조방법
WO2007080576A1 (en) * 2006-01-09 2007-07-19 Technion Research And Development Foundation Ltd. Transistor structures and methods of fabrication thereof
JP5525692B2 (ja) * 2007-02-22 2014-06-18 三星ディスプレイ株式會社 表示基板とその製造方法、及びこれを具備した表示装置
JP5434000B2 (ja) * 2008-07-17 2014-03-05 株式会社リコー 電界効果型トランジスタ及びその製造方法
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011037008A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
JP5929132B2 (ja) * 2011-11-30 2016-06-01 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
WO2014082292A1 (zh) * 2012-11-30 2014-06-05 深圳市柔宇科技有限公司 自对准金属氧化物薄膜晶体管器件及制造方法
CN103107202B (zh) * 2013-01-23 2016-04-27 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置和一种制造方法
CN104112711B (zh) * 2014-07-22 2017-05-03 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法

Also Published As

Publication number Publication date
JP2018509761A (ja) 2018-04-05
CN104934444B (zh) 2018-01-02
JP6560760B2 (ja) 2019-08-14
GB201708873D0 (en) 2017-07-19
GB2547858A (en) 2017-08-30
US9614104B2 (en) 2017-04-04
CN104934444A (zh) 2015-09-23
US9768324B2 (en) 2017-09-19
US20160351723A1 (en) 2016-12-01
WO2016179877A1 (zh) 2016-11-17
GB2547858B (en) 2020-12-16
US20170162717A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
US9768204B2 (en) Array substrate and display device and method for making the array substrate
US9768323B2 (en) Manufacture method of dual gate oxide semiconductor TFT substrate and structure thereof
US9799677B2 (en) Structure of dual gate oxide semiconductor TFT substrate
WO2016176881A1 (zh) 双栅极tft基板的制作方法及其结构
US20110017989A1 (en) Pixel structure, organic electro-luminescence display unit, and fabricating method thereof
CN103489921B (zh) 一种薄膜晶体管及其制造方法、阵列基板及显示装置
US20140246653A1 (en) AMOLED Display and Manufacturing Method Thereof
CN104681629A (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
KR101456405B1 (ko) 박막 트랜지스터, 어레이 기판, 및 그 제조방법
CN103094354A (zh) 阵列基板及其制造方法、显示装置
CN105702683A (zh) 一种薄膜晶体管及其制备方法、阵列基板及显示装置
KR20170028986A (ko) 산화물 반도체 tft 기판의 제작방법 및 구조
CN104766930A (zh) Oled基板及其制备方法、显示装置
WO2018023955A1 (zh) Oled显示装置的阵列基板及其制造方法
KR20170085068A (ko) 동일평면형 산화물 반도체 tft 기판구조 및 제작방법
US9437661B2 (en) Thin film transistor substrate, display device having the same and method of manufacturing the same
KR102338735B1 (ko) Tft 패널의 제조 방법 및 tft 패널
US10204833B2 (en) Array substrate and manufacturing method for the same
WO2020172918A1 (zh) 一种显示面板及其制作方法
US10692948B2 (en) Array substrate, manufacturing method thereof and display panel
US9798208B2 (en) TFT substrate, TFT switch and manufacturing method for the same
WO2019010737A1 (zh) 薄膜晶体管的制作方法及薄膜晶体管

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application