JP2018164113A - ミドルオブライン（ｍｉｄｄｌｅ ｏｆ ｌｉｎｅ）（ｍｏｌ）導電層を使用したキャパシタ - Google Patents

ミドルオブライン（ｍｉｄｄｌｅ ｏｆ ｌｉｎｅ）（ｍｏｌ）導電層を使用したキャパシタ Download PDF

Info

Publication number
JP2018164113A
JP2018164113A JP2018134843A JP2018134843A JP2018164113A JP 2018164113 A JP2018164113 A JP 2018164113A JP 2018134843 A JP2018134843 A JP 2018134843A JP 2018134843 A JP2018134843 A JP 2018134843A JP 2018164113 A JP2018164113 A JP 2018164113A
Authority
JP
Japan
Prior art keywords
mol
capacitor
layer
conductive layer
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018134843A
Other languages
English (en)
Inventor
プル・チダムバラム
Chidambaram Pr
ビン・ヤン
Bin Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2018164113A publication Critical patent/JP2018164113A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】２０ｎｍおよびそれを超えるプロセス技術で、ＩＣデバイスのための小さい値の静電容量を提供するためにＦｍｏｍキャパシタを使用することは、もはや可能でない。【解決手段】金属絶縁体金属（ＭＩＭ）キャパシタを作製するための方法は、半導体基板のシャロートレンチアイソレーション（ＳＴＩ）領域の上に第１のミドルオブライン（ＭＯＬ）導電層を堆積するステップを含む。第１のＭＯＬ導電層は、ＭＩＭキャパシタの第１のプレート、ならびに半導体デバイスのソースおよびドレイン領域への第１の組のローカル相互接続を提供する。この方法は、絶縁体層をＭＩＭキャパシタの誘電層として第１のＭＯＬ導電層上に堆積するステップも含む。この方法は、第２のＭＯＬ導電層をＭＩＭキャパシタの第２のプレートとして絶縁体層上に堆積するステップをさらに含む。【選択図】図３

Description

本開示は、一般に、キャパシタに関する。より詳細には、本開示は、金属絶縁体金属（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）（ＭＩＭ）キャパシタ、およびミドルオブライン（ＭＯＬ）導電層を使用したＭＩＭキャパシタを製造する方法に関する。
キャパシタは、集積回路において広く使用されている。フィンガー金属酸化物金属（Ｆｉｎｇｅｒ ｍｅｔａｌ ｏｘｉｄｅ ｍｅｔａｌ）（Ｆｍｏｍ）キャパシタが、現在のプロセス技術（たとえば、２８ナノメートル（ｎｍ））で使用される。しかしながら、技術が２０ｎｍおよびそれを超えてスケールダウンすると、Ｆｍｏｍキャパシタを実装するために使用されるより細くよりスリムな金属ワイヤの変化はますます激しくなり、Ｆｍｏｍ静電容量における変化が激しくなる。
現在の集積回路（ＩＣ）デバイスでは、有意な量の小さい値（たとえば、２０〜３０ｆＦ）のキャパシタが指定される。これは、４５ｎｍ、および２８ｎｍで始まる、以前のプロセス技術（金属ワイヤ幅／厚におけるより小さい変化（すなわち、より小さい静電容量の変化）のため）で問題ではなかったが、設計コーナーを満たしながら小さい値の静電容量を作製することはかなり困難になる。したがって、２０ｎｍおよびそれを超えるプロセス技術で、ＩＣデバイスのための小さい値の静電容量を提供するためにＦｍｏｍキャパシタを使用することは、もはや可能でない。
バックエンドオブライン（ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ）（ＢＥＯＬ）層における金属絶縁体金属（ＭＩＭ）キャパシタが提案されている。しかしながら、この解決策は、高いキャパシタ密度を達成するために、３つの追加のマスク、ならびにｈｉｇｈ−Ｋ（ＨｉＫ）酸化物堆積プロセスを必要とする。
本開示の一態様によれば、キャパシタを作製するための方法が記載されている。この方法は、半導体基板のシャロートレンチアイソレーション（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）（ＳＴＩ）領域の上に第１のミドルオブライン（ＭＯＬ）導電層を堆積するステップを含む。第１のＭＯＬ導電層は、キャパシタの第１のプレート、ならびに半導体デバイスのソースおよびドレイン領域への第１の組のローカル相互接続を提供する。この方法は、絶縁体層をキャパシタの誘電層として第１のＭＯＬ導電層上に堆積するステップも含む。この方法は、第２のＭＯＬ導電層をキャパシタの第２のプレートとして絶縁体層上に堆積するステップをさらに含む。
本開示の別の態様によれば、金属絶縁体金属（ＭＩＭ）キャパシタデバイスが記載されている。ＭＩＭキャパシタデバイスは、半導体基板を含む。ＭＩＭキャパシタデバイスは、半導体基板上の第１のミドルオブライン（ＭＯＬ）導電層も含み得る。第１のＭＯＬ導電層は、ＭＩＭキャパシタの第１のプレート、ならびに半導体デバイスのソースおよびドレイン領域への第１の組のローカル相互接続を提供する。ＭＩＭキャパシタデバイスは、ＭＩＭキャパシタの誘電体層を提供するために、第１のキャパシタプレート上の絶縁体層も含み得る。ＭＩＭキャパシタデバイスは、絶縁体層上の第２のＭＯＬ導電層をさらに含み得る。第２のＭＯＬ導電層は、ＭＩＭキャパシタの第２のプレートを提供する。ＭＩＭキャパシタデバイスは、第１のキャパシタプレートに結合された第１の相互接続と、第２のキャパシタプレートに結合された第２の相互接続とも含み得る。
本開示のさらなる態様によれば、金属絶縁体金属（ＭＩＭ）キャパシタデバイスが記載されている。ＭＩＭキャパシタデバイスは、半導体基板を含む。ＭＩＭキャパシタデバイスは、半導体基板上の第１の電荷を記憶するための手段を有する、第１のミドルオブライン（ＭＯＬ）導電層も含む。ＭＩＭキャパシタデバイスは、ＭＩＭキャパシタの誘電体層を提供するために、第１のキャパシタプレート上の絶縁体層も含み得る。デバイスＭＩＭキャパシタは、第１の電荷記憶手段上に堆積された絶縁体層の第２の電荷を記憶するための手段を有する第２のＭＯＬ導電層も含み得る。
本開示の別の態様によれば、キャパシタを作製するための方法が記載されている。この方法は、半導体基板のシャロートレンチアイソレーション（ＳＴＩ）領域の上に第１のミドルオブライン（ＭＯＬ）導電層を堆積するステップを含む。第１のＭＯＬ導電層は、キャパシタの第１のプレート、ならびに半導体デバイスのソースおよびドレイン領域への第１の組のローカル相互接続を提供する。この方法は、絶縁体層をキャパシタの誘電層として第１のＭＯＬ導電層上に堆積するステップも含む。この方法は、第２のＭＯＬ導電層をキャパシタの第２のプレートとして絶縁体層上に堆積するステップをさらに含む。
上記は、続く詳細な説明がより良く理解され得るように、本開示の特徴および技術的な利点を、かなり広く概説したものである。本開示のさらなる特徴および利点について以下で説明する。本開示と同じ目的を実行するための他の構造を修正または設計するための基礎として本開示が容易に利用され得ることを当業者は諒解されたい。そのような等価な構成は、添付の特許請求の範囲に記載される本開示の教示から逸脱しないことも当業者は認識されたい。本開示の特色をなすと思われる新規の特徴は、その組成と動作方法の両方について、さらなる目的および利点とともに、後続の記述を添付の図との関連で考慮したときによりよく理解されるであろう。しかしながら、図の各々は、例示および説明のみを目的として提供され、本開示の限定を定義するものとして意図されないことを明白に理解されたい。
本開示の特徴、性質、および利点は、以下に記載する詳細な説明を図面とともに読むとき、より明らかになるであろう。
本開示の一態様による、ミドルオブライン相互接続層内に第１のキャパシタプレートを含む集積回路（ＩＣ）デバイスを示す断面図である。 本開示の一態様による、ミドルオブライン相互接続層の上に第２のキャパシタプレートを含む図１のＩＣデバイスを示す断面図である。 本開示の一態様による、ミドルオブライン相互接続層、および第１の誘電体層上に堆積された第２の誘電体層の上に第２のキャパシタプレートを含む図２のＩＣデバイスを示す断面図である。 本開示の一態様による、第１および第２のキャパシタプレートへの相互接続を含む図３のＩＣデバイスを示す断面図である。 本開示の一態様による、ミドルオブライン（ＭＯＬ）相互接続層を使用して金属絶縁体金属（ＭＩＭ）キャパシタを作製するための方法を示す図である。 本開示の一態様による、ミドルオブライン相互接続層内に第１のキャパシタプレートを含む集積回路（ＩＣ）デバイスを示す断面図である。 本開示の一態様による、ミドルオブライン相互接続層内の第１のキャパシタプレート上に堆積されたｈｉｇｈ−Ｋ誘電体層を含む図６のＩＣデバイスを示す断面図である。 本開示の一態様による、第１のキャパシタプレートの上のｈｉｇｈ−Ｋ誘電体層上に堆積された第２のキャパシタプレートを含む図７のＩＣデバイスを示す断面図である。 本開示の一態様による、第１の誘電体層上に堆積された第２の誘電体層を含む図８のＩＣデバイスを示す断面図である。 本開示の一態様による、高密度キャパシタの第１および第２のキャパシタプレートへの相互接続を含む図９のＩＣデバイスを示す断面図である。 本開示の一態様による、ミドルオブライン（ＭＯＬ）相互接続層を使用して高密度金属絶縁体金属（ＭＩＭ）キャパシタを作製するための方法を示す図である。 本開示の一態様を有利に利用できる、例示的なワイヤレス通信システムを示す図である。 ［図１３］本開示の一態様による半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示すブロック図である。
添付の図面に関連して下記に記載される詳細な説明は、様々な構成の説明として意図されており、本明細書に記載される概念が実践され得る唯一の構成を表すように意図されていない。詳細な説明は、様々な概念の完全な理解を与えるための具体的な詳細を含む。しかしながら、これらの概念はこれらの具体的な詳細がなくても実行され得ることが、当業者には明らかであろう。場合によっては、そのような概念を曖昧にすることを回避するために、周知の構造および構成要素がブロック図の形態で示されている。本明細書の説明では、「および／または」という用語の使用は、「包含的論理和」を表すことを意図し、「または」という用語の使用は、「排他的論理和」を表すことを意図する。
本開示の一態様は、ＭＩＭ（金属絶縁体金属）キャパシタを作製するために、１つの電極として既存のミドルオブライン相互接続層、および別の電極として導電性抵抗層を使用して形成されるＭＩＭキャパシタを記載する。一構成では、ＭＩＭキャパシタの第１のプレートは、半導体基板のシャロートレンチアイソレーション（ＳＴＩ）領域上に堆積された第１のミドルオブライン（ＭＯＬ）相互接続層によって提供される。この構成では、第１のＭＯＬ導電層は、半導体デバイスのソースおよびドレイン領域への第１の組のローカル相互接続を提供するアクティブコンタクト（たとえば、ＭＤ１）である。キャパシタの第２のプレートは、絶縁体に堆積された第２のＭＯＬ相互接続層によって提供される。絶縁体は、第１のＭＯＬ相互接続層上に堆積されている。
一構成では、第２のＭＯＬ相互接続層は、キャパシタの第２のプレートを形成するために、導電層の堆積およびパターニングによって提供される。この構成では、第２の組のローカル相互接続（たとえば、スタッキングされたコンタクト（ＭＤ２））は、第１および第２のキャパシタプレートならびに第１の組のローカル相互接続（たとえば、アクティブコンタクトＭＤ１）に結合される。したがって、本開示の一態様は、追加のマスクまたは層なしにＭＩＭキャパシタを作製するために、１つの電極としてＭＯＬ相互接続層（ＭＤ１）、およびＭＯＬ導電性抵抗層（現在のプロセス技術で導入される）を使用する。本開示の別の態様では、高密度ＭＩＭキャパシタは、１つのリソグラフィ（１つのマスク）ステップおよび１つの追加のエッチングステップを含む、追加のｈｉｇｈ−Ｋ堆積を使用することによって提供される。
図１は、本開示の一態様による、ミドルオブライン（ＭＯＬ）相互接続層１１０内に第１のキャパシタプレートを含む集積回路（ＩＣ）デバイス１００を示す断面図を示す。典型的には、ＩＣデバイス１００は、シャロートレンチアイソレーション（ＳＴＩ）領域１０３を有する半導体基板（たとえば、シリコンウェハ）１０２を含む。ＳＴＩ領域１０３および半導体基板１０２の上に、ソース領域１０４、ドレイン領域１０６、およびゲート領域１０８を有するアクティブデバイスが形成されるアクティブ領域がある。アクティブデバイスを保護するために、約３０ｎｍの厚さを有するシリコン窒化物層１１２がアクティブ領域上に堆積される。また、ミドルオブライン（ＭＯＬ）相互接続層１１０も設けられる。
図１では、第１のＭＯＬ相互接続層１１０は、既存のプロセス技術を使用して半導体基板１０２上に作製される１組のアクティブ（酸化拡散（ＯＤ））コンタクト（ＭＤ１）１２０（１２０−１〜１２０−４）を含む。アクティブコンタクト１２０は、アクティブデバイスのドレイン領域およびソース領域１０４に結合される。本開示のこの態様では、第１のキャパシタプレート（電極）１３０が、半導体基板１０２のＳＴＩ領域１０３上のＭＯＬ相互接続層１１０内に画定される。ひとたび画定されると、第１のキャパシタ電極プレート１３０を形成するために、第１のＭＯＬ導電層が堆積される。第１のＭＯＬ導電層は、アクティブデバイスのソース領域１０４およびドレイン領域１０６への第１の組のローカル相互接続（アクティブコンタクト１２０）も提供する。この構成では、アクティブコンタクト１２０を形成するために使用される第１のＭＯＬ導電層は、第１のキャパシタ電極プレート１３０として、キャパシタの電極を形成するためにも使用される。第１のＭＯＬ導電層は、タングステンまたは他の同様の導電材料から構成され得る。
図２は、本開示の一態様による、ＭＯＬ相互接続層１１０の上に第２のキャパシタ電極プレート２５０を含む集積回路（ＩＣ）デバイス２００を示す断面図を示す。典型的には、第１の誘電体層（たとえば、酸化物層）２４０がアクティブコンタクト１２０および第１のキャパシタ電極プレート２３０の上に堆積される。第１の誘電体層２４０は、１０から１５ナノメートルの範囲の厚さを有することができる。
この構成では、第２のＭＯＬ導電層は、第１の誘電体層２４０の表面上に堆積される。第１のキャパシタ電極プレート２３０上に第２のキャパシタ電極プレート２５０を形成するために、第２のＭＯＬ導電層がパターニングされ、エッチングされる。この構成では、第１のキャパシタ電極プレート２３０および第２のキャパシタ電極プレート２５０から形成されるキャパシタの容量値は、第１の誘電体層２４０の厚さによって決定される。導電性抵抗器２４２も第１の誘電体層２４０上に形成される。本開示のこの態様では、第２の導電性電極を第２のキャパシタ電極プレート２５０として提供するために、ＭＯＬ導電性抵抗層の堆積およびパターニングも使用される。
図３は、本開示の一態様による、ＭＯＬ相互接続層１１０、および第１の誘電体層３４０上に堆積された第２の誘電体層３７０の上に第２のキャパシタ電極プレート３５０を含むＩＣデバイス３００を示す断面図を示す。この構成では、３５ナノメートルの範囲の厚さを有する第２の誘電体層３７０が第１のキャパシタ電極プレート３３０上の第１の誘電体層３４０、抵抗器３４２、および第２のキャパシタ電極プレート３５０上に堆積される。
図４は、本開示の一態様による、第１のキャパシタ電極プレート４３０および第２のキャパシタ電極プレート４５０への相互接続４９０−１および４９０−２を含むＩＣデバイス４００を示す断面図を示す。この構成では、第１のキャパシタ電極プレート４３０および第２のキャパシタ電極プレート４５０を露出させるために、第２の誘電体層４７０がパターニングされ、エッチングされる。このパターニングおよびエッチングは、現在のプロセス技術の一部として抵抗器４４２およびアクティブコンタクト１２０を露出させるために実行される。ひとたび露出されると、それぞれ第１のキャパシタ電極プレート４３０および第２のキャパシタ電極プレート４５０への相互接続４９０（４９０−１および４９０−２）を形成するために、第３のＭＯＬ導電層が第２の誘電体層４７０上に堆積される。
この構成では、第３のＭＯＬ導電層は、既存のプロセス技術を使用して、アクティブコンタクト１２０への第２の組のローカル相互接続（スタッキングされたコンタクト（ＭＤ２）４８０（４８０−１〜４８０−４））も提供する。この構成では、スタッキングされたコンタクト４８０、ならびに抵抗器への相互接続４８２および４８４を形成するために使用される第３のＭＯＬ導電層は、第１のキャパシタ電極プレート４３０への相互接続４９０−１、および第２のキャパシタ電極プレート４５０への相互接続４９０−２を形成するためにも使用される。
図５は、本開示の一態様による、ミドルオブライン（ＭＯＬ）導電層を使用して金属絶縁体金属（ＭＩＭ）キャパシタを作製するための方法５００を示す。ブロック５０２で、キャパシタの第１のプレートが、半導体基板のシャロートレンチアイソレーション（ＳＴＩ）領域上のミドルオブライン（ＭＯＬ）相互接続層内に画定される。ブロック５０４で、キャパシタの第１のプレートを形成するために、第１のＭＯＬ導電層が堆積される。たとえば、図１に示すように、第１のキャパシタプレート（電極）１３０は、半導体基板１０２のＳＴＩ領域１０３上のＭＯＬ相互接続層１１０内に画定される。ひとたび画定されると、第１のキャパシタ電極プレート１３０を形成するために、第１のＭＯＬ導電層が堆積される。
図５を再度参照すると、ブロック５０６で、誘電体層が第１のＭＯＬ導電層上に堆積される。たとえば、図２に示すように、第１の誘電体層（たとえば、酸化物層）２４０がアクティブコンタクト１２０および第１のキャパシタ電極プレート２３０の上に堆積される。ブロック５０８で、第２のＭＯＬ導電層が第１の誘電体層上に堆積される。ブロック５１０で、キャパシタの第２のプレートを形成するために、第２のＭＯＬ導電性がパターニングされ、エッチングされる。たとえば、図２に示すように、第２のＭＯＬ導電層は、第１の誘電体層２４０の表面上に堆積される。第１のキャパシタ電極プレート２３０上に第２のキャパシタ電極プレート２５０を形成するために、第２のＭＯＬ導電層がパターニングされ、エッチングされる。
ブロック５１２で、第２の誘電体層が第２のＭＯＬ導電層上に堆積される。ブロック５１４で、第１および第２のキャパシタプレートを露出させるために、第２の誘電体層がパターニングされ、エッチングされる。ブロック５１６で、第１および第２のキャパシタプレートへの相互接続を形成するために、第３のＭＯＬ導電層が第２の誘電体層上に堆積される。第１および第２のキャパシタ電極プレートへの相互接続を形成するために、第３のＭＯＬ導電層がパターニングされる。たとえば、図４に示すように、第１のキャパシタ電極プレート４３０および第２のキャパシタ電極プレート４５０を露出させるために、第２の誘電体層４７０がパターニングされ、エッチングされる。このパターニングおよびエッチングは、現在のプロセス技術の一部として抵抗器４４２およびアクティブコンタクト１２０を露出させるために実行される。ひとたび露出されると、それぞれ第１のキャパシタ電極プレート４３０および第２のキャパシタ電極プレート４５０への相互接続４９０（４９０−１および４９０−２）を形成するために、第３のＭＯＬ導電層が第２の誘電体層４７０上に堆積される。
図１〜図５で説明したように、金属絶縁体金属（ＭＩＭ）キャパシタは、追加コストなしに、現在のプロセス技術で利用可能なＭＯＬ層を作製するために現在使用されているマスクおよびプロセスを使用して実装され得る。ＭＩＭキャパシタの容量値は、第１の誘電体層の厚さによって決定される。第１の誘電体層の厚さは、鋳物工場によって決定され得る。本開示の別の態様では、高密度ＭＩＭキャパシタは、たとえば、図６〜図１１で説明するように、ｈｉｇｈ−Ｋ誘電体層を提供するために、既存のプロセス技術および１つの余分のマスクを使用して形成される。
図６は、本開示の一態様による、ＭＯＬ相互接続層１１０内に第１のキャパシタ電極プレート６３０を含む集積回路（ＩＣ）デバイス６００を示す断面図を示す。ＩＣデバイスのこの構成は、図１に示されるＩＣデバイス１００の構成と同様であり得る。しかしながら、この構成では、第１のキャパシタ電極プレート６３０は、高密度キャパシタの第１の電極を提供する。
図７は、本開示の一態様による、ＭＯＬ相互接続層１１０内の第１のキャパシタ電極プレート７３０上に堆積されたｈｉｇｈ−Ｋ誘電体層７６０を含む図６のＩＣデバイス７００を示す断面図を示す。この構成では、第１の誘電体層（たとえば、酸化物層）７４０は、アクティブコンタクト１２０および第１のキャパシタ電極プレート７３０の上に堆積される。第１の誘電体層７４０は、１０から１５ナノメートルの範囲の厚さを有することができる。第１の誘電体層７４０の堆積は、図２に示される第１の誘電体層堆積と同様であり得る。しかしながら、この構成では、第１のキャパシタ電極プレート７３０を露出させるために、第１の誘電体層７４０がマスキングされ、エッチングされる。本開示のこの態様では、第１のキャパシタ電極プレート７３０が露出されると、ｈｉｇｈ−Ｋ誘電層７６０が第１の誘電体層７４０および第１のキャパシタ電極プレート７３０の露出された表面上に堆積される。ｈｉｇｈ−Ｋ誘電層７６０の厚さは、２から５ナノメートルの範囲である。
図８は、本開示の一態様による、ＭＯＬ相互接続層１１０上のｈｉｇｈ−Ｋ誘電体層８６０（８６０−１、８６０−２）上に堆積された第２のキャパシタ電極プレート８５０および導電性抵抗器８４２を含む図７のＩＣデバイス８００を示す断面図を示す。この構成では、第２のＭＯＬ導電層は、ｈｉｇｈ−Ｋ誘電体層８６０の表面上に堆積される。第１のキャパシタ電極プレート８３０上に第２のキャパシタ電極プレート８５０を形成し、第１の誘電体層８４０を露出させるために、第２のＭＯＬ導電層がパターニングされ、エッチングされる。この構成では、第１のキャパシタ電極プレート８３０と第２のキャパシタ電極プレート８５０との間のｈｉｇｈ−Ｋ誘電体層８６０−２の厚さの低減（たとえば、２から５ナノメートル）のため、高密度キャパシタは、第１のキャパシタ電極プレート８３０と第２のキャパシタ電極プレート８５０とから形成される。導電性抵抗器８４２も、第１の誘電体層８４０の上のｈｉｇｈ−Ｋ誘電体層８６０−１上に形成される。本開示のこの態様では、ＭＯＬ導電性抵抗層の堆積およびパターニングは、第２の導電性電極を第２のキャパシタ電極プレート８５０として提供する。
図９は、本開示の一態様による、第１の誘電体層９４０、抵抗器９４２、および第２のキャパシタ電極プレート９５０上に堆積された第２の誘電体層９７０を含む図８のＩＣデバイス９００を示す断面図を示す。この構成では、３５ナノメートルの範囲の厚さを有する第２の誘電体層９７０は、第１の誘電体層９４０、抵抗器９４２、第２のキャパシタ電極プレート９５０、ならびにｈｉｇｈ−Ｋ誘電体層９６０−１および９６０−２の側壁の上に堆積される。
図１０は、本開示の一態様による、第１のキャパシタ電極プレート１０３０および第２のキャパシタ電極プレート１０５０への相互接続１０９０−１および１０９０−２を含むＩＣデバイス１０００を示す断面図を示す。この構成では、第１のキャパシタ電極プレート１０３０および第２のキャパシタ電極プレート１０５０を露出させるために、第２の誘電体層１０７０がパターニングされ、エッチングされる。このパターニングおよびエッチングは、現在のプロセス技術の一部として抵抗器１０４２および第１の誘電体層１０４０下のアクティブコンタクト１２０を露出させるためにも実行される。ひとたび露出されると、第１のキャパシタ電極プレート１０３０への相互接続１０９０−１および第２のキャパシタ電極プレート１０５０への相互接続１０９０−２を形成するために、第３のＭＯＬ導電層が第２の誘電体層１０７０上に堆積される。
この構成では、第３のＭＯＬ導電層は、既存のプロセス技術を使用して、アクティブコンタクト１２０への第２の組のローカル相互接続（スタッキングされたコンタクト（ＭＤ２）１０８０（１０８０−１〜１０８０−４））も提供する。この構成では、スタッキングされたコンタクト１０８０、ならびに抵抗器１０４２への相互接続１０８２および１０８４を形成するために使用される第３のＭＯＬ導電層は、第１のキャパシタ電極プレート１０３０への相互接続１０９０−１、および第２のキャパシタ電極プレート１０５０への相互接続１０９０−２を形成するためにも使用される。抵抗器１０４２は、ｈｉｇｈ−Ｋ誘電層１０６０−１に堆積され、第２のキャパシタ電極プレート１０５０は、ｈｉｇｈ−Ｋ誘電層１０６０−２に堆積されている。
図１１は、本開示の一態様による、ミドルオブライン（ＭＯＬ）相互接続層を使用して金属絶縁体金属（ＭＩＭ）高密度キャパシタを作製するための方法１１００を示す。ブロック１１０２で、キャパシタの第１のプレートが、半導体基板のシャロートレンチアイソレーション（ＳＴＩ）領域上のミドルオブライン（ＭＯＬ）相互接続層内に画定される。ブロック１１０４で、キャパシタの第１のプレートを形成するために、第１のＭＯＬ導電層が堆積される。たとえば、図６に示すように、第１のキャパシタプレート（電極）６３０は、半導体基板１０２のＳＴＩ領域１０３上のＭＯＬ相互接続層１１０内に画定される。ひとたび画定されると、第１のキャパシタ電極プレート６３０を形成するために、第１のＭＯＬ導電層が堆積される。
図１１を再度参照すると、ブロック１１０６で、第１の誘電体層が第１のＭＯＬ導電層上に堆積される。たとえば、図７に示すように、第１の誘電体層（たとえば、酸化物層）７４０がアクティブコンタクト１２０および第１のキャパシタ電極プレート７３０の上に堆積される。ブロック１１０８で、第１のキャパシタプレートを露出させるために、誘電体層がマスクされ、エッチングされる。第１のキャパシタプレートが露出されると、ブロック１１１０および図７に示すように、ｈｉｇｈ−Ｋ誘電層が第１の誘電体層７４０および第１のキャパシタ電極プレート７３０の露出された表面に堆積される。
ブロック１１１２で、第２のＭＯＬ導電層がｈｉｇｈ−Ｋ誘電体層上に堆積される。ブロック１１１４で、キャパシタの第２のプレートを形成するために、第２のＭＯＬ導電層がパターニングされ、エッチングされる。たとえば、図８に示すように、第２のＭＯＬ導電層は、ｈｉｇｈ−Ｋ誘電体層８６０の表面上に堆積される。第１のキャパシタ電極プレート８３０上に第２のキャパシタ電極プレート８５０を形成し、第１の誘電体層８４０を露出させるために、第２のＭＯＬ導電層がパターニングされ、エッチングされる。
ブロック１１１６で、第２の誘電体層が第２のＭＯＬ導電層上に堆積される。ブロック１１１８で、第１および第２のキャパシタプレートを露出させるために、第２の誘電体層がパターニングされ、エッチングされる。ブロック１１２０で、第１および第２のキャパシタプレートへの相互接続を形成するために、第３のＭＯＬ導電層が第２の誘電体層上に堆積される。たとえば、図１０に示すように、第１のキャパシタ電極プレート１０３０および第２のキャパシタ電極プレート１０５０を露出させるために、第２の誘電体層１０７０がパターニングされ、エッチングされる。このパターニングおよびエッチングは、現在のプロセス技術の一部として抵抗器１０４２およびアクティブコンタクト１２０を露出させるために実行される。ひとたび露出されると、第１のキャパシタ電極プレート１０３０への相互接続１０９０−１および第２のキャパシタ電極プレート１０５０を形成するために、第３のＭＯＬ導電層が第２の誘電体層１０７０上に堆積される。
一構成では、金属絶縁体金属（ＭＩＭ）キャパシタデバイスは、半導体基板上の第１の電荷を記憶するための手段を有する、第１のミドルオブライン（ＭＯＬ）導電層を含む。本開示の一態様では、第１の電荷記憶手段は、第１の電荷記憶手段によって具陳された機能を実行するように構成された第１のキャパシタプレート４３０／１０３０であり得る。デバイスは、第１の電荷記憶手段上に堆積された絶縁体層上の第２の電荷を記憶するための手段を有する第２のＭＯＬ導電層も含み得る。本開示の一態様では、第２の電荷記憶手段は、第２の電荷記憶手段によって具陳された機能を実行するように構成された第２のキャパシタプレート４５０／１０５０であり得る。別の態様では、上述の手段は、上述の手段によって具陳された機能を実行するように構成された任意のデバイスであり得る。
図１２は、本開示の一態様を有利に利用できる、例示的なワイヤレス通信システム１２００を示す。説明のために、図１２は、３つの遠隔ユニット１２２０、１２３０、１２５０および２つの基地局１２４０を示す。ワイヤレス通信システムは、これよりも多くの遠隔ユニットおよび基地局を有し得ることが認識されよう。遠隔ユニット１２２０、１２３０、および１２５０は、ＭＩＭキャパシタ１２２５Ａ、１２２５Ｂ、１２２５Ｃを含む。図１２は、基地局１２４０から遠隔ユニット１２２０、１２３０、および１２５０への順方向リンク信号１２８０、ならびに、遠隔ユニット１２２０、１２３０、および１２５０から基地局１２４０への逆方向リンク信号１２９０を示す。
図１２では、遠隔ユニット１２２０は携帯電話として示され、遠隔ユニット１２３０はポータブルコンピュータとして示され、遠隔ユニット１２５０はワイヤレスローカルループシステム内の固定ロケーション遠隔ユニットとして示されている。たとえば、遠隔ユニットは、セルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、携帯情報端末などのポータブルデータユニット、またはメータ読取り機器などの固定位置データユニットであり得る。図１２は、本開示の教示に従ったＭＩＭキャパシタ１２２５Ａ、１２２５Ｂ、１２２５Ｃを利用し得る遠隔ユニットを示すが、本開示は、これらの例示的な示されたユニットには限定されない。たとえば、本開示の態様によるＭＩＭキャパシタは、任意のデバイスにおいて最適に使用することができる。
図１３は、上記で開示したＭＩＭキャパシタデバイスなど、半導体構成要素の回路設計、レイアウト設計、および論理設計のために使用される、設計用ワークステーションを示すブロック図である。設計用ワークステーション１３００は、オペレーティングシステムソフトウェア、支援ファイル、およびＣａｄｅｎｃｅまたはＯｒＣＡＤなどの設計用ソフトウェアを含むハードディスク１３０１を含む。設計用ワークステーション１３００はまた、回路１３１０の設計または、ＭＲＡＭなどの半導体構成要素１３１２の設計を容易にするために、ディスプレイ１３０２を含む。記憶媒体１３０４は、回路設計１３１０または半導体構成要素１３１２を有形に記憶するために提供される。回路設計１３１０または半導体構成要素１３１２は、ＧＤＳＩＩまたはＧＥＲＢＥＲなどのファイル形式で、記憶媒体１３０４に記憶され得る。記憶媒体１３０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであり得る。さらに、設計用ワークステーション１３００は、記憶媒体１３０４からの入力を受け入れるか、または記憶媒体１３０４に出力を書き込むための駆動装置１３０３を含む。
記憶媒体１３０４に記録されるデータは、論理回路構成、フォトリソグラフィマスク用のパターンデータ、または電子ビームリソグラフィなどの連続書込みツール用のマスクパターンデータを指定し得る。データは、論理シミュレーションに関連付けられるタイミング図またはネット回路などの論理検証データをさらに含み得る。記憶媒体１３０４にデータを提供すると、半導体ウェハを設計するためのプロセス数を減少させることによって、回路設計１３１０または半導体構成要素１３１２の設計が容易になる。
特定の回路について記載してきたが、当業者には、開示する実施形態を実践するために開示された回路のすべてが必要とされるわけではないことが諒解されよう。さらに、本開示に対する注目を維持するために、いくつかのよく知られた回路については説明していない。
本明細書に記載された方法論は、アプリケーションに依存する様々な手段によって実施され得る。たとえば、これらの方法論は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組合せで実施され得る。ハードウェア実装形態の場合、各処理ユニットは、本明細書に記載された機能を実行するように設計された、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理デバイス（ＤＳＰＤ）、プログラマブル論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、電子デバイス、他の電子ユニット、あるいはそれらの組合せ内で実装されてもよい。
ファームウェアおよび／またはソフトウェア実装形態の場合、これらの方法論は、本明細書に記載された機能を実行するモジュール（たとえば、手順、機能等）で実施され得る。命令を有形に具現化する任意の機械可読媒体またはコンピュータ可読媒体は、本明細書で説明した方法を実装する際に使用され得る。たとえば、ソフトウェアコードは、メモリに記憶され、プロセッサによって実行され得る。実行中のソフトウェアコードは、プロセッサによって実行される場合、本明細書で提示された異なる態様の教示における様々な方法および機能を実装する動作環境をもたらす。メモリは、プロセッサの内部またはプロセッサの外部に実装されてもよい。本明細書で使用する場合、「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのいずれかのタイプを指し、メモリの任意の特定のタイプもしくはメモリの数、またはメモリが記憶される媒体のタイプに限定されない。
本明細書で説明する方法および機能を定義するソフトウェアコードを記憶する機械可読媒体またはコンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体でもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージデバイスもしくは他の磁気ストレージデバイス、または命令もしくはデータ構造の形態の所望のプログラムコードを記憶するために使用され、コンピュータによってアクセスされ得る任意の他の媒体を含むことができる。本明細書で用いられる場合、ディスク（ｄｉｓｋ）および／またはディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピーディスク（登録商標）、およびブルーレイディスクを含み、このうち、ディスク（ｄｉｓｋ）は、通常、データを磁気的に再生するが、ディスク（ｄｉｓｃ）は、レーザーを用いてデータを光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。
コンピュータ読取り可能な媒体における記憶に加えて、命令および／またはデータは、通信装置に含まれる送信媒体における信号として提供され得る。たとえば、通信装置は、命令およびデータを示す信号を有する送受信機を含むことができる。これら命令およびデータは、１つまたは複数のプロセッサに、特許請求の範囲で概説される機能を実施させるように構成されている。
本教示およびそれらの利点を詳細に説明してきたが、様々な変形、代用、および変更が、添付の特許請求の範囲によって定義された本教示の技術から逸脱することなく本明細書においてなされ得ることを理解されたい。さらに、本出願の範囲は、本明細書で説明したプロセス、機械、製造、物質組成、手段、方法、およびステップの特定の態様に限定されることを意図していない。当業者が本開示から容易に諒解するように、本明細書で説明する対応する態様と実質的に同じ機能を実行するまたは実質的に同じ結果を達成する、現在存在するまたは後で開発されることになる、プロセス、機械、製造品、組成物、手段、方法、またはステップは、本教示に従って利用されてもよい。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、物質組成、手段、方法、またはステップをそれらの範囲内に含むことが意図される。
１００ 集積回路（ＩＣ）デバイス
１０２ 半導体基板
１０３ シャロートレンチアイソレーション（ＳＴＩ）領域
１０４ ソース領域
１０６ ドレイン領域
１０８ ゲート領域
１１０ ミドルオブライン（ＭＯＬ）相互接続層
１１２ シリコン窒化物層
１２０ アクティブコンタクト
１３０ 第１のキャパシタ電極プレート
２００ 集積回路（ＩＣ）デバイス
２３０ 第１のキャパシタ電極プレート
２４０ 第１の誘電体層
２４２ 導電性抵抗器
２５０ 第２のキャパシタ電極プレート
３００ ＩＣデバイス
３３０ 第１のキャパシタ電極プレート
３４０ 第１の誘電体層
３４２ 抵抗器
３５０ 第２のキャパシタ電極プレート
３７０ 第２の誘電体層
４００ ＩＣデバイス
４３０ 第１のキャパシタ電極プレート
４４２ 抵抗器
４５０ 第２のキャパシタ電極プレート
４７０ 第２の誘電体層
４８０ スタッキングされたコンタクト
４８２ 相互接続
４８４ 相互接続
４９０−１ 相互接続
４９０−２ 相互接続
６００ 集積回路（ＩＣ）デバイス
６３０ 第１のキャパシタ電極プレート
７００ ＩＣデバイス
７３０ 第１のキャパシタ電極プレート
７４０ 第１の誘電体層
７６０ ｈｉｇｈ−Ｋ誘電体層
８００ ＩＣデバイス
８３０ 第１のキャパシタ電極プレート
８４０ 第１の誘電体層
８４２ 導電性抵抗器
８５０ 第２のキャパシタ電極プレート
８６０ ｈｉｇｈ−Ｋ誘電体層
９００ ＩＣデバイス
９４０ 第１の誘電体層
９４２ 抵抗器
９５０ 第２のキャパシタ電極プレート
９６０−１ ｈｉｇｈ−Ｋ誘電体層
９６０−２ ｈｉｇｈ−Ｋ誘電体層
９７０ 第２の誘電体層
１０００ ＩＣデバイス
１０３０ 第１のキャパシタ電極プレート
１０４０ 第１の誘電体層
１０４２ 抵抗器
１０５０ 第２のキャパシタ電極プレート
１０６０−１ ｈｉｇｈ−Ｋ誘電層
１０６０−２ ｈｉｇｈ−Ｋ誘電層
１０７０ 第２の誘電体層
１０８０ スタッキングされたコンタクト
１０８２ 相互接続
１０８４ 相互接続
１０９０−１ 相互接続
１０９０−２ 相互接続
１２００ ワイヤレス通信システム
１２２０ 遠隔ユニット
１２２５Ａ ＭＩＭキャパシタ
１２２５Ｂ ＭＩＭキャパシタ
１２２５Ｃ ＭＩＭキャパシタ
１２３０ 遠隔ユニット
１２４０ 基地局
１２５０ 遠隔ユニット
１２８０ 順方向リンク信号
１２９０ 逆方向リンク信号
１３００ 設計用ワークステーション
１３０２ ディスプレイ
１３０３ 駆動装置
１３０４ 記憶媒体
１３１０ 回路
１３１２ 半導体コンポーネント

Claims (20)

  1. キャパシタを作製する方法であって、
    前記キャパシタの第１のプレートとして、ならびに半導体デバイスのソースおよびドレイン領域への第１の組のローカル相互接続として、半導体基板のシャロートレンチアイソレーション（ＳＴＩ）領域の上に第１のミドルオブライン（ＭＯＬ）導電層を堆積するステップと、
    絶縁体層を前記第１のＭＯＬ導電層上に堆積するステップと、
    第２のＭＯＬ導電層を前記キャパシタの第２のプレートとして前記絶縁体層上に堆積するステップと
    を含む方法。
  2. 前記絶縁体層を堆積する前に前記第１のプレートをマスキングするステップと、
    前記絶縁体層の代わりに、ｈｉｇｈ−Ｋ絶縁体層を前記第１のプレートに堆積し、パターニングするステップであり、前記第２のＭＯＬ導電層が、前記絶縁体層の代わりに、前記ｈｉｇｈ−Ｋ絶縁体層上に堆積される、ステップと
    をさらに含む、請求項１に記載の方法。
  3. 前記第２のＭＯＬ導電層を抵抗器としてパターニングするステップをさらに含む、請求項１に記載の方法。
  4. 前記第１のプレート、前記第２のプレート、および前記第１の組のローカル相互接続に結合する第２の組のローカル相互接続をパターニングするステップをさらに含む、請求項１に記載の方法。
  5. 前記第１の組のローカル相互接続がアクティブコンタクトを備え、前記第２の組のローカル相互接続がスタッキングされたコンタクトを備える、請求項４に記載の方法。
  6. セルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、ポータブルデータユニット、および／または固定位置データユニットに前記キャパシタを組み込むステップをさらに含む、請求項１に記載の方法。
  7. 半導体基板と、
    前記半導体基板上の第１のキャパシタプレートを備える、第１のミドルオブライン（ＭＯＬ）導電層と、
    前記第１のキャパシタプレート上の絶縁体層と、
    前記絶縁体層上の第２のキャパシタプレートを備える、第２のＭＯＬ導電層と、
    前記第１のキャパシタプレートに結合された第１の相互接続と、
    前記第２のキャパシタプレートに結合された第２の相互接続と
    を備えるデバイス。
  8. 前記第１の導電ＭＯＬ層が前記半導体基板上のアクティブコンタクト層を備える、請求項７に記載のデバイス。
  9. 前記第２の導電ＭＯＬ層が前記半導体基板上のスタッキングされたコンタクト層を備える、請求項７に記載のデバイス。
  10. セルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項７に記載のデバイス。
  11. 半導体基板と、
    前記半導体基板上の第１の電荷を記憶するための手段を備える、第１のミドルオブライン（ＭＯＬ）導電層と、
    第１の電荷記憶手段上の絶縁体層と、
    前記絶縁体層上の第２の電荷を記憶するための手段を備える、第２のＭＯＬ導電層と、
    前記第１の電荷記憶手段に結合された第１の相互接続と、
    前記第２の電荷記憶手段に結合された第２の相互接続と
    を備えるデバイス。
  12. 前記第１のＭＯＬ導電層が前記半導体基板上のアクティブコンタクト層を備える、請求項１１に記載のデバイス。
  13. 前記第２のＭＯＬ導電層が前記半導体基板上のスタッキングされたコンタクト層を備える、請求項１１に記載のデバイス。
  14. セルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項１１に記載のデバイス。
  15. キャパシタを作製する方法であって、
    前記キャパシタの第１のプレートとして、ならびに半導体デバイスのソースおよびドレイン領域への第１の組のローカル相互接続として、半導体基板のシャロートレンチアイソレーション（ＳＴＩ）領域の上に第１のミドルオブライン（ＭＯＬ）導電層を堆積するステップと、
    絶縁体層を前記第１のＭＯＬ導電層上に堆積するステップと、
    第２のＭＯＬ導電層を前記キャパシタの第２のプレートとして前記絶縁体層上に堆積するステップと
    を含む方法。
  16. 前記絶縁体層を堆積する前に前記第１のプレートをマスキングするステップと、
    前記絶縁体層の代わりに、ｈｉｇｈ−Ｋ絶縁体層を前記第１のプレートに堆積し、パターニングするステップであり、前記第２のＭＯＬ導電層が、前記絶縁体層の代わりに、前記ｈｉｇｈ−Ｋ絶縁体層上に堆積される、ステップと
    をさらに含む、請求項１５に記載の方法。
  17. 前記第２のＭＯＬ導電層を抵抗器としてパターニングするステップをさらに含む、請求項１５に記載の方法。
  18. 前記第１のプレート、前記第２のプレート、および前記第１の組のローカル相互接続に結合する第２の組のローカル相互接続をパターニングするステップをさらに含む、請求項１５に記載の方法。
  19. 前記第１の組のローカル相互接続がアクティブコンタクトを備え、前記第２の組のローカル相互接続がスタッキングされたコンタクトを備える、請求項１８に記載の方法。
  20. セルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、ポータブルデータユニット、および／または固定位置データユニットに前記キャパシタを組み込むステップをさらに含む、請求項１５に記載の方法。
JP2018134843A 2012-11-21 2018-07-18 ミドルオブライン（ｍｉｄｄｌｅ ｏｆ ｌｉｎｅ）（ｍｏｌ）導電層を使用したキャパシタ Pending JP2018164113A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/684,059 US9012966B2 (en) 2012-11-21 2012-11-21 Capacitor using middle of line (MOL) conductive layers
US13/684,059 2012-11-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015543161A Division JP2015535147A (ja) 2012-11-21 2013-11-21 ミドルオブライン（ｍｉｄｄｌｅｏｆｌｉｎｅ）（ｍｏｌ）導電層を使用したキャパシタ

Publications (1)

Publication Number Publication Date
JP2018164113A true JP2018164113A (ja) 2018-10-18

Family

ID=49726882

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015543161A Pending JP2015535147A (ja) 2012-11-21 2013-11-21 ミドルオブライン（ｍｉｄｄｌｅｏｆｌｉｎｅ）（ｍｏｌ）導電層を使用したキャパシタ
JP2018134843A Pending JP2018164113A (ja) 2012-11-21 2018-07-18 ミドルオブライン（ｍｉｄｄｌｅ ｏｆ ｌｉｎｅ）（ｍｏｌ）導電層を使用したキャパシタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015543161A Pending JP2015535147A (ja) 2012-11-21 2013-11-21 ミドルオブライン（ｍｉｄｄｌｅｏｆｌｉｎｅ）（ｍｏｌ）導電層を使用したキャパシタ

Country Status (6)

Country Link
US (2) US9012966B2 (ja)
EP (1) EP2923388A1 (ja)
JP (2) JP2015535147A (ja)
KR (1) KR20150087312A (ja)
CN (1) CN104798219B (ja)
WO (1) WO2014081982A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012966B2 (en) 2012-11-21 2015-04-21 Qualcomm Incorporated Capacitor using middle of line (MOL) conductive layers
FR3007198B1 (fr) * 2013-06-13 2015-06-19 St Microelectronics Rousset Composant, par exemple transistor nmos, a region active a contraintes en compression relachees, et procede de fabrication
FR3018139B1 (fr) 2014-02-28 2018-04-27 Stmicroelectronics (Rousset) Sas Circuit integre a composants, par exemple transistors nmos, a regions actives a contraintes en compression relachees
US9269610B2 (en) * 2014-04-15 2016-02-23 Qualcomm Incorporated Pattern between pattern for low profile substrate
FR3025335B1 (fr) 2014-08-29 2016-09-23 Stmicroelectronics Rousset Procede de fabrication d'un circuit integre rendant plus difficile une retro-conception du circuit integre et circuit integre correspondant
US9755013B2 (en) 2015-04-22 2017-09-05 Globalfoundries Inc. High density capacitor structure and method
US9673101B2 (en) 2015-09-30 2017-06-06 International Business Machines Corporation Minimize middle-of-line contact line shorts
US9893145B1 (en) * 2016-08-09 2018-02-13 International Business Machines Corporation On chip MIM capacitor
US10026731B1 (en) * 2017-04-14 2018-07-17 Qualcomm Incorporated Compound semiconductor transistor integration with high density capacitor
CN107170752B (zh) * 2017-05-10 2020-05-01 京东方科技集团股份有限公司 一种阵列基板制备方法、阵列基板和显示装置
US20190103320A1 (en) * 2017-10-03 2019-04-04 Qualcomm Incorporated Middle-of-line shielded gate for integrated circuits
CN110634845A (zh) * 2019-09-12 2019-12-31 上海华力集成电路制造有限公司 Mim电容的制造方法及一mim电容
US11462471B2 (en) * 2019-09-30 2022-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Middle-of-line interconnect structure and manufacturing method

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406447A (en) * 1992-01-06 1995-04-11 Nec Corporation Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
JP3369827B2 (ja) * 1995-01-30 2003-01-20 株式会社東芝 半導体装置及びその製造方法
US5559349A (en) * 1995-03-07 1996-09-24 Northrop Grumman Corporation Silicon integrated circuit with passive devices over high resistivity silicon substrate portion, and active devices formed in lower resistivity silicon layer over the substrate
JPH08316430A (ja) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体メモリとその製造方法、スタックドキャパシタ
US5614727A (en) * 1995-06-06 1997-03-25 International Business Machines Corporation Thin film diode having large current capability with low turn-on voltages for integrated devices
JPH1022457A (ja) * 1996-07-03 1998-01-23 Mitsubishi Electric Corp 容量装置及び半導体装置並びにそれらの製造方法
JPH10303372A (ja) * 1997-01-31 1998-11-13 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
JPH1117124A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置およびその製造方法
KR100257079B1 (ko) * 1997-12-05 2000-05-15 김영환 반도체소자 및 이의 제조방법
JP2000188383A (ja) * 1998-10-14 2000-07-04 Fujitsu Ltd 半導体装置およびその製造方法、半導体集積回路およびその製造方法
US6274435B1 (en) * 1999-01-04 2001-08-14 Taiwan Semiconductor Manufacturing Company High performance MIM (MIP) IC capacitor process
US6232197B1 (en) * 1999-04-07 2001-05-15 United Microelectronics Corp, Metal-insulator-metal capacitor
US6291307B1 (en) * 1999-08-06 2001-09-18 Chartered Semiconductor Manufacturing Ltd. Method and structure to make planar analog capacitor on the top of a STI structure
JP3450242B2 (ja) * 1999-11-26 2003-09-22 Ｎｅｃエレクトロニクス株式会社 化合物半導体集積回路の製造方法
JP2001284526A (ja) * 2000-03-28 2001-10-12 Nec Yamagata Ltd 半導体集積回路用ｍｉｍ容量装置
US6342734B1 (en) * 2000-04-27 2002-01-29 Lsi Logic Corporation Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same
US6313003B1 (en) * 2000-08-17 2001-11-06 Taiwan Semiconductor Manufacturing Company Fabrication process for metal-insulator-metal capacitor with low gate resistance
US6885081B2 (en) * 2000-11-13 2005-04-26 Sharp Kabushiki Kaisha Semiconductor capacitor device having reduced voltage dependence
JP4226804B2 (ja) * 2001-06-25 2009-02-18 株式会社東芝 半導体装置及びその製造方法
US6576526B2 (en) * 2001-07-09 2003-06-10 Chartered Semiconductor Manufacturing Ltd. Darc layer for MIM process integration
US6492224B1 (en) * 2001-07-16 2002-12-10 Taiwan Semiconductor Manufacturing Company Buried PIP capacitor for mixed-mode process
TWI240352B (en) 2001-08-03 2005-09-21 Winbond Electronics Corp Integrated circuit device of high Q MIM capacitor and manufacturing process thereof
US6503793B1 (en) * 2001-08-10 2003-01-07 Agere Systems Inc. Method for concurrently forming an ESD protection device and a shallow trench isolation region
US6661049B2 (en) * 2001-09-06 2003-12-09 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic capacitor structure embedded within microelectronic isolation region
KR100431810B1 (ko) * 2001-10-19 2004-05-17 주식회사 하이닉스반도체 반도체소자 및 엠아이엠 캐패시터 제조방법
US20030080366A1 (en) * 2001-10-29 2003-05-01 Matsushita Electric Industrial Co., Ltd. Non-volatile semiconductor memory device and manufacturing method thereof
JP4011334B2 (ja) * 2001-12-04 2007-11-21 富士通株式会社 強誘電体キャパシタの製造方法およびターゲット
US6555844B1 (en) * 2002-03-21 2003-04-29 Macronix International Co., Ltd. Semiconductor device with minimal short-channel effects and low bit-line resistance
JP2003282726A (ja) 2002-03-27 2003-10-03 Nec Electronics Corp 半導体装置及びその製造方法
US6720608B2 (en) * 2002-05-22 2004-04-13 United Microelectronics Corp. Metal-insulator-metal capacitor structure
US6818936B2 (en) * 2002-11-05 2004-11-16 Taiwan Semiconductor Manufacturing Company Scaled EEPROM cell by metal-insulator-metal (MIM) coupling
US6960796B2 (en) * 2002-11-26 2005-11-01 Micron Technology, Inc. CMOS imager pixel designs with storage capacitor
KR100505658B1 (ko) * 2002-12-11 2005-08-03 삼성전자주식회사 ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
JP4451594B2 (ja) * 2002-12-19 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路装置及びその製造方法
US7022246B2 (en) 2003-01-06 2006-04-04 International Business Machines Corporation Method of fabrication of MIMCAP and resistor at same level
JP3842745B2 (ja) * 2003-02-28 2006-11-08 株式会社東芝 半導体装置およびその製造方法
US20040188777A1 (en) * 2003-03-31 2004-09-30 Macronix International Co., Ltd. Mixed signal embedded mask ROM with virtual ground array and method for manufacturing same
US6777777B1 (en) * 2003-05-28 2004-08-17 Newport Fab, Llc High density composite MIM capacitor with flexible routing in semiconductor dies
US6949785B2 (en) * 2004-01-14 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Random access memory (RAM) capacitor in shallow trench isolation with improved electrical isolation to overlying gate electrodes
KR100597093B1 (ko) * 2003-12-31 2006-07-04 동부일렉트로닉스 주식회사 캐패시터 제조방법
US6900507B1 (en) * 2004-01-07 2005-05-31 Micron Technology, Inc. Apparatus with silicide on conductive structures
DE102004003084B3 (de) * 2004-01-21 2005-10-06 Infineon Technologies Ag Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
KR100593444B1 (ko) 2004-02-12 2006-06-28 삼성전자주식회사 모오스 바렉터를 갖는 반도체소자 및 그것을 제조하는 방법
JP4559757B2 (ja) * 2004-03-18 2010-10-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7195970B2 (en) * 2004-03-26 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal capacitors
US7180116B2 (en) * 2004-06-04 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned metal electrode to eliminate native oxide effect for metal insulator semiconductor (MIS) capacitor
JP2006004959A (ja) * 2004-06-15 2006-01-05 Renesas Technology Corp 半導体装置およびその製造方法
KR100614650B1 (ko) * 2004-09-16 2006-08-22 삼성전자주식회사 이미지 센서 및 그 형성 방법
JP4785030B2 (ja) * 2005-01-18 2011-10-05 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7361950B2 (en) * 2005-09-12 2008-04-22 International Business Machines Corporation Integration of a MIM capacitor with a plate formed in a well region and with a high-k dielectric
US7425740B2 (en) * 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
US20070090417A1 (en) 2005-10-26 2007-04-26 Chiaki Kudo Semiconductor device and method for fabricating the same
US20070158714A1 (en) * 2005-11-21 2007-07-12 International Business Machines Corporation One-mask high-k metal-insulator-metal capacitor integration in copper back-end-of-line processing
US20070141776A1 (en) * 2005-12-19 2007-06-21 Jung-Ching Chen Semiconductor device having capacitor and fabricating method thereof
KR100827437B1 (ko) * 2006-05-22 2008-05-06 삼성전자주식회사 Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법
US7855422B2 (en) * 2006-05-31 2010-12-21 Alpha & Omega Semiconductor, Ltd. Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process
JP2008010467A (ja) * 2006-06-27 2008-01-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100833180B1 (ko) * 2006-07-06 2008-05-28 삼성전자주식회사 Ｓｔｉ 구조를 갖는 반도체 장치 및 그 제조방법
US7977726B2 (en) * 2007-08-31 2011-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. DRAM cell with enhanced capacitor area and the method of manufacturing the same
US8022458B2 (en) * 2007-10-08 2011-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitors integrated with metal gate formation
US7754559B2 (en) * 2008-03-19 2010-07-13 Tower Semiconductor Ltd. Method for fabricating capacitor structures using the first contact metal
US20090250784A1 (en) * 2008-04-08 2009-10-08 Texas Instruments Incorporated Structure and method for elimination of process-related defects in poly/metal plate capacitors
US8158988B2 (en) * 2008-06-05 2012-04-17 International Business Machines Corporation Interlevel conductive light shield
US8294216B2 (en) 2008-08-14 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating the formation of I/O and core MOS devices with MOS capacitors and resistors
US8436408B2 (en) * 2008-09-17 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with decoupling capacitor design
US7843005B2 (en) * 2009-02-11 2010-11-30 International Business Machines Corporation SOI radio frequency switch with reduced signal distortion
US8866260B2 (en) * 2009-02-27 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. MIM decoupling capacitors under a contact pad
US9245881B2 (en) * 2009-03-17 2016-01-26 Qualcomm Incorporated Selective fabrication of high-capacitance insulator for a metal-oxide-metal capacitor
US8614497B2 (en) * 2009-08-07 2013-12-24 Broadcom Corporation Method for fabricating a MIM capacitor using gate metal for electrode and related structure
DE102010003452B4 (de) 2010-03-30 2018-12-13 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
US8896087B2 (en) * 2010-06-02 2014-11-25 Infineon Technologies Ag Shallow trench isolation area having buried capacitor
US9041153B2 (en) * 2011-09-29 2015-05-26 Broadcom Corporation MIM capacitor having a local interconnect metal electrode and related structure
US8659066B2 (en) * 2012-01-06 2014-02-25 International Business Machines Corporation Integrated circuit with a thin body field effect transistor and capacitor
US8524556B1 (en) * 2012-03-14 2013-09-03 United Microelectronics Corp. Resistor and manufacturing method thereof
US9012966B2 (en) 2012-11-21 2015-04-21 Qualcomm Incorporated Capacitor using middle of line (MOL) conductive layers

Also Published As

Publication number Publication date
US9496254B2 (en) 2016-11-15
CN104798219B (zh) 2018-03-30
EP2923388A1 (en) 2015-09-30
JP2015535147A (ja) 2015-12-07
US20150221638A1 (en) 2015-08-06
WO2014081982A1 (en) 2014-05-30
US9012966B2 (en) 2015-04-21
US20140138793A1 (en) 2014-05-22
CN104798219A (zh) 2015-07-22
KR20150087312A (ko) 2015-07-29

Similar Documents

Publication Publication Date Title
JP2018164113A (ja) ミドルオブライン（ｍｉｄｄｌｅ ｏｆ ｌｉｎｅ）（ｍｏｌ）導電層を使用したキャパシタ
US9768161B2 (en) FinFET capacitor circuit
CN102741934B (zh) 磁性隧道结装置及制造方法
JP2018093232A (ja) 相補型バックエンドオブライン（ｂｅｏｌ）キャパシタ
KR101315911B1 (ko) 높은 항복 전압의 매립된 ｍｉｍ 커패시터 구조
US20120199949A1 (en) High Density Metal-Insulator-Metal Trench Capacitor
US8975724B2 (en) Anti-fuse device
CN110770895B (zh) 用于降低损耗的具有图案化射频屏蔽结构的片上耦合电容器
US10269490B2 (en) Metal-oxide-metal capacitor using vias within sets of interdigitated fingers
US20150137201A1 (en) High density linear capacitor
US9508589B2 (en) Conductive layer routing
US20190181137A1 (en) Integrated circuit with metal gate having dielectric portion over isolation area
TW202147652A (zh) 後段製程（ｂｅｏｌ）側壁金屬－絕緣體－金屬（ｍｉｍ）電容器
JP2018523299A (ja) 電力送達用途のためのコンデンサ構造
US20240321631A1 (en) Back-end-of-line (beol) interconnects with different airgap heights and metal trace corner protection structures

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191105