JP2017518600A - 内蔵フラッシュメモリデバイス用の改良された電力シーケンシング - Google Patents

内蔵フラッシュメモリデバイス用の改良された電力シーケンシング Download PDF

Info

Publication number
JP2017518600A
JP2017518600A JP2017515673A JP2017515673A JP2017518600A JP 2017518600 A JP2017518600 A JP 2017518600A JP 2017515673 A JP2017515673 A JP 2017515673A JP 2017515673 A JP2017515673 A JP 2017515673A JP 2017518600 A JP2017518600 A JP 2017518600A
Authority
JP
Japan
Prior art keywords
voltage
voltage source
source
output
voltage output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017515673A
Other languages
English (en)
Other versions
JP6500095B2 (ja
Inventor
ヒュー ヴァン トラン
ヒュー ヴァン トラン
トゥアン ヴー
トゥアン ヴー
アィン リー
アィン リー
フン クオック グエン
フン クオック グエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of JP2017518600A publication Critical patent/JP2017518600A/ja
Priority to JP2019049413A priority Critical patent/JP6944479B2/ja
Application granted granted Critical
Publication of JP6500095B2 publication Critical patent/JP6500095B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Power Sources (AREA)

Abstract

内蔵フラッシュメモリデバイス内の改良された電力シーケンシングのシステム及び方法を開示する。

Description

内蔵フラッシュメモリデバイス内の改良された電力シーケンシングのシステム及び方法を開示する。
浮遊ゲートを使用して電荷を蓄積するフラッシュメモリセル、及び半導体基板の中に形成されたかかる不揮発性メモリセルのメモリアレイは、当該技術分野において周知である。典型的には、かかる浮遊ゲートメモリセルは、スプリットゲート型、又はスタックゲート型となっている。
１つの従来技術の不揮発性メモリセル１０を図１に示す。スプリットゲートＳｕｐｅｒＦｌａｓｈ（ＳＦ）メモリセル１０は、Ｐ型などの第１の導電型の半導体基板１を備える。基板１は、その上にＮ型などの第２の導電型の第１の領域２（ソース線ＳＬとしても知られる）が形成されている表面を有する。Ｎ型などの第２の導電型の第２の領域３（ドレイン線としても知られる）もまた、基板１の表面に形成される。第１の領域２と第２の領域３との間には、チャネル領域４が設けられている。ビット線（ＢＬ）９は、第２の領域３に接続される。ワード線（ＷＬ）８（セレクトゲートとも称される）は、チャネル領域４の第１の部分の上に配置され、そこから絶縁される。ワード線８は、第２の領域３とほとんど又は全く重ならない。浮遊ゲート（ＦＧ）５は、チャネル領域４の他の部分の上方にある。浮遊ゲート５は、そこから絶縁され、ワード線８に隣接する。浮遊ゲート５はまた、第１の領域２にも隣接する。結合ゲート（ＣＧ）７（制御ゲートとしても知られる）は、浮遊ゲート５の上方にあり、そこから絶縁される。消去ゲート（ＥＧ）６は、第１の領域２の上方にあり、浮遊ゲート５及び結合ゲート７に隣接し、そこから絶縁される。消去ゲート６はまた、第１の領域２から絶縁される。
従来技術の不揮発性メモリセル１０の消去及びプログラムのための一操作例は次のとおりである。セル１０は、消去ゲートＥＧ ６に高電圧を印加し、他の端子が０ボルトと等しくなることにより、ファウラーノルドハイム・トンネリング・メカニズムによって消去される。電子が浮遊ゲートＦＧ ５から消去ゲートＥＧ ６にトンネリングすることにより、浮遊ゲートＦＧ ５が陽電荷を帯び、読み出し状態のセル１０がオンになる。その結果生じるセルの消去状態は、「１」状態として知られる。消去の別の実施形態は、消去ゲートＥＧ ６に正電圧Ｖｅｇｐを印加し、結合ゲートＣＧ ７に負電圧Ｖｃｇｎを印加し、他の端子を０電圧にすることによる。負電圧Ｖｃｇｎによって浮遊ゲートＦＧ ５は負に帯電して連結され、その結果、消去に必要な正電圧Ｖｃｇｐは減少する。電子が浮遊ゲートＦＧ ５から消去ゲートＥＧ ６にトンネリングすることにより、浮遊ゲートＦＧ ５が陽電荷を帯び、読み出し状態のセル１０がオンになる（セル状態「１」）。あるいは、ワード線ＷＬ ８（Ｖｗｌｅ）及びソース線ＳＬ２（Ｖｓｌｅ）を負にして、消去に必要な消去ゲートＦＧ ５の正電圧を更に小さくすることができる。この場合の負電圧Ｖｗｌｅ及びＶｓｌｅの絶対値は、ｐ／ｎ接合を順方向バイアスすることのない十分小さい値である。セル１０は、結合ゲートＣＧ ７に高電圧を印加し、ソース線ＳＬ２に高電圧を印加し、消去ゲートＥＧ ６に中電圧を印加し、ビット線ＢＬ９にプログラミング電流を印加することにより、ソース側ホットエレクトロン・プログラミング・メカニズムによってプログラミングされる。ワード線ＷＬ ８と浮遊ゲートＦＧ ５との間の隙間全体に流れる電子の一部は、十分なエネルギーを得て、浮遊ゲートＦＧ ５に注入され、その結果、浮遊ゲートＦＧ ５が陰電荷を帯び、読み出し状態のセル１０がオフになる。その結果生じるセルのプログラミングされた状態は、「０」状態として知られる。
セル１０は、ビット線ＢＬ９に禁止電圧を印加することにより、プログラミングを禁止できる（例えば、セル１０をプログラミングしないが、同じ行にある別のセルをプログラミングする場合）。スプリットゲートフラッシュメモリ動作及び様々な回路が、Ｈｉｅｕ Ｖａｎ Ｔｒａｎらによる「Ｓｕｂ Ｖｏｌｔ Ｆｌａｓｈ Ｍｅｍｏｒｙ Ｓｙｓｔｅｍ」米国特許第７，９９０，７７３号、及び、Ｈｉｅｕ Ｖａｎ Ｔｒａｎらによる「Ａｒｒａｙ ｏｆ Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｃｅｌｌｓ Ｉｎｃｌｕｄｉｎｇ Ｅｍｂｅｄｄｅｄ Ｌｏｃａｌ ａｎｄ Ｇｌｏｂａｌ Ｒｅｆｅｒｅｎｃｅ Ｃｅｌｌｓ ａｎｄ Ｓｙｓｔｅｍｓ」米国特許第８，０７２，８１５号において説明されており、これらの特許は、参照することで本明細書に組み入れられる。
図２は、二次元の従来技術のフラッシュメモリシステムの典型的な従来技術アーキテクチャを示す。ダイ１２は、データを保管するためのメモリアレイ１５及びメモリアレイ２０であって、図１にあるようなメモリセル１０を任意選択的に使用しているメモリアレイと、ダイ１２の他のコンポーネントと、一般に、ピン（図示なし）に接続するワイヤボンド（図示なし）又はパッケージ化されたチップの外側から集積回路にアクセスするために使用されるパッケージバンプ又はＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ）上の他のマクロと相互接続するためのマクロインターフェイスピン（図示なし）との間の電気通信を可能にするためのパッド３５及びパッド８０と、システムの正及び負の電圧供給に使用される高電圧回路７５と、冗長性、組み込み自己テストなどの各種制御機能を提供するための制御論理７０と、アナログ回路６５と、メモリアレイ１５及びメモリアレイ２０からデータをそれぞれ読み出すために使用される検知回路６０及び６１と、メモリアレイ１５及びメモリアレイ２０の行にそれぞれアクセスして読み書きするために使用される行デコーダ回路４５及び行デコーダ回路４６と、メモリアレイ１５及びメモリアレイ２０の列にそれぞれアクセスして読み書きするために使用される列デコーダ５５及び列デコーダ５６と、メモリアレイ１５及びメモリアレイ２０のそれぞれのプログラム及び消去操作用に昇圧電圧を供給するために使用される、チャージポンプ回路５０及びチャージポンプ回路５１と、読み出し及び書き込み（消去／プログラム）操作用にメモリアレイ１５及びメモリアレイ２０によって共有される高電圧ドライバ回路３０と、読み出し及び書き込み操作時にメモリアレイ１５によって使用される高電圧ドライバ回路２５と、読み出し及び書き込み（消去／プログラム）操作時にメモリアレイ２０によって使用される高電圧ドライバ回路２６と、メモリアレイ１５及びメモリアレイ２０のそれぞれの書き込み操作時にプログラミング対象でないビット線を選択解除するために使用されるビット線禁止電圧回路４０及びビット線禁止電圧回路４１と、を備える。これらの機能ブロックは当業者によって理解されるものであり、図２に示すブロックレイアウトは当該技術分野において周知である。
図３を参照すると、従来技術の内蔵フラッシュメモリシステム１００が示されている。内蔵フラッシュメモリシステム１００は、電力管理ユニット１０１、マイクロコントローラユニットコア１０２、周辺部１０３（ＵＳＢｘ、ＳＰＩ、Ｉ２Ｃ、ＵＡＲＴ、ＡＤＣ、ＤＡＣ、ＰＷＭ、ＭＣ、ＨＭＩ）、ＳＲＡＭ １０４、内蔵フラッシュデバイス１０５、及び電力供給バス１０６を備える。内蔵フラッシュデバイス１０５は、任意選択的に、上述の、図１及び２の設計に従うことができる。電力管理ユニット１０１は、電力供給バス１０６上で供給される複数の電圧を生成する。電力供給バス１０６上で供給される電圧の例には、ＶＤＤ、ＶＤＤＣＯＲＥ、及びＶＤＤＦＬＡＳＨの３つが挙げられる。ＶＤＤは一般に２．５Ｖなどの相対的に高い電圧であり、ＶＤＤＣｏｒｅは１．２Ｖなどの相対的に低い電圧であり、ＶＤＤＦＬＡＳＨもまた２．５Ｖなどの相対的に高い電圧であるが、ＶＤＤＣＯＲＥと等しいこともある。ＶＤＤＣＯＲＥは、多くの場合、内蔵フラッシュメモリシステム１００の制御論理に電力を供給するために使用される。ＶＤＤは、多くの場合、他の全ての機能に電力を供給するために使用される。
図４を参照すると、従来技術の内蔵フラッシュメモリシステム１００の典型的な電力シーケンス動作が示されている。パワーアップシーケンス中、時間ＴＵ０において、電圧４０１の電圧が上昇を開始する。時間ＴＵ１において電圧４０２の電圧が上昇を開始し、時間ＴＵ２において電圧４０１の電圧が安定化する。時間ＴＵ３において電圧４０２の電圧が安定化する。このとき、電圧４０１はＶＤＤになることができ、電圧４０２はＶＤＤＦＬＡＳＨになることができる。
パワーダウンシーケンス中、時間ＴＤ０において、電圧４０２の電圧が下降を開始する。時間ＴＤ１において、電圧４０１の電圧が下降を開始する。時間ＴＤ２において、電圧４０２の電圧が０Ｖに到達する。時間ＴＤ３において、電圧４０１の電圧が０Ｖに到達する。
図４の従来技術の電力シーケンシングは問題となることがある。具体的には、時間ＴＵ０〜ＴＵ１の期間において、電圧４０２は十分な動作レベルの電圧ではないが、電圧４０１は十分な動作レベルの電圧に達する可能性がある。同様に、時間ＴＵ１〜ＴＵ２の期間において、電圧４０２は依然として十分な動作レベルの電圧ではないが、電圧４０１は十分な動作レベルの電圧になっている可能性がある。時間ＴＤ０〜ＴＤ１の期間において、電圧４０１は十分な動作レベルの電圧のままであるが、電圧４０２は十分な動作レベルの電圧未満にまで下降する可能性がある。時間ＴＤ１〜ＴＤ２では、その期間の少なくとも一部において電圧４０２が十分な動作レベルの電圧を下回るが、電圧４０１は依然として十分な動作レベルの電圧を上回るであろう。時間ＴＤ２〜ＴＤ３では、電圧４０２は十分な動作レベルの電圧を下回り、電圧４０１はその期間の少なくとも一部において十分な動作レベルの電圧のままである可能性がある。こうした電圧４０１と電圧４０２の状態の不整合は、従来技術の内蔵フラッシュメモリシステム１００の動作において問題を引き起こす可能性がある。例えば、他の回路（チャージポンプなど）が動作できるようになるまで、論理回路は動作できないことがある。
必要とされているのは、複数の電圧ソースのための改良された電力シーケンシングを生成する改良された電力管理ユニットである。
従来技術のスプリットゲートフラッシュメモリセルを示す。 従来技術のフラッシュメモリアレイのレイアウトを示す。 従来技術の内蔵フラッシュメモリシステムを示す。 内蔵フラッシュメモリシステム内の２つの電圧ソースに対する従来技術の電力 内蔵フラッシュメモリシステムの実施形態を示す。 電力シーケンシングの実施形態を示す。 別の電力シーケンシングの実施形態を示す。 別の電力シーケンシングの実施形態を示す。 別の電力シーケンシングの実施形態を示す。 別の電力シーケンシングの実施形態を示す。 別の電力シーケンシングの実施形態を示す。 電力レディ回路を示す。 電力シーケンス有効化回路を示す。 電圧レベルシフタシステムを示す。 電力無効化システムを示す。
図５を参照すると、内蔵フラッシュメモリシステム５００の実施形態が示されている。内蔵フラッシュメモリシステム５００は、電力管理ユニット５０１、マイクロコントローラユニットコア５０２、周辺部５０３、ＳＲＡＭ ５０４、内蔵フラッシュデバイス５０５、及び電力供給バス５０６を備える。内蔵フラッシュデバイス５０５は、任意選択的に、上述の、図１及び２の設計に従うことができる。電力管理ユニット５０１は、ＶＤＤ（主電力供給、典型的には最高電圧レベル、典型的にはＩＯ電圧レベル、例えば、２．５Ｖ又は１．８Ｖ）を生成する電圧ソース５０７、ＶＤＤＦＬＡＳＨ（典型的にはＩＯ電圧レベル、例えば、２．５Ｖ又は１．８Ｖ）を生成する電圧ソース５０９、ＶＤＤＣＯＲＥ（典型的にはコア論理電圧レベル、例えば１．２Ｖ又は０．８Ｖ）を生成する電圧ソース５０８、及びＶＤＤＣＯＲＥＦＬＡＳＨ（典型的にはコア論理電圧レベル、例えば１．２Ｖ又は０．８Ｖ）を生成する電圧ソース５１０を備え、これらのそれぞれは電力供給バス５０６上に供給される。ＶＤＤＣＯＲＥＦＬＡＳＨ及びＶＤＤＦＬＡＳＨは、多くの場合、内蔵フラッシュデバイス５０５のコア論理及び（混合電圧又はＩＯ電圧）回路にそれぞれ電力を供給するために使用され、ＶＤＤＣＯＲＥは、多くの場合、内蔵フラッシュメモリシステム５００の他の全てのコア制御論理に電力を供給するために使用され、ＶＤＤは、多くの場合、アナログ機能及びＩＯ機能など、他の全ての機能に電力を供給するために使用される。後述するように、図５の実施形態は、図３の従来技術のシステムとは異なる電力シーケンシングに従う。
図６を参照すると、電力シーケンシングモード６００が示されている。電圧ソース５０７が電圧６０１（ＶＤＤ）及び６０３（ＶＤＤＦＬＡＳＨ）を生成し、電圧ソース５０８が電圧６０２（ＶＤＤＣＯＲＥ）を生成する。ここで、ＶＤＤ及びＶＤＤＦＬＡＳＨは全く同じである。時間ＴＵ０〜ＴＵ４の期間はパワーオン（パワーアップとも呼称される）シーケンスを示し、時間ＴＤ０〜ＴＤ３の期間はパワーダウンシーケンスを示す。従来技術とは異なり、電圧６０１（ＶＤＤ、ＶＤＤＦＬＡＳＨ）及び電圧６０２（ＶＤＤＣＯＲＥ）はパワーアップシーケンス中の時間ＴＵ０において同時に（又はほぼ同時に）上昇を開始し、電圧６０１（ＶＤＤ、ＶＤＤＦＬＡＳＨ）及び電圧６０２（ＶＤＤＣＯＲＥ）は時間ＴＤ３において同時に（又はほぼ同時に）０Ｖに達する。一実施形態では、上昇期間中、電圧６０２（ＶＤＤＣＯＲＥ）はＮＭＯＳソースフォロワ回路によって電圧６０１（ＶＤＤ）に追従する。一実施形態では、下降期間中、電圧６０２（ＶＤＤＣＯＲＥ）は、ＰＭＯＳソースフォロワ回路又はダイオード接続回路（ＶＤＤＣＯＲＥとＶＤＤとの間に接続されたダイオード）によって電圧６０１（ＶＤＤ）に追従する。電圧６０２（ＶＤＤＣＯＲＥ）は、時間ＴＵ１〜ＴＵ２及び時間ＴＤ１〜ＴＤ２において中間レベルＶＤＤＣＯＲＥＩＮＴの電圧で安定化する。中間レベルＶＤＤＣＯＲＥＩＮＴは、基本論理ゲート（例えば、ＮＡＮＤ、ＮＯＲ、ＩＮＶ、ＤＦＦなど）がデジタルな動作を開始できるような電圧である。典型的には、このレベルは少なくともＶｔｎ（ＮＭＯＳ閾値電圧）又はＶｔｐ（ＰＭＯＳ閾値電圧）の最高値、例えば、＝〜０．３〜０．７ボルト以上である。ＴＵ３〜ＴＤ１では、電圧６０２（ＶＤＤＣＯＲＥ）は、精密な安定化回路によって最終的な所望の電圧レベルで安定化される。
図７を参照すると、電力シーケンシングモード７００が示されている。電圧ソース５０７が電圧７０１（ＶＤＤ）を生成し、電圧ソース５０８が電圧７０２（ＶＤＤＣＯＲＥ）を生成し、電圧ソース５０９が電圧７０３（ＶＤＤＦＬＡＳＨ）を生成する。時間ＴＵ０〜ＴＵ５の期間はパワーオンシーケンスを示し、時間ＴＤ０〜ＴＤ２の期間はパワーダウンシーケンスを示す。従来技術とは異なり、電圧７０１（ＶＤＤ）及び電圧７０３（ＶＤＤＦＬＡＳＨ）はパワーダウンシーケンス中の時間ＴＤ０において同時に（又はほぼ同時に）下降を開始し、電圧７０１（ＶＤＤ）、電圧７０２（ＶＤＤＣＯＲＥ）、及び電圧７０３（ＶＤＤＦＬＡＳＨ）は時間ＴＤ１において同時に（又はほぼ同時に）下降していて、時間ＴＤ２において同時に（又はほぼ同時に）０Ｖに達する。上昇時には、電圧７０２（ＶＤＤＣＯＲＥ）が上昇して時間ＴＵ３で最終的な所望の電圧になり、次いで、いくらかの時間が経過した後のＴＵ４になると、電圧７０３（ＶＤＤＦＬＡＳＨ）が上昇を開始し、時間ＴＵ５で最終的な所望の電圧になる。この実施形態では、電圧７０２（ＶＤＤＣＯＲＥ）は電圧７０３（ＶＤＤＦＬＡＳＦＨ）よりも早く活動状態になる、即ち、電圧７０２は、電圧７０３が上昇を開始するよりも先に所望のレベルに達する。この場合、内蔵フラッシュ５０５の制御論理は、電圧７０３（ＶＤＤＦＬＡＳＨ）の回路が動作を開始する前に動作し、その結果、チップ機能を制御することができる。典型的には、電圧７０３（ＶＤＦＬＡＳＨ）の回路は、主として、電圧７０２（ＶＤＤＣＯＲＥ）により電力を供給された制御論理によって制御される。一実施形態では、上昇時間ＴＵ０〜ＴＵ４の間、電圧７０３（ＶＤＤＦＬＡＳＨ）は浮遊レベル（ハイインピーダンス、駆動されていない）である。
図８を参照すると、電力シーケンシングモード８００が示されている。電圧ソース５０７が電圧８０１（ＶＤＤ）を生成し、電圧ソース５０８が電圧８０２（ＶＤＤＣＯＲＥ）を生成し、電圧ソース５０９が電圧８０３（ＶＤＤＦＬＡＳＨ）を生成する。時間ＴＵ０〜ＴＵ３の期間はパワーオンシーケンスを示し、時間ＴＤ０〜ＴＤ２の期間はパワーダウンシーケンスを示す。従来技術とは異なり、電圧８０１（ＶＤＤ）及び電圧８０３（ＶＤＤＦＬＡＳＨ）はパワーアップシーケンス中の時間ＴＵ０において同時に上昇を開始し、電圧８０１（ＶＤＤ）、電圧８０２（ＶＤＤＣＯＲＥ）、及び電圧８０３（ＶＤＤＦＬＡＳＨ）は時間ＴＤ２において同時に０Ｖに達する。パワーアップフェーズにおいて、電圧８０１及び８０３（ＶＤＤＦＬＡＳＨ）が上昇し最終的な電圧で安定化するまでの間（時間ＴＵ０〜ＴＵ１）、電圧８０２（ＶＤＤＣＯＲＥ）は、本質的に０ボルトにとどまり、時間ＴＵ２で上昇を開始し、時間ＴＵ３で安定化する。時間ＴＵ０〜ＴＵ３では、電圧８０３（ＶＤＤＦＬＡＳＨ）の回路及び電圧８０２（ＶＤＤＣＯＲＥ）の回路が、電圧８０１（ＶＤＤ）により電力を供給されたＶＤＤ制御論理によって有効化又は無効化される。一実施形態では、電圧８０１（ＶＤＤ）の上昇期間ＴＵ０〜ＴＵ１において、電圧８０２（ＶＤＤＣＯＲＥ）は浮遊レベル（ハイインピーダンス）である。
図９を参照すると、電力シーケンシングモード９００が示されている。電圧ソース５０７が電圧９０１（ＶＤＤ）を生成し、電圧ソース５０８が電圧９０２（ＶＤＤＣＯＲＥ）を生成し、電圧ソース５０９が電圧９０３（ＶＤＤＦＬＡＳＨ）を生成する。時間ＴＵ０〜ＴＵ５の期間はパワーオンシーケンスを示し、時間ＴＤ０〜ＴＤ４の期間はパワーダウンシーケンスを示す。パワーアップシーケンスは、パワーアップシーケンスモード７００のものと同様である。パワーダウンシーケンスは、パワーアップシーケンスを鏡映したシーケンスである。
図１０を参照すると、電力シーケンシングモード１０００が示されている。電圧ソース５０７が電圧１００１（ＶＤＤ）を生成し、電圧ソース５０８が電圧１００２（ＶＤＤＣＯＲＥ）を生成し、電圧ソース５０９が電圧１００３（ＶＤＤＦＬＡＳＨ）を生成し、電圧ソース５１０が電圧１００４（ＶＤＤＣＯＲＥＦＬＡＳＨ）を生成する。時間ＴＵ０〜ＴＵ４の期間はパワーオンシーケンスを示し、時間ＴＤ０〜ＴＤ４の期間はパワーダウンシーケンスを示す。従来技術とは異なり、電圧１００１（ＶＤＤ）及び電圧１００２（ＶＤＤＣＯＲＥ）は時間ＴＤ４において同時に０Ｖに達する。電圧１００３（ＶＤＤＦＬＡＳＨ）及び電圧１００４（ＶＤＤＣＯＲＥＦＬＡＳＦ）及び／又は電圧１００１（ＶＤＤ）及び／又は電圧１００２（ＶＤＤＣＯＲＥ）は、内蔵フラッシュデバイス５０５に供給される。電圧１００３（ＶＤＤＦＬＡＳＨ）及び電圧１００４（ＶＤＤＣＯＲＥＦＬＡＳＦ）は両方とも同時に（又はほぼ同時に）上昇し下降する。
上述の電力シーケンスモード６００、７００、８００、９００、１０００、及び１１００では、内蔵フラッシュデバイス５０５が、電圧６０３／７０３／８０３／９０３／１００３／１１０３（ＶＤＤＦＬＡＳＨ）、電圧１００４（ＶＤＤＣＯＲＥＦＬＡＳＨ）、及び／又は電圧６０１／７０１／８０１／９０１／１００１／１１０１（ＶＤＤ）及び／又は電圧６０２／７０２／８０２／９０２／１００２／１１０２（ＶＤＤＣＯＲＥ）を受け取る。一実施形態では、プログラミング及び消去などを行うためにフラッシュで必要とされる高電圧チャージポンプ回路は、電圧６０１／７０１／８０１／９０１／１００１／１１０１ ＶＤＤから電力を供給される。別の実施形態では、プログラミング及び消去などを行うためにフラッシュで必要とされる高電圧チャージポンプ回路は、電圧６０３／７０３／８０３／９０３／１００３／１１０３ ＶＤＤＦＬＡＳＨから電力を供給される。
図１１を参照すると、電力シーケンシングモード１１００が示されている。電圧ソース５０７が電圧１１０１（ＶＤＤ）を生成し、電圧ソース５０８が電圧１１０２（ＶＤＤＣＯＲＥ）を生成し、電圧ソース５０９が電圧１１０３（ＶＤＤＦＬＡＳＨ）を生成する。時間ＴＵ０〜ＴＵ４の期間はパワーオンシーケンスを示し、時間ＴＤ０〜ＴＤ４の期間はパワーダウンシーケンスを示す。従来技術とは異なり、電圧１１０２（ＶＤＤＣＯＲＥ）及び電圧１１０３（ＶＤＤＦＬＡＳＨ）は、パワーオンシーケンス中の時間ＴＵ２において同時に上昇を開始し、パワーダウンシーケンス中の時間ＴＤ３において同時に下降を開始しており、電圧１１０１（ＶＤＤ）、電圧１１０２（ＶＤＤＣＯＲＥ）、及び電圧１１０３（ＶＤＤＦＬＡＳＨ）は時間ＴＤ２において同時に０Ｖに達する。パワーダウンシーケンスは、パワーアップシーケンスを鏡映したシーケンスである。電圧１１０３（ＶＤＤＦＬＡＳＨ）は、電圧１１０２（ＶＤＤＣＯＲＥ）が安定した後に上昇を開始する。
図１２を参照すると、電力管理ユニット５０１の制御システム１２００が示されている。リセット信号１２１０は、電圧ソース５０７、電圧ソース５０８、電圧ソース５０９、及び電圧ソース５１０と連結される。リセット信号１２１０がアクティブの場合、電圧ソース５０７、電圧ソース５０８、電圧ソース５０９、及び電圧ソース５１０がリセットされ、これには、パワーダウンモードを開始することが含まれ得る。検出回路１２０７は電圧ソース５０７から電圧（ＶＤＤ）を受け取り、検出回路１２０８は電圧ソース５０８から電圧（ＶＤＤＣＯＲＥ）を受け取り、検出回路１２０９は電圧ソース５０９から電圧（ＶＤＤＦＬＡＳＨ）を受け取り、検出回路１２１０は電圧ソース５１０から電圧（ＶＤＤＣＯＲＥＦＬＡＳＨ）を受け取る。
検出回路１２０７は、電圧ソース５０７からの電圧が閾値Ｖ１Ａ及びＶ１Ｂ（Ｖ１Ｂ＞Ｖ１Ａ）を超えているか判定し、検出レディ信号１２１７Ａ及び１２１７Ｂをそれぞれ出力する。信号１２１７Ａ／１２１７Ｂが高い場合、電圧ソース５０７（ＶＤＤ）からの電圧は閾値Ｖ１Ａ／Ｖ１Ｂを超えている。
検出回路１２０８は、電圧ソース５０８からの電圧が閾値Ｖ２Ａ及びＶ２Ｂ（Ｖ２Ｂ＞Ｖ２Ａ）を超えているか判定し、検出レディ信号１２１８Ａ及び１２１８Ｂをそれぞれ出力する。信号１２１８Ａ／１２１８Ｂが高い場合、電圧ソース５０８（ＶＤＤＣＯＲＥ）からの電圧は閾値Ｖ２Ａ／Ｖ２Ｂを超えている。
検出回路１２０９は、電圧ソース５０９からの電圧が閾値Ｖ３Ａ及びＶ３Ｂ（Ｖ３Ｂ＞Ｖ３Ａ）を超えているか判定し、検出レディ信号１２１９Ａ及び１２１９Ｂをそれぞれ出力する。信号１２１９Ａ／１２１９Ｂが高い場合、電圧ソース５０９（ＶＤＤＦＬＡＳＨ）からの電圧は閾値Ｖ３Ａ／Ｖ３Ｂを超えている。
検出回路１２１０は、電圧ソース５１０からの電圧が閾値Ｖ４Ａ及びＶ４Ｂ（Ｖ４Ｂ＞Ｖ４Ａ）を超えているか判定し、検出レディ信号１２２０Ａ及び１２２０Ｂをそれぞれ出力する。信号１２２０Ａ／１２２０Ｂが高い場合、電圧ソース５１０（ＶＤＤＣＯＲＥＦＬＡＳＨ）からの電圧は閾値Ｖ４Ａ／Ｖ４Ｂを超えている。
信号１２１７Ａ／１２１７Ｂ、１２１８Ａ／１２１８Ｂ、１２１９Ａ／１２１９Ｂ、１２２０Ａ／１２２０Ｂは、回路の競合及び好ましくない電力消費を避けるためなど、パワーアップシーケンスの上昇中及びパワーダウンシーケンスの下降中に回路及びチップ機能を制御するために使用される。
図１３を参照すると、電力シーケンス有効化回路１３００が示されている。電力シーケンス有効化回路１３００は、ＰＭＯＳトランジスタ１３０１、ＮＭＯＳトランジスタ１３０２、ＮＭＯＳトランジスタ１３０３、及び任意選択のＮＭＯＳトランジスタ１３０４を備え、これらは、図１３に示されているように連結されている。ＶＤＤＦＬＡＳＨ１３０５は、ＶＤＤ１３０６が存在し、ＥＮＶＤＤＦＬＡＳＨ＿Ｎ１３０７がアクティブである場合に生成される。ＶＤＤＦＬＡＳＨ１３０５は、ＰＭＯＳトランジスタ１３０１での電圧降下によってＶＤＤ１３０６より低くなる。ＥＮＶＤＤＦＬＡＳＨ＿Ｎ１３０７がアクティブではない場合、ＶＤＤＦＬＡＳＨ１３０５は、ＶＤＤＦＬＡＳＨ−ＢＩＡＳ１３０８及びＮＭＯＳトランジスタ１３０２での電圧降下によって決まるより低い電圧まで低下する。したがって、ＶＤＤＦＬＡＳＨ１３０５は、０Ｖではなく、ＶＤＤＦＬＡＳＨ−ＢＩＡＳ１３０８前後の電圧まで低下する。別の実施形態では、ＶＤＤＦＬＡＳＨ−ＢＩＡＳ１３０８は、電力シーケンシングモード７００の電圧７０２（ＶＤＤＣＯＲＥ）など、コア論理電力供給ＶＤＤと等しい。別の実施形態では、ＶＤＤＦＬＡＳＨ−ＢＩＡＳ１３０８は浮遊（ハイインピーダンス）である。別の実施形態では、トランジスタ１３０２、１３０３、及び１３０４は接続されず、したがって、ＰＭＯＳトランジスタ１３０１が有効化されなければ、ＶＤＤＦＬＡＳＨ１３０５は浮遊（ハイインピーダンス）である。
図１４を参照すると、ＶＤＤレベルシフタシステム１４００が示されている。ＶＤＤレベルシフタシステム１４００は、図示されているようにＮＭＯＳトランジスタ１４０２に連結されたＰＭＯＳトランジスタ１４０１を備える。ＶＤＤレベルシフタシステム１４００は、ＮＭＯＳトランジスタ１４０３、ＰＭＯＳトランジスタ１４０４、ＮＭＯＳトランジスタ１４０５、ＰＭＯＳトランジスタ１４０６、ＮＭＯＳトランジスタ１４０７、ＰＭＯＳトランジスタ１４０８、ＮＭＯＳトランジスタ１４０９、ＰＭＯＳトランジスタ１４１０、及びＮＭＯＳトランジスタ１４１１を更に備え、これらは図示されているように連結される。ＰＭＯＳトランジスタ１４１０及びＮＭＯＳトランジスタ１４１１は、コア論理電力供給１４１４（ＶＤＤＣＯＲＥ）によって電力を供給される。ＰＭＯＳトランジスタ１４０１及びＮＭＯＳトランジスタ１４０２は、ＩＯ電力供給１４１５（ＶＤＤ）によって電力を供給される。ＰＭＯＳトランジスタ１４０４／１４０６及びＮＭＯＳトランジスタ１４０５／１４０７は、ＩＯ電力供給１４１５（ＶＤＤ）によって電力を供給される。トランジスタ１４０１、１４０２、１４０３、１４０９及び１４０８は、ＶＤＤレベルシフタ１４００の電力制御素子を構成する。トランジスタ１４０４、１４０６、１４０５、１４０７、１４１０、及び１４１１は、通常のレベルシフタを構成する。ＤＩＳ＿ＶＤＤ１４１２が「１」に設定されると、ＯＵＴ＿ＶＤＤ１４１３はＶＤＤになり、ＯＵＴＢ＿ＶＤＤ１４１４は０になる。一実施形態では、トランジスタ１４０１及び信号ＤＩＳ＿ＶＤＤ１４１２の電力供給レベルは、トランジスタ１４０４、１４０６、及び１４０８の電力供給レベル以上である。この回路構成では、制御信号ＤＩＳ＿ＶＤＤ１４１２がアクティブになっていると、出力１４１４及び１４１３は既知の状態である。
図１５を参照すると、電力無効化システム１５００が示されている。電力無効化システム１５００は、ＰＭＯＳトランジスタ１５０１及びＮＭＯＳトランジスタ１５０２を備え、これらは図示されているように連結される。電力無効化システム１５００は、ＰＭＯＳトランジスタ１５０３、ＮＭＯＳトランジスタ１５０４、ＮＭＯＳトランジスタ１５０５、ＮＭＯＳトランジスタ１５０６、ＰＭＯＳトランジスタ１５０７、ＮＭＯＳトランジスタ１５０８、ＰＭＯＳトランジスタ１５０９、ＮＭＯＳトランジスタ１５１０、及びＰＭＯＳトランジスタ１５１１を更に備え、これらは電力供給レベルシフタで示したのと同様に連結される。トランジスタ１５０１、１５０２、１５０４、１５０６、及び１５１１により、このレベルシフタの出力は、同様の電力制御素子による回路１４００の出力と同様の既知の状態となる。電力無効化システム１５００は、ＰＭＯＳトランジスタ１５１２（そのバルクがそのソースに接続されている）、ＰＭＯＳトランジスタ１５１３（そのバルクがそのドレインに接続されている）、ＰＭＯＳトランジスタ１５１４（そのバルクがそのソースに接続されている）、及びＰＭＯＳトランジスタ１５１５（そのバルクがそのドレインに接続されている）を更に備え、これらは図示されているように連結される。ＤＩＳ＿ＶＤＤ１５１６が「１」である場合、ＶＤＤｘＶＤＤＣＯＲＥ１５１７はＶＤＤＣＯＲＥと等しい。
本明細書における本発明に対する言及は、いかなる請求項又は請求項の用語の範囲も限定することを意図するものではなく、代わりに請求項の１つ以上によって包含されることがある１つ以上の特徴に言及することを意図するにすぎない。上述の材料、プロセス、及び数値例は、単なる例示であり、請求項を限定するものと見なされるべきではない。本明細書で使用されるとおり、用語「〜の上方に（over）」及び「〜の上に（on）」の両方は、「直接的に〜の上に」（中間の材料、要素、又は間隙が間に配設されていない）及び「間接的に〜の上に」（中間の材料、要素、又は間隙が間に配設されている）を包括的に含むことに留意されるべきである。同様に、用語「隣接する」は、「直接的に隣接する」（中間の材料、要素、又は間隙が間に配設されていない）及び「間接的に隣接する」（中間の材料、要素、又は間隙が間に配設されている）を含む。例えば、「基板の上方に」要素を形成することは、中間の材料／要素が介在せずに直接的に基板の上にその要素を形成することも、１つ以上の中間の材料／要素が介在して間接的に基板の上にその要素を形成することも含む可能性がある。

Claims (18)

  1. パワーオンシーケンスを実行するように構成されている第１の電圧ソース及び第２の電圧ソースを備える電力管理ユニットであって、
    第１の期間中、前記第１の電圧ソースからの電圧出力は上昇し、かつ前記第２の電圧ソースからの電圧出力は上昇し、
    前記第１の期間の直後の第２の期間中、前記第１の電圧ソースからの電圧出力は上昇し、かつ前記第２の電圧からの電圧出力は一定レベルで推移し、
    前記第２の期間の直後の第３の期間中、前記第１の電圧ソースからの電圧出力は上昇し、かつ前記第２の電圧ソースからの電圧出力は上昇し、
    前記第３の期間の直後の第４の期間中、前記第１の電圧ソースからの電圧出力は上昇し、かつ前記第２の電圧ソースからの電圧出力は一定レベルで推移する、電力管理ユニット。
  2. 前記第１の電圧ソース及び前記第２の電圧ソースが、パワーダウンシーケンスを実行するように構成され、
    第５の期間中、前記第１の電圧ソースからの電圧出力は下降し、かつ前記第２の電圧からの電圧出力は一定レベルで推移し、
    前記第５の期間の直後の第６の期間中、前記第１の電圧ソースからの電圧出力は下降し、かつ前記第２の電圧からの電圧出力は下降し、次いで一定レベルで推移し、
    前記第６の期間の直後の第７の期間中、前記第１の電圧ソースからの電圧出力は下降し、かつ前記第２の電圧ソースからの電圧出力は下降する、請求項１に記載の電力管理ユニット。
  3. パワーオンシーケンスを実行するように構成されている第１の電圧ソース、第２の電圧ソース、及び第３の電圧ソースを備える電力管理ユニットであって、
    第１の期間中、前記第１の電圧ソースからの電圧出力は上昇し、前記第２の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第３の電圧からの電圧出力は一定レベルで推移し、
    前記第１の期間の直後の第２の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧からの電圧出力は一定レベルで推移し、かつ前記第３の電圧ソースは一定レベルで推移し、
    前記第２の期間の直後の第３の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧ソースからの電圧出力は上昇し、かつ前記第３の電圧ソースからの電圧出力は一定レベルで推移し、
    前記第３の期間の直後の第４の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧からの電圧出力は一定レベルで推移し、かつ前記第３の電圧ソースは一定レベルで推移し、
    前記第４の期間の直後の第５の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第３の電圧ソースからの電圧出力は上昇する、電力管理ユニット。
  4. 前記第１の電圧ソース、前記第２の電圧ソース、及び前記第２の電圧ソースが、パワーダウンシーケンスを実行するように構成され、
    第６の期間中、前記第１の電圧ソースからの電圧出力は下降し、前記第２の電圧からの電圧出力は一定レベルで推移し、かつ前記第３の電圧ソースからの電圧出力は下降し、
    前記第６の期間の直後の第７の期間中、前記第１の電圧ソースからの電圧出力は下降し、前記第２の電圧ソースからの電圧出力は下降し、かつ前記第３の電圧からの電圧出力は下降する、請求項３に記載の電力管理ユニット。
  5. 前記第１の電圧ソース、前記第２の電圧ソース、かつ前記第２の電圧ソースが、パワーダウンシーケンスを実行するように構成され、
    第６の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧からの電圧出力は一定レベルで推移し、かつ前記第３の電圧ソースからの電圧出力は下降し、
    前記第６の期間の直後の第７の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第３の電圧からの電圧出力は一定レベルで推移し、
    前記第７の期間の直後の第８の期間中、前記第１の電圧ソースからの電圧出力は下降し、前記第２の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第３の電圧からの電圧出力は一定レベルで推移し、
    前記第８の期間の直後の第９の期間中、前記第１の電圧ソースからの電圧出力は下降し、前記第２の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第３の電圧からの電圧出力は下降する、請求項３に記載の電力管理ユニット。
  6. パワーオンシーケンスを実行するように構成されている第１の電圧ソース、第２の電圧ソース、及び第３の電圧ソースを備える電力管理ユニットであって、
    第１の期間中、前記第１の電圧ソースからの電圧出力は上昇し、前記第２の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第３の電圧からの電圧出力は上昇し、
    前記第１の期間の直後の第２の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧からの電圧出力は一定レベルで推移し、かつ前記第３の電圧ソースは一定レベルで推移し、
    前記第２の期間の直後の第３の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧ソースからの電圧出力は上昇し、かつ前記第３の電圧ソースからの電圧出力は一定レベルで推移する、電力管理ユニット。
  7. 前記第１の電圧ソース、前記第２の電圧ソース、及び前記第２の電圧ソースが、パワーダウンシーケンスを実行するように構成され、
    第４の期間中、前記第１の電圧ソースからの電圧出力は下降し、前記第２の電圧からの電圧出力は一定レベルで推移し、かつ前記第３の電圧ソースからの電圧出力は下降し、
    前記第４の期間の直後の第５の期間中、前記第１の電圧ソースからの電圧出力は下降し、前記第２の電圧ソースからの電圧出力は下降し、かつ前記第３の電圧からの電圧出力は下降する、請求項６に記載の電力管理ユニット。
  8. パワーオンシーケンスを実行するように構成されている第１の電圧ソース、第２の電圧ソース、第３の電圧ソース、及び第４の電圧ソースを備える電力管理ユニットであって、
    第１の期間中、前記第１の電圧ソースからの電圧出力は上昇し、前記第２の電圧ソースからの電圧出力は一定レベルで推移し、前記第３の電圧からの電圧出力は一定レベルで推移し、かつ前記第４の電圧からの電圧出力は一定レベルで推移し、
    前記第１の期間の直後の第２の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧からの電圧出力は一定レベルで推移し、前記第３の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第４の電圧ソースからの電圧出力は一定レベルで推移し、
    前記第２の期間の直後の第３の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧からの電圧出力は上昇し、次いで一定レベルで推移し、前記第３の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第４の電圧ソースからの電圧出力は一定レベルで推移し、
    前記第３の期間の直後の第４の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧からの電圧出力は一定レベルで推移し、前記第３の電圧ソースからの電圧出力は上昇し、かつ前記第４の電圧ソースからの電圧出力は上昇する、電力管理ユニット。
  9. 前記第１の電圧ソース、前記第２の電圧ソース、前記第３の電圧ソース、及び前記第４の電圧ソースが、パワーダウンシーケンスを実行するように構成され、
    第５の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧からの電圧出力は一定レベルで推移し、前記第３の電圧ソースからの電圧出力は下降し、かつ前記第４の電圧ソースからの電圧出力は一定で推移し、次いで下降し、
    前記第５の期間の直後の第６の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧からの電圧出力は一定レベルで推移し、前記第３の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第４の電圧ソースからの電圧出力は一定レベルで推移し、
    前記第６の期間の直後の第７の期間中、前記第１の電圧ソースからの電圧出力は下降し、前記第２の電圧からの電圧出力は一定レベルで推移し、前記第３の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第４の電圧ソースからの電圧出力は一定レベルで推移し、
    前記第７の期間の直後の第８の期間中、前記第１の電圧ソースからの電圧出力は下降し、前記第２の電圧からの電圧出力は下降し、前記第３の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第４の電圧ソースからの電圧出力は一定レベルで推移する、請求項８に記載の電力管理ユニット。
  10. パワーオンシーケンスを実行するように構成されている第１の電圧ソース、第２の電圧ソース、及び第３の電圧ソースを備える電力管理ユニットであって、
    第１の期間中、前記第１の電圧ソースからの電圧出力は上昇し、前記第２の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第３の電圧ソースからの電圧出力は一定レベルで推移し、
    前記第１の期間の直後の第２の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧からの電圧出力は一定レベルで推移し、かつ前記第３の電圧ソースは一定レベルで推移し、
    前記第２の期間の直後の第３の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧ソースからの電圧出力は上昇し、次いで一定レベルで推移し、かつ前記第３の電圧ソースからの電圧出力は上昇し、次いで一定レベルで推移し、
    前記第５の期間の直後の第４の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧ソースからの電圧出力は上昇し、次いで一定レベルで推移し、かつ前記第３の電圧ソースからの電圧出力は上昇する、電力管理ユニット。
  11. 前記第１の電圧ソース、前記第２の電圧ソース、及び前記第２の電圧ソースが、パワーダウンシーケンスを実行するように構成され、
    第５の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧からの電圧出力は一定レベルで推移し、かつ前記第３の電圧ソースからの電圧出力は下降し、
    前記第５の期間の直後の第６の期間中、前記第１の電圧ソースからの電圧出力は一定レベルで推移し、前記第２の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第３の電圧からの電圧出力は一定レベルで推移し、
    前記第６の期間の直後の第７の期間中、前記第１の電圧ソースからの電圧出力は下降し、前記第２の電圧ソースからの電圧出力は一定レベルで推移し、かつ前記第３の電圧からの電圧出力は一定レベルで推移し、
    前記第７の期間の直後の第８の期間中、前記第１の電圧ソースからの電圧出力は下降し、前記第２の電圧ソースからの電圧出力は下降し、かつ前記第３の電圧からの電圧出力は下降する、請求項１０に記載の電力管理ユニット。
  12. 主電力ソース、コア論理電力ソース、及び電力制御ユニットを備える電力管理制御システムの動作方法であって、
    前記主電力ソースからの出力電圧が第１の所定のレベルを超えているときに第１の検出レディ出力信号を供給する工程と、
    前記コア論理電力ソースからの出力電圧が第２の所定のレベルを超えているときに第２の検出レディ出力信号を供給する工程と、
    前記第１の検出レディ出力信号に反応した前記電力制御ユニットにより、前記主電力ソースから内蔵フラッシュメモリデバイスへの前記電力の供給を有効にする工程と、
    前記第２の検出レディ出力信号に反応した前記電力制御ユニットにより、前記コア論理電力ソースから前記内蔵フラッシュメモリデバイスへの前記電力の供給を有効にする工程と、を含む、方法。
  13. 前記電力制御ユニットにより、前記主電力ソースからチャージポンプ回路への前記電力の供給を有効にする工程を更に含む、請求項１２に記載の方法。
  14. 電力シーケンス有効化回路であって、
    ＰＭＯＳトランジスタと、
    第１のＮＭＯＳトランジスタと、
    第１の電圧ソースであって、パワーオンシーケンスを実行するように構成されている、第１の電圧ソースと、を備え、
    パワーアップ期間中、前記第１の電圧ソースからの電圧出力が、前記ＰＭＯＳトランジスタを通って第２の電圧ソースからの電圧出力に向かって上昇し、
    パワーダウン期間中、前記第２の電圧ソースからの電圧が、前記第１のＮＭＯＳトランジスタを通って０ボルトを超える中間電圧に向かって下降する、電力シーケンス有効化回路。
  15. 前記第１の電圧ソース及び第２の電圧ソースの有効化回路を制御するための電力管理制御システムを更に備える、請求項１４に記載の回路。
  16. 前記電力管理制御システムが、前記有効化回路を制御するための複数の検出レディ出力信号を供給する、請求項１５に記載の回路。
  17. 前記中間電圧が浮遊である、請求項１４に記載の回路。
  18. 電力無効化システムであって、
    第１のセットであり、第１のＰＭＯＳトランジスタと、第２のＰＭＯＳトランジスタと、を備え、前記第１のＰＭＯＳトランジスタのバルクが前記第１のＰＭＯＳトランジスタのソースに接続され、前記第２のＰＭＯＳトランジスタのバルクが前記第２のＰＭＯＳトランジスタのドレインに接続され、前記第１のＰＭＯＳトランジスタのドレインが前記第２のＰＭＯＳトランジスタのソースに接続される、第１のセットと、
    第２のセットであり、第３のＰＭＯＳトランジスタと、第４のＰＭＯＳトランジスタと、を備え、前記第３のＰＭＯＳトランジスタのバルクが前記第３のＰＭＯＳトランジスタのソースに接続され、前記第４のＰＭＯＳトランジスタのバルクが前記第４のＰＭＯＳトランジスタのドレインに接続され、及び前記第３のＰＭＯＳトランジスタのドレインが前記第４のＰＭＯＳトランジスタのソースに接続される、第２のセットと、
    前記第１のＰＭＯＳトランジスタのソースに接続された第１の電圧ソースと、
    前記第３のＰＭＯＳトランジスタのソースに接続された第２の電圧ソースと、
    前記第１のセット及び前記第２のセットを制御する既知の状態出力を有する電力レベルシフティング回路と、を備え、前記第２のＰＭＯＳトランジスタの前記ドレインが前記第４のＰＭＯＳトランジスタの前記ドレインに接続される、電力無効化システム。
JP2017515673A 2014-05-29 2015-05-03 内蔵フラッシュメモリデバイス用の改良された電力シーケンシング Active JP6500095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019049413A JP6944479B2 (ja) 2014-05-29 2019-03-18 内蔵フラッシュメモリデバイス用の改良された電力シーケンシング

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/290,779 2014-05-29
US14/290,779 US9417675B2 (en) 2014-05-29 2014-05-29 Power sequencing for embedded flash memory devices
PCT/US2015/028976 WO2015183473A1 (en) 2014-05-29 2015-05-03 Improved power sequencing for embedded flash memory devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019049413A Division JP6944479B2 (ja) 2014-05-29 2019-03-18 内蔵フラッシュメモリデバイス用の改良された電力シーケンシング

Publications (2)

Publication Number Publication Date
JP2017518600A true JP2017518600A (ja) 2017-07-06
JP6500095B2 JP6500095B2 (ja) 2019-04-10

Family

ID=53200307

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017515673A Active JP6500095B2 (ja) 2014-05-29 2015-05-03 内蔵フラッシュメモリデバイス用の改良された電力シーケンシング
JP2019049413A Active JP6944479B2 (ja) 2014-05-29 2019-03-18 内蔵フラッシュメモリデバイス用の改良された電力シーケンシング

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019049413A Active JP6944479B2 (ja) 2014-05-29 2019-03-18 内蔵フラッシュメモリデバイス用の改良された電力シーケンシング

Country Status (7)

Country Link
US (3) US9417675B2 (ja)
EP (2) EP3416168B1 (ja)
JP (2) JP6500095B2 (ja)
KR (1) KR102002678B1 (ja)
CN (2) CN109887530B (ja)
TW (1) TWI597598B (ja)
WO (1) WO2015183473A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125057A (ja) * 2017-01-10 2018-08-09 イーメモリー テクノロジー インコーポレイテッド 不揮発性メモリ用駆動回路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9417675B2 (en) * 2014-05-29 2016-08-16 Silicon Storage Technology, Inc. Power sequencing for embedded flash memory devices
KR20180085418A (ko) 2017-01-18 2018-07-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
CN109188941B (zh) * 2018-09-14 2020-06-09 北京空间机电研究所 空间遥感相机ccd电源硬时序控制电路
US11257549B2 (en) * 2020-05-08 2022-02-22 Micron Technology, Inc. Sequential voltage control for a memory device
US11776587B2 (en) 2021-02-11 2023-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Power ramping sequence control for a memory device
WO2023089683A1 (ja) 2021-11-17 2023-05-25 東芝三菱電機産業システム株式会社 モジュール型無停電電源装置および無停電電源システム

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236694A (ja) * 1991-05-07 1994-08-23 Intel Corp 高電圧レベル変換回路
WO1995009483A1 (en) * 1993-09-30 1995-04-06 Macronix International Co., Ltd. Improved supply voltage detection circuit
JPH09503880A (ja) * 1993-09-30 1997-04-15 マクロニクス インターナショナル カンパニイ リミテッド 改良型電源電圧検出回路
JPH09270196A (ja) * 1996-03-29 1997-10-14 Nec Corp 電源切り替え回路
JPH1195877A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd コントローラ用パワーシーケンス回路装置
JP2000152497A (ja) * 1998-11-05 2000-05-30 Hitachi Ltd パワーシーケンス回路装置
US20030098741A1 (en) * 2001-11-28 2003-05-29 Fujitsu Limited Semiconductor integrated circuit
US20040071036A1 (en) * 2002-10-15 2004-04-15 Samsung Electronics Co., Ltd. Internal voltage converter scheme for controlling the power-up slope of internal supply voltage
JP2005269812A (ja) * 2004-03-19 2005-09-29 Nec Corp パワーシーケンス回路
JP2006042304A (ja) * 2004-07-28 2006-02-09 United Memories Inc パワーゲーティングの回路および方法
US20070001516A1 (en) * 2005-06-29 2007-01-04 Masahiro Kamoshida Semiconductor integrated circuit device with power-on reset circuit for detecting the operating state of an analog circuit
US20080198657A1 (en) * 2007-02-16 2008-08-21 Jin-Ki Kim Non-volatile semiconductor memory having multiple external power supplies
US20100066339A1 (en) * 2008-05-12 2010-03-18 Fujitsu Microelectronics Limited Semiconductor device and system
US20130107632A1 (en) * 2011-11-01 2013-05-02 Silicon Storage Technology, Inc. Mixed Voltage Non-volatile Memory Integrated Circuit With Power Saving
US20130207695A1 (en) * 2012-02-14 2013-08-15 Samsung Electronics Co., Ltd. Power supply circuits with discharge capability and methods of operating same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0181358B1 (ko) * 1996-04-18 1999-05-15 이대원 복수의 정전압원 발생장치
US5936892A (en) * 1996-09-30 1999-08-10 Advanced Micro Devices, Inc. Memory cell DC characterization apparatus and method
KR100255161B1 (ko) * 1996-12-24 2000-05-01 김영환 플래쉬 메모리셀의 섹터 보호 회로
CA2230681C (en) * 1998-02-27 2003-07-15 Hong Seok Kim Power-up/power-down detection circuit
JP4057756B2 (ja) * 2000-03-01 2008-03-05 松下電器産業株式会社 半導体集積回路
US6507173B1 (en) * 2001-06-22 2003-01-14 02 Micro International Limited Single chip power management unit apparatus and method
JP3957560B2 (ja) 2002-05-23 2007-08-15 松下電器産業株式会社 半導体装置
US6977833B2 (en) * 2003-10-28 2005-12-20 Lsi Logic Corporation CMOS isolation cell for embedded memory in power failure environments
KR100635204B1 (ko) * 2004-12-29 2006-10-16 주식회사 하이닉스반도체 외부 전압에 무관하게 안정된 자동 독출 기능을 가지는플래쉬 메모리 장치 및 그 자동 독출 제어 방법
US20060145749A1 (en) * 2004-12-30 2006-07-06 Dipankar Bhattacharya Bias circuit having reduced power-up delay
US7167017B2 (en) * 2005-03-24 2007-01-23 Texas Instruments Incorporated Isolation cell used as an interface from a circuit portion operable in a power-down mode to a circuit portion in a power-up mode
US7568115B2 (en) * 2005-09-28 2009-07-28 Intel Corporation Power delivery and power management of many-core processors
US7697365B2 (en) 2007-07-13 2010-04-13 Silicon Storage Technology, Inc. Sub volt flash memory system
US7925910B2 (en) * 2007-07-19 2011-04-12 Micron Technology, Inc. Systems, methods and devices for limiting current consumption upon power-up
JP5045294B2 (ja) * 2007-07-30 2012-10-10 富士通セミコンダクター株式会社 カスコードカレントミラー回路を有する内部電源回路
KR100909636B1 (ko) 2008-03-18 2009-07-27 주식회사 하이닉스반도체 듀얼 파워 업 신호 발생 회로
US8169839B2 (en) * 2009-02-11 2012-05-01 Stec, Inc. Flash backed DRAM module including logic for isolating the DRAM
US8018773B2 (en) 2009-03-04 2011-09-13 Silicon Storage Technology, Inc. Array of non-volatile memory cells including embedded local and global reference cells and system
US8836166B2 (en) * 2010-10-15 2014-09-16 Fairchild Semiconductor Corporation Power management with over voltage protection
US8892922B2 (en) * 2010-11-30 2014-11-18 Apple Inc. Voltage detection
CN102082502B (zh) * 2011-01-19 2013-03-13 无锡中星微电子有限公司 快速启动的电源转换电路
DE102012203043A1 (de) * 2011-03-03 2012-09-06 Samsung Electronics Co., Ltd. System-auf-Chip, elektronisches Bauelement und System sowie Betriebsverfahren
KR20130050795A (ko) 2011-11-08 2013-05-16 에스케이하이닉스 주식회사 반도체 장치
US9979202B2 (en) * 2012-01-17 2018-05-22 Ecamion Inc. Control, protection and power management system for an energy storage system
US8436674B1 (en) * 2012-03-23 2013-05-07 Altasens, Inc. Self-scaled voltage booster
US9197086B2 (en) * 2012-04-30 2015-11-24 Hewlett-Packard Development Company, L.P. Boosting input power
US9190854B2 (en) * 2012-06-15 2015-11-17 Broadcom Corporation Charger external power device gain sampling
WO2014085266A1 (en) * 2012-11-30 2014-06-05 Intel Corporation Apparatus, method and system for determining reference voltages for a memory
US9417675B2 (en) * 2014-05-29 2016-08-16 Silicon Storage Technology, Inc. Power sequencing for embedded flash memory devices

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236694A (ja) * 1991-05-07 1994-08-23 Intel Corp 高電圧レベル変換回路
WO1995009483A1 (en) * 1993-09-30 1995-04-06 Macronix International Co., Ltd. Improved supply voltage detection circuit
JPH09503880A (ja) * 1993-09-30 1997-04-15 マクロニクス インターナショナル カンパニイ リミテッド 改良型電源電圧検出回路
JPH09270196A (ja) * 1996-03-29 1997-10-14 Nec Corp 電源切り替え回路
JPH1195877A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd コントローラ用パワーシーケンス回路装置
JP2000152497A (ja) * 1998-11-05 2000-05-30 Hitachi Ltd パワーシーケンス回路装置
US20030098741A1 (en) * 2001-11-28 2003-05-29 Fujitsu Limited Semiconductor integrated circuit
JP2003162895A (ja) * 2001-11-28 2003-06-06 Fujitsu Ltd 半導体集積回路
US20040071036A1 (en) * 2002-10-15 2004-04-15 Samsung Electronics Co., Ltd. Internal voltage converter scheme for controlling the power-up slope of internal supply voltage
JP2004139594A (ja) * 2002-10-15 2004-05-13 Samsung Electronics Co Ltd 内部供給電圧のパワーアップ傾きを制御するための内部電圧変換器構造
JP2005269812A (ja) * 2004-03-19 2005-09-29 Nec Corp パワーシーケンス回路
JP2006042304A (ja) * 2004-07-28 2006-02-09 United Memories Inc パワーゲーティングの回路および方法
US20070001516A1 (en) * 2005-06-29 2007-01-04 Masahiro Kamoshida Semiconductor integrated circuit device with power-on reset circuit for detecting the operating state of an analog circuit
JP2007012134A (ja) * 2005-06-29 2007-01-18 Toshiba Corp 半導体集積回路装置
US20080198657A1 (en) * 2007-02-16 2008-08-21 Jin-Ki Kim Non-volatile semiconductor memory having multiple external power supplies
JP2010518544A (ja) * 2007-02-16 2010-05-27 モサイド・テクノロジーズ・インコーポレーテッド 多数の外部電力供給部を有する不揮発性半導体メモリ
US20100066339A1 (en) * 2008-05-12 2010-03-18 Fujitsu Microelectronics Limited Semiconductor device and system
JP2010135015A (ja) * 2008-12-05 2010-06-17 Fujitsu Microelectronics Ltd 半導体デバイスおよびシステム
US20130107632A1 (en) * 2011-11-01 2013-05-02 Silicon Storage Technology, Inc. Mixed Voltage Non-volatile Memory Integrated Circuit With Power Saving
JP2014532953A (ja) * 2011-11-01 2014-12-08 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 省電力混合電圧不揮発性メモリ集積回路
US20130207695A1 (en) * 2012-02-14 2013-08-15 Samsung Electronics Co., Ltd. Power supply circuits with discharge capability and methods of operating same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125057A (ja) * 2017-01-10 2018-08-09 イーメモリー テクノロジー インコーポレイテッド 不揮発性メモリ用駆動回路

Also Published As

Publication number Publication date
CN109887530B (zh) 2023-03-07
TWI597598B (zh) 2017-09-01
EP3149731A1 (en) 2017-04-05
CN106463159B (zh) 2019-03-05
CN106463159A (zh) 2017-02-22
JP2019133736A (ja) 2019-08-08
EP3149731B1 (en) 2018-09-26
JP6944479B2 (ja) 2021-10-06
TW201610655A (zh) 2016-03-16
KR20170009998A (ko) 2017-01-25
WO2015183473A1 (en) 2015-12-03
US9678553B2 (en) 2017-06-13
US9417675B2 (en) 2016-08-16
US10216242B2 (en) 2019-02-26
KR102002678B1 (ko) 2019-07-23
US20170269662A1 (en) 2017-09-21
US20150346791A1 (en) 2015-12-03
JP6500095B2 (ja) 2019-04-10
EP3416168B1 (en) 2019-12-25
EP3416168A1 (en) 2018-12-19
US20160218716A1 (en) 2016-07-28
CN109887530A (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
JP6500095B2 (ja) 内蔵フラッシュメモリデバイス用の改良された電力シーケンシング
TWI715871B (zh) 改良式快閃記憶體單元與相關解碼器
JP5908645B2 (ja) 不揮発性メモリ装置及びその動作方法
KR101982948B1 (ko) 비휘발성 분리형 게이트 메모리 디바이스 및 그의 동작 방법
JP6208895B2 (ja) 低電力ナノメートルフラッシュメモリ装置において使用される改良型感知回路
US10615782B2 (en) Semiconductor device
JP6768776B2 (ja) フラッシュメモリ装置のハイブリッドチャージポンプ並びに調節手段及び方法
US8344766B2 (en) Reset circuit of high voltage circuit
KR101459506B1 (ko) Mtp 메모리 장치
JP2009289367A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R150 Certificate of patent or registration of utility model

Ref document number: 6500095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250