JP2017118704A - 過電圧保護装置 - Google Patents

過電圧保護装置 Download PDF

Info

Publication number
JP2017118704A
JP2017118704A JP2015252307A JP2015252307A JP2017118704A JP 2017118704 A JP2017118704 A JP 2017118704A JP 2015252307 A JP2015252307 A JP 2015252307A JP 2015252307 A JP2015252307 A JP 2015252307A JP 2017118704 A JP2017118704 A JP 2017118704A
Authority
JP
Japan
Prior art keywords
voltage
terminal
transistor
power supply
overvoltage protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015252307A
Other languages
English (en)
Other versions
JP6534345B2 (ja
Inventor
紀彦 田仲
Norihiko Tanaka
紀彦 田仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Electronics Inc
Original Assignee
Alpine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpine Electronics Inc filed Critical Alpine Electronics Inc
Priority to JP2015252307A priority Critical patent/JP6534345B2/ja
Priority to CN201611181120.1A priority patent/CN106921153A/zh
Publication of JP2017118704A publication Critical patent/JP2017118704A/ja
Application granted granted Critical
Publication of JP6534345B2 publication Critical patent/JP6534345B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage

Abstract

【課題】電源のオン/オフの状態に関わらずに信号線の過電圧から装置を保護する「過電圧保護装置」を提供する。【解決手段】プロセッサ１２の通信用端子１２２に接続した内部信号線ＳＬと、通信線ＣＬとの間に直列に接続された抵抗Ｒと、内部信号線ＳＬにカソードが接続し、グランドGNDにアノードが接続したダイオードＤと、電源端子１２１にベースが接続し、内部信号線ＳＬにエミッタが接続し、グランドGNDにコレクタが接続したPNP型のトランジスタＱを設ける。動作中のトランジスタＱのベース-エミッタ間電圧（接合部飽和電圧）をVBEとして、トランジスタＱの作用により、電源VDDがオン(電圧V1)のとき、内部信号線ＳＬの電圧は電源VDD+VBEに制限され（ａ）、電源VDDがオフ(電圧0V)のとき、内部信号線ＳＬの電圧は電源0V+VBEに制限される（ｂ）。【選択図】図３

Description

本発明は、信号線を用いて信号を伝送する装置を信号線の過電圧から保護する技術に関するものである。
信号線を用いて信号を伝送する装置を信号線の過電圧から保護する技術としては、図７ａに示すように、装置７００の信号伝送用の端子７１０に抵抗７０１を介して信号線ＣＬを接続すると共に、装置７００の端子７１０にカソードをグランドにアノードを接続したダイオード７０２と、装置７００の端子７１０にアノードを電源にカソードを接続したダイオード７０３とを設け、抵抗７０１で端子７１０に流れる電流を抑制しつつ、ダイオード７０２で端子７１０に印加される電圧のグランド電位より低い電位への低下を抑止し、ダイオード７０３で端子７１０に印加される電圧の電源の電位より高い電位への上昇を抑止する技術が知られている（たとえば、特許文献１）。
また、信号線を用いて信号を伝送する装置７００を信号線の過電圧から保護する技術としては、図７ｂに示すように、装置７００の信号伝送用の端子７１０にカソードをグランドにアノードを接続したツェナーダイオード７１２を設け、抵抗７１１で端子７１０に流れる電流を抑制しつつ、ツェナーダイオード７１３で端子７１０に印加される電圧の、ツェナーダイオード７１２のツェナー電圧より高い電位への上昇を抑止する技術が知られている（たとえば、特許文献２）。
特開平３-８５０１６号公報 特開２００９-７１３７３号公報
図７ａに示した技術によれば、信号線ＣＬに過電圧が生じダイオード７０３を介して電源に流れ込む電流が装置７００の消費電流より大きくなると、装置７００の電源の電位が装置７００の定格電圧よりも上昇してしまい、装置７００が破壊されてしまうことがある。
また、図７ｂの技術によれば、装置７００の電源がオフの状態で、信号線ＣＬに過電圧が生じると、端子７１０に印加される電圧が、絶対定格電圧を超えてしまい、装置７００が破壊されてしまうことがある。
すなわち、たとえば、端子７１０の絶対定格電圧が、グランド電位-0.5Vと電源電位+0.5Vの間の範囲であり、電源がオンのときの電源電圧が5V、ツェナーダイオード７１２のツェナー電圧が5Vであるものとすると、電源がオンのときには、絶対定格電圧の範囲は、-0.5Vと5.5V(5V+0.5V)の範囲となる。そして、電源がオンのときは、端子７１０に印加される電圧はツェナー電圧の5V以下に制限されるので、端子７１０に印加される電圧は絶対定格電圧の範囲内となる。一方、装置７００の電源がオフの状態で電源電位が0Vのときには絶対定格電圧は-0.5Vと+0.5Vの間の範囲となるので、端子７１０に印加される電圧をツェナー電圧の5V以下に制限しても、端子７１０に印加される電圧を絶対定格電圧の範囲内に制限することはできなくなる。
また、一般的なツェナーダイオードのツェナー電圧には個体差が大きいという問題もある。
そこで、本発明は、信号線を用いて信号を伝送する装置を、装置の電源のオン/オフの状態に関わらずに信号線の過電圧から保護することを課題とする。
前記課題達成のために、本発明は、信号線を用いて信号を伝送する装置を過電圧から保護する過電圧保護装置に、前記信号線で伝送する信号を入力もしくは出力する前記装置の端子である信号端子の電圧が、前記装置の電源が供給される当該装置の端子である電源端子の電圧よりも所定レベル以上大きくなったときにオン状態となり、前記装置の前記信号端子と前記装置のグランドとを接続するスイッチを備えたものである。
このような過電圧保護装置によれば、装置の信号端子の電圧が、装置の電源端子の電圧よりも所定レベル以上大きくなると、スイッチによって電源端子とグランドが接続される。よって、信号端子の電圧は、装置の電源端子に電源電圧が供給されているときには、電源電圧に前記所定のレベルを加算した電圧以上にならないように制限され、装置の電源端子に電源電圧が供給されていないときには、前記所定のレベルの電圧以上にならないように制限される。すなわち、信号端子の電圧は、常に、電源端子の電圧に前記所定のレベルを加算した電圧以下に制限される。したがって、所定のレベルを適切に設定することにより、信号端子の電圧が装置の定格電圧の範囲外に逸脱することを抑止することができる。また、信号端子と電源端子とが直接接続されることもないので、電源端子の電圧上昇も抑制される。
また、本発明は前記課題達成のために、信号線を用いて信号を伝送する装置を過電圧から保護する過電圧保護装置に、前記信号線で伝送する信号を入力もしくは出力する前記装置の端子である信号端子にエミッタが接続し、前記装置の電源が供給される当該装置の端子である電源端子にベースが接続し、前記装置のグランドにコレクタが接続したPNP型のトランジスタを備えたものである。
ここで、この過電圧保護装置には、前記トランジスタのエミッタにカソードが接続し、前記装置のグランドにアノードが接続したダイオードを備えることが好ましい。また、この場合には、前記ダイオードのカソードに第１端が、前記信号線に第２端が接続された抵抗を備えることも好ましい。
これらのような過電圧保護装置によれば、装置の信号端子の電圧が、装置の電源端子の電圧よりもトランジスタの接合部飽和電圧(VBE)以上大きくなると、トランジスタによって、電源端子とグランドが接続される。よって、信号端子の電圧は、装置の電源端子に電源電圧が供給されているときには、電源電圧にトランジスタの接合部飽和電圧(VBE)を加算した電圧以上にならないように制限され、装置の電源端子に電源電圧が供給されていないときには、トランジスタの接合部飽和電圧(VBE)の電圧以上にならないように制限される。すなわｔ、信号端子の電圧は、常に、電源端子の電圧にトランジスタの接合部飽和電圧(VBE)を加算した電圧以下に制限される。したがって、適切な接合部飽和電圧(VBE)のトランジスタを用いることにより、信号端子の電圧が装置の定格電圧の範囲外に逸脱することを抑止することができる。また、信号端子と電源端子とが直接接続されることもないので、電源端子の電圧上昇も抑制される。
また、前記課題達成のために、本発明は、信号線を用いて信号を伝送する装置を過電圧から保護する過電圧保護装置に、前記装置によってオン状態とオフ状態の切り替えが制御される第１のスイッチと、抵抗と、第２のスイッチとを設けたものである。ここで、前記第１スイッチは、オン状態のときに、前記装置の電源が供給される当該装置の端子である電源端子と、前記抵抗の第１端とを接続し、前記抵抗の第２端は前記装置のグランドに接続しており、前記第２のスイッチは、前記信号線で伝送する信号を入力もしくは出力する前記装置の端子である信号端子の電圧が、前記抵抗の前記第１端の電圧よりも所定レベル以上大きくなったときにオン状態となり、前記装置の前記信号端子と前記装置のグランドとを接続する。
ここで、この過電圧保護装置において、前記第２のスイッチとしてはダーリントン接続回路を用いることが好ましい。
このような過電圧保護装置によれば、第１のスイッチをオンしているときには、信号端子の電圧は、電源電圧に前記所定のレベルを加算した電圧以下に制限され、第１のスイッチをオフしているときには、信号端子の電圧は、前記所定のレベルの電圧以下に制限される。また、第１のスイッチをオフしているときには、電源から電圧保護回路への電力の供給は遮断される。
したがって、装置が信号の伝送動作を伴う通常動作を行う期間中、第１のスイッチをオン状態とすれば、信号端子の電圧を電源電圧に前記所定のレベルを加算した電圧以下に制限できる。また、装置の電源端子に電源電圧が供給されていない期間中、第１のスイッチがオフ状態になるように過電圧保護装置を構成することにより、装置の電源端子に電源電圧が供給されていない期間中、信号端子の電圧を前記所定のレベルの電圧以上にならないように制限できる。よって、これらの期間中、常に、信号端子の電圧を、電源端子の電圧に前記所定のレベルを加算した電圧以下に制限することができるので、所定のレベルを適切に設定することにより、信号端子の電圧が装置の定格電圧の範囲外に逸脱することを抑止することができるようになる。
また、装置が信号の伝送動作を行わない待機状態にあるときには、第１のスイッチをオフ状態に設定し、信号端子の電圧を前記所定のレベルの電圧以上にならないように制限して信号端子の電圧が装置の定格電圧の範囲外に逸脱することを抑止しつつ、過電圧保護装置による電源の電力の消費を抑止することができる。
また、前記課題達成のために、本発明は、信号線を用いて信号を伝送する装置を過電圧から保護する過電圧保護装置に、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１のダイオードと、第１の抵抗と、第２の抵抗とを備えたものである。ここで、前記第１のトランジスタは、前記装置の電源が供給される当該装置の端子である電源端子にエミッタが接続し、前記装置の当該過電圧保護装置の制御信号出力用の端子にベースが接続し、前記第１のダイオードのアノードにコレクタが接続した PNP型トランジスタであり、前記第１のダイオードのカソードは、前記第１の抵抗の第１端に接続し、前記第１の抵抗の第２端は前記装置のグランドに接続し、前記第２のトランジスタは、前記信号線で伝送する信号を入力もしくは出力する前記装置の端子である信号端子にエミッタが接続し、前記第１の抵抗の前記第１端にベースが接続し、前記第２の抵抗の第１端にコレクタが接続したPNP型のトランジスタであり、前記第２の抵抗の第２端は前記装置のグランドに接続し、前記第３のトランジスタは、前記装置の前記信号端子にコレクタが接続し、前記第２の抵抗の第１端にベースが接続し、前記装置のグランドにエミッタが接続したNPN型のトランジスタである。
ここで、この過電圧保護装置において、前記第１のダイオードの順電圧は、前記第２のトランジスタの接合部飽和電圧(VBE)に等しくすることが好ましい。
また、この過電圧保護装置には、前記第３のトランジスタのコレクタにカソードが接続し、前記装置のグランドにアノードが接続した第２のダイオードを備えることが好ましい。また、この場合には前記第２のダイオードのカソードに第１端が、前記信号線に第２端が接続された抵抗を設けることも好ましい。
以上のような過電圧保護装置によれば、装置の制御信号出力によって第１トランジスタをオンしているときには、信号端子の電圧は、電源電圧に第２トランジスタの接合部飽和電圧(VBE)を加算した電圧以下に制限され、装置の制御信号出力によって第１トランジスタをオフしているときには、信号端子の電圧は、第２トランジスタの接合部飽和電圧(VBE)以下に制限される。また、第１トランジスタをオフしているときには、電源から電圧保護回路への電力の供給は遮断される。
したがって、装置が信号の伝送動作を伴う通常動作を行う期間中、第１トランジスタをオン状態とすれば、信号端子の電圧を、電源電圧に第２トランジスタの接合部飽和電圧(VBE)を加算した電圧以下に制限できる。また、装置の電源端子に電源電圧が供給されていない期間中は、第１トランジスタはオフ状態となるので、信号端子の電圧は、第２トランジスタの接合部飽和電圧(VBE)の電圧以上にならないように制限される。
よって、これらの期間中、信号端子の電圧を、電源端子の電圧に第２トランジスタの接合部飽和電圧(VBE)を加算した電圧以下に制限することができるで、適切な接合部飽和電圧(VBE)の第２トランジスタを用いることにより、信号端子の電圧が装置の定格電圧の範囲外に逸脱することを抑止することができる。
また、装置が信号の伝送動作を行わない待機状態にあるときに、第１トランジスタをオフ状態に設定することにより、信号端子の電圧を第２トランジスタの接合部飽和電圧(VBE)以上にならないように制限して信号端子の電圧が装置の定格電圧の範囲外に逸脱することを抑止しつつ、過電圧保護装置による電源の電力の消費を抑止することができる。
以上のように、本発明によれば、信号線を用いて信号を伝送する装置を、装置の電源のオン/オフの状態に関わらずに信号線の過電圧から保護することができる。
本発明の第１実施形態に係る処理装置の構成を示すブロック図である。 本発明の第１実施形態に係る保護回路の構成を示す回路図でである。 本発明の第１実施形態に係る保護回路の動作を示す図である。 本発明の第２実施形態に係る処理装置の構成を示すブロック図である。 本発明の第２実施形態に係る保護回路の構成を示す回路図でである。 本発明の第２実施形態に係る保護回路の動作を示す図である。 従来の過電圧保護の技術を示す図である。
以下、本発明の実施形態について説明する。
まず、第１の実施形態について説明する
図１に、本第１実施形態に係る処理装置の構成を示す。
処理装置は、たとえば自動車に搭載される電子機器であり、他の処理装置との間で、信号線ＳＬを用いて信号やデータを伝送する装置である。
そして、図示するように、処理装置１は、電源回路１１、プロセッサ１２、保護回路１３を備えている。
電願回路１１は、外部電源VCCから、内部電源VDDを生成し処理装置１の各部に供給する。なお、外部電源は、たとえば、自動車のバッテリである。
プロセッサ１２は、マイクロコンピュータなどのデータ処理を行う装置であり、電源端子１２１に供給される電源VDDで動作し、通信用端子１２２から信号を送信、または、通信用端子１２２で信号を受信する。
保護回路１３は、他の処理装置１との通信に用いる通信線ＣＬと、プロセッサ１２の通信用端子１２２に接続した内部信号線ＳＬとの間に配置され、通信線ＣＬと内部信号線ＳＬとを接続すると共に、通信線ＣＬの過電圧からプロセッサ１２を保護する。
次に、図２に、保護回路１３の構成を示す。
図示するように、保護回路１３は、プロセッサ１２の通信用端子１２２に接続した内部信号線ＳＬと通信線ＣＬとの間に直列に接続された電流制限用の抵抗Ｒと、内部信号線ＳＬにカソードが接続し、グランドGNDにアノードが接続したダイオードＤと、プロセッサ１２の電源端子１２１にベースが接続し、内部信号線ＳＬにエミッタが接続し、グランドGNDにコレクタが接続したPNP型のトランジスタＱを備えている。
このような保護回路１３によれば、図３ａに示すように、電源VDDがオンの状態で電圧V1の電源がプロセッサ１２の電源端子１２１に供給されているときに、通信線ＣＬに過電圧が加わると、内部信号線ＳＬの電圧が上昇し、トランジスタＱのエミッタの電位が、ベースの電位V1よりも、トランジスタＱの接合部飽和電圧VBE以上大きくなる。なお、接合部飽和電圧VBEとは、トランジスタに、ベース電流が流れているときの、エミッタ-コレクタ間電圧であり、ベース電流の大きさによらずに、ほぼ一定となる。
そして、エミッタの電位が、トランジスタＱの接合部飽和電圧VBE以上、ベースの電位V1より大きくなると、ベース電流IBが流れ、内部信号線ＳＬから、電流が、トランジスタＱのエミッタ、コレクタを通ってグランドGNDに流れるようになる。そして、このとき、内部信号線ＳＬの電位は、V1+VBEにクランプされる。
よって、電源VDDがオンの状態のときに通信線ＣＬに印加される電圧は、V1+VBEを超えないように制限される。
したがって、適当なVBEの値を持つトランジスタをトランジスタＱとして用いることにより、定格電圧の範囲外の過電圧がプロセッサ１２に印加されてしまうことを抑止できる。
また、このような保護回路１３によれば、図３ｂに示すように、電源VDDがオフの状態、すなわち、プロセッサ１２の電源端子１２１に供給される電源VDDが0Vである状態において、通信線ＣＬに過電圧が加わり、内部信号線ＳＬの電圧が上昇し、トランジスタＱのエミッタの電位が、0Vよりも、トランジスタＱの接合部飽和電圧VBE以上大きくなると、ベース電流IBが流れ、内部信号線ＳＬから、電流が、トランジスタＱのエミッタ、コレクタを通ってグランドGNDに流れるようになる。そして、このとき、内部信号線ＳＬの電位は0V+VBEにクランプされる。
よって、電源VDDがオフの状態のときに通信線ＣＬに印加される電圧は、VBEを超えないように制限される。
したがって、適当なVBEの値を持つトランジスタをトランジスタＱとして用いることにより、電源VDDがオフのときでも、定格電圧の範囲外の過電圧がプロセッサ１２に印加されてしまうことを抑止できる。
また、このような保護回路１３によれば、図３ｃに示すように、通信線ＣＬにグランドGNDより低い電圧が加わった場合には、内部信号線ＳＬがダイオードＤを介してグランドGNDに接続され、内部信号線ＳＬの電位は、グランドGNDの電位からダイオードＤの順電圧VFを差し引いた維持される。
以上、本発明の第１実施形態について説明した。
以下、本発明の第２の実施形態について説明する。
図４に、本第２実施形態に係る処理装置１の構成を示す。
図示するように、第２実施形態に係る処理装置１の構成は、図１に示した第１実施形態に化かつ処理装置１の構成と、プロセッサ１２から保護回路１３に制御線ＣＮＴを接続している点のみが異なる。また、本第２実施形態では、プロセッサ１２は、動作モードとして、信号線ＣＬを介した信号の伝送を含む通常の動作を行う通常動作モードと、低消費電力で動作する待機モードを備えているものとする。
図５に、本第２実施形態に係る保護回路１３の構成を示す。
図示するように、保護回路１３は、電流制限用の第１抵抗Ｒ１と、第２抵抗Ｒ２と、第３抵抗Ｒ３と、第１ダイオードＤ１と、第２ダイオードＤ２と、第１トランジスタＱ１と、第２トランジスタＱ２と、第３トランジスタＱ３を備えている。
ここで、第１抵抗Ｒ１は、プロセッサ１２の通信用端子１２２に接続した内部信号線ＳＬと通信線ＣＬとの間に直列に接続されている。また、第１ダイオードＤ１は、内部信号線ＳＬにカソードが接続し、グランドGNDにアノードが接続している。
また、第１トランジスタＱ１は、PNP型のトランジスタであり、エミッタがプロセッサ１２の電源端子１２１に接続し、ベースにプロセッサ１２からの制御線ＣＮＴが接続し、コレクタに第２ダイオードＤ２のアノードが接続している。
そして、第２抵抗Ｒ２の第１端は第２ダイオードＤ２のカソードに接続し、第２端はグランドGNDに接続している。
第２トランジスタＱ２は、PNP型のトランジスタであり、ベースが第２ダイオードＤ２のカソードと第２抵抗Ｒ２の第１端に接続し、エミッタが内部信号線ＳＬに接続している。
第３抵抗Ｒ３の第１端は、第２トランジスタＱ２のコレクタに接続し、第２端はグランドGNDに接続している。
そして、第３トランジスタＱ３のベースは、NPN型のトランジスタであり、ベースが第２トランジスタＱ２のコレクタと第３抵抗Ｒ３の第１端に接続し、コレクタが内部信号線ＳＬに接続し、エミッタがグランドGNDに接続している。
ここで、第２トランジスタＱ２と第３抵抗Ｒ３と第３トランジスタＱ３は、ダーリントン接続回路５００を形成している。
さて、図６ａに示すように、電源VDDがオンの状態で電圧V1の電源をプロセッサ１２の電源端子１２１に供給しており、プロセッサ１２が通常動作モードにあるとき、プロセッサ１２は、制御線ＣＮＴに第１トランジスタＱ１をオン状態に維持する信号を印加する。
これにより、保護回路１３において、オン状態に制御された第１トランジスタＱ１、第２ダイオードＤ２を介して、第２トランジスタＱ２のベースに電位 V1-VFの電圧が印加される。ここで、VFは第２ダイオード VFの順電圧である。
そして、この状態で、通信線ＣＬに過電圧が加わると、内部信号線ＳＬの電圧が上昇し、第２トランジスタＱ２のエミッタの電位がベースの電位V1-VFより、第２トランジスタＱ２の接合部飽和電圧VBE以上大きくなる。
そして、ベースの電位V1-VFより、第２トランジスタＱ２の接合部飽和電圧VBE以上大きくなると、第２トランジスタＱ２にベース電流IBが流れ、内部信号線ＳＬから、電流が、第２トランジスタＱ２のエミッタ、コレクタ、第３抵抗Ｒ３を通ってグランドGNDに流れ、第３抵抗Ｒ３の第１端の電位が第３トランジスタＱ３に印加される。
そして、これにより、第３トランジスタＱ３のベースの電位がエミッタの電位より、第３トランジスタＱ３の接合部飽和電圧VBE以上大きくなり、内部信号線ＳＬから、電流が、第３トランジスタＱ３のコレクタ、エミッタを通ってグランドGNDに流れるようになる。
そして、このとき、第２トランジスタＱ２の接合部飽和電圧VBEをVBE_Q2として、内部信号線ＳＬの電位は、V1-VF+VBE_Q2にクランプされる。
よって、電源VDDがオンの状態、かつ、プロセッサ１２の動作モードが通常動作モードのときには、通信線ＣＬに印加される電圧は、V1-VF+VBE_Q2を超えないように制限される。
したがって、適当なVBEの値を持つトランジスタを第２トランジスタＱ２として、適当なVFの値を持つダイオードを第２ダイオードＤ２として用いることにより、定格電圧の範囲外の過電圧がプロセッサ１２に印加されてしまうことを抑止できる。
特に、第２ダイオードＤ２のVFと第２トランジスタＱ２のVBEが一致するように、第２トランジスタＱ２として用いるトランジスタと、第２ダイオードＤ２として用いるダイオードとを選定することにより、通信線ＣＬに印加される電圧は、V1-VF+VBE_Q2= V1となり、内部信号線ＳＬの電圧が電源VDDの電圧V1を超えないようにすることができる。
また、このような保護回路１３によれば、内部信号線ＳＬから、電流をグランドGNDに引き抜く回路として、hfe（増幅率）の大きいダーリントン接続回路５００を用いているので、電源VDDがオンの状態、かつ、プロセッサ１２の動作モードが通常動作モードのときの、保護回路１３による、電源VDDの電力消費を小さく抑えることができると共に、第１抵抗Ｒ１の抵抗値を小さく設定することができ、通信線ＣＬを用いた高速な通信を可能とすることができる。
次に、図６ｂに示すように、電源VDDがオンの状態で電圧V1の電源をプロセッサ１２の電源端子１２１に供給しており、プロセッサ１２が待機モードにあるとき、プロセッサ１２は、制御線ＣＮＴに出力する信号を、第１トランジスタＱ１をオフ状態に維持する信号とする。
これにより、保護回路１３において、第１トランジスタＱ１はオフ状態となり、第２トランジスタＱ２のベースの電位は、第２抵抗Ｒ２によってグランドGNDにプルダウンされ0Vとなる。
そして、この状態で、通信線ＣＬに過電圧が加わると、内部信号線ＳＬの電圧が上昇し、第２トランジスタＱ２のエミッタの電位が、0Vよりも、第２トランジスタＱ２の接合部飽和電圧VBE以上大きくなる。
そして、第２トランジスタＱ２のエミッタの電位が、0Vよりも、第２トランジスタＱ２の接合部飽和電圧VBE以上大きくなると、第２トランジスタＱ２にベース電流IBが流れ、内部信号線ＳＬから、電流が、第２トランジスタＱ２のエミッタ、コレクタ、第３抵抗Ｒ３を通ってグランドGNDに流れ、第３抵抗Ｒ３の第１端の電位が第３トランジスタＱ３に印加される。
そして、これにより、第３トランジスタＱ３のベースの電位がエミッタの電位よりも、第３トランジスタＱ３の接合部飽和電圧VBE以上大きくなり、内部信号線ＳＬから、電流が、第３トランジスタＱ３のコレクタ、エミッタを通ってグランドGNDに流れるようになる。
そして、このとき、第２トランジスタＱ２の接合部飽和電圧VBEをVBE_Q2として、内部信号線ＳＬの電位は、0V+VBE_Q2にクランプされる。
よって、電源VDDがオンの状態、かつ、プロセッサ１２の動作モードが待機モードのときには、内部信号線ＳＬの電圧は、VBE_Q2を超えないように制限される。
なお、プロセッサ１２の動作モードが待機モードのときに、通信線ＳＬを用いた通信は行われない。また、電流をグランドGNDに引き抜く回路として、hfe（増幅率）の大きいダーリントン接続回路５００を用いているので、第２抵抗Ｒ２を流れる第２トランジスタＱ２のベース電流は小さく、第２抵抗Ｒ２の第１端はほぼ0Vに維持される。
したがって、適当なVBEの値を持つトランジスタを第２トランジスタＱ２として用いることにより、電源VDDがオンの状態、かつ、プロセッサ１２の動作モードが待機モードのときに、定格電圧の範囲外の過電圧がプロセッサ１２に印加されてしまうことを抑止できる。
また、このような保護回路１３によれば、電源VDDがオンの状態で電圧V1の電源を供給しており、プロセッサ１２が待機モードにあるときには、第１トランジスタＱ１をオフ状態に制御して、保護回路１３による電源Vddの電力の消費を0とすることができる。
次に、電源VDDがオフの状態、すなわち、プロセッサ１２の電源端子１２１に供給される電源VDDが0Vであるか、プロセッサ１２の電源端子１２１に電源VDDが接続されていない状態における保護回路１３の動作は、図５ｂに示した電源VDDがオンの状態、かつ、プロセッサ１２の動作モードが待機モードのときの動作と同様となり、内部信号線ＳＬの電圧は、VBE_Q2を超えないように制限される。
次に、このような保護回路１３において、図６ｃに示すように、通信線ＣＬにグランドGNDより低い電圧が加わった場合には、第１ダイオードＤ１を介して内部信号線ＳＬがグランドGNDに接続され、内部信号線ＳＬの電位は、グランドGNDの電位から第１ダイオードＤ１の順電圧VF_D1を差し引いた電位に維持される。
以上、本発明の実施形態について説明した。
１…処理装置、１１…電源回路、１２…プロセッサ、１３…保護回路、１２１…電源端子、１２２…通信用端子、５００…ダーリントン接続回路、Ｄ、Ｄ１、Ｄ２…ダイオード、Ｒ、Ｒ１、Ｒ２、Ｒ３…抵抗、Ｑ、Ｑ１、Ｑ２、Ｑ３…トランジスタ。

Claims (10)

  1. 信号線を用いて信号を伝送する装置を過電圧から保護する過電圧保護装置であって、
    前記信号線で伝送する信号を入力もしくは出力する前記装置の端子である信号端子の電圧が、前記装置の電源が供給される当該装置の端子である電源端子の電圧よりも所定レベル以上大きくなったときにオン状態となり、前記装置の前記信号端子と前記装置のグランドとを接続するスイッチを備えていることを特徴とする過電圧保護装置。
  2. 信号線を用いて信号を伝送する装置を過電圧から保護する過電圧保護装置であって、
    前記信号線で伝送する信号を入力もしくは出力する前記装置の端子である信号端子にエミッタが接続し、前記装置の電源が供給される当該装置の端子である電源端子にベースが接続し、前記装置のグランドにコレクタが接続したPNP型のトランジスタを備えていることを特徴とする過電圧保護装置。
  3. 請求項２記載の過電圧保護装置であって、
    前記トランジスタのエミッタにカソードが接続し、前記装置のグランドにアノードが接続したダイオードを備えていることを特徴とする過電圧保護装置。
  4. 請求項３記載の過電圧保護装置であって、
    前記ダイオードのカソードに第１端が、前記信号線に第２端が接続された抵抗を備えていることを特徴とする過電圧保護装置。
  5. 信号線を用いて信号を伝送する装置を過電圧から保護する過電圧保護装置であって、
    前記装置によってオン状態とオフ状態の切り替えが制御される第１のスイッチと、抵抗と、第２のスイッチとを有し、
    前記第１スイッチは、オン状態のときに、前記装置の電源が供給される当該装置の端子である電源端子と、前記抵抗の第１端とを接続し、
    前記抵抗の第２端は前記装置のグランドに接続しており、
    前記第２のスイッチは、前記信号線で伝送する信号を入力もしくは出力する前記装置の端子である信号端子の電圧が、前記抵抗の前記第１端の電圧よりも所定レベル以上大きくなったときにオン状態となり、前記装置の前記信号端子と前記装置のグランドとを接続することを特徴とする過電圧保護装置。
  6. 請求項５記載の過電圧保護装置であって、
    前記第２のスイッチは、ダーリントン接続回路であることを特徴とする過電圧保護装置。
  7. 信号線を用いて信号を伝送する装置を過電圧から保護する過電圧保護装置であって、
    第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１のダイオードと、第１の抵抗と、第２の抵抗とを備え、
    前記第１のトランジスタは、前記装置の電源が供給される当該装置の端子である電源端子にエミッタが接続し、前記装置の当該過電圧保護装置の制御信号出力用の端子にベースが接続し、前記第１のダイオードのアノードにコレクタが接続した PNP型トランジスタであり、
    前記第１のダイオードのカソードは、前記第１の抵抗の第１端に接続し、
    前記第１の抵抗の第２端は前記装置のグランドに接続し、
    前記第２のトランジスタは、前記信号線で伝送する信号を入力もしくは出力する前記装置の端子である信号端子にエミッタが接続し、前記第１の抵抗の前記第１端にベースが接続し、前記第２の抵抗の第１端にコレクタが接続したPNP型のトランジスタであり、
    前記第２の抵抗の第２端は前記装置のグランドに接続し、
    前記第３のトランジスタは、前記装置の前記信号端子にコレクタが接続し、前記第２の抵抗の第１端にベースが接続し、前記装置のグランドにエミッタが接続したNPN型のトランジスタであることを特徴とする過電圧保護装置。
  8. 請求項７記載の過電圧保護装置であって、
    前記第１のダイオードの順電圧は、前記第２のトランジスタの接合部飽和電圧(VBE)に等しいことを特徴とする過電圧保護装置。
  9. 請求項７または８記載の過電圧保護装置であって、
    前記第３のトランジスタのコレクタにカソードが接続し、前記装置のグランドにアノードが接続した第２のダイオードを備えていることを特徴とする過電圧保護装置。
  10. 請求項９記載の過電圧保護装置であって、
    前記第２のダイオードのカソードに第１端が、前記信号線に第２端が接続された抵抗を備えていることを特徴とする過電圧保護装置。
JP2015252307A 2015-12-24 2015-12-24 過電圧保護装置 Active JP6534345B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015252307A JP6534345B2 (ja) 2015-12-24 2015-12-24 過電圧保護装置
CN201611181120.1A CN106921153A (zh) 2015-12-24 2016-12-20 过压保护装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015252307A JP6534345B2 (ja) 2015-12-24 2015-12-24 過電圧保護装置

Publications (2)

Publication Number Publication Date
JP2017118704A true JP2017118704A (ja) 2017-06-29
JP6534345B2 JP6534345B2 (ja) 2019-06-26

Family

ID=59230922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015252307A Active JP6534345B2 (ja) 2015-12-24 2015-12-24 過電圧保護装置

Country Status (2)

Country Link
JP (1) JP6534345B2 (ja)
CN (1) CN106921153A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020137022A (ja) * 2019-02-22 2020-08-31 富士通フロンテック株式会社 ポート制御回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63316475A (ja) * 1987-06-18 1988-12-23 Toshiba Corp 入力保護回路
JPH0521714A (ja) * 1991-07-10 1993-01-29 Fujitsu Ltd 過電圧保護回路
JPH1174468A (ja) * 1997-08-29 1999-03-16 Sony Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63316475A (ja) * 1987-06-18 1988-12-23 Toshiba Corp 入力保護回路
JPH0521714A (ja) * 1991-07-10 1993-01-29 Fujitsu Ltd 過電圧保護回路
JPH1174468A (ja) * 1997-08-29 1999-03-16 Sony Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020137022A (ja) * 2019-02-22 2020-08-31 富士通フロンテック株式会社 ポート制御回路

Also Published As

Publication number Publication date
JP6534345B2 (ja) 2019-06-26
CN106921153A (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
JP4690915B2 (ja) 集積回路用電源保護回路
JP4788929B2 (ja) 負荷駆動回路
US7675725B2 (en) Constant voltage output circuit
JP3678156B2 (ja) 静電気保護回路
KR20040088244A (ko) 과전류 차단 기능을 가지는 전원 공급 장치
TW201337524A (zh) 電源控制電路及電子設備
JP6534345B2 (ja) 過電圧保護装置
KR101767327B1 (ko) 보호 회로 및 회로 보호 방법
US10291020B2 (en) Overvoltage protection device
JP2007318418A (ja) トランジスタの保護回路およびスイッチ回路
JP4286763B2 (ja) 過電流保護回路および電圧生成回路
JP2009059877A (ja) 半導体装置および半導体装置システム
JP3982463B2 (ja) フィールドバス信号伝送システムの端末装置
JP6108617B2 (ja) 電圧レギュレータ回路
JP2017004059A (ja) 定電圧回路
JP2010010545A (ja) Ｅｓｄ保護回路
JP3860020B2 (ja) 直流安定化電源回路
JP4887180B2 (ja) 短絡保護機能付き半導体装置
JP6096698B2 (ja) スイッチング回路
KR100828260B1 (ko) 역 접속 전원 차단 회로 및 이를 포함하는 모터 회로
JP2015186008A (ja) 入力保護回路
JP2009207015A (ja) 誤動作防止装置および電子機器
JP5033036B2 (ja) クランプ回路および電子機器
JP5510136B2 (ja) 定電圧回路
JP2006302087A (ja) 安定化電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190528

R150 Certificate of patent or registration of utility model

Ref document number: 6534345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150