JP2020137022A - ポート制御回路 - Google Patents

Abstract

【課題】少ない回路変更量でポートを無効化できるポート制御回路を提供すること。【解決手段】ポート制御回路１は、ＧＰＩＯコントローラ３２と少なくとも１つ以上のＵＳＢポート１５とを接続する少なくとも１つ以上の信号線１８と、信号線１８に接続され、信号線１８に過電圧が加えられた場合に、信号線１８に加えられた過電圧をクランプする過電圧保護回路１６と、過電圧保護回路１６に接続され、信号線１８をグランド端子４５へ接続するか否かを切り替えるスイッチ回路１７と、を備え、ＧＰＩＯコントローラ３２は、スイッチ回路１７の切り替えを制御することにより、ＵＳＢポート１５を無効にする制御を行う。【選択図】図２

Description

本発明は、ポート制御回路に関する。

近年、インターフェース信号の一例として、ＵＳＢ（Universal Serial Bus）信号の通信ポートのセキュリティ対策を行うため、ＵＳＢポートのうち使用していない空ポートを無効にすることでセキュリティを保つ方法が提案されている。

例えば、ＢＩＯＳ（Basic Input/Output System）の機能を用いてＵＳＢポートへの電源電圧の供給をオフにすることにより、空ポートを無効にする技術が提案されている（例えば、特許文献１参照）。

特開２０１１−８１７７０号公報

しかしながら、ＵＳＢポートの空ポートの設定をＢＩＯＳで設定する場合、複数のＵＳＢポートをグループ単位でしか無効化することができず、ポート単位で空ポートを無効化することができなかった。また、ＵＳＢポートのうち使用していない空ポートを無効にするアプリケーションを導入する場合には、別途アプリケーションの開発費用や購入費用が発生することとなるとともに、設定が難しく変更も煩雑であるという問題がある。

本発明は、上記課題に鑑み、少ない回路変更量でポートを無効化できるポート制御回路を提供することを目的とする。

本発明の第１の側面であるポート制御回路は、コントローラと少なくとも１つ以上のポートとを接続する少なくとも１つ以上の信号線と、前記信号線に接続され、前記信号線に過電圧が加えられた場合に、前記信号線に加えられた過電圧をクランプする過電圧保護回路と、前記過電圧保護回路に接続され、前記信号線をグランドへ接続するか否かを切り替えるスイッチ回路と、を備え、前記コントローラは、前記スイッチ回路の切り替えを制御することにより、前記ポートを無効にする制御を行うことを特徴とする。

本発明の一態様によれば、少ない回路変更量でポートを無効化できる。

第１の実施形態のポート制御回路の一例を示す図である。 第１の実施形態の過電圧保護回路とスイッチ回路の一例を示す図である。 表示部に表示するＢＩＯＳ画面の一例を示す図である。 ＢＩＯＳ処理の一例を示すフローチャートである。 第２の実施形態の過電圧保護回路とスイッチ回路の一例を示す図である。 第３の実施形態の過電圧保護回路とスイッチ回路の一例を示す図である。 第４の実施形態の過電圧保護回路とスイッチ回路の一例を示す図である。

＜第１の実施形態＞
以下に本発明の第１の実施形態について図面を参照しながら詳細に説明する。図１は、第１の実施形態のポート制御回路の一例を示す図である。

図１に示すように、ポート制御回路１は、ＣＰＵ（Central Processing Unit）１０、ＲＡＭ（Random Access Memory）１１、ＲＯＭ（Read Only Memory）１２、ＨＤＤ（Hard Disk Drive）１３、ＰＣＨ（Platform Controller Hub）１４、ＵＳＢポート１５−１〜１５−ｍ（ｍ≧1）、過電圧保護回路１６−１〜１６−ｎ（ｎ≧１）、スイッチ回路１７−１〜１７−ｐ（ｐ≧１）、信号線１８−１〜１８−ｑ（ｑ≧１）、表示ポート１９、通信Ｉ／Ｆ（Interface）２０、電源供給部２１、電源端子２２、入力ポート２３を備える。なお、ポート制御回路１は、図１に示していない他の回路要素を備えていてもよい。「ＵＳＢポート１５−１〜１５−ｍ」を特に区別して説明しない場合には、以下「ＵＳＢポート１５」と呼ぶ。「過電圧保護回路１６−１〜１６−ｎ」を特に区別して説明しない場合には、以下「過電圧保護回路１６」と呼ぶ。「スイッチ回路１７−１〜１７−ｐ」を特に区別して説明しない場合には、以下「スイッチ回路１７」と呼ぶ。「信号線１８−１〜１８−ｑ」を特に区別して説明しない場合には、以下「信号線１８」と呼ぶ。

ＣＰＵ１０は、ポート制御回路１全体を統括的に制御するもので、プログラムを読み込んで制御処理を実行する。また、ＣＰＵ１０は、ＢＩＯＳのプログラムを読み込み、プログラムを実行して、ポート制御処理を実行する。

ＲＡＭ１１は、ＣＰＵ１０に実行させるＯＳ（Operating System）のプログラムやポート制御プログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１１には、ＣＰＵ１０による処理に必要な各種データが格納される。ＲＯＭ１２は、ＯＳのブート（boot）前に起動し実行するＢＩＯＳのプログラムが格納される。また、ＲＯＭ１２には、各ＵＳＢポート１５−１〜１５−ｍの有効または無効の設定内容が格納される。ＨＤＤ１３には、ＯＳを含むアプリケーションプログラムが格納されている。

ＣＰＵ１０は、ＰＣＨ１４と接続される。ＰＣＨ１４は、周辺機器用のチップセットである。ＰＣＨ１４は、ＵＳＢコントローラ３１およびＧＰＩＯコントローラ３２を備える。

各ＵＳＢポート１５−１〜１５〜１２は、ＵＳＢ Ｉ／Ｆを介してＵＳＢコントローラ３１と接続する。ＵＳＢコントローラ３１と各ＵＳＢポート１５−１〜１５〜１２との間には、それぞれ過電圧保護回路１６−１〜１６−ｎが接続される。

過電圧保護回路１６は、ＵＳＢコントローラ３１とＵＳＢポート１５とを接続する信号線１８に静電気などの過電圧が加えられたときに、過電圧をクランプする。これにより、ＵＳＢポート１５−１〜１５−ｍに接続されたＵＳＢデバイス２５−１〜２５−ｍ（ｍ≧１）を静電気などの過電圧から保護することができる。「ＵＳＢデバイス２５−１〜２５−ｍ」を特に区別して説明しない場合には、以下「ＵＳＢデバイス２５」と呼ぶ。過電圧保護回路１６の詳細については、後述する。各過電圧保護回路１６−１〜１６−ｎには、スイッチ回路１７−１〜１７−ｐが接続される。

スイッチ回路１７は、少なくとも１つ以上のスイッチを備える。スイッチ回路１７は、ＵＳＢコントローラ３１とＵＳＢポート１５とを接続する信号線１８に静電気などの過電圧が加えられたときに、ＵＳＢポートの信号電圧よりも高い電圧が流れる線を、グランドへ接続するか否かを切り替える。スイッチ回路１７の詳細については、後述する。

ＵＳＢコントローラ３１は、複数のＵＳＢ Ｉ／Ｆ（Interface）を備える。ＵＳＢコントローラ３１は、ＣＰＵ１０の制御に基づき、信号線１８を通じて接続された各ＵＳＢポート１５−１〜１５−ｍを介して、各ＵＳＢポート１５−１〜１５−ｍに接続されたＵＳＢデバイス２５−１〜２５〜１２とのＵＳＢ通信を制御する。

ＧＰＩＯコントローラ３２は、ＣＰＵ１０の制御に基づき周辺デバイス等の制御を行う。ＧＰＩＯコントローラ３２は、各ＵＳＢポート１５−１〜１５−ｍに対応する複数のＧＰＩＯピン３３−１〜３３−ｒ（ｒ≧１）を備える。「ＧＰＩＯピン３３−１〜３３−ｒ」を特に区別して説明しない場合には、以下「ＧＰＩＯピン３３」と呼ぶ。
ＧＰＩＯコントローラ３２は、ＣＰＵ１０の制御に基づき、各過電圧保護回路１６−１〜１６−ｎに接続された各スイッチ回路１７−１〜１７−ｐに対しＨｉｇｈの信号（以下、「“Ｈ”の信号」と呼ぶ）またはＬｏｗの信号（以下、「“Ｌ”の信号」と呼ぶ）を送信する。ＧＰＩＯコントローラ３２は、各スイッチ回路１７−１〜１７−ｐに対し送信する“Ｈ”の信号または“Ｌ”の信号に基づき、各スイッチ回路１７−１〜１７−ｐの切り替えを制御することにより、各ＵＳＢポート１５−１〜１５−ｍを有効または無効に切り替える制御を行う。

表示ポート１９は、ディスプレイなどの表示部２４と接続する。ＣＰＵ１０は、表示ポート１９を介して、表示部２４にＢＩＯＳ画面や各種アプリケーションの画面を表示する。

通信Ｉ／Ｆ２０は、ネットワークＮと接続する。ＣＰＵ１０は、通信Ｉ／Ｆ２０を介して、ネットワークＮと接続された図示しない外部サーバなどと接続する。電源供給部２１は、ＵＳＢポート１５と接続するＵＳＢデバイス２５に電源端子２２を介して電源を供給する。電源端子２２は、ＵＳＢポート１５に電源を供給する電源供給線である。入力ポート２３は、キーボードやマウスなどの入力部２６と接続する。ＣＰＵ１０は、入力ポート２３を介して、キーボードやマウスから入力された設定に基づきＵＳＢポートの有効または無効の設定を受け付ける。また、ＣＰＵ１０は、入力ポート２３を介して、キーボードの“Ｆ２”キーや“Ｆ１０”キーの押下操作を受け付ける。

次に、ポート制御回路１に含まれる過電圧保護回路１６とスイッチ回路１７の詳細について説明する。図２は、第１の実施形態の過電圧保護回路１６とスイッチ回路１７の一例を示す図である。図２では、図１の信号線１８−１が２本の信号線１８−１ａ，１８−１ｂにより構成されている例について説明する。

図２に示すように、過電圧保護回路１６とスイッチ回路１７とはそれぞれ伝送線４４を通じて接続される。なお、ＵＳＢコントローラ３１と過電圧保護回路１６との間には、不図示の抵抗素子等が配置されている。

過電圧保護回路１６は、クランプ回路４１を有する。クランプ回路４１は、ＵＳＢコントローラ３１とＵＳＢポート１５とを接続する２本の信号線１８−１ａ，１８−１ｂにそれぞれ接続される。クランプ回路４１は、ダイオード４２ａ〜４２ｅを有する。２本の信号線１８−１ａ，１８−１ｂは、図１の信号線１８の一例である。ダイオード４２ａ〜４２ｅは、信号線１８−１ａ、１８−１ｂに過電圧を加えられた場合に、加えられた過電圧をクランプするクランプダイオードの一例である。各ダイオード４２ａ〜４２ｅの順方向電圧をＶ_ｆとする。クランプ回路４１は、伝送線４４を介して、電源電圧が供給される電源端子２２と接続する。

信号線１８−１ａに通常の信号電圧が加えられた場合について説明する。信号線１８−１ａに、電源電圧よりも低くグランド端子４３の電圧よりも高い電圧（通常の信号電圧）が加えられた場合には、信号線１８−１ａに接続されているダイオード４２ａ，４２ｂにかかる電圧は順方向電圧Ｖ_ｆを超えない。したがって、ダイオード４２ａ，４２ｂは導通せず、ＵＳＢコントローラ３１から入力された信号電圧がそのままＵＳＢポート１５へ伝達される。信号線１８−１ｂに通常の信号電圧が加えられたときについては信号線１８−１ａに通常の信号電圧が加えられたときと同様であるため、説明を省略する。

次に、信号線１８−１ａにプラスの過電圧が加えられたときについて説明する。クランプ回路４１は、信号線１８−１ａに電源電圧よりも高い過電圧（プラスの過電圧）が加えられた場合に、信号線１８−１ａと電源端子２２とを接続して、信号線１８−１ａに加えられた過電圧による電流を電源端子２２に流して信号線１８−１ａの過電圧をクランプする。

すなわち、信号線１８−１ａに接続されているダイオード４２ｂにかかる電圧がダイオード４２ｂの順方向電圧Ｖ_ｆを超えるため、ダイオード４２ｂが導通する。その結果、電源端子２２が接続されているスイッチ回路１７側に信号線１８−１ａから電流Ｉ_Ｄ１が流れ、信号線１８−１ａから入力された電圧はクランプされる。信号線１８−１ｂにプラスの過電圧が加えられたときについては信号線１８−１ａにプラスの過電圧が加えられたときと同様であるため、説明を省略する。

次に、信号線１８−１ａにマイナスの過電圧が加えられたときについて説明する。クランプ回路４１は、信号線１８−１ａにグランド端子４３よりも低い過電圧（マイナスの過電圧）が加えられた場合、信号線１８−１ａに加えられた過電圧による電流をグランド端子４３に流して信号線１８−１ａの過電圧をクランプする。

すなわち、信号線１８−１ａに接続されているダイオード４２ａにかかる電圧がダイオード４２ａの順方向電圧Ｖ_ｆを超えるため、ダイオード４２ａが導通する。その結果、グランド端子４３側に信号線１８−１ａから電流Ｉ_Ｄ２が流れ、信号線１８−１ａから入力された電圧はクランプされる。信号線１８−１ｂにマイナスの過電圧が加えられたときについては、信号線１８−１ａにマイナスの過電圧が加えられたときと同様であるため、説明を省略する。

スイッチ回路１７は、過電圧保護回路１６と電源端子２２との間に配置され、伝送線４４を通じて過電圧保護回路１６と接続される。スイッチ回路１７は、スイッチ素子５１〜５３、発光ダイオード（ＬＥＤ：light emitting diode）５４、抵抗素子５５を備える。また、スイッチ回路１７は、グランド端子４５と接続される。なお、スイッチ回路１７は、図２に示していない他の回路要素を備えていてもよい。スイッチ素子５１〜５３は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）により構成される。なお、スイッチ素子５１〜５３は、ＭＯＳＦＥＴ限られず、例えば、ＴＴＬ（Transistor-transistor-logic）等の他のスイッチ素子であってもよい。

スイッチ回路１７は、信号線１８−１ａ、１８−１ｂを、グランド端子４５へ接続するか否かを切り替える。詳しくは、スイッチ回路１７は、信号線１８−１ａ、１８−１ｂが接続された伝送線４４を電源端子２２とグランド端子４５との接続のいずれかに切り替える。

スイッチ素子５１は、伝送線４４と電源端子２２との間に配置され、信号線１８−１ａ、１８−１ｂが接続された伝送線４４と電源端子２２とを接続する第１のスイッチの一例である。

スイッチ素子５２は、伝送線４４とグランド端子４５との間に配置され、信号線１８−１ａ、１８−１ｂが接続された伝送線４４とグランド端子４５とを接続する第２のスイッチの一例である。

スイッチ素子５３は、電源端子２２とグランド端子４５との間に配置される。また、スイッチ素子５３は、ＧＰＩＯコントローラ３２に備えられたＧＰＩＯピン３３とスイッチ素子５１およびＧＰＩＯピン３３とスイッチ素子５２との間に配置される。スイッチ素子５３は、信号線１８−１ａ、１８−１ｂが接続された伝送線４４をスイッチ素子５１またはスイッチ素子５２との接続に切り替える第３のスイッチの一例である。

ＧＰＩＯコントローラ３２は、スイッチ素子５３を制御して、信号線１８−１ａ、１８−１ｂが接続された伝送線４４をスイッチ素子５１またはスイッチ素子５２との接続に切り替えることにより、ＵＳＢポート１５を無効にする制御を行う。ＧＰＩＯコントローラ３２は、ＲＯＭ１２に格納されているＢＩＯＳによりスイッチ素子５３を制御することにより、ＵＳＢポート１５を無効にする制御を行う。ＧＰＩＯコントローラ３２は、ＢＩＯＳ画面により入力を受け付けた設定に基づき、各ＵＳＢポート１５−１〜１５−ｍを有効または無効にする制御を行う。

図３は、表示部２４に表示するＢＩＯＳ画面の一例を示す図である。図３（１）は、ＢＩＯＳ画面のうち、ＢＩＯＳ起動時に表示されるセットアップメニュー画面の一例である。図３（２）は、図３（１）のセットアップメニュー画面において“Advanced”が選択された場合に表示されるＵＳＢポート設定画面の一例である。

図３（１）に示すように、セットアップメニュー画面の上部には、複数種類の機能タブ６０が表示されている。ＣＰＵ１０は、ユーザの操作に基づき、複数種類の機能タブ６０の中から、“Advanced”タブ６１の選択を受け付けると、表示部２４に図３（２）に示すＵＳＢポート設定画面を表示する。

ＵＳＢポート設定画面には、ＵＳＢポート１５−１〜１５−ｍ（図３（２）の場合、ｍ＝１２）毎に、設定を有効にする「Enable」または設定を無効にする「Disabled」のいずれか表示されている。ＣＰＵ１０は、入力部２６を介してユーザにより入力された操作に基づき、各ＵＳＢポート１５−１〜１５−ｍを有効「Enable」または無効「Disabled」のいずれかに設定する。

例えば、図３（２）のＢＩＯＳ画面を通じてＵＳＢポート１５−１が有効に設定されると、ＧＰＩＯコントローラ３２は、ＧＰＩＯピン３３を介してスイッチ素子５３に対して“Ｈ”の信号を送信する。スイッチ素子５３は、“Ｈ”の信号を受信すると、スイッチ素子５１をＯＮし、スイッチ素子５２をＯＦＦする。これにより、信号線１８−１ａ、１８−１ｂが接続された伝送線４４は、電源端子２２に接続されるため、ＵＳＢポート１５−１が有効となる。

これに対し、図３（２）のＢＩＯＳ画面を通じてＵＳＢポート１５−１が無効に設定されると、ＧＰＩＯコントローラ３２は、ＧＰＩＯピン３３を介してスイッチ素子５３に対して“Ｌ”の信号を送信する。スイッチ素子５３は“Ｌ”の信号を受信すると、スイッチ素子５１をＯＦＦし、スイッチ素子５２をＯＮする。これにより、信号線１８−１ａ、１８−１ｂが接続された伝送線４４は、グランド端子４５に接続されるため、ＵＳＢポート１５−１が無効となる。ＵＳＢポート１５−２〜１５−１２については、ＵＳＢポート１５−１と同様であるため説明を省略する。

発光ダイオード５４は、電源端子２２とスイッチ素子５３との間に配置されている。抵抗素子５５は、スイッチ素子５３と発光ダイオード５４との間に配置されている。発光ダイオード５４は、スイッチ素子５３により、スイッチ素子５１がＯＮに切り替えられ、スイッチ素子５２がＯＦＦに切り替えられた場合には点灯する。すなわち、発光ダイオード５４は、ＵＳＢポート１５が有効の場合には点灯する。また、発光ダイオード５４は、スイッチ素子５３により、スイッチ素子５１がＯＦＦに切り替えられ、スイッチ素子５２がＯＮに切り替えられた場合には消灯する。すなわち、発光ダイオード５４は、ＵＳＢポート１５が無効の場合には消灯する。

したがって、発光ダイオード５４の点灯状態を確認することにより、ユーザはＢＩＯＳ画面を確認しなくても、各ＵＳＢポート１５−１〜１５−ｍの有効または無効の設定情報を確認することができる。

次に、ポート制御回路１が実行するＢＩＯＳ処理について説明する。図４は、ＢＩＯＳ処理の一例を示すフローチャートである。ＢＩＯＳ処理は、電源が投入されると開始される。

電源が投入されると、ＣＰＵ１０は、ＲＯＭ１２に格納されているＢＩＯＳプログラムを読み込んでＢＩＯＳを起動し実行する（ステップＳ１１）。ＣＰＵ１０は、ＢＩＯＳ実行中に、入力部２６の設定キーの押下を受け付けたか否かを判定する（ステップＳ１２）。この処理では、入力部２６の設定キーとして、例えば、キーボードの“Ｆ２”キーが押下されたか否かを判定する。

設定キーの押下を受け付けた場合（ステップＳ１２のＹＥＳ）には、ＣＰＵ１０は、入力部２６を介してＢＩＯＳのパスワードの入力を受け付ける（ステップＳ１３）。ステップＳ１３で入力を受け付けたパスワードがＲＯＭ１２に予め登録されているパスワードと合致しない場合（ステップＳ１４のＮＯ）には、パスワードが合致するまで、ステップＳ１３およびステップＳ１４の処理が繰り返し実行される。なお、パスワードが所定回数合致しない場合には、エラーとして、ＣＰＵ１０は、ＢＩＯＳ処理を終了してもよい。

ステップＳ１３で入力を受け付けたパスワードがＲＯＭ１２に予め登録されているパスワードと合致した場合（ステップＳ１４のＹＥＳ）には、ＣＰＵ１０は、表示部２４に、図３（１）のセットアップメニュー画面を表示する（ステップＳ１５）。

ステップＳ１５で表示した、図３（１）のセットアップメニュー画面においてユーザの操作に基づき入力部２６を介して機能タブ６０の中から“Advanced”タブ６１の選択を受け付けた場合、ＣＰＵ１０は、表示部２４に、図３（２）のＵＳＢポート設定画面を表示する（ステップＳ１６）。

ＣＰＵ１０は、ステップＳ１６で表示したＵＳＢポート設定画面に対し、各ＵＳＢポートの有効または無効の設定の変更を受け付けたか否かを判定する（ステップＳ１７）。この処理では、ＣＰＵ１０は、各ＵＳＢポート１５−１〜１５−ｍ（図３（２）の場合、ｍ＝１２）に対し、有効「Enable」から無効「Disabled」または無効「Disabled」から有効「Enable」に設定が変更されたか否かを判定する。

各ＵＳＢポート１５−１〜１５−ｍの有効または無効の設定の変更を受け付けていない場合（ステップＳ１７のＮＯ）には、ステップＳ１８の処理を省略し、処理はステップＳ１９に進む。各ＵＳＢポートの有効または無効の設定の変更を受け付けた場合（ステップＳ１７のＹＥＳ）には、ＣＰＵ１０は、ステップＳ１７で受け付けた各ＵＳＢポート１５−１〜１５−ｍの有効または無効の設定の変更の設定内容をＲＯＭ１２に格納する。

ＣＰＵ１０は、ユーザの入力部２６の操作に基づき設定終了の指示を受け付けたか否かを判定する（ステップＳ１９）。例えば、ＣＰＵ１０は、入力部２６のうち、設定終了の指示を受け付ける“Ｆ１０”キーが押下されたか否かを判定する。設定終了の指示を受け付けていない場合（ステップＳ１９のＮＯ）には、処理はステップＳ１５に戻り、ステップＳ１５〜ステップＳ１９の処理が繰り返し実行される。設定終了の指示を受け付けた場合（ステップＳ１９のＹＥＳ）には、ＣＰＵ１０は、ＢＩＯＳの設定を終了し（ステップＳ２０）、ポート制御回路１を再起動する（ステップＳ２１）。この処理が終了すると、処理はステップＳ１１に戻る。

ステップＳ１２の処理に戻り、設定キーの押下を受け付けていない場合（ステップＳ１２のＮＯ）には、処理はステップＳ２２に進む。ＣＰＵ１０は、ＲＯＭ１２に格納されている各ＵＳＢポート１５−１〜１５−ｍの有効または無効の設定内容の読み出しを行う（ステップＳ２２）。

ＣＰＵ１０は、各ＵＳＢポート１５−１〜１５−ｍに対応するＧＰＩＯピン３３−１〜３３−ｒに対し、ステップＳ２２で読み出した設定内容に対応する信号を送信する（ステップＳ２３）。

この処理では、ＣＰＵ１０は、ＧＰＩＯコントローラ３２からＧＰＩＯピン３３を介して、有効の設定のＵＳＢポート１５に対応するスイッチ素子５３に対し“Ｈ”の信号を送信し、無効の設定のＵＳＢポート１５に対応するスイッチ素子５３に対し“Ｌ”の信号を送信する。なお、ＣＰＵ１０は“Ｈ”（有効）の信号の代わりに、“１”の信号を送信し、“Ｌ”（無効）の信号の代わりに、“０”の信号を送信してもよい。ＣＰＵ１０は、ＢＩＯＳを終了し（ステップＳ２４）、ＨＤＤ１３に格納されているＯＳプログラムに基づき、ＯＳのブートを実行する（ステップＳ２５）。この処理が終了すると、ＢＩＯＳ処理は終了となる。

以上のように、第１の実施形態では、ＵＳＢコントローラ３１とＵＳＢポート１５との間に配置された過電圧保護回路１６に対し、スイッチ回路１７を接続するだけで、ＵＳＢポート１５の有効および無効を制御することができる。したがって、回路規模が大きくなることを抑止し、少ない回路変更量でコストアップせずに個々のＵＳＢポート１５を無効化することができる。

また、ＧＰＩＯコントローラ３２は、ＲＯＭ１２に格納されているＢＩＯＳを読み込んで実行してスイッチ回路１７の切り替えを制御することにより、各ＵＳＢポート１５−１〜１５−ｍを有効または無効にする制御を行う。これにより、ポート制御回路１の管理者は、ＢＩＯＳの設定画面から容易に各ＵＳＢポート１５−１〜１５−ｍの有効または無効の設定を行うことができる。

更に、ＢＩＯＳの設定にはパスワードが要求されることから、ポート制御回路１の管理者以外のユーザにより容易にＵＳＢポート１５の無効化を解除することを抑止することができる。

＜第２の実施形態＞
第１の実施形態では、１つの過電圧保護回路１６でスイッチ回路１７の切り替えを制御することにより、１つのＵＳＢポート１５−１の有効または無効にする制御を行っている。

これに対し、第２の実施形態では、１つの過電圧保護回路１６ｂでスイッチ回路１７の切り替えを制御することにより、２つのＵＳＢポート１５−１，１５−２の有効または無効にする制御を行う点で第１の実施形態と異なる。以下、第１の実施形態と同様の構成については説明を省略し、構成が異なる点についてのみ説明する。

図５は、第２の実施形態の過電圧保護回路１６ｂとスイッチ回路１７ｂの一例を示す図である。図５では、図１の信号線１８−１および１８−２がそれぞれ２本の信号線１８−１ａ，１８−１ｂおよび信号線１８−２ａ，１８−２ｂにより構成されている例について説明する。

図５に示すように、過電圧保護回路１６ｂとスイッチ回路１７ｂとはそれぞれ伝送線４４を通じて接続される。なお、ＵＳＢコントローラ３１と過電圧保護回路１６ｂとの間には、不図示の抵抗素子等が配置されている。

過電圧保護回路１６ｂは、クランプ回路４１ｂを有する。クランプ回路４１ｂは、ＵＳＢコントローラ３１とＵＳＢポート１５−１とを接続する２本の信号線１８−１ａ，１８−１ｂおよびＵＳＢコントローラ３１とＵＳＢポート１５−２とを接続する２本の信号線１８−２ａ，１８−２ｂにそれぞれ接続される。

クランプ回路４１ｂは、ダイオード４２ｆ〜４２ｎを有する。２本の信号線１８−１ａ，１８−１ｂは、図１の信号線１８−１の一例である。２本の信号線１８−２ａ，１８−２ｂは、図１の信号線１８−２の一例である。

クランプ回路４１は、各信号線１８−１ａ，１８−２ａおよび信号線１８−２ａ，１８−２ｂに過電圧が加えられた場合に、各信号線１８−１ａ，１８−２ａおよび信号線１８−２ａ，１８−２ｂとグランド端子４３とをそれぞれ接続する。これにより、クランプ回路４１は、各信号線１８−１ａ，１８−２ａおよび信号線１８−２ａ，１８−２ｂに加えられた過電圧による電流をグランド端子４３に流して各信号線１８−１ａ，１８−２ａおよび信号線１８−２ａ，１８−２ｂに加えられた過電圧をクランプする。

ダイオード４２ｆ〜４２ｎは、信号線１８−１ａ、１８−１ｂまたは信号線１８−２ａ、１８−２ｂに過電圧が加えられた場合に、加えられた過電圧をクランプするクランプダイオードの一例である。各ダイオード４２ｆ〜４２ｎの順方向電圧をＶ_ｆとする。クランプ回路４１ｂは、伝送線４４を介して、電源電圧が供給される電源端子２２と接続する。

信号線１８−１ａに通常の信号電圧が加えられた場合について説明する。信号線１８−１ａに、電源電圧よりも低くグランド端子４３の電圧よりも高い電圧（通常の信号電圧）が加えられた場合には、信号線１８−１ａに接続されているダイオード４２ｆ，４２ｇにかかる電圧は順方向電圧Ｖ_ｆを超えない。したがって、ダイオード４２ｆ，４２ｇは導通せず、ＵＳＢコントローラ３１から入力された信号電圧がそのままＵＳＢポート１５−１へ伝達される。信号線１８−１ｂに通常の信号電圧が加えられたときについては信号線１８−１ａに通常の信号電圧が加えられたときと同様であるため、説明を省略する。

また、信号線１８−２ａに、電源電圧よりも低くグランド端子４３の電圧よりも高い電圧（通常の信号電圧）が加えられた場合には、信号線１８−２ａに接続されているダイオード４２ｋ，４２ｌにかかる電圧は順方向電圧Ｖ_ｆを超えない。したがって、ダイオード４２ｋ，４２ｌは導通せず、ＵＳＢコントローラ３１から入力された信号電圧がそのままＵＳＢポート１５−２へ伝達される。信号線１８−２ｂに通常の信号電圧が加えられたときについては信号線１８−２ａに通常の信号電圧が加えられたときと同様であるため、説明を省略する。

次に、信号線１８−１ａにプラスの過電圧が加えられたときについて説明する。クランプ回路４１ｂは、信号線１８−１ａに電源電圧よりも高い過電圧（プラスの過電圧）が加えられた場合に、信号線１８−１ａと電源端子２２とを接続して、信号線１８−１ａに加えられた過電圧による電流を電源端子２２に流して信号線１８−１ａの過電圧をクランプする。

すなわち、信号線１８−１ａに接続されているダイオード４２ｇにかかる電圧がダイオード４２ｇの順方向電圧Ｖ_ｆを超えるため、ダイオード４２ｇが導通する。その結果、電源端子２２が接続されているスイッチ回路１７ｂ側に信号線１８−１ａから電流Ｉ_Ｄ１が流れ、信号線１８−１ａから入力された電圧はクランプされる。信号線１８−１ｂにプラスの過電圧が加えられたときについては信号線１８−１ａにプラスの過電圧が加えられたときと同様であるため、説明を省略する。

また、クランプ回路４１ｂは、信号線１８−２ａに電源電圧よりも高い過電圧（プラスの過電圧）が加えられた場合に、信号線１８−２ａと電源端子２２とを接続して、信号線１８−２ａに加えられた過電圧による電流を電源端子２２に流して信号線１８−２ａの過電圧をクランプする。

すなわち、信号線１８−２ａに接続されているダイオード４２ｌにかかる電圧がダイオード４２ｌの順方向電圧Ｖ_ｆを超えるため、ダイオード４２ｌが導通する。その結果、電源端子２２が接続されているスイッチ回路１７ｂ側に信号線１８−２ａから電流Ｉ_Ｄ１が流れ、信号線１８−２ａから入力された電圧はクランプされる。信号線１８−２ｂにプラスの過電圧が加えられたときについては信号線１８−２ａにプラスの過電圧が加えられたときと同様であるため、説明を省略する。

次に、信号線１８−１ａにマイナスの過電圧が加えられたときについて説明する。クランプ回路４１ｂは、信号線１８−１ａにグランド端子４３よりも低い過電圧（マイナスの過電圧）が加えられた場合、信号線１８−１ａに加えられた過電圧による電流をグランド端子４３に流して信号線１８−１ａの過電圧をクランプする。

すなわち、信号線１８−１ａに接続されているダイオード４２ｆにかかる電圧がダイオード４２ｋの順方向電圧Ｖ_ｆを超えるため、ダイオード４２ｆが導通する。その結果、グランド端子４３側に信号線１８−１ａから電流Ｉ_Ｄ２が流れ、信号線１８−１ａから入力された電圧はクランプされる。信号線１８−１ｂにマイナスの過電圧が加えられたときについては、信号線１８−１ａにマイナスの過電圧が加えられたときと同様であるため、説明を省略する。

また、クランプ回路４１ｂは、信号線１８−２ａにグランド端子４３よりも低い過電圧（マイナスの過電圧）が加えられた場合、信号線１８−２ａに加えられた過電圧による電流をグランド端子４３に流して信号線１８−２ａの過電圧をクランプする。

すなわち、信号線１８−２ａに接続されているダイオード４２ｋにかかる電圧がダイオード４２ｋの順方向電圧Ｖ_ｆを超えるため、ダイオード４２ｋが導通する。その結果、グランド端子４３側に信号線１８−２ａから電流Ｉ_Ｄ２が流れ、信号線１８−２ａから入力された電圧はクランプされる。信号線１８−２ｂにマイナスの過電圧が加えられたときについては、信号線１８−２ａにマイナスの過電圧が加えられたときと同様であるため、説明を省略する。

スイッチ回路１７ｂは、過電圧保護回路１６ｂと電源端子２２との間に配置され、伝送線４４を通じて過電圧保護回路１６ｂと接続される。

スイッチ回路１７ｂは、信号線１８−１ａ、１８−１ｂおよび信号線１８−２ａ、１８−２ｂを、グランド端子４５へ接続するか否かを切り替える。詳しくは、スイッチ回路１７ｂは、信号線１８−１ａ、１８−１ｂおよび信号線１８−２ａ、１８−２ｂが接続された伝送線４４を電源端子２２とグランド端子４５との接続のいずれかに切り替える。第２の実施形態のスイッチ回路１７ｂについては、第１の実施形態のスイッチ回路１７と同様の構成であるため説明を省略する。

ＧＰＩＯコントローラ３２は、スイッチ素子５３を制御して、信号線１８−１ａ、１８−１ｂが接続された伝送線４４をスイッチ素子５１またはスイッチ素子５２との接続に切り替えることにより、ＵＳＢポート１５−１およびＵＳＢポート１５−２を無効にする制御を行う。ＧＰＩＯコントローラ３２は、ＲＯＭ１２に格納されているＢＩＯＳによりスイッチ素子５３を制御することにより、ＵＳＢポート１５−１およびＵＳＢポート１５−２を無効にする制御を行う。ＧＰＩＯコントローラ３２は、ＢＩＯＳ画面により入力を受け付けた設定に基づき、各ＵＳＢポート１５−１〜１５−ｍを有効または無効にする制御を行う。

以上のように、第２の実施形態では、一組の過電圧保護回路１６ｂおよびスイッチ回路１７ｂにより２つのＵＳＢポート１５−１、１５−２の有効または無効を制御することができる。これにより、少ない回路変更量でポートを無効化することができる。

＜第３の実施形態＞
第１の実施形態では、スイッチ回路１７は、電源端子２２と接続するスイッチ素子５１と、グランド端子４５と接続するスイッチ素子５２と、信号線１８−１ａ、１８−１ｂをスイッチ素子５１またはスイッチ素子５２との接続に切り替えるスイッチ素子５３とを備えている。そして、ＧＰＩＯコントローラ３２は、スイッチ素子５３を制御して、信号線１８−１ａ、１８−１ｂをスイッチ素子５１またはスイッチ素子５２との接続に切り替えることにより、ポートを無効にする制御を行っている。

これに対し、第３の実施形態のスイッチ回路１７ｃは、図６に示すように、信号線１８−１ａ、１８−１ｂを電源端子２２またはグランド端子４５との接続に切り替えるスイッチ素子（第４のスイッチ）５１ａと、スイッチ素子５１ａを切り替えるスイッチ素子（第５のスイッチ）５３ａと、を備える。そして、ＧＰＩＯコントローラ３２は、スイッチ素子５３ａを制御して、スイッチ素子５１ａに接続されている信号線１８−１ａ、１８−１ｂをグランド端子４５との接続に切り替えることにより、ＵＳＢポート１５を無効にする制御を行う。

図６は、第３の実施形態の過電圧保護回路１６ｃとスイッチ回路１７ｃの一例を示す図である。図６では、図１の信号線１８−１および１８−２が２本の信号線１８−１ａ，１８−１ｂにより構成されている例について説明する。

図６に示すように、過電圧保護回路１６ｃとスイッチ回路１７ｃとはそれぞれ伝送線４４を通じて接続される。なお、ＵＳＢコントローラ３１と過電圧保護回路１６ｃとの間には、不図示の抵抗素子等が配置されている。

第３の実施形態の過電圧保護回路１６ｃは、クランプ回路として機能する。過電圧保護回路１６ｃは、ＵＳＢコントローラ３１とＵＳＢポート１５とを接続する２本の信号線１８−１ａ，１８−１ｂにそれぞれ接続される。過電圧保護回路１６ｃは、ダイオード４２ｏ〜４２ｒを有する。２本の信号線１８−１ａ，１８−１ｂは、図１の信号線１８の一例である。ダイオード４２ｏ〜４２ｒは、信号線１８−１ａ、１８−１ｂに過電圧を加えられた場合に、加えられた過電圧をクランプするクランプダイオードの一例である。各ダイオード４２ｏ〜４２ｒの順方向電圧をＶ_ｆとする。過電圧保護回路１６ｃは、伝送線４４を介して、電源電圧が供給される電源端子２２と接続する。

信号線１８−１ａに通常の信号電圧が加えられた場合について説明する。信号線１８−１ａに、電源電圧よりも低くグランド端子４３の電圧よりも高い電圧（通常の信号電圧）が加えられた場合には、信号線１８−１ａに接続されているダイオード４２ｏ，４２ｐにかかる電圧は順方向電圧Ｖ_ｆを超えない。したがって、ダイオード４２ｏ，４２ｐは導通せず、ＵＳＢコントローラ３１から入力された信号電圧がそのままＵＳＢポート１５へ伝達される。信号線１８−１ｂに通常の信号電圧が加えられたときについては信号線１８−１ａに通常の信号電圧が加えられたときと同様であるため、説明を省略する。

次に、信号線１８−１ａにプラスの過電圧が加えられたときについて説明する。過電圧保護回路１６ｃは、信号線１８−１ａに電源電圧よりも高い過電圧（プラスの過電圧）が加えられた場合に、信号線１８−１ａと電源端子２２とを接続して、信号線１８−１ａに加えられた過電圧による電流を電源端子２２に流して信号線１８−１ａの過電圧をクランプする。

すなわち、信号線１８−１ａに接続されているダイオード４２ｏにかかる電圧がダイオード４２ｂの順方向電圧Ｖ_ｆを超えるため、ダイオード４２ｏが導通する。その結果、電源端子２２が接続されているスイッチ回路１７ｃ側に信号線１８−１ａから電流Ｉ_Ｄ１が流れ、信号線１８−１ａから入力された電圧はクランプされる。信号線１８−１ｂにプラスの過電圧が加えられたときについては信号線１８−１ａにプラスの過電圧が加えられたときと同様であるため、説明を省略する。

次に、信号線１８−１ａにマイナスの過電圧が加えられたときについて説明する。過電圧保護回路１６ｃは、信号線１８−１ａにグランド端子４３よりも低い過電圧（マイナスの過電圧）が加えられた場合、信号線１８−１ａに加えられた過電圧による電流をグランド端子４３に流して信号線１８−１ａの過電圧をクランプする。

すなわち、信号線１８−１ａに接続されているダイオード４２ｐにかかる電圧がダイオード４２ｐの順方向電圧Ｖ_ｆを超えるため、ダイオード４２ｐが導通する。その結果、グランド端子４３側に信号線１８−１ａから電流Ｉ_Ｄ２が流れ、信号線１８−１ａから入力された電圧はクランプされる。信号線１８−１ｂにマイナスの過電圧が加えられたときについては、信号線１８−１ａにマイナスの過電圧が加えられたときと同様であるため、説明を省略する。

スイッチ回路１７ｃは、過電圧保護回路１６ｃと電源端子２２との間に配置され、伝送線４４を通じて過電圧保護回路１６ｃと接続される。スイッチ回路１７ｃは、スイッチ素子５１ａ、５３ａ、抵抗素子５５ａ、５５ｂを備える。また、スイッチ回路１７ｃは、グランド端子４５と接続される。なお、スイッチ回路１７ｃは、図６に示していない他の回路要素を備えていてもよい。スイッチ素子５１ａ、５３ａは、ＭＯＳＦＥＴにより構成される。なお、スイッチ素子５１ａ、５３ａは、ＭＯＳＦＥＴ限られず、例えば、ＴＴＬ等の他のスイッチ素子であってもよい。

スイッチ回路１７ｃは、信号線１８−１ａ、１８−１ｂを、グランド端子４５へ接続するか否かを切り替える。詳しくは、スイッチ回路１７ｃは、信号線１８−１ａ、１８−１ｂが接続された伝送線４４を電源端子２２とグランド端子４５との接続のいずれかに切り替える。

スイッチ素子５１ａは、電源端子２２とグランド端子４５との間に配置され、信号線１８−１ａ、１８−１ｂが接続された伝送線４４を電源端子２２またはグランド端子４５との接続に切り替える第４のスイッチの一例である。

スイッチ素子５３ａは、電源端子２２とグランド端子４５との間に配置される。また、スイッチ素子５３ａは、ＧＰＩＯコントローラ３２に備えられたＧＰＩＯピン３３とスイッチ素子５１ａとの間に配置される。スイッチ素子５３ａは、信号線１８−１ａ、１８−１ｂが接続された伝送線４４を電源端子２２またはグランド端子４５との接続に切り替える第５のスイッチの一例である。

ＧＰＩＯコントローラ３２は、スイッチ素子５３ａを制御して、スイッチ素子５１ａに接続されている信号線１８−１ａ、１８−１ｂをグランド端子４５との接続に切り替えることにより、ＵＳＢポート１５を無効にする制御を行う。

ＧＰＩＯコントローラ３２は、ＲＯＭ１２に格納されているＢＩＯＳによりスイッチ素子５３ａを制御することにより、ＵＳＢポート１５を無効にする制御を行う。ＧＰＩＯコントローラ３２は、ＢＩＯＳ画面により入力を受け付けた設定に基づき、各ＵＳＢポート１５−１〜１５−ｍを有効または無効にする制御を行う。

以上のように、第３の実施形態では、過電圧保護回路１６ｃは４つのダイオード４２ｏ〜４２ｒで構成される。また、スイッチ回路１７ｃは、２つのスイッチ素子５１ａ、５３ａおよび抵抗素子５５ａ、５５ｂで構成される。これにより、少ない回路変更量でポートを無効化することができる。

＜第４の実施形態＞
第３の実施形態では、スイッチ回路１７ｃは、図６に示すように、信号線１８−１ａ、１８−１ｂを電源端子２２またはグランド端子４５との接続に切り替えるスイッチ素子５１ａと、スイッチ素子５１ａを切り替えるスイッチ素子５３ａと、を備える。そして、ＧＰＩＯコントローラ３２は、スイッチ素子５３ａを制御して、スイッチ素子５１ａに接続されている信号線１８−１ａ、１８−１ｂをグランド端子４５との接続に切り替えることにより、ＵＳＢポート１５を無効にする制御を行う。

これに対し、第４の実施形態では、スイッチ回路１７ｄは、図７に示すように、信号線１８−１ａ、１８−１ｂをグランド端子４５との接続に切り替えるスイッチ素子５１ｂを備える。そして、ＧＰＩＯコントローラ３２は、スイッチ素子５１ｂを制御して、スイッチ素子５１ｂに接続されている信号線１８−１ａ、１８−１ｂをグランド端子４５との接続に切り替えることにより、ＵＳＢポート１５を無効にする制御を行う。

図７は、第４の実施形態の過電圧保護回路１６ｄとスイッチ回路１７ｄの一例を示す図である。図７では、図１の信号線１８−１および１８−２が２本の信号線１８−１ａ，１８−１ｂにより構成されている例について説明する。

図７に示すように、過電圧保護回路１６ｄとスイッチ回路１７ｄとはそれぞれ伝送線４４を通じて接続される。なお、ＵＳＢコントローラ３１と過電圧保護回路１６ｄとの間には、不図示の抵抗素子等が配置されている。

第４の実施形態の過電圧保護回路１６ｄは、クランプ回路として機能する。過電圧保護回路１６ｄは、ＵＳＢコントローラ３１とＵＳＢポート１５とを接続する２本の信号線１８−１ａ，１８−１ｂにそれぞれ接続される。過電圧保護回路１６ｄは、ダイオード４２ｓ〜４２ｖを有する。２本の信号線１８−１ａ，１８−１ｂは、図１の信号線１８の一例である。ダイオード４２ｓ〜４２ｖは、信号線１８−１ａ、１８−１ｂに過電圧を加えられた場合に、加えられた過電圧をクランプするクランプダイオードの一例である。過電圧保護回路１６ｄは、伝送線４４を介して、スイッチ素子５１ｂと接続する。各ダイオード４２ｖ，４２ｔの順方向電圧をＶｆとする。

信号線１８−１ａに通常の信号電圧が加えられた場合について説明する。信号線１８−１ａに、電源電圧よりも低くグランド端子４３の電圧よりも高い電圧（通常の信号電圧）が加えられた場合には、信号線１８−１ａに接続されているダイオード４２ｔにかかる電圧は順方向電圧Ｖｆを超えない。したがって、ダイオード４２ｔは導通せず、ＵＳＢコントローラ３１から入力された信号電圧がそのままＵＳＢポート１５へ伝達される。信号線１８−１ｂに通常の信号電圧が加えられたときについては信号線１８−１ａに通常の信号電圧が加えられたときと同様であるため、説明を省略する。
次に、信号線１８−１ａにマイナスの過電圧が加えられたときについて説明する。過電圧保護回路１６ｄは、信号線１８−１ａにグランド端子４３よりも低い過電圧（マイナスの過電圧）が加えられた場合、信号線１８−１ａに加えられた過電圧による電流をグランド端子４３に流して信号線１８−１ａの過電圧をクランプする。

すなわち、信号線１８−１ａに接続されているダイオード４２ｔにかかる電圧がダイオード４２ｔの順方向電圧Ｖｆを超えるため、ダイオード４２ｔが導通する。その結果、グランド端子４３側に信号線１８−１ａから電流Ｉｔ_２が流れ、信号線１８−１ａから入力された電圧はクランプされる。信号線１８−１ｂにマイナスの過電圧が加えられたときについては、信号線１８−１ａにマイナスの過電圧が加えられたときと同様であるため、説明を省略する。

次に、信号線１８−１ａにプラスの過電圧が加えられたときについて説明する。過電圧保護回路１６ｄは、信号線１８−１ａに電源電圧よりも高い過電圧（プラスの過電圧）が加えられた場合に、回路を保護しない構成である。信号線１８−１ｂにプラスの過電圧が加えられたときについては信号線１８−１ａにプラスの過電圧が加えられたときと同様であるため、説明を省略する。

スイッチ回路１７ｄは、過電圧保護回路１６ｄとグランド端子４５との間に配置され、伝送線４４を通じて過電圧保護回路１６ｄと接続される。スイッチ回路１７ｄは、スイッチ素子５１ｂを備える。なお、スイッチ回路１７ｄは、図７に示していない他の回路要素を備えていてもよい。スイッチ素子５１ｂは、ＭＯＳＦＥＴにより構成される。なお、スイッチ素子５１ｂは、ＭＯＳＦＥＴ限られず、例えば、ＴＴＬ等の他のスイッチ素子であってもよい。

スイッチ回路１７ｄは、信号線１８−１ａ、１８−１ｂを、グランド端子４５へ接続するか否かを切り替える。詳しくは、スイッチ回路１７ｄは、信号線１８−１ａ、１８−１ｂが接続された伝送線４４をグランド端子４５との接続に切り替える。

スイッチ素子５１ｂは、伝送線４４とグランド端子４５との間に配置され、信号線１８−１ａ、１８−１ｂが接続された伝送線４４をグランド端子４５との接続に切り替える。

スイッチ素子５１ｂは、ＧＰＩＯコントローラ３２に備えられたＧＰＩＯピン３３とグランド端子４５との間に配置される。

ＧＰＩＯコントローラ３２は、スイッチ素子５１ｂを制御して、スイッチ素子５１ｂに接続されている信号線１８−１ａ、１８−１ｂをグランド端子４５との接続に切り替えることにより、ＵＳＢポート１５を無効にする制御を行う。

ＧＰＩＯコントローラ３２は、ＲＯＭ１２に格納されているＢＩＯＳによりスイッチ素子５１ｂを制御することにより、ＵＳＢポート１５を無効にする制御を行う。ＧＰＩＯコントローラ３２は、ＢＩＯＳ画面により入力を受け付けた設定に基づき、各ＵＳＢポート１５−１〜１５−ｍを有効または無効にする制御を行う。

以上のように、第４の実施形態では、スイッチ回路１７ｄは、１つのスイッチ素子５１ｂで構成される。これにより、少ない回路変更量でポートを無効化することができる。

なお、本発明は上述した実施形態そのままに限定されるものではなく、実施段階でのその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施形態に示される全構成要素を適宜組み合わせても良い。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。このような、発明の趣旨を逸脱しない範囲内において種々の変形や応用が可能である。

上述の実施形態では、ポートの一例として、ＵＳＢポートについて説明しているがこの限りではなく、ＤＶＩ（Digital Visual Interface）、ＲＳ４２２、ＬＡＮ（Local Area Network）ケーブル等、過電圧保護回路を有する様々なインターフェースに対し適用可能である。

１ ：ポート制御回路
１０ ：ＣＰＵ
１１ ：ＲＡＭ
１２ ：ＲＯＭ
１３ ：ＨＤＤ
１５、１５−１〜１５−ｍ ：ＵＳＢポート
１６、１６−１〜１６−ｎ、１６ｂ、１６ｃ、１６ｄ ：過電圧保護回路
１７、１７−１〜１７ｐ、１７ｂ、１７ｃ、１７ｄ ：スイッチ回路
１８、１８−１〜１８−ｑ、１８−１ａ、１８−１ｂ、１８−２、１８−２ａ、１８−２ｂ ：信号線
１９ ：表示ポート
２０ ：通信Ｉ／Ｆ
２１ ：電源供給部
２２ ：電源端子
２３ ：入力ポート
２４ ：表示部
２５、２５−１〜２５−ｍ ：ＵＳＢデバイス
２６ ：入力部
３１ ：ＵＳＢコントローラ
３２ ：ＧＰＩＯコントローラ
３３、３３−１〜ｒ ：ＧＰＩＯピン
４１、４１ｂ ：クランプ回路
４２ａ〜４２ｖ ：ダイオード
４３、４５ ：グランド端子
４４ ：伝送線
５１ａ、５１ｂ、５２、５３、５３ａ ：スイッチ素子
５４ ：発光ダイオード
５５、５５ａ、５５ｂ ：抵抗素子
６０ ：機能タブ
６１ ：Advancedタブ
Ｎ ：ネットワーク

Claims (7)

1. コントローラと少なくとも１つ以上のポートとを接続する少なくとも１つ以上の信号線と、
   前記信号線に接続され、前記信号線に過電圧が加えられた場合に、前記信号線に加えられた過電圧をクランプする過電圧保護回路と、
   前記過電圧保護回路に接続され、前記信号線をグランドへ接続するか否かを切り替えるスイッチ回路と、を備え、
   前記コントローラは、前記スイッチ回路の切り替えを制御することにより、前記ポートを無効にする制御を行う
   ことを特徴とするポート制御回路。
2. 請求項１に記載のポート制御回路であって、
   複数の前記ポートと、複数の前記ポートに対応する複数の前記信号線とを備え、
   前記過電圧保護回路は、前記各信号線に過電圧が加えられた場合に、前記各信号線と前記グランドとをそれぞれ接続して、前記各信号線に加えられた過電圧による電流を前記グランドに流して前記各信号線に加えられた過電圧をクランプする
   ことを特徴とするポート制御回路。
3. 請求項１または２に記載のポート制御回路であって、
   前記過電圧保護回路は、電源電圧が供給される電源端子と接続され、前記信号線に前記電源電圧よりも高い過電圧が加えられた場合に、前記信号線と前記電源端子とを接続して、前記信号線に加えられた過電圧による電流を前記電源端子に流して前記信号線の過電圧をクランプし、
   前記スイッチ回路は、前記過電圧保護回路と前記電源端子との間に配置され、前記信号線を前記電源端子と前記グランドとの接続のいずれかに切り替え、
   前記コントローラは、前記スイッチ回路を制御して、前記信号線を前記グランドとの接続に切り替えることにより、前記ポートを無効にする制御を行う
   ことを特徴とするポート制御回路。
4. 請求項３に記載のポート制御回路であって、
   前記スイッチ回路は、前記電源端子と接続する第１のスイッチと、前記グランドと接続する第２のスイッチと、前記信号線を前記第１のスイッチまたは前記第２のスイッチとの接続に切り替える第３のスイッチと、を備え、
   前記コントローラは、前記第３のスイッチを制御して、前記信号線を前記第１のスイッチまたは前記第２のスイッチとの接続に切り替えることにより、前記ポートを無効にする制御を行う
   ことを特徴とするポート制御回路。
5. 請求項３に記載のポート制御回路であって、
   前記スイッチ回路は、前記信号線を前記電源端子または前記グランドとの接続に切り替える第４のスイッチと、前記第４のスイッチを切り替える第５のスイッチと、を備え、
   前記コントローラは、前記第５のスイッチを制御して、前記第４のスイッチに接続されている前記信号線を前記グランドとの接続に切り替えることにより、前記ポートを無効にする制御を行う
   ことを特徴とするポート制御回路。
6. 請求項１から請求項５のうちいずれかに記載のポート制御回路であって、
   前記ポート制御回路の起動時に読み込まれるＢＩＯＳを格納するＲＯＭを更に備え、
   前記コントローラは、前記ＲＯＭに格納されている前記ＢＩＯＳを読み込んで実行して前記スイッチ回路の切り替えを制御することにより、前記ポートを無効にする制御を行う
   ことを特徴とするポート制御回路。
7. 請求項３から請求項５のうちいずれかに記載のポート制御回路であって、
   前記電源端子は、前記ポートに電源を供給する電源供給線である
   ことを特徴とするポート制御回路。

Images