JP2012185596A - 電子機器、電子機器の制御方法およびプログラム - Google Patents

電子機器、電子機器の制御方法およびプログラム Download PDF

Info

Publication number
JP2012185596A
JP2012185596A JP2011047185A JP2011047185A JP2012185596A JP 2012185596 A JP2012185596 A JP 2012185596A JP 2011047185 A JP2011047185 A JP 2011047185A JP 2011047185 A JP2011047185 A JP 2011047185A JP 2012185596 A JP2012185596 A JP 2012185596A
Authority
JP
Japan
Prior art keywords
setting
connection port
usb
device connection
bios
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011047185A
Other languages
English (en)
Inventor
Hidesato Takahashi
秀聡 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Toshiba TEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba TEC Corp filed Critical Toshiba TEC Corp
Priority to JP2011047185A priority Critical patent/JP2012185596A/ja
Priority to US13/398,953 priority patent/US20120226829A1/en
Publication of JP2012185596A publication Critical patent/JP2012185596A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4411Configuring for operating with peripheral devices; Loading of device drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Information Transfer Systems (AREA)
  • Cash Registers Or Receiving Machines (AREA)

Abstract

【課題】OS起動前までデバイス接続ポートを有効とすることができる電子機器、電子機器の制御方法およびプログラムを提供する。
【解決手段】実施形態の電子機器は、少なくとも1つのデバイス接続ポートと、制御手段とを備える。制御手段は、OSの起動前後で前記デバイス接続ポートの有効と無効とを切替える。
【選択図】図5

Description

本発明の実施形態は、電子機器、電子機器の制御方法およびプログラムに関する。
従来、PC等の情報処理装置の起動時においては、BIOS(Basic Input/Output System)の設定に応じて、情報処理装置に設けられているUSB(Universal Serial Bus)ポートが有効化または無効化される。また、この起動処理においてはPOST(Power On Self Test)が実行され、メモリやHDD、USBポート等に異常が無いかテストされる。尚、このPOST処理時には上述したBIOSの設定が反映される。
一般に、BIOSの設定を変更する場合には、キーボードを用いてBIOSの設定画面における入力が行われる。また、キーボードを標準装備せず、通常はタッチパネルによる入力操作が行われるPOS(Point Of Sales)端末等の情報処理装置においては、BIOS設定時に外付けのキーボードをUSB接続して、このキーボードから入力操作を行う。
ところが、BIOSの設定においてUSBポートを無効とする設定にしてしまった場合に、USB接続されたキーボードが認識されず、BIOSの設定を変更することが不可能となってしまうことがある。一方、情報セキュリティの観点からは、USB接続型キーボードやUSBメモリ、その他のUSBデバイスを不正に接続されることを防止するために、OS起動後はUSBポートを無効化することが望まれる。
本発明が解決しようとする課題は、OS起動前までUSBポートを有効とすることができる電子機器、電子機器の制御方法およびプログラムを提供することである。
実施形態の電子機器は、少なくとも1つのデバイス接続ポートと、制御手段とを備える。制御手段は、OSの起動前後で前記デバイス接続ポートの有効と無効とを切替える。
図1は、本実施形態のPOS端末の構成を示す外観斜視図である。 図2は、POS端末が実装する配線基板の構成を示すブロック図である。 図3は、BIOSROMが格納する、USBポートに関するBIOS設定データの一例を示す図である。 図4は、USBポートに関するBIOSセットアップメニューの一例を示す図である。 図5は、第1設定ないし第3設定のいずれか1つを選択する選択画面の一例を示す図である。 図6は、BIOS設定データの変更後に表示されるBIOSセットアップメニューを示す図である。 図7は、CPUが行うPOS端末の起動処理の手順を示すフローチャートである。 図8は、OS起動前(OS起動処理の開始前)における各USBポートの状態を説明する図である。 図9は、OS起動後(OS起動処理の開始後)における各USBポートの状態を説明する図である。
本実施形態においては、電子機器としてPOS端末1を用いる場合について説明する。尚、本実施形態に係る電子機器はPOS端末1に限定されるものではなく、決済端末等その他の機器を本実施形態に係る電子機器として用いてもよい。
図1は、本実施形態のPOS端末1の構成を示す外観斜視図である。図1に示すように、POS端末1は、マザーボード等の配線基板を内部に収容する本体11を備えている。本体11の上部には、オペレータ用のディスプレイ12と、客用のディスプレイ13とが設けられている。また、ディスプレイ12の表面にはタッチパネルが配設されており、店員はこのタッチパネルから金額の入力をしたりディスプレイ12に表示された品名などを選択したりすることができる。また、本体11には接続ケーブルを介してプリンタ14が接続されている。
また、本体11の前面には、デバイス接続ポートとしてUSBポート9a、9bが設けられている。POS端末1には、このUSBポート9aまたは9bにUSBコネクタ21を接続することにより、USBデバイス20を接続して使用することができる。尚、USBデバイス20としては、図1に示すキーボードや、図示はしないがUSBメモリ等のデバイスを用いることが可能である。
次に、POS端末1が実装する配線基板2の構成について説明する。図2は、POS端末1が実装する配線基板2の構成を示すブロック図である。図2に示すように、配線基板2には、CPU3、ROMやRAMを有するメインメモリ4、NB(North Bridge)5、SB(South Bridge)6、BIOSROM7等が配設されており、これらがバスやインタフェースで電気的に接続されている。
BIOSROM7は、BIOSの設定データやBIOSプログラム群を格納する。尚、BIOSROM7としては不揮発性メモリが用いられ、例えば書換え可能であるFlashROM等が用いられる。
CPU3は、POS端末1のシステム全体を制御するメインプロセッサであり、制御手段として機能する。CPU3は、BIOSROM7が記憶するBIOSプログラムをメインメモリ4にロードして実行する。また、CPU3は、図示しないHDDまたはメインメモリ4のROMが記憶するOS(Operating System)プログラムやアプリケーションプログラム等をメインメモリ4のRAMにロードして実行する。
NB5は、CPU3と、メインメモリ4と、SB6などを接続するためのブリッジであり、メインメモリ4に対する読み書き制御を行うメモリコントローラとPCI(Peripheral Component Interconnect)マスタなどを内蔵している。
SB6には、プリンタ14、ディスプレイ12、13、ディスプレイ12に配設されたタッチパネル等の周辺機器を接続するためのポートが含まれている。SB6はこれら各周辺機器とNB5とを接続するためのブリッジであり、PCIバスを介してNB5と接続されている。また、PCIバスにはネットワークインターフェースなども接続される。また、SB6にはLPC(Low Pin Count)バスを介してBIOSROM7が接続される。
SB6は、SB6に接続される周辺機器を制御するコントローラとして機能する。また、SB6はその機能の一部としてUSBコントローラ10を備えている。尚、SB6には図中点線で示すようにLPCバスを介してSuper I/O8を接続するとしてもよい。そしてこの場合に、Super I/O8に上記USBコントローラ10の機能を設けるとしてもよい。
USBコントローラ10には、複数のUSBポート1〜6(9a、9b、9c、9d、9e、9f)が接続されている。
BIOS設定によってUSBポート5(9e)が有効化されている場合には、図2に示すようにUSBポート5(9e)にUSBコネクタ21が接続されると、CPU3はUSBコントローラ10およびUSBポート5(9e)を介してUSBデバイス20を認識し、USBデバイス20とのデータの入出力を行う。
一方、BIOS設定によってUSBポート5(9e)が無効化されている場合には、USBポート5(9e)にUSBコネクタ21が接続されても、CPU3はUSBデバイス20を認識せず、USBデバイス20とのデータの入出力は行わない。
また、図2に示すように、USBポート1〜6(9a〜9f)はA群(USBポート1および2)、B群(USBポート3および4)、C群(USBポート5および6)にグループ分けされており、各グループごとにUSBポートの有効化または無効化を行うことができる。
次に、BIOSROM7が格納するBIOSの設定データのうち、USBポートに関するBIOS設定データについて説明する。
BIOSROM7は、USBポートに関するBIOS設定として、
(1)USBポートをOSの起動処理に関わらず有効とする第1設定(常に有効)
(2)USBポートをOSの起動処理に関わらず無効とする第2設定(常に無効)
(3)USBポートをOSの起動前は有効とし、OSの起動後は無効とする第3設定(OS起動前まで有効)
のいずれか1つの設定を、各グループ(A群、B群、C群)に対応付けて記憶する。
尚、BIOSROM7は、上記第1設定ないし第3設定のいずれか1つを各USBポートに対応付けて記憶し、各USBポートごとに有効化または無効化の制御を行うとしてもよい。即ち、USBコントローラ10として用いられるチップセットには、各USBポートを1つずつ制御するタイプと、複数のUSBポートをまとめて制御するタイプとがある。従って、用いるチップセットの型に応じて有効化または無効化の設定を行えばよい。
図3は、BIOSROM7が格納する、USBポートに関するBIOS設定データの一例を示す図である。図3に示す例では、A群に対して第1設定が記憶されており、OS起動前、OS起動後ともにA群のUSBポート1、2は有効である旨が設定されている。また、B群に対しては第2設定が記憶されており、OS起動前、OS起動後ともにB群のUSBポート3、4は無効である旨が設定されている。さらに、C群に対しては第3設定が記憶されており、OS起動前はC群のUSBポート5、6は有効であるが、OS起動後はUSBポート5、6を無効化する旨が設定されている。
次に、USBポートに関するBIOS設定データを変更する方法について説明する。USBポートに関するBIOS設定データは、BIOSのセットアップメニューにおいて変更することができる。一般的に、POS端末1の起動開始後の所定時間内にキーボードのF1キーやF2キー等の所定キーを押下すると、BIOSのセットアップメニュー(図4参照)を表示させてBIOSの設定変更を行うことができる。一例としてCPU3は、POS端末1の起動開始後の所定時間内に行われるPOST実行中に、キーボードの所定キーが押下されると、BIOSROM7からBIOSプログラムを読み出してディスプレイ12にBIOSセットアップメニューを表示させる。
図4は、USBポートに関するBIOSセットアップメニューの一例を示す図である。図4においては、USBポート1、2は第1設定「常に有効」、USBポート3、4は第2設定「常に無効」、USBポート5、6は第1設定「常に有効」である。以下では、C群のUSBポート5、6を第3設定「OS起動前まで有効」に変更する場合について説明する。CPU3は、USBポート6に対応する行が選択された場合に、図5に示すような選択画面を表示させる。
図5は、第1設定ないし第3設定のいずれか1つを選択する選択画面の一例を示す図である。この選択画面において第1設定ないし第3設定のいずれか1つを選択することにより、ユーザはUSBポートの設定を変更することができる。図5においては、USBポート6に対して第3設定「OS起動前まで有効」を選択する場合を示している。上述のように、USBポート5、6はともにC群に属し、同一の設定によって制御されるので、USBポート6に対して第3設定が選択された場合には、USBポート5に対しても第3設定が設定されることとなる。従ってCPU3は、このように設定が変更された場合に、USBポート5、6は第3設定である旨をBIOSROM7に格納する(図3参照)。
図6は、BIOS設定データの変更後に表示されるBIOSセットアップメニューを示す図である。図6に示すように、BIOSセットアップメニューには、USBポート5、6は第3設定「OS起動前まで有効」である旨が表示される。
次に、CPU3が行うPOS端末1の起動処理と、USBポートの有効または無効の切替処理とについて説明する。図7は、CPU3が行うPOS端末1の起動処理の手順を示すフローチャートである。
尚、図7においては、OS起動処理を開始するタイミングでUSBポートを無効化するとし、OS起動処理の開始前ではUSBポートを有効化し、OS起動処理を開始するタイミングでUSBポートを無効化する場合について説明する。
ただし、USBポートの有効または無効を切替えるタイミングは、OS起動処理を開始するタイミングに限定されるものではない。その他の切替タイミングとして、OS起動処理が終了するタイミングで切替を行うとしてもよい。この場合には、OS起動処理が終了するまではUSBポートを有効化し、OS起動処理が終了した場合にUSBポートを無効化する。さらに、その他のタイミングを切替タイミングとするとしても良い。
POS端末1の電源が投入(ステップS1)されると、CPU3はPOS端末1の起動処理を開始する。即ち、CPU3は、BIOSROM7に格納されているBIOS設定データを読み込んでSB6に接続されている各周辺機器の設定を適用し、POST(Power On Self Test)を実行して各周辺機器に異常が無いかテストする。この場合にCPU3は、図3に示すUSBポートに関するBIOS設定データにおいて、OS起動前の設定を適用してPOSTを開始する(ステップS2)。
ここで、BIOS設定データが図3に示す設定内容である場合、ステップS2以降ステップS7までの各USBポートの状態は図8に示すようになる。図8は、OS起動前(OS起動処理の開始前)における各USBポートの状態を示す図である。図8に示すように、A群のUSBポート1、2は有効(白抜き)、B群のUSBポート3、4は無効(黒塗り)、C群のUSBポート5、6は有効(白抜き)となる。
次に、CPU3は、USBコネクタ21によって接続されたキーボード(図1におけるUSBデバイス20)から所定キーが押下されたか否かを判定する(ステップS3)。
所定キーが押下された場合(ステップS3:Yes)には、CPU3はBIOSのセットアップメニュー(図4参照)を表示させる(ステップS4)。そして、BIOS設定データの変更処理を行い(ステップS5)、BIOSのセットアップが終了したか否か判定する(ステップS6)。セットアップが終了していない場合(ステップS6:No)にはステップS5に戻って変更処理を続行する。セットアップが終了してセットアップメニューの表示が解除された場合(ステップS6:Yes)には、ステップS7に移行してPOSTが終了するまで(ステップS7:No)処理待ちをする。
POSTが終了すると(ステップS7:Yes)、CPU3はOSの起動処理を開始する。この場合に、CPU3は、図3に示すUSBポートに関するBIOS設定データにおいて、OS起動後の設定を適用してOSの起動処理を開始する(ステップS8)。
ここで、BIOS設定データが図3に示す設定内容である場合、ステップS8以降における各USBポートの状態は図9に示すようになる。図9は、OS起動後(OS起動処理の開始後)における各USBポートの状態を示す図である。図9に示すように、A群のUSBポート1、2は有効(白抜き)、B群のUSBポート3、4は無効(黒塗り)、C群のUSBポート5、6は無効(黒塗り)となる。
このように、C群のUSBポート5、6はOS起動処理を開始するタイミングで、図3に示すBIOS設定データに基づいて有効から無効に切り替えられる。これにより、C群のUSBポート5、6は、OS起動前は有効でありキーボード等のUSBデバイス20を使用することができるが、OS起動後は無効化されるため、キーボード等のUSBデバイス20は認識されず、使用不可能となる。
以上説明したとおり、本実施形態のPOS端末1によれば、OS起動前までUSBポートを有効とすることができる。
尚、上述では、OS起動前までUSBポートを有効とし、OS起動後にUSBポートを無効化する例について説明したが、切替方法はこれに限定されるものではない。その他の例として、OS起動前まではUSBポートを無効とし、OS起動後にはUSBポートを有効化するとしてもよい。
なお、本実施形態のPOS端末1で実行されるBIOSプログラムは、BIOSROM7等に予め組み込まれて提供される。本実施形態のPOS端末1で実行されるBIOSプログラムは、インストール可能な形式又は実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。
さらに、本実施形態のPOS端末1で実行されるBIOSプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施形態のPOS端末1で実行されるBIOSプログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせても良い。
1 POS端末
2 配線基板
3 CPU
9a〜9f USBポート
10 USBコントローラ
20 USBデバイス
21 USBコネクタ
特開2007−316946号公報

Claims (6)

  1. 少なくとも1つのデバイス接続ポートと、
    OSの起動前後で前記デバイス接続ポートの有効と無効とを切替える制御手段と、
    を備える電子機器。
  2. 前記制御手段は、OSの起動前は前記デバイス接続ポートを有効とし、OSの起動後は前記デバイス接続ポートを無効とする、
    請求項1に記載の電子機器。
  3. 前記デバイス接続ポートをOSの起動処理に関わらず有効とする第1設定と、前記デバイス接続ポートをOSの起動処理に関わらず無効とする第2設定と、前記デバイス接続ポートをOSの起動前は有効としOSの起動後は無効とする第3設定と、のうちいずれか1つの設定を、前記各デバイス接続ポートに対応付けて記憶する記憶手段をさらに備え、
    前記制御手段は、前記記憶手段が記憶する前記各デバイス接続ポートに対する設定に基づいて、前記各デバイス接続ポートの制御を行う、請求項2に記載の電子機器。
  4. 前記第1設定と、前記第2設定と、前記第3設定とのうちいずれか1つを前記各デバイス接続ポートに対する設定として選択する選択手段をさらに備え、
    前記記憶手段は、前記選択手段によって選択された設定を前記各デバイス接続ポートに対応付けて記憶する、請求項3に記載の電子機器。
  5. 少なくとも1つのデバイス接続ポートを備える電子機器において、
    OSの起動前後で前記デバイス接続ポートの有効と無効とを切替えるステップを含む電子機器の制御方法。
  6. 少なくとも1つのデバイス接続ポートを備える電子機器において、コンピュータを、
    OSの起動前後で前記デバイス接続ポートの有効と無効とを切替える制御手段として機能させるためのプログラム。
JP2011047185A 2011-03-04 2011-03-04 電子機器、電子機器の制御方法およびプログラム Pending JP2012185596A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011047185A JP2012185596A (ja) 2011-03-04 2011-03-04 電子機器、電子機器の制御方法およびプログラム
US13/398,953 US20120226829A1 (en) 2011-03-04 2012-02-17 Electronic apparatus and method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011047185A JP2012185596A (ja) 2011-03-04 2011-03-04 電子機器、電子機器の制御方法およびプログラム

Publications (1)

Publication Number Publication Date
JP2012185596A true JP2012185596A (ja) 2012-09-27

Family

ID=46754012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011047185A Pending JP2012185596A (ja) 2011-03-04 2011-03-04 電子機器、電子機器の制御方法およびプログラム

Country Status (2)

Country Link
US (1) US20120226829A1 (ja)
JP (1) JP2012185596A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015166957A (ja) * 2014-03-04 2015-09-24 日本電気株式会社 情報処理装置、ハードウェア試験制御方法およびプログラム
JP2020137022A (ja) * 2019-02-22 2020-08-31 富士通フロンテック株式会社 ポート制御回路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10528358B2 (en) 2015-01-23 2020-01-07 Hewlett-Packard Development Company, L.P. Initialize port
CN108710508B (zh) * 2018-05-22 2021-10-22 联想(北京)有限公司 一种处理方法、装置及电子设备
US11455608B2 (en) * 2019-10-18 2022-09-27 Hewlett-Packard Development Company, L.P. Operating modes for a point of sale peripheral device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0972945A (ja) * 1995-09-05 1997-03-18 Hitachi Electron Eng Co Ltd Ic試験装置のレジスタデータ書込み方式
JPH11353265A (ja) * 1998-06-05 1999-12-24 Mitsubishi Electric Corp 情報伝達装置
JP2007149065A (ja) * 2005-10-27 2007-06-14 Fujitsu Ltd 情報処理装置、bios処理方法及びプログラム
JP2008276413A (ja) * 2007-04-26 2008-11-13 Lenovo Singapore Pte Ltd 記憶装置に対するセキュリティの設定方法およびコンピュータ。
JP2009080568A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 情報処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7043587B2 (en) * 2001-09-20 2006-05-09 Lenovo (Singapore) Pte. Ltd. System and method for connecting a universal serial bus device to a host computer system
US20080270780A1 (en) * 2006-06-06 2008-10-30 Lopez Fernando A Design structure for disabling a universal serial bus port

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0972945A (ja) * 1995-09-05 1997-03-18 Hitachi Electron Eng Co Ltd Ic試験装置のレジスタデータ書込み方式
JPH11353265A (ja) * 1998-06-05 1999-12-24 Mitsubishi Electric Corp 情報伝達装置
JP2007149065A (ja) * 2005-10-27 2007-06-14 Fujitsu Ltd 情報処理装置、bios処理方法及びプログラム
JP2008276413A (ja) * 2007-04-26 2008-11-13 Lenovo Singapore Pte Ltd 記憶装置に対するセキュリティの設定方法およびコンピュータ。
JP2009080568A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 情報処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015166957A (ja) * 2014-03-04 2015-09-24 日本電気株式会社 情報処理装置、ハードウェア試験制御方法およびプログラム
JP2020137022A (ja) * 2019-02-22 2020-08-31 富士通フロンテック株式会社 ポート制御回路

Also Published As

Publication number Publication date
US20120226829A1 (en) 2012-09-06

Similar Documents

Publication Publication Date Title
CN105786421B (zh) 一种服务器显示方法及装置
TW201017537A (en) Computer system with dual BIOS prottection mechanism and control method of the same
JP2012185596A (ja) 電子機器、電子機器の制御方法およびプログラム
JP5665923B2 (ja) 基本入出力システムがアップデート可能な電子装置及びアップデート方法
JP3629517B2 (ja) 情報処理装置のブートデバイス切替方法。
JP2012123673A (ja) 給電切替装置、給電切替装置制御方法、及び給電制御プログラム
US20160105315A1 (en) Information processing apparatus, control method for information processing apparatus, and recording medium
US20120191965A1 (en) Boot systems and methods, and related devices
CN112506745A (zh) 内存温度读取方法、装置及计算机可读存储介质
TW201716999A (zh) 開機檢查方法及電腦系統
JP4409681B2 (ja) 情報処理装置及び情報処理装置のメモリ制御方法
CN103530105A (zh) 信息处理装置、信息处理方法、以及程序
KR20060051249A (ko) 정보 처리 장치
JP2011113518A (ja) 情報処理装置及びロック設定方法
JP5149336B2 (ja) コンピュータシステム、及び、このコンピュータシステムで用いられるキーボード
JP6331505B2 (ja) 起動制御装置、起動制御方法、及び起動制御プログラム
JP2007164420A (ja) 商品販売データ処理装置
JP6349827B2 (ja) 情報処理装置、初期化方法、及び、プログラム
CN115777094A (zh) 信息处理设备和图像显示方法
CN111783162A (zh) 数据保护实现方法、装置及计算机设备
CN115129384A (zh) 一种电子设备的启动程序的运行方法和电子设备
KR20100113624A (ko) 사용자가 진단들 및/또는 복구를 선택할 수 있게 하기 위해 그래픽 사용자 인터페이스를 활성화하는 섀시 버튼
WO2017022117A1 (ja) 制御装置,制御プログラム及び制御方法
US9349408B2 (en) Hard disk duplication device capable of expanding duplication capacity by chain connection
CN108229134B (zh) 一种密码提示方法及电子设备

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130820