JP2011113518A - 情報処理装置及びロック設定方法 - Google Patents
情報処理装置及びロック設定方法 Download PDFInfo
- Publication number
- JP2011113518A JP2011113518A JP2009272269A JP2009272269A JP2011113518A JP 2011113518 A JP2011113518 A JP 2011113518A JP 2009272269 A JP2009272269 A JP 2009272269A JP 2009272269 A JP2009272269 A JP 2009272269A JP 2011113518 A JP2011113518 A JP 2011113518A
- Authority
- JP
- Japan
- Prior art keywords
- lock
- information processing
- processing apparatus
- lock mechanism
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/305—Authentication, i.e. establishing the identity or authorisation of security principals by remotely controlling device operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/88—Detecting or preventing theft or loss
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2105—Dual mode as a secondary aspect
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Stored Programmes (AREA)
Abstract
【課題】互いに種別の異なる複数のロック機構を有する場合に、それらロック機構によるセキュリティの効果を高める。
【解決手段】情報処理装置1は、CPU102の制御の下、互いに種別の異なる複数のロック機構の各々について、ロックが有効であるか否かをチェックし、そのチェックの結果、ロックが有効であるロック機構がある場合に、そのロック機構と連動して、ロックが有効でない他のロック機構のロックを有効に設定する。
【選択図】図3
【解決手段】情報処理装置1は、CPU102の制御の下、互いに種別の異なる複数のロック機構の各々について、ロックが有効であるか否かをチェックし、そのチェックの結果、ロックが有効であるロック機構がある場合に、そのロック機構と連動して、ロックが有効でない他のロック機構のロックを有効に設定する。
【選択図】図3
Description
本発明は、情報処理装置及びロック設定方法に関する。
従来、パーソナルコンピュータなどの情報処理装置においては、盗難時などにおける不正な使用を防止するため、ログイン認証失敗時やリモートからの通知により強制的に電源をオフにするなどして、その処理動作やデータアクセスをロックした状態とするロック機構を有するものがある。特許文献1には、PCロックを指示する信号を通信ネットワークを介して端末に通知することで、その端末をリモートロックする従来技術が開示されている。
しかしながら、上記従来技術では、リモートロックされるロック機構とは異なる種別のロック機構についてはロックを有効とすることができない。したがって、情報処理装置が互いに種別の異なる複数のロック機構を有する場合は、一つのロック機構によりリモートロックしたとしても、他のロック機構を有効に活用できず、例え複数のロック機構があったとしても、それらロック機構によって、不正な使用を防止するというセキュリティの効果を高めることができなかった。
本発明は、上記に鑑みてなされたものであって、互いに種別の異なる複数のロック機構を有する場合に、それらロック機構によるセキュリティの効果を高めることを可能とする情報処理装置及びプログラムを提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明の情報処理装置は、互いに種別の異なる複数のロック機構の各々について、ロックが有効であるか否かをチェックするチェック手段と、前記チェックの結果、ロックが有効であるロック機構がある場合に、当該ロック機構と連動して、ロックが有効でない他のロック機構のロックを有効に設定するロック設定手段と、を備えることを特徴とする。
また、本発明は、情報処理装置のロック設定方法であって、チェック手段が、互いに種別の異なる複数のロック機構の各々について、ロックが有効であるか否かをチェックするステップと、ロック設定手段が、前記チェックの結果、ロックが有効であるロック機構がある場合に、当該ロック機構と連動して、ロックが有効でない他のロック機構のロックを有効に設定するステップと、を含むことを特徴とする。
本発明によれば、互いに種別の異なる複数のロック機構を有する場合に、それらロック機構によるセキュリティの効果を高めることを可能とする、という効果を奏する。
以下に添付図面を参照して、この発明にかかる情報処理装置及びプログラムの実施の形態を詳細に説明する。なお、各図において同一要素には同一符号を伏し、重複する説明を省略する。
図1は、本実施形態にかかる情報処理装置1の斜視図の一例である。図1に示すように、情報処理装置1は、ノートブック型のパーソナルコンピュータである。本実施形態では情報処理装置1としてノートブック型のパーソナルコンピュータを例示するが、情報処理装置1は例えばデスクトップ型のパーソナルコンピュータなどであってもよく、特に限定しない。
情報処理装置1は、コンピュータ本体3と、コンピュータ本体3に対して開閉自在のディスプレイユニット5とを備えている。ディスプレイユニット5には、LCD7(Liquid Crystal Display)が表示装置として組み込まれており、そのLCD7の表示画面はディスプレイユニット5のほぼ中央に位置している。
ディスプレイユニット5は、コンピュータ本体3に対して開放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ本体3は、薄い箱形の筐体3aを有しており、その上面には各種キーを有するキーボード9、情報処理装置1を電源オン/電源オフするための電源スイッチ11、タッチパッド15及びクリックボタン17などが配置されている。また、筐体3aの側面には、LAN(Local Area Network)やインターネットなどに接続するための通信I/F13や、DVD(Digital Versatile Disc)メディアなどの大容量記憶媒体を筐体3a内に出し入れするためのスロット19が設けられている。
図2は、本実施形態にかかる情報処理装置1のシステム構成を示すブロック図の一例である。図2に示すように、情報処理装置1は、コンピュータ本体3の筐体3a内には、マザーボード101が内蔵されている。マザーボード101には、主演算装置としてのCPU102、ノースブリッジ103及びサウスブリッジ104といったチップが搭載されている。
CPU102(Central Processing Unit)は、情報処理装置1の動作を中央制御する。具体的には、CPU102は、ODD121やBIOS−ROM106などから読み出されてメモリ105に展開されたBIOS、OS、各種アプリケーション等のプログラムを実行し、各部へ制御信号を出力することで情報処理装置1の動作を制御する。
ノースブリッジ103はメモリや表示関連の制御を行うチップであり、サウスブリッジ104はPCI(Peripheral Component Interconnect)バスやLPC(Low Pin Count)デバイス等の制御を行うチップである。ノースブリッジ103の表示コントローラ107には、ディスプレイユニット5のLCD7が接続される。また、筐体3a内には、OS(オペレーションシステム)、各種アプリケーション及びデータファイル等が記憶されるHDD120(Hard Disk Drive)が内蔵されている。更に、筐体3a内には、DVDメディアなどの大容量記憶媒体をスロット19により外部から挿入可能なODD121(Optical Disc Drive)も内蔵されている。ODD121は、スロット19により挿入された大容量記憶媒体へのデータの書き込みや、予め記憶されたデータの読み出しを行う。
サウスブリッジ104には、SATA(Serial Advanced Technology Attachment)コントローラ、USB(Universal Serial Bus)コントローラ等のPCIデバイス109が含まれている。HDD120、ODD121及び通信デバイス21などのUSB接続する各種デバイスは、PCIデバイス109を介してサウスブリッジ104に接続される。ここで、USBにより接続される通信デバイス21は、電気通信事業者によって公衆に提供される移動体通信サービスなどを利用するための通信装置であり、例えば第3世代通信システムなどによるデータ通信を行う。
マザーボード101には、更に、RAM(Random Access Memory)などであるメモリ105、書き換え可能な不揮発性メモリであるBIOS−ROM106(BIOSメモリ)、EC/KBC108、CMOS111、ネットワークコントローラ113、FlashROM114が搭載されている。
BIOS、OS等のプログラムは、メモリ105に展開されて動作する。また、BIOS−ROM106には、情報処理装置1を制御するBIOSプログラムが格納されている。BIOS−ROM106のVGA−BIOS110(Video Graphics Array-BIOS)には、表示コントローラ107を制御するプログラムが格納されている。設定用メモリ112は、各種設定情報を記憶する不揮発性メモリである。
EC/KBC108は、電源管理のためのエンベデッドコントローラ(EC)と、キーボード9、タッチパッド15及びクリックボタン17などを制御するためのキーボードコントローラ(KBC)とが集積されたチップである。EC/KBC108は、ユーザにより電源スイッチ11の操作に応じて情報処理装置1の電源をON/OFFする機能を有している。また、EC/KBC108は、ユーザによるキーボード9、タッチパッド15及びクリックボタン17の操作を受け付ける。
CMOS111(Complementary Metal Oxide Semiconductor)、FlashROM114は、情報処理装置1の起動時に必要な情報を格納している。ネットワークコントローラ113は、通信I/F13を介して接続する、LANやインターネット等の外部ネットワークとの通信を実行する通信装置である。
情報処理装置1は、CPU102がBIOS−ROM106やHDD120などに記憶されたプログラムを実行する、又は、サウスブリッジ104内などに設けられた専用エンジンが制御することで、パスワードなどによるユーザ認証の失敗や通信デバイス21、通信I/F13を介した通知をトリガとして、情報処理装置1の処理動作やデータアクセスなどをロックするロック機構を有している。このロック機構による処理動作のロックには、OSや各種アプリケーションなどの実行を停止させるものの他、HDD120などに記憶されたデータの消去などが含まれてもよい。なお、上述したロック機構が発動することで、情報処理装置1の処理動作又はデータアクセスがロックされた状態を、以後の説明ではロック状態と呼ぶ。このロック機構により、情報処理装置1は、不正なユーザの利用を防止することが可能となる。また、盗難された場合などには、リモートからロック状態とすることが可能となる。
情報処理装置1は、上述したロック機構について、互いに種別の異なるものを複数有している。本実施形態では、情報処理装置1は、第1のロック機構、第2のロック機構、第3のロック機構の3つのロック機構を有しているものとする。なお、情報処理装置1が有するロック機構の数は、少なくとも2つ以上であれば幾つであってもよい。
ここで、第1のロック機構は、通信デバイス21を介して接続する第3世代通信システムによる通知によってリモートからロックを有効/無効とするロック機構とする。この第1のロック機構を有効/無効とするステータスは、第3世代通信システムによってリモートから通知された際に、FlashROM114内の所定の領域に格納される。情報処理装置1は、CPU102が、FlashROM114に格納されたステータスを定期的に参照し、そのステータスが第1のロック機構を有効とする場合に、第1のロック機構を発動すべく、所定のプログラムを実行する。
第2のロック機構は、通信I/F13を介して接続するLANやインターネット等のサーバからの通知によってリモートからロックを有効/無効とするロック機構とする。この第2のロック機構を有効/無効とするステータスは、LANやインターネット等のサーバからの通知によってリモートから通知された際に、CMOS111内の所定の領域に格納される。情報処理装置1は、CPU102が、CMOS111に格納されたステータスを定期的に参照し、そのステータスが第2のロック機構を有効とする場合に、第2のロック機構を発動すべく、所定のプログラムを実行する。
第3のロック機構は、サウスブリッジ104内に設けられた専用のME(Management Engine、以下MEと呼ぶ)が制御して実現するロック機構とする。このMEは、情報処理装置1の各部にポーリングを行って機器の状態を監視しており、ユーザ認証の失敗や通信I/F13、通信デバイス21を介した通信によりロックを有効とする通知などがない場合はロックを行わない通常モードで動作する。ユーザ認証の失敗や通信I/F13、通信デバイス21を介した通信によりロックを有効とする通知がある場合、MEは、ロックを行う盗難モード(Theft Mode)へ移行し、例えばCPU102によるサウスブリッジ104のアクセスを制限するなどして、情報処理装置1の処理動作をロックする。なお、CPU102は、MEがどのモードで動作しているか、すなわち、第3のロック機構の有効/無効に関するステータスをチェックする場合、MEのBIOS I/F機能を有するMEBx(Management Engine BIOS Extension)経由でそのチェックを行う。
なお、上述した第1〜3のロック機構の種別は、一例であって、特に限定するものではない。例えば、第1〜3のロック機構のいずれかは、パスワードや指紋認証装置(特に図示しない)などによるユーザ認証の失敗があった場合に、FlashROM114などの不揮発性メモリにロックを有効とするステータスを書き込むことで、情報処理装置1をロック状態とするものであってもよい。
次に、情報処理装置1の起動時の動作について、図3を参照して説明する。図3は、本実施形態にかかる情報処理装置1の起動時における処理の一例を示すフローチャートである。
図3に示すように、情報処理装置1の電源スイッチ11が操作されて電源がオンされると(S11)、EC/KBC108からCPU102に電源オンが通知される。CPU102は、電源オンの通知に応じて、BIOS−ROM106のBIOSプログラムを読み出してメモリ105に展開し、その実行を開始する(S12)。
次いで、チェック手段としてのCPU102は、第1〜3のロック機構のステータスをチェックする(S13〜S15)。具体的には、CPU102がFlashROM114に格納されたステータスにアクセスすることで、第1のロック機構が有効であるか無効であるかのステータスをチェックする。また、CPU102がCMOS111に格納されたステータスにアクセスすることで、第2のロック機構が有効であるか無効であるかのステータスをチェックする。また、CPU102がMEBx経由でMEにアクセスすることで、第3のロック機構が有効であるか無効であるかのステータスをチェックする。
次いで、CPU102は、S13〜S15のステータスチェックにより、第1〜3のロック機構が一つでも有効であるか否かを判定する(S16)。S16において、第1〜3のロック機構が一つも有効ではなく、全て無効である場合(NO)、CPU102は、通常どおりにBIOSの実行を継続する(S17)。
このS17以降のBIOSの実行時において、CPU102は、各種セットアップを行うためのセットアップ画面を表示させるための所定のキー操作がキーボード9で行われたか否かなどに応じて、そのセットアップ画面の表示を行うか否かを判定する(S18)。所定のキー操作がキーボード9で行われ、セットアップ画面を表示する場合(S18:YES)、連動設定手段としてのCPU102は、VGA−BIOS110を読み出して順次実行するとともに、現在の設定情報を設定用メモリ112から読み出してセットアップ画面をLCD7に表示し(S19)、ユーザからの設定をキーボード9などから受け付ける(S20)。
図4は、セットアップ画面の一例を示す図である。図4に示すように、S19において、LCD7には、項目選択領域G1、詳細設定領域G2、操作ガイド表示領域G3、設定ガイド表示領域G4、カーソルG5などを含むセットアップ画面が表示される。項目選択領域G1は、各種設定項目を表示し、設定を行う項目の選択をカーソルG5により受け付ける領域である。詳細設定領域G2は、項目選択領域G1で選択された項目の詳細設定をカーソルG5により受け付ける領域である。操作ガイド表示領域G3は、セットアップ画面における操作方法を表示する領域である。設定ガイド表示領域G4は、項目選択領域G1で選択された項目や、その項目の詳細設定に関するガイダンスを表示する領域である。
図4に示すセットアップ画面では、項目選択領域G1で選択した項目である、ロック機構の連動設定を行っている。ロック機構の連動設定では、情報処理装置1が有する各ロック機構について、他のロック機構が有効である場合に連動して有効とするか否かを設定する。例えば第2のロック機構について、第1、第3のロック機構が有効である場合に連動して有効とする場合は、詳細設定領域G2における第2のロック機構にカーソルG5を合わせた状態で有効の項目を矢印キーなどで選択する。逆に、第1、第3のロック機構が有効である場合でも連動して有効としない場合は、無効の項目を矢印キーなどで選択する。また、全てのロック機構の連動設定を有効とする、又は、全てのロック機構の連動設定を無効とする項目を選択することで、一律に連動設定を行ってもよい。
このように、セットアップ画面では、第1〜3のロック機構の各々について、連動設定の有効/無効を設定することが可能である。なお、図4の例では、第1、第2のロック機構の連動設定が有効であり、第3のロック機構の連動設定が無効となっている。このため、第1、第2のロック機構は、他のロック機構が有効である場合に連動して有効とされるが、第3のロック機構は他のロック機構が有効である場合でも連動して有効とされることはない。
次いで、CPU102は、S20で受け付けた設定内容で設定用メモリ112の設定情報を更新する(S21)。このS21により、S20で受け付けられたロック機構の連動設定が更新されることとなる。なお、S21における設定情報の更新は、キーボード9などにより更新の指示があった場合のみ行う構成であってよい。セットアップ画面を表示しない場合(S18:NO)や、S21において設定用メモリ112の設定情報を更新した後、CPU102は、BIOSの実行を継続することで、HDD120に記憶されたOSをメモリ105に展開し、OSによる通常の起動を開始する(S22)。
S16において、第1〜3のロック機構が一つでも有効である場合(YES)、CPU102は、FlashROM114に格納された設定情報から、上述した各ロック機構に関する連動設定を参照する(S23)。
次いで、CPU102は、第1のロック機構がステータスチェックにより無効であり、S23で参照した第1のロック機構の連動設定が有効であるか否かを判定する(S24)。S24において、第1のロック機構が無効であり、第1のロック機構の連動設定が有効である場合(YES)、ロック設定手段としてのCPU102は、FlashROM114に格納されたステータスを有効に書き直すことで、第1のロック機構を有効にする(S25)。また、第1のロック機構の連動設定が無効である場合(NO)、CPU102は、S25を行うことなく次の処理を進める。すなわち、S25では、第1のロック機構の連動設定が有効である場合は、第1のロック機構以外のロック機構と連動して、第1のロック機構が有効とされることとなる。
次いで、CPU102は、第2のロック機構がステータスチェックにより無効であり、S23で参照した第2のロック機構の連動設定が有効であるか否かを判定する(S26)。S26において、第2のロック機構が無効であり、第2のロック機構の連動設定が有効である場合(YES)、ロック設定手段としてのCPU102は、CMOS111に格納されたステータスを有効に書き直すことで、第2のロック機構を有効にする(S27)。また、第2のロック機構の連動設定が無効である場合(NO)、CPU102は、S27を行うことなく次の処理を進める。すなわち、S27では、第2のロック機構の連動設定が有効である場合は、第2のロック機構以外のロック機構と連動して、第2のロック機構が有効とされることとなる。
次いで、CPU102は、第3のロック機構がステータスチェックにより無効であり、S23で参照した第3のロック機構の連動設定が有効であるか否かを判定する(S28)。S28において、第3のロック機構が無効であり、第3のロック機構の連動設定が有効である場合(YES)、ロック設定手段としてのCPU102は、MEが情報処理装置1の各部に行うポーリングをフックして、ユーザ認証の失敗などのダミー情報をMEに通知することで、第3のロック機構を有効にする(S29)。また、第3のロック機構の連動設定が無効である場合(NO)、CPU102は、S29を行うことなく次の処理を進める。すなわち、S29では、第3のロック機構の連動設定が有効である場合は、第3のロック機構以外のロック機構と連動して、第3のロック機構が有効とされることとなる。
次いで、CPU102は、BIOSの実行を継続して行う(S30)。この際に、第1〜3のロック機構の中で、ステータスが有効となっているいずれかのロック機構が順次発動することとなり、情報処理装置1はロック状態となる(S31)。
例えば、FlashROM114に格納されたステータスが有効である場合は、第1のロック機構が発動することとなり、OSを起動せずBIOSが強制的に情報処理装置1の電源をオフにするなどして、情報処理装置1をロック状態とする。なお、複数のロック機構のステータスが有効である場合は、そのステータスが有効である全てのロック機構が順次発動し、個別にロック状態とするまでは、強制的に情報処理装置1の電源をオフにしたり、BIOSの実行を停止するなどの処理は行わないものとする。したがって、S31では、ステータスが有効である全てのロック機構が発動したロック状態となり、不正な使用を防止するというセキュリティの効果をより高めることができる。
以上のように、情報処理装置1は、CPU102の制御の下、互いに種別の異なる複数のロック機構の各々について、ロックが有効であるか否かをチェックし、そのチェックの結果、ロックが有効であるロック機構がある場合に、そのロック機構と連動して、ロックが有効でない他のロック機構のロックを有効に設定している。したがって、情報処理装置1は、ロックが有効であるロック機構がある場合に、そのロック機構と連動して、ロックが有効でない他のロック機構も有効となるため、複数のロック機構によるセキュリティの効果を高めることが可能となる。
なお、本実施形態の情報処理装置1で実行されるプログラムは、ROM等に予め組み込まれて提供される。本実施形態の情報処理装置1で実行されるプログラムは、インストール可能な形式又は実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。
さらに、本実施形態の情報処理装置1で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施形態の情報処理装置1で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。
なお、本発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施の形態にわたる構成要素を適宜組み合わせても良い。
1 情報処理装置
7 LCD
9 キーボード
11 電源スイッチ
13 通信I/F
21 通信デバイス
102 CPU
103 ノースブリッジ
104 サウスブリッジ
105 メモリ
106 BIOS−ROM
107 表示コントローラ
108 EC/KBC
109 PCIデバイス
110 VGA−BIOS
111 CMOS
112 設定用メモリ
114 FlashROM
120 HDD
121 ODD
G5 カーソル
7 LCD
9 キーボード
11 電源スイッチ
13 通信I/F
21 通信デバイス
102 CPU
103 ノースブリッジ
104 サウスブリッジ
105 メモリ
106 BIOS−ROM
107 表示コントローラ
108 EC/KBC
109 PCIデバイス
110 VGA−BIOS
111 CMOS
112 設定用メモリ
114 FlashROM
120 HDD
121 ODD
G5 カーソル
上述した課題を解決し、目的を達成するために、本発明の情報処理装置は、複数のロックモジュールが有効とされているか否かをチェックするチェック手段と、前記複数のロックモジュールの少なくとも1つのロックモジュールが有効とされている場合に、有効とされていないロックモジュールを有効にするロック有効手段と、を備えることを特徴とする。
また、本発明は、情報処理装置のロック設定方法であって、チェック手段が、複数のロックモジュールが有効とされているか否かをチェックするステップと、ロック有効手段が、前記複数のロックモジュールの少なくとも1つのロックモジュールが有効とされている場合に、有効とされていないロックモジュールを有効にするステップと、を含むことを特徴とする。
上述した課題を解決し、目的を達成するために、本発明の情報処理装置は、各々が互いに異なるステータスに応じて、有効又は無効とすることが可能な複数のロックモジュールが、有効とされているか否かをチェックするチェック手段と、前記複数のロックモジュールの少なくとも1つのロックモジュールが有効とされている場合に、有効とされていないロックモジュールを有効にするロック有効手段と、を備えることを特徴とする。
また、本発明は、情報処理装置のロック設定方法であって、チェック手段が、各々が互いに異なるステータスに応じて、有効又は無効とすることが可能な複数のロックモジュールが、有効とされているか否かをチェックするステップと、ロック有効手段が、前記複数のロックモジュールの少なくとも1つのロックモジュールが有効とされている場合に、有効とされていないロックモジュールを有効にするステップと、を含むことを特徴とする。
上述した課題を解決し、目的を達成するために、本発明の情報処理装置は、各々が互いに異なる、リモートから通知されるステータスに応じて、有効又は無効とすることが可能な複数のロックモジュールが、有効とされているか否かをチェックするチェック手段と、有効とされているロックモジュールに従って各々のロックモジュールを有効にするか否かを設定する設定手段と、前記複数のロックモジュールの少なくとも1つのロックモジュールが有効とされている場合に、有効とされていないロックモジュールの中で、有効とされているロックモジュールに従って有効にすると設定されているロックモジュールを有効にするロック有効手段と、を備えることを特徴とする。
また、本発明は、情報処理装置のロック設定方法であって、チェック手段が、各々が互いに異なる、リモートから通知されるステータスに応じて、有効又は無効とすることが可能な複数のロックモジュールが、有効とされているか否かをチェックするステップと、ロック有効手段が、前記複数のロックモジュールの少なくとも1つのロックモジュールが有効とされている場合に、有効とされていないロックモジュールの中で、有効とされているロックモジュールに従って有効にすると設定されているロックモジュールを有効にするステップと、を含むことを特徴とする。
Claims (4)
- 互いに種別の異なる複数のロック機構の各々について、ロックが有効であるか否かをチェックするチェック手段と、
前記チェックの結果、ロックが有効であるロック機構がある場合に、当該ロック機構と連動して、ロックが有効でない他のロック機構のロックを有効に設定するロック設定手段と、
を備えることを特徴とする情報処理装置。 - 前記複数のロック機構の各々について、ロックが有効である他のロック機構と連動して、ロックを有効とするか否かの連動設定を行う連動設定手段を更に備え、
前記ロック設定手段は、前記チェックの結果、ロックが有効であるロック機構がある場合に、ロックが有効でない他のロック機構であって、前記連動設定がロックを有効とするロック機構のロックを有効に設定することを特徴とする請求項1に記載の情報処理装置。 - 前記ロックが有効であるロック機構の各々は、個別に、自装置の処理動作又はデータアクセスをロックした状態とすることを特徴とする請求項1又は2に記載の情報処理装置。
- 情報処理装置のロック設定方法であって、
チェック手段が、互いに種別の異なる複数のロック機構の各々について、ロックが有効であるか否かをチェックするステップと、
ロック設定手段が、前記チェックの結果、ロックが有効であるロック機構がある場合に、当該ロック機構と連動して、ロックが有効でない他のロック機構のロックを有効に設定するステップと、
を含むことを特徴とするロック設定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009272269A JP2011113518A (ja) | 2009-11-30 | 2009-11-30 | 情報処理装置及びロック設定方法 |
US12/838,345 US20110131662A1 (en) | 2009-11-30 | 2010-07-16 | Information processor and lock setting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009272269A JP2011113518A (ja) | 2009-11-30 | 2009-11-30 | 情報処理装置及びロック設定方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011126458A Division JP5289510B2 (ja) | 2011-06-06 | 2011-06-06 | 情報処理装置及びロック設定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011113518A true JP2011113518A (ja) | 2011-06-09 |
Family
ID=44069877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009272269A Abandoned JP2011113518A (ja) | 2009-11-30 | 2009-11-30 | 情報処理装置及びロック設定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110131662A1 (ja) |
JP (1) | JP2011113518A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2012375309A1 (en) * | 2012-03-30 | 2014-09-25 | Intel Corporation | Reporting malicious activity to an operating system |
US9092630B2 (en) * | 2012-11-19 | 2015-07-28 | Dell Products L.P. | Systems and methods for isolation of information handling resources in response to external storage resource boot |
CN106557802B (zh) | 2015-09-30 | 2019-08-30 | 东芝存储器株式会社 | 存储装置以及信息处理系统 |
US10621354B2 (en) * | 2018-02-22 | 2020-04-14 | Dell Products, L.P. | Verifying basic input/output system (BIOS) boot block code |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5974473A (en) * | 1996-06-14 | 1999-10-26 | Texas Instruments Incorporated | System for controlling insertion, locking, and removal of modules by removing plurality of device drivers for module to be removed from BIOS and informing BIOS of module removal |
US7139811B2 (en) * | 2001-08-01 | 2006-11-21 | Actona Technologies Ltd. | Double-proxy remote data access system |
US6748470B2 (en) * | 2001-11-13 | 2004-06-08 | Microsoft Corporation | Method and system for locking multiple resources in a distributed environment |
US20040025039A1 (en) * | 2002-04-30 | 2004-02-05 | Adam Kuenzi | Lock box security system with improved communication |
US20040189439A1 (en) * | 2003-03-28 | 2004-09-30 | Cansino Juan Miguel Dominguez | Local and remote management of lock systems from a network |
US7308584B2 (en) * | 2003-08-14 | 2007-12-11 | International Business Machines Corporation | System and method for securing a portable processing module |
US6902421B1 (en) * | 2004-06-17 | 2005-06-07 | Lite-On Technology Corp. | Automatic lock device |
EP1684194A1 (en) * | 2005-01-25 | 2006-07-26 | Sap Ag | A central lock service for database applications |
US20070186056A1 (en) * | 2006-02-07 | 2007-08-09 | Bratin Saha | Hardware acceleration for a software transactional memory system |
US8125986B2 (en) * | 2007-01-19 | 2012-02-28 | International Business Machines Corporation | Method for enabling secure usage of computers using a mechanism lockdown |
CN101796525A (zh) * | 2007-08-28 | 2010-08-04 | 松下电器产业株式会社 | 电子设备、解锁方法和程序 |
PT2043055T (pt) * | 2007-09-28 | 2020-09-29 | Iloq Oy | Sistema de administração de fechaduras |
US8875107B2 (en) * | 2009-03-24 | 2014-10-28 | International Business Machines Corporation | Component lock tracing by associating component type parameters with particular lock instances |
US8301717B2 (en) * | 2009-06-09 | 2012-10-30 | Deshpande Enterprises, Inc. | Extended virtual memory system and method in a computer cluster |
-
2009
- 2009-11-30 JP JP2009272269A patent/JP2011113518A/ja not_active Abandoned
-
2010
- 2010-07-16 US US12/838,345 patent/US20110131662A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20110131662A1 (en) | 2011-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2812842B1 (en) | Security policy for device data | |
US7644860B2 (en) | Information processing apparatus having illegal access prevention function and illegal access prevention method | |
TWI499911B (zh) | 用以選擇性滌淨系統記憶體之方法與系統 | |
JP4384243B1 (ja) | 情報処理装置および起動方法 | |
CN110569633A (zh) | 固件中的防盗 | |
JP4635092B2 (ja) | 情報処理装置および記憶装置制御方法 | |
KR102227263B1 (ko) | 보안 부트 변경 변경시스템, 방법 및 이 변경시스템을 구비한 전자장치 | |
CN101021793B (zh) | 利用扩展BIOS技术实现Pre-OS应用的方法及系统 | |
JP2011113518A (ja) | 情報処理装置及びロック設定方法 | |
JP4966422B1 (ja) | 情報処理装置及びデータ保護方法 | |
JPWO2010113282A1 (ja) | 構成変更の検証機能を有した情報処理装置及びその制御方法 | |
US9977914B1 (en) | Electronic device security through boot cycles | |
JP2012185596A (ja) | 電子機器、電子機器の制御方法およびプログラム | |
US8688863B2 (en) | Information processing apparatus for conducting security processing and security processing method | |
US20120303943A1 (en) | Information processing apparatus and authentication control method | |
JP5289510B2 (ja) | 情報処理装置及びロック設定方法 | |
JP2014109882A (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP2011096132A (ja) | 情報処理装置および表示制御方法 | |
JP4728343B2 (ja) | 情報更新方法、プログラム、情報処理装置 | |
US20190354684A1 (en) | Secure Computing Systems and Methods | |
US20120159141A1 (en) | Information processing apparatus and start-up control method | |
JP4970144B2 (ja) | 情報処理装置および起動制御方法 | |
JP4709778B2 (ja) | 情報処理装置および録画制御方法 | |
JP2007207148A (ja) | パスワード機能を備えた情報処理装置 | |
JP2009211170A (ja) | 情報処理装置および起動制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20110608 |