JP2009211170A - 情報処理装置および起動制御方法 - Google Patents

情報処理装置および起動制御方法 Download PDF

Info

Publication number
JP2009211170A
JP2009211170A JP2008051058A JP2008051058A JP2009211170A JP 2009211170 A JP2009211170 A JP 2009211170A JP 2008051058 A JP2008051058 A JP 2008051058A JP 2008051058 A JP2008051058 A JP 2008051058A JP 2009211170 A JP2009211170 A JP 2009211170A
Authority
JP
Japan
Prior art keywords
nonvolatile memory
information
system configuration
storage medium
memory area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008051058A
Other languages
English (en)
Inventor
Kenichiro Matsumoto
賢一郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008051058A priority Critical patent/JP2009211170A/ja
Publication of JP2009211170A publication Critical patent/JP2009211170A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 変更になったシステムの構成の情報を着脱可能な不揮発メモリに記憶させ、複数のシステムに読み込ませることが可能な情報処理装置および起動制御方法を提供する。
【解決手段】 BIOS−ROM120は、メモリカード200が接続されている場合、メモリカード200に記憶されているレジスタ設定情報を読み込んでシステムを起動する。
【選択図】 図2

Description

本発明は、起動制御技術に係り、特にシステムの構成が変更になった場合に容易に構成の変更を行うことが可能な情報処理装置および起動制御方法に関する。
一般的に、コンピュータの起動時にBIOSメモリに記憶されているシステム構成の情報を読み込み、起動を行う仕様になっている。例えば、特許文献1に示すように、BIOSメモリとは別の不揮発メモリを備え、システムの構成が変更になった場合は、この不揮発メモリから対応するIC等の情報を読み出して設定を行う技術が開示されている。
特開平5−108534号公報
しかしながら、特許文献1に記載された技術では、複数のシステムの構成が変更になった場合に、それぞれのシステムの不揮発メモリに変更になったシステムの構成の情報を記憶させる必要がある。
そこで、本発明は、変更になったシステムの構成の情報を着脱可能な不揮発メモリに記憶させ、複数のシステムに読み込ませることが可能な情報処理装置および起動制御方法を提供することを目的とする。
上述した課題を解決するために、本発明の一態様によれば、システム構成に関する情報を記憶する第1の不揮発性メモリを備え、前記システム構成に関する情報を読み出してシステムを起動する制御部と、前記第1の不揮発性メモリ領域とは別の着脱可能な第2の不揮発性メモリ領域を備えた外部記憶媒体を接続可能な接続部とを備え、前記制御部は、前記接続部に前記外部記憶媒体が接続されている場合、前記外部記憶媒体の第2の不揮発性メモリ領域に記憶されているシステム構成に関する情報を読み込んでシステムを起動することを特徴とする情報処理装置が提供される。
また、システム構成に関する情報を記憶する第1の不揮発性メモリを備え、前記システム構成に関する情報を読み出してシステムを起動する制御部と、前記第1の不揮発性メモリ領域とは別の着脱可能な第2の不揮発性メモリ領域を備えた外部記憶媒体を接続可能な接続部とを備えた情報処理装置の起動制御方法であって、前記接続部に前記外部記憶媒体が接続されている場合、前記外部記憶媒体の第2の不揮発性メモリ領域に記憶されているシステム構成に関する情報を読み込んでシステムを起動することを特徴とする起動制御方法が提供される。
以下、本発明の実施形態について図面を参照しながら説明する。
以下、図面を参照して、この発明の実施の形態を説明する。
まず、図1および図2を参照して、本発明の一実施形態に係るコンピュータの構成について説明する。この情報処理装置は、例えば、ノートブック型パーソナルコンピュータ10として実現されている。
図1は、ノートブック型パーソナルコンピュータ10のディスプレイユニットを開いた状態における斜視図である。本コンピュータ10は、コンピュータ本体11と、ディスプレイユニット12とから構成されている。ディスプレイユニット12には、LCD(Liquid Crystal Display)17から構成される表示装置が組み込まれており、そのLCD17の表示画面は、ディスプレイユニット12のほぼ中央に位置されている。
ディスプレイユニット12は、コンピュータ本体11に対して開放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ本体11は薄い箱形の筐体を有しており、その上面にはキーボード13、本コンピュータ10を電源オン/オフするためのパワーボタン14、入力操作パネル15およびタッチパッド16などが配置されている。
入力操作パネル15は、押下されたボタンに対応するイベントをシステムに入力する入力装置であり、複数の機能をそれぞれに起動するための複数のボタンを備えている。これらボタン群には、TV起動ボタン15A、DVD(Digital Versatile Disc)起動ボタン15Bが含まれている。TV起動ボタン15Aは、デジタルTV放送番組のような放送番組データの再生及び記録を行うためのTV機能を起動するためのボタンであり、ユーザによって押下されると、このTV機能を実行するためのTVアプリケーションプログラムが起動される。また、DVD起動ボタン15Bは、DVDに記録されたビデオコンテンツを再生するためのボタンであり、ユーザによって押下されると、ビデオコンテンツを再生するためのアプリケーションプログラムが自動的に起動される。また、コンピュータ本体11の側面にはメモリカードスロット123を備えており、外部記憶媒体としてメモリカードを挿入して利用することができる。
次に、図2を参照して、本コンピュータ10のシステム構成について説明する。
本コンピュータ10は、図2に示されているように、CPU111、ノースブリッジ112、主メモリ113、グラフィクスコントローラ114、サウスブリッジ119、BIOS−ROM120、ハードディスクドライブ(HDD)121、SMBUS(System Management Bus)デバイス122、メモリカードスロット123、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124およびネットワークコントローラ125等を備えている。 CPU111は、本コンピュータ10の動作を制御するために設けられたプロセッサであり、ハードディスクドライブ(HDD)121から主メモリ113にロードされる、オペレーティングシステム(OS)およびビデオ再生アプリケーション201のような各種アプリケーションプログラムを実行する。
また、CPU111は、BIOS−ROM120に格納されたシステムBIOS(Basic Input Output System)も実行する。システムBIOSはハードウェア制御のためのプログラムである。
ノースブリッジ112はCPU111のローカルバスとサウスブリッジ119との間を接続するブリッジデバイスである。ノースブリッジ112には、主メモリ113をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ112は、AGP(Accelerated Graphics Port)バスなどを介してグラフィクスコントローラ114との通信を実行する機能も有している。
グラフィクスコントローラ114は本コンピュータ10のディスプレイモニタとして使用されるLCD17を制御する表示コントローラである。このグラフィクスコントローラ114はビデオメモリ(VRAM)114Aに書き込まれた画像データからLCD17に送出すべき表示信号を生成する。
サウスブリッジ119は、LPC(Low Pin Count)バス上の各デバイス、およびPCI(Peripheral Component Interconnect)バス上の各デバイスを制御する。また、サウスブリッジ119は、HDD121、ODD122を制御するためのIDE(Integrated Drive Electronics)コントローラを内蔵している。さらに、サウスブリッジ119は、メモリカードスロット123を制御する機能、およびBIOS−ROM120をアクセス制御するための機能も有している。
HDD121は、各種ソフトウェア及びデータを格納する記憶装置である。光ディスクドライブ(ODD)122は、ビデオコンテンツが格納されたDVDなどの記憶メディアを駆動するためのドライブユニットである。メモリカードスロット123は、デジタルTV放送番組のような放送番組データを外部から受信するための受信装置である。
エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、電力管理のためのエンベデッドコントローラと、キーボード(KB)13およびタッチパッド16を制御するためのキーボードコントローラとが集積された1チップマイクロコンピュータである。このエンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、ユーザによるパワーボタン14の操作に応じて本コンピュータ10を電源オン/オフする機能を有している。さらに、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、ユーザによるTV起動ボタン15A、DVD起動ボタン15Bの操作に応じて、本コンピュータ10を電源オンすることもできる。ネットワークコントローラ125は、例えばインターネットなどの外部ネットワークとの通信を実行する通信装置である。
温度監視デバイスや、クロック分配デバイス等のIC類(SMBUSデバイス112等)はバス信号線で接続され、これらのデバイスのレジスタ設定情報(システム構成に関する情報)は、通常は予めBIOS−ROM120に格納されている。システム電源投入時にBIOS−ROM120がレジスタ設定情報を読み込み、各デバイス(SMBUSデバイス112等)に対して設定を行う。
メモリカードスロット123には、SMBUSデバイス122等の各ICのレジスタ設定の情報を記憶したメモリカード200等を挿入可能である。BIOS−ROM120はシステムの起動時に、メモリカード200がメモリカードスロット123に挿入されていると、予めBIOS−ROM120内に設定されているレジスタ設定情報に換えて、メモリカードスロット123に記憶されているレジスタ設定内容を読み出す。
このBIOS−ROM120は、図3に示すように、判別部120a、記憶部120b、制御部120cを備えている。
判別部120aは、メモリカード200がメモリカードスロット123に挿入されているか否かを判別する。メモリカード200がメモリカードスロット123に挿入されていると判別した場合には、制御部120cに通知する。記憶部120bは、各ICのレジスタ設定内容を予め記憶する記憶領域である。制御部120cは、判別部120aからメモリカード200がメモリカードスロット123に挿入されている旨の通知を受けると、メモリカード200に記憶されているレジスタ設定内容を読み出して設定する。メモリカード200に記憶されているレジスタ設定内は、例えば、新しく増設されたIC等のレジスタ設定の情報である。
次に、本発明の実施形態に係る情報処理装置を適用した起動制御方法について図4のフローチャートを参照して説明する。
パワーボタン14の押下などによりシステムの電源が投入されると、BIOS−ROM120は起動を開始する(ステップS101)。BIOS−ROM120は、メモリカード200がメモリカードスロット123に挿入されているか否かを判別する(ステップS102)。ステップS102でBIOS−ROM120によって、メモリカード200がメモリカードスロット123に挿入されていると判別された場合は(ステップS102のYES)、BIOS−ROM120によって、メモリカード200からSMBUSデバイス122等の各ICのレジスタ設定の情報を読み出す(ステップS103)。BIOS−ROM120は、メモリカード200から読み出したレジスタ設定の情報に従ってレジスタの設定を行う(ステップS104)。BIOS−ROM120は、メモリカード200から読み出したレジスタ設定の情報の設定が終わると、起動する(ステップS106)。
一方、ステップS102でBIOS−ROM120によって、メモリカード200がメモリカードスロット123に挿入されていないと判別された場合は(ステップS102のNO)、BIOS−ROM120は、予め記憶されたレジスタ設定の情報を読み込み、レジスタの設定を行う(ステップS105)。BIOS−ROM120は、予め記憶されたレジスタ設定の情報の設定が終わると、起動する(ステップS106)。
図5は、メモリカード200から読み出したレジスタ設定の情報を示す概略図である。図5の例では、設定を行うデバイスのデバイスアドレス、レジスタオフセット、レジスタデータを記述する。N個の設定値がある場合は、設定値の個数を指定する項目(Number of Setting Register)を指定し、オフセット、データをN行読み込む方式や、設定最終行を示すシグニチャ情報を埋め込むことにより、各デバイスのレジスタ設定情報の読み込み及び設定が行われる。その他、デバイス設定のシグニチャ情報(Signature of SMBUS Device Setting)を各デバイスの先頭行に埋め込むことにより、BIOSはシグニチャ情報を検索して、ヒットしたらそのデバイスに対するレジスタ設定を行うような構成も可能である。
また図6は、別のレジスタ設定の情報を示す概略図である。
図6の例は、一枚の基板から、用途毎に複数の設定を施した基板を設計する場合に有用である。各デバイスのレジスタ設定情報を複数用意しておき(一つのデバイスに対しても複数の設定データを用意する)、0x0000 Configuration Selectで設定する情報を選択する(例:Configuration1)。0x0001以下のConfiguration X Setting informationで、各々のConfigurationの詳細情報を設定する(例:Device1, Device3, Device 5 …)。最後に、各々のデバイス設定のシグニチャ情報に、Devic1,Device3,Device5…に相当するシグニチャを設定して、設定割り付けを行う。以上の設定により、例えばConfiguration1では、Device1の設定1及びDevice3の設定2といった具合に、設定内容の自由度を上げることが可能となる。
上述したように、本発明の実施形態によれば、各デバイスのレジスタ設定情報を変えた場合、BIOS−ROM120をアップデートすることなく、メモリカード200の内容のみ変更することにより、レジスタ設定情報を変更することが可能となる。また複数のコンピュータへ同じ内容のレジスタ設定情報の設定を行う場合にも容易に対応することができる。
次に図7は、上述した実施形態の変形例に係るコンピュータの構成について示したブロック図である。上述した実施形態との相違点は、不揮発性メモリ201を追加した点である。本変形例では、メモリカード200からレジスタ設定情報を読み込むと、読み込んだ設定情報を不揮発性メモリ201に記憶させる。このような構成とすることにより、メモリカード200をメモリカードスロット123から取り出した場合にも、上述した実施形態と同様の効果を奏することができる。したがって、複数のコンピュータに同じ内容のレジスタ設定情報の設定を行い場合に、迅速に作業を行うことができる。
なお、本発明は、上述した実施形態そのままに限定されるものではない。本発明は、実施段階では、その要旨を逸脱しない範囲で構成要素を変更して具現化できる。
また、上述した実施形態に開示されている複数の構成要素を適宜に組み合わせることで、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
本発明の一実施形態に係る情報処理装置を示す斜視図。 本発明の一実施形態に係る情報処理装置の主要な構成を示すブロック図。 本発明の一実施形態に係る情報処理装置のBIOS−ROMの機能構成を示すブロック図。 本発明の一実施形態に係る情報処理装置の起動制御方法を説明するためのフローチャート。 本発明の一実施形態に係る情報処理装置のレジスタ設定情報の例を示す概念図。 本発明の一実施形態に係る情報処理装置のレジスタ設定情報の例を示す概念図。 本発明の実施形態の変形例に係る情報処理装置の主要な構成を示すブロック図。
符号の説明
10…コンピュータ、12…ディスプレイユニット、14…電源ボタン、17…LCD、111…CPU、113…主メモリ、114…グラフィックスコントローラ、120…BIOS−ROM、120a…判別部、120b…記憶部、120c…制御部、121…HDD、123…メモリカードスロット、124…EC/KBC、200…メモリカード、201…不揮発性メモリ

Claims (8)

  1. システム構成に関する情報を記憶する第1の不揮発性メモリを備え、前記システム構成に関する情報を読み出してシステムを起動する制御部と、
    前記第1の不揮発性メモリ領域とは別の着脱可能な第2の不揮発性メモリ領域を備えた外部記憶媒体を接続可能な接続部とを備え、
    前記制御部は、前記接続部に前記外部記憶媒体が接続されている場合、前記外部記憶媒体の第2の不揮発性メモリ領域に記憶されているシステム構成に関する情報を読み込んでシステムを起動することを特徴とする情報処理装置。
  2. 請求項1に記載の情報処理装置において、
    前記制御部は、前記接続部に前記外部記憶媒体が接続されている場合、前記第1の不揮発性メモリに記憶されているシステム構成に関する情報に換えて、前記第2の不揮発性メモリ領域に記憶されているシステム構成に関する情報を読み込んでシステムを起動することを特徴とする情報処理装置。
  3. 請求項1に記載の情報処理装置において、
    前記制御部は、前記システムの構成が変化していることを検知した場合、前記第2の不揮発性メモリ領域に記憶されているシステム構成に関する情報を読み込んでシステムを起動することを特徴とする情報処理装置。
  4. 請求項1に記載の情報処理装置において、
    前記第1の不揮発性メモリは、BIOS−ROMであることを特徴とする情報処理装置。
  5. システム構成に関する情報を記憶する第1の不揮発性メモリを備え、前記システム構成に関する情報を読み出してシステムを起動する制御部と、前記第1の不揮発性メモリ領域とは別の着脱可能な第2の不揮発性メモリ領域を備えた外部記憶媒体を接続可能な接続部とを備えた情報処理装置の起動制御方法であって、
    前記接続部に前記外部記憶媒体が接続されている場合、前記外部記憶媒体の第2の不揮発性メモリ領域に記憶されているシステム構成に関する情報を読み込んでシステムを起動することを特徴とする起動制御方法。
  6. 請求項5に記載の起動制御方法において、
    前記制御部は、前記接続部に前記外部記憶媒体が接続されている場合、前記第1の不揮発性メモリに記憶されているシステム構成に関する情報に換えて、前記第2の不揮発性メモリ領域に記憶されているシステム構成に関する情報を読み込んでシステムを起動することを特徴とする起動制御方法。
  7. 請求項5に記載の起動制御方法において、
    前記制御部は、前記システムの構成が変化していることを検知した場合、前記第2の不揮発性メモリ領域に記憶されているシステム構成に関する情報を読み込んでシステムを起動することを特徴とする起動制御方法。
  8. 請求項5に記載の起動制御方法において、
    前記第1の不揮発性メモリは、BIOS−ROMであることを特徴とする起動制御方法。
JP2008051058A 2008-02-29 2008-02-29 情報処理装置および起動制御方法 Pending JP2009211170A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008051058A JP2009211170A (ja) 2008-02-29 2008-02-29 情報処理装置および起動制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008051058A JP2009211170A (ja) 2008-02-29 2008-02-29 情報処理装置および起動制御方法

Publications (1)

Publication Number Publication Date
JP2009211170A true JP2009211170A (ja) 2009-09-17

Family

ID=41184295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008051058A Pending JP2009211170A (ja) 2008-02-29 2008-02-29 情報処理装置および起動制御方法

Country Status (1)

Country Link
JP (1) JP2009211170A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9223584B2 (en) 2010-12-27 2015-12-29 Nec Corporation Information processing apparatus, restoring method of BIOS setup, restoring program

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05108534A (ja) * 1991-10-11 1993-04-30 Internatl Business Mach Corp <Ibm> データ処理システムのシステム構成設定方法、データ処理システム、及びデータ処理システム用拡張ユニツト
JPH11328094A (ja) * 1998-05-20 1999-11-30 Fujitsu Ltd 機器情報取得方法及び情報処理装置、制御回路並びに機器情報取得方法を実行するプログラムを記憶したコンピュータで読み取り可能な記憶媒体
JP2000181687A (ja) * 1998-12-18 2000-06-30 Fujitsu Ltd 制御装置,電子機器,環境設定方法およびプログラムを格納したコンピュータ読取可能な記録媒体
JP2006190061A (ja) * 2005-01-06 2006-07-20 Nec Corp 情報処理装置および情報処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05108534A (ja) * 1991-10-11 1993-04-30 Internatl Business Mach Corp <Ibm> データ処理システムのシステム構成設定方法、データ処理システム、及びデータ処理システム用拡張ユニツト
JPH11328094A (ja) * 1998-05-20 1999-11-30 Fujitsu Ltd 機器情報取得方法及び情報処理装置、制御回路並びに機器情報取得方法を実行するプログラムを記憶したコンピュータで読み取り可能な記憶媒体
JP2000181687A (ja) * 1998-12-18 2000-06-30 Fujitsu Ltd 制御装置,電子機器,環境設定方法およびプログラムを格納したコンピュータ読取可能な記録媒体
JP2006190061A (ja) * 2005-01-06 2006-07-20 Nec Corp 情報処理装置および情報処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9223584B2 (en) 2010-12-27 2015-12-29 Nec Corporation Information processing apparatus, restoring method of BIOS setup, restoring program

Similar Documents

Publication Publication Date Title
JP2007052728A (ja) 情報処理装置およびアクセス方法
JP4635092B2 (ja) 情報処理装置および記憶装置制御方法
JP2009110428A (ja) 情報処理装置および制御方法
JP2006252329A (ja) 情報処理装置および起動制御方法
JP2007047993A (ja) 制御回路、それを用いた電子機器およびファームウェアの更新方法
US20080163360A1 (en) Information processing appartaus
JP2008040948A (ja) ディスク装置および電子装置
US20060212550A1 (en) Information processing apparatus and activation method
US20070150661A1 (en) Information processing apparatus, information processing apparatus, and access control method
JP4746404B2 (ja) 情報処理装置およびレジューム制御方法
JP2006339852A (ja) 情報処理装置およびモジュール選択方法
JP2008090477A (ja) 情報記録装置、情報処理装置および書き込み制御方法
JP5232033B2 (ja) 情報処理装置、情報操作方法およびプログラム
JP2008293442A (ja) 情報処理装置
JP2007122772A (ja) 情報処理装置、データ記憶方法、およびデータ記憶プログラム
JP2009134626A (ja) 情報処理装置および情報処理装置の起動方法
JP2006339908A (ja) 情報処理装置、およびサウンド出力特性調整方法
JP2007206839A (ja) 電子機器及び動作制御方法
US20110102386A1 (en) Information processing apparatus and display control method
JP2007034513A (ja) 情報処理装置、情報処理方法、及び情報処理プログラム
JP2009211170A (ja) 情報処理装置および起動制御方法
JP2002229621A (ja) ハードウェア管理装置
JP2011060318A (ja) 情報処理装置および記憶装置制御方法
JP5085493B2 (ja) 情報処理装置及びそのブート制御方法
JP2014123295A (ja) 設定方法、プログラム、および情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228