JP2017118058A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017118058A
JP2017118058A JP2015254884A JP2015254884A JP2017118058A JP 2017118058 A JP2017118058 A JP 2017118058A JP 2015254884 A JP2015254884 A JP 2015254884A JP 2015254884 A JP2015254884 A JP 2015254884A JP 2017118058 A JP2017118058 A JP 2017118058A
Authority
JP
Japan
Prior art keywords
insulating substrate
notch
thickness direction
semiconductor device
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015254884A
Other languages
English (en)
Other versions
JP6589631B2 (ja
Inventor
傳田 俊男
Toshio Denda
俊男 傳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015254884A priority Critical patent/JP6589631B2/ja
Priority to US15/336,799 priority patent/US9905490B2/en
Priority to CN201610930121.5A priority patent/CN107026129B/zh
Publication of JP2017118058A publication Critical patent/JP2017118058A/ja
Application granted granted Critical
Publication of JP6589631B2 publication Critical patent/JP6589631B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162Top view

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体装置において、絶縁基板とケース部との接着信頼性を向上させる。
【解決手段】半導体チップを載置する絶縁基板と、絶縁基板と接着されるケース部とを備え、ケース部は、接着剤が設けられ、絶縁基板のおもて面側が挿入される窪部を有し、絶縁基板は、厚み方向に沿った側面において、おもて面側に形成されたおもて側切欠部と、うら面側に形成されたうら側切欠部とを有し、おもて側切欠部およびうら側切欠部の間の頂点と、おもて面との厚み方向における長さが、ケース部の窪部の厚み方向における長さの30%以上、70%以下である半導体装置を提供する。
【選択図】図3

Description

本発明は、半導体装置に関する。
従来、半導体チップ等を載置した絶縁基板を、樹脂等で形成されたケース部に組み込んだ半導体装置が知られている(例えば、特許文献1から3参照)。絶縁基板は、ケース部のうら面に設けられた孔部に嵌め込まれて接着される。
特許文献1 特開2013−258321号公報
特許文献2 特開2004−6905号公報
特許文献3 特開2000−133769号公報
半導体装置においては、絶縁基板とケース部との接着信頼性は高いことが好ましい。
本発明の第1の態様においては、半導体チップを載置する絶縁基板と、絶縁基板と接着されるケース部とを備える半導体装置を提供する。ケース部は、接着剤が設けられ、絶縁基板のおもて面側が挿入される窪部を有してよい。絶縁基板は、厚み方向に沿った側面において、おもて面側に形成されたおもて側切欠部と、うら面側に形成されたうら側切欠部とを有してよい。おもて側切欠部およびうら側切欠部の間の頂点と、おもて面との厚み方向における長さが、ケース部の窪部の厚み方向における長さの30%以上、70%以下であってよい。
厚み方向において、おもて側切欠部は、うら側切欠部よりも短くてよい。厚み方向に対するおもて側切欠部の角度が、厚み方向に対するうら側切欠部の角度と同一であってよい。厚み方向に対するおもて側切欠部の角度が、厚み方向に対するうら側切欠部の角度より小さくてよい。
厚み方向に対するおもて側切欠部の角度が15度以上、30度以下であってよい。厚み方向に対するうら側切欠部の角度が20度以上、50度以下であってよい。
おもて側切欠部のおもて面における端部は、うら側切欠部のうら面における端部よりも、絶縁基板において外側に設けられてよい。おもて側切欠部のおもて面における幅は、うら側切欠部のうら面における幅の半分以下であってよい。
半導体装置は、絶縁基板のおもて面に設けられた導電パターンを更に備えてよい。おもて側切欠部のおもて面における幅は、おもて面におけるおもて側切欠部の端部と導電パターンとの距離よりも小さくてよい。おもて側切欠部のおもて面における幅は、おもて面におけるおもて側切欠部の端部と導電パターンとの距離の1/10以下であってよい。
窪部において絶縁基板の側面と対向する側壁は、厚み方向に対しておもて側切欠部と同じ側に傾いていてよい。窪部の側壁は、おもて側切欠部と略平行であってよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置100の概要を示す斜視図である。 図1に示したA−A断面の一例を示す図である。 第1の実施例に係る半導体装置100の断面のうち、絶縁基板30の側面近傍を拡大した図である。 絶縁基板30の側面近傍を拡大した図である。 第2の実施例に係る半導体装置100の断面のうち、絶縁基板30の側面近傍を拡大した図である。 絶縁基板30の加工方法の一例を示す図である。 絶縁基板30のおもて面の他の例を示す図である。 第1の比較例を示す図である。 第2の比較例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の一つの実施形態に係る半導体装置100の概要を示す斜視図である。半導体装置100は、ケース部10および蓋部12を備える。ケース部10は、内部に半導体チップ等の電子部品を収容する。ケース部10は樹脂等で形成された枠構造を有してよい。ケース部10が囲む空間内にはゲル等の封止材が充填される。蓋部12は、ケース部10が囲む空間の上部を覆って設けられる。蓋部12は、接着剤でケース部10に固定されてよい。
ケース部10の上面には、ケース部10が収容した電子部品に接続される複数の主端子14および複数の副端子16が設けられる。電子部品は、IGBT(Insulated Gate Bipolar Transistor)等のパワーデバイスを含む。主端子14は、例えばIGBTのエミッタ端子またはコレクタ端子のように、大電流が流れる端子に接続される。また、副端子16は、例えばIGBTのゲート端子のように、大電流が流れない制御端子に接続される。
図2は、図1に示したA−A断面の一例を示す図である。図2においては各部材を模式的に示しており、図2における各部材の縮尺は、図1に示した各部材の縮尺とは一致していない。また、図2においては、半導体装置100のうら面近傍の断面を示しており、蓋部12、主端子14および副端子16を省略している。
半導体装置100は、ケース部10に接着される絶縁基板30を更に備える。絶縁基板30のおもて面側は、ケース部10のうら面に設けられた窪部20の内部に挿入される。なお、本明細書においては、蓋部12側の半導体装置100の面をおもて面、絶縁基板30側の面をうら面と称する。また、絶縁基板30等の各部材においても、蓋部12側の面をおもて面、逆側の面をうら面と称する。
窪部20は、ケース部10の内部空間11と連続して形成される。窪部20は、挿入される絶縁基板30のおもて面の少なくとも一部を、内部空間11に露出させる。内部空間11に露出する絶縁基板30のおもて面には、半導体チップ22等の電子部品が載置される。ケース部10の内部空間11は、ゲル等の封止材18で封止される。
絶縁基板30は、金属板32と、金属板32のおもて面を覆って設けられた絶縁層34とを有する。金属板32は、アルミニウムまたは銅等の金属で形成される。金属板32は、ケース部10の内部に収容された半導体チップ22等から発生した熱を放熱する。絶縁層34は、導電性フィラー入りの有機絶縁材やアルミナ等のセラミックで形成されており、金属板32のおもて面を絶縁する。
絶縁層34のおもて面には、導電パターン36が形成される。導電パターン36は、銅等の金属で形成され、所定の配線パターンを有する。導電パターン36のおもて面には、半導体チップ22等の電子部品が載置される。導電パターン36および電子部品は、図1に示した主端子14および副端子16に接続される端子を有してよい。
窪部20に挿入された絶縁基板30は、接着剤24によりケース部10に接着される。本例の接着剤24は、絶縁基板30の挿入前に予め窪部20に設けられており、絶縁基板30が窪部20に挿入された後に、加熱等により硬化される。
絶縁基板30は、厚み方向に沿った側面を有する。当該側面は、絶縁基板30においておもて面とうら面との間の面を指す。絶縁基板30の側面には、絶縁基板30のおもて面側に形成されたおもて側切欠部42と、絶縁基板30のうら面側に形成されたうら側切欠部40とが設けられる。
おもて側切欠部42は、絶縁基板30の側面において、おもて面から所定の範囲を切り欠いた形状を有する。おもて側切欠部42における絶縁基板30の側面は、絶縁基板30の厚み方向に対して傾いて形成される。当該斜面は、絶縁基板30のおもて面に近いほど、絶縁基板30の内側に切り込むように設けられる。本例のおもて側切欠部42は、絶縁層34の全部と、金属板32のおもて面側の一部の領域に渡って形成されている。
うら側切欠部40は、絶縁基板30の側面において、うら面から所定の範囲を切り欠いた形状を有する。うら側切欠部40における絶縁基板30の側面は、絶縁基板30の厚み方向に対して傾いて形成される。当該斜面は、絶縁基板30のうら面に近いほど、絶縁基板30の内側に切り込むように設けられる。
絶縁基板30の側面には、おもて側切欠部42と、うら側切欠部40との間に頂点38が形成される。頂点38は、例えば側面において最も外側に突出している点を指す。また、頂点38は、おもて側切欠部42およびうら側切欠部40が交差する点を指してもよい。
おもて側切欠部42は、絶縁基板30のおもて面における端部が、頂点38よりも絶縁基板30の内側に設けられる。同様に、うら側切欠部40は、絶縁基板30のうら面における端部が、頂点38よりも絶縁基板30の内側に設けられる。
絶縁基板30がうら側切欠部40を有することで、頂点38よりも下側において、絶縁基板30とケース部10との間の空間を広げることができる。また、絶縁基板30がおもて側切欠部42を有することで、頂点38よりも上側において、絶縁基板30とケース部10との間の空間を広げることができる。
このため、絶縁基板30とケース部10との間に接着剤24を多く設けることができ、絶縁基板30とケース部10の間の接着信頼性を向上させることができる。つまり、絶縁基板30とケース部10の接着面積が増大するので、熱ストレスが繰り返し印加された場合でも、接着剤24におけるクラック発生を抑制できる。特に、絶縁基板30の厚み方向における熱収縮応力に対する耐力を向上させることができる。また、頂点38の上下方向に接着剤24を形成して絶縁基板30を支持できるので、絶縁基板30が窪部20から脱落することを抑制できる。
(第1の実施例)
図3は、第1の実施例に係る半導体装置100の断面のうち、絶縁基板30の側面近傍を拡大した図である。図3においては、接着剤24および封止材18を省略している。本例では、絶縁基板30のおもて面およびうら面を最短距離で結ぶ方向を、厚み方向と称する。
厚み方向において、頂点38と絶縁基板30のおもて面との間の長さをh1、頂点38と絶縁基板30のうら面との間の長さをh2、窪部20の長さをh3とする。窪部20は、絶縁基板30のおもて面と対向する対向面13を有する。窪部20の長さとは、ケース部10のうら面から、対向面13までの長さを指してよい。h1は、h3の30%以上、70%以下であることが好ましい。h1は、h3の40%以上、60%以下であってもよい。
なお、絶縁基板30のおもて面と、ケース部10との間の接着剤24の厚みは、h1およびh3に比べて十分小さい。このため、h1がh3の30%以上、70%以下の場合、頂点38が厚み方向における窪部20の中央近傍に位置する。このような構成により、頂点38よりも上側および下側の両方に、充分な接着剤24を配置することができる。
また、厚み方向において、おもて側切欠部42は、うら側切欠部40よりも短くてよい。図3の例では、おもて側切欠部42の長さはh1と等しく、うら側切欠部40の長さはh2と等しい。これにより、絶縁基板30のうら面側をケース部10から突出させつつ、頂点38を窪部20の中央近傍に配置することができる。絶縁基板30のうら面側を突出させることで、絶縁基板30のうら面を、ヒートシンク等に容易に接触させることができる。
また、うら側切欠部40は、半分以上が窪部20の内部に挿入されることが好ましい。つまり、h3−h1≧h2/2であることが好ましい。これにより、うら側切欠部40と窪部20との間の空間を確保することができる。
また、厚み方向において、おもて側切欠部42がうら側切欠部40よりも短い場合、厚み方向に対するおもて側切欠部42の角度θ1が、厚み方向に対するうら側切欠部40の角度θ2と同一であってよい。これにより、絶縁基板30のおもて面における、おもて側切欠部42の幅w1を、絶縁基板30のうら面における、うら側切欠部40の幅w2よりも小さくできる。これにより、絶縁基板30の接着信頼性を向上させつつ、絶縁基板30のおもて面における、おもて側切欠部42の端部と導電パターン36の端部との沿面距離w3を大きくすることができる。従って、導電パターン36と金属板32との間の耐圧を大きくすることができる。
また、厚み方向に対するおもて側切欠部42の角度θ1は、厚み方向に対するうら側切欠部40の角度θ2より小さくてもよい。この場合、おもて側切欠部42の幅w1を、うら側切欠部40の幅w2より更に小さくして、沿面距離w3を更に大きくすることができる。
より具体的には、厚み方向に対するおもて側切欠部42の角度θ1は、15度以上、30度以下であってよい。また、厚み方向に対するうら側切欠部40の角度θ2は、20度以上、50度以下であってよい。ただし、上述したように、θ1は、θ2以下であることが好ましい。
また、おもて側切欠部42のおもて面における端部31は、うら側切欠部40のうら面における端部33よりも、絶縁基板30において外側に設けられる。絶縁基板30における外側とは、絶縁基板30の厚み方向とは垂直な面内において、絶縁基板30の中心との距離がより増加する側を指す。
なお、おもて側切欠部42の、絶縁基板30のおもて面における幅w1は、うら側切欠部40の、絶縁基板30のうら面における幅w2の半分以下であってよい。これにより、絶縁基板30とケース部10との接着信頼性を向上させつつ、沿面距離w3を大きくすることができる。
おもて側切欠部42のおもて面における幅w1は、絶縁基板30のおもて面におけるおもて側切欠部42の端部31と、導電パターン36との沿面距離w3よりも十分に小さい。これにより、おもて側切欠部42を設けたことによる、沿面距離w3の減少を抑制できる。例えば、おもて側切欠部の幅w1は、上述した沿面距離w3の1/10以下であることが好ましい。
図4は、絶縁基板30の側面近傍を拡大した図である。本例の絶縁基板30は、側面において、おもて側切欠部42とうら側切欠部40との間の中間部44を有する。中間部44は、絶縁基板30の厚み方向に対する角度が、おもて側切欠部42およびうら側切欠部40のいずれとも異なる。中間部44の少なくとも一部は、絶縁基板30の厚み方向と略平行である。
この場合、絶縁基板30の側面における頂点38とは、おもて側切欠部42を延長した面と、うら側切欠部40を延長した面とが交差する点を指す。なお、それぞれの切欠部における絶縁基板30の側面は平面形状を有するが、切欠部の加工精度によっては、それぞれの切欠部の端部において、絶縁基板30の側面が平面形状にならない場合も考えられる。この場合、おもて側切欠部42を延長するときの傾きは、絶縁基板30のおもて面50からおもて側切欠部42を見た場合に、最初に検出される第1の直線部分の傾きを用いてよい。同様に、うら側切欠部40を延長するときの傾きは、絶縁基板30のうら面52からうら側切欠部40を見た場合に、最初に検出される第2の直線部分の傾きを用いてよい。頂点38は、第1の直線部分と、第2の直線部分の交点であってよい。
本例において、絶縁基板30の厚み方向の、おもて側切欠部42の長さをha、中間部44の長さをhb、うら側切欠部40の長さをhcとする。hcは、haよりも大きくてよい。hcは、haとhbの和よりも大きくてよい。haは、hbと等しくてよい。
一例として、絶縁基板30の厚みは1mm以上、2.2mm以下である。絶縁層34の厚みは、80μm以上、160μm以下である。hcは、0.6mm以上、1.4mm以下である。haおよびhbは、ともに0.2mm以上、0.4mm以下である。
(第2の実施例)
図5は、第2の実施例に係る半導体装置100の断面のうち、絶縁基板30の側面近傍を拡大した図である。第1の実施例においては、ケース部10の窪部20において、絶縁基板30の側面と対向する側壁は、絶縁基板30の厚み方向と平行に設けられていた。第2の実施例においては、窪部20の側壁26は、絶縁基板30の厚み方向に対して、おもて側切欠部42と同じ側に傾いている。
つまり、ケース部10のうら面側に向かうに従って窪部20の開口面積が大きくなるように、側壁26が傾いている。一例として、窪部20の側壁が、おもて側切欠部42と略平行に傾いている。ここで略平行とは、傾きの差が±10度以内の状態を指す。
このような構成により、絶縁基板30を窪部20の所定の位置に容易に挿入することができる。また、うら側切欠部40と対向する領域には、接着剤24を多く配置できるので、接着信頼性も向上させることができる。
図6は、絶縁基板30の加工方法の一例を示す図である。図6の上段は絶縁基板30の断面を示し、下段は絶縁基板30のおもて面を示す。まず、絶縁基板30の複数個分の面積を有するベース基板を準備する。図6では、2つの絶縁基板30のみを示しているが、一つのベース基板から、より多数の絶縁基板30を製造してよい。
ベース基板は、金属板と絶縁層を有する。ベース基板の所定の位置に、導電パターン36を形成する。また、絶縁基板30と対応する領域を囲んで、ベース基板のおもて面におもて側切欠部42を形成し、うら面にうら側切欠部40を形成する。
このとき、おもて側切欠部42およびうら側切欠部40がベース基板を貫通しないように、おもて側切欠部42とうら側切欠部40の間に残存部56を設ける。残存部56が、図4に示した中間部44に対応する。そして、おもて側切欠部42およびうら側切欠部40に沿ってベース基板を分割することで、複数の絶縁基板30を製造する。
図7は、絶縁基板30のおもて面の他の例を示す図である。本例の絶縁基板30は、矩形形状を有する。ただし、絶縁基板30は、矩形の縁部に複数の貫通部54を有する。それぞれの貫通部54は、絶縁基板30の縁部を、おもて面からうら面まで貫通して切り欠いている。
貫通部54を設けることで、絶縁基板30をケース部10の窪部20に挿入する場合に、窪部20の内部に予め配置した接着剤24を、うら側切欠部40と対向する領域に容易に回り込ませることができる。これにより、絶縁基板30とケース部10との接着信頼性を更に向上させることができる。
(第1の比較例)
図8は、第1の比較例を示す図である。第1の比較例は、ケース部110および絶縁基板130を有する。ケース部110のうら面には窪部120が設けられる。窪部120の内部には接着剤124が設けられる。
絶縁基板130は、金属板132および絶縁層134を有する。絶縁層134上には導電パターン136が形成される。なお、本例の絶縁基板130の側面は、絶縁基板130の厚み方向と平行である。このため、接着剤124の量を増大させることが困難である。
窪部120の開口面積を絶縁基板130の外形よりも大きくすることで、接着剤124の量を増大させることも考えられるが、この場合、窪部120における絶縁基板130の位置バラツキが増大してしまう。また、絶縁基板130の側面が頂点を有さないので、絶縁基板130が窪部120から脱落しやすくなる。
(第2の比較例)
図9は、第2の比較例を示す図である。本例では、絶縁基板130の側面には、おもて側切欠部142、頂点138およびうら側切欠部140を有する。ただし、頂点138は、窪部120のほぼ下端に位置している。
本例では、うら側切欠部140の大部分が、窪部120から突出してしまう。このため、うら側切欠部140と対向する領域には接着剤124を設けることが困難であり、絶縁基板130とケース部110との接着信頼性が劣化してしまう。
また、おもて側切欠部142と、うら側切欠部140との大きさがほぼ同一である。このため、導電パターン136と、金属板132との沿面距離が小さくなってしまい、耐圧が劣化する。
これらの比較例に対して、第1および第2の実施例に係る半導体装置100によれば、絶縁基板30とケース部10との接着信頼性を向上させることができる。また、導電パターン36と金属板32との沿面距離の減少を抑制できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
10・・・ケース部、11・・・内部空間、12・・・蓋部、13・・・対向面、14・・・主端子、16・・・副端子、18・・・封止材、20・・・窪部、22・・・半導体チップ、24・・・接着剤、26・・・側壁、30・・・絶縁基板、31・・・端部、32・・・金属板、33・・・端部、34・・・絶縁層、36・・・導電パターン、38・・・頂点、40・・・うら側切欠部、42・・・おもて側切欠部、44・・・中間部、50・・・おもて面、52・・・うら面、54・・・貫通部、56・・・残存部、100・・・半導体装置、110・・・ケース部、120・・・窪部、124・・・接着剤、130・・・絶縁基板、132・・・金属板、134・・・絶縁層、136・・・導電パターン、138・・・頂点、140・・・うら側切欠部、142・・・おもて側切欠部

Claims (12)

  1. 半導体チップを載置する絶縁基板と、
    前記絶縁基板と接着されるケース部と
    を備え、
    前記ケース部は、接着剤が設けられ、前記絶縁基板のおもて面側が挿入される窪部を有し、
    前記絶縁基板は、厚み方向に沿った側面において、
    前記おもて面側に形成されたおもて側切欠部と、
    うら面側に形成されたうら側切欠部と
    を有し、
    前記おもて側切欠部および前記うら側切欠部の間の頂点と、前記おもて面との前記厚み方向における長さが、前記ケース部の前記窪部の前記厚み方向における長さの30%以上、70%以下である半導体装置。
  2. 前記厚み方向において、前記おもて側切欠部は、前記うら側切欠部よりも短い
    請求項1に記載の半導体装置。
  3. 前記厚み方向に対する前記おもて側切欠部の角度が、前記厚み方向に対する前記うら側切欠部の角度と同一である
    請求項2に記載の半導体装置。
  4. 前記厚み方向に対する前記おもて側切欠部の角度が、前記厚み方向に対する前記うら側切欠部の角度より小さい
    請求項1または2に記載の半導体装置。
  5. 前記厚み方向に対する前記おもて側切欠部の角度が15度以上、30度以下である
    請求項4に記載の半導体装置。
  6. 前記厚み方向に対する前記うら側切欠部の角度が20度以上、50度以下である
    請求項5に記載の半導体装置。
  7. 前記おもて側切欠部の前記おもて面における端部は、前記うら側切欠部の前記うら面における端部よりも、前記絶縁基板において外側に設けられる
    請求項1から6のいずれか一項に記載の半導体装置。
  8. 前記おもて側切欠部の前記おもて面における幅は、前記うら側切欠部の前記うら面における幅の半分以下である
    請求項7に記載の半導体装置。
  9. 前記絶縁基板の前記おもて面に設けられた導電パターンを更に備え、
    前記おもて側切欠部の前記おもて面における幅は、前記おもて面における前記おもて側切欠部の端部と前記導電パターンとの距離よりも小さい
    請求項1から8のいずれか一項に記載の半導体装置。
  10. 前記おもて側切欠部の前記おもて面における幅は、前記おもて面における前記おもて側切欠部の端部と前記導電パターンとの距離の1/10以下である
    請求項9に記載の半導体装置。
  11. 前記窪部において前記絶縁基板の側面と対向する側壁は、前記厚み方向に対して前記おもて側切欠部と同じ側に傾いている
    請求項1から10のいずれか一項に記載の半導体装置。
  12. 前記窪部の前記側壁は、前記おもて側切欠部と略平行である
    請求項11に記載の半導体装置。
JP2015254884A 2015-12-25 2015-12-25 半導体装置 Active JP6589631B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015254884A JP6589631B2 (ja) 2015-12-25 2015-12-25 半導体装置
US15/336,799 US9905490B2 (en) 2015-12-25 2016-10-28 Semiconductor device
CN201610930121.5A CN107026129B (zh) 2015-12-25 2016-10-31 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015254884A JP6589631B2 (ja) 2015-12-25 2015-12-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2017118058A true JP2017118058A (ja) 2017-06-29
JP6589631B2 JP6589631B2 (ja) 2019-10-16

Family

ID=59086571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015254884A Active JP6589631B2 (ja) 2015-12-25 2015-12-25 半導体装置

Country Status (3)

Country Link
US (1) US9905490B2 (ja)
JP (1) JP6589631B2 (ja)
CN (1) CN107026129B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323186A (zh) * 2018-03-30 2019-10-11 三菱电机株式会社 半导体装置、半导体装置的制造方法以及电力变换装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018004816T5 (de) * 2017-09-05 2020-06-10 Mitsubishi Electric Corporation Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
JP7172338B2 (ja) * 2018-09-19 2022-11-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7247124B2 (ja) * 2020-01-07 2023-03-28 三菱電機株式会社 半導体モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036014A (ja) * 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 回路装置
JP2007324274A (ja) * 2006-05-31 2007-12-13 Sanyo Electric Co Ltd 回路装置の製造方法
JP2010219385A (ja) * 2009-03-18 2010-09-30 Mitsubishi Electric Corp 半導体装置
WO2014083717A1 (ja) * 2012-11-28 2014-06-05 三菱電機株式会社 パワーモジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0639472Y2 (ja) 1990-03-30 1994-10-12 日立エーアイシー株式会社 プリント配線板
JPH05226793A (ja) 1992-02-18 1993-09-03 Ibiden Co Ltd プリント配線板
JPH1126893A (ja) 1997-07-01 1999-01-29 Cmk Corp プリント配線板
JP3758383B2 (ja) 1998-10-23 2006-03-22 富士電機デバイステクノロジー株式会社 パワー半導体装置およびその組立方法
JP3898156B2 (ja) 2003-06-02 2007-03-28 三菱電機株式会社 半導体パワーモジュール
JP4985116B2 (ja) * 2007-03-08 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
JP5108496B2 (ja) * 2007-12-26 2012-12-26 三洋電機株式会社 回路基板およびその製造方法、回路装置およびその製造方法
JP2012080085A (ja) * 2010-09-10 2012-04-19 Nichia Chem Ind Ltd 支持体及びそれを用いた発光装置
JP5796956B2 (ja) * 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP2013258321A (ja) 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036014A (ja) * 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 回路装置
JP2007324274A (ja) * 2006-05-31 2007-12-13 Sanyo Electric Co Ltd 回路装置の製造方法
JP2010219385A (ja) * 2009-03-18 2010-09-30 Mitsubishi Electric Corp 半導体装置
WO2014083717A1 (ja) * 2012-11-28 2014-06-05 三菱電機株式会社 パワーモジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323186A (zh) * 2018-03-30 2019-10-11 三菱电机株式会社 半导体装置、半导体装置的制造方法以及电力变换装置
JP2019179828A (ja) * 2018-03-30 2019-10-17 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置
JP7014012B2 (ja) 2018-03-30 2022-02-01 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置
CN110323186B (zh) * 2018-03-30 2023-08-04 三菱电机株式会社 半导体装置、半导体装置的制造方法以及电力变换装置

Also Published As

Publication number Publication date
JP6589631B2 (ja) 2019-10-16
CN107026129A (zh) 2017-08-08
US20170186657A1 (en) 2017-06-29
CN107026129B (zh) 2021-11-26
US9905490B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
US10431529B2 (en) Semiconductor device
US7728413B2 (en) Resin mold type semiconductor device
US9117795B2 (en) Semiconductor device
JP6589631B2 (ja) 半導体装置
US10170433B2 (en) Insulated circuit board, power module and power unit
US9711429B2 (en) Semiconductor device having a substrate housed in the housing opening portion
JP2017005165A (ja) 半導体装置
US9728484B2 (en) Power module package and method for manufacturing the same
US20170069563A1 (en) Semiconductor package and method of manufacturing semiconductor package
US9455208B2 (en) Semiconductor device
JP2017017109A (ja) 半導体装置
JP6638620B2 (ja) 半導体装置
US20170062317A1 (en) Power semiconductor module and method for manufacturing the same
JP2017004999A (ja) サーミスタ搭載装置およびサーミスタ部品
WO2014057765A1 (ja) 半導体装置及びその製造方法
US10896868B2 (en) Electronic device and connector
WO2014203477A1 (ja) 電子装置およびその製造方法
JP2010056244A (ja) 半導体装置
JP6316221B2 (ja) 半導体装置
JP2023010131A (ja) 半導体モジュールおよびその製造方法
JP2017135144A (ja) 半導体モジュール
JPWO2017208430A1 (ja) 半導体装置モジュール
JP2015119116A (ja) 半導体装置
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
US20150001696A1 (en) Semiconductor die carrier structure and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190902

R150 Certificate of patent or registration of utility model

Ref document number: 6589631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250