JP2017076754A5

JP2017076754A5 -

Info

Publication number: JP2017076754A5
Application number: JP2015204852A
Authority: JP
Filing date: 2015-10-16
Publication date: 2018-11-22
Anticipated expiration: 2035-10-16

Description

本発明のプリント回路板は、電源端子及びグラウンド端子を有する第１半導体装置と、前記第１半導体装置の電源端子に電気的に導通する電源側端子、及び前記第１半導体装置のグラウンド端子に電気的に導通するグラウンド側端子を有し、第１容量成分と第１抵抗成分とを含む第１バイパス回路と、電源端子及びグラウンド端子を有し、前記第１半導体装置と通信する第２半導体装置と、前記第２半導体装置の電源端子に電気的に導通する電源側端子、及び前記第２半導体装置のグラウンド端子に電気的に導通するグラウンド側端子を有し、第２容量成分と前記第１抵抗成分よりも電気抵抗値の低い第２抵抗成分とを含む第２バイパス回路と、前記第１半導体装置、前記第２半導体装置、前記第１バイパス回路及び前記第２バイパス回路が実装され、第１導体層及び第２導体層を有するプリント配線板と、を備え、前記プリント配線板には、前記第１半導体装置の電源端子と前記第１バイパス回路の電源側端子とを電気的に導通させる第１電源ヴィアと、前記プリント配線板の表面に垂直な方向から見て、前記第１半導体装置と重なる位置に配置され、前記第１電源ヴィアに接続され、前記第１導体層に形成された第１電源パターンと、前記第１半導体装置のグラウンド端子と前記第１バイパス回路のグラウンド側端子とを電気的に導通させる第１グラウンドヴィアと、前記垂直な方向から見て、前記第１半導体装置と重なる位置に配置され、前記第１グラウンドヴィアに接続され、前記第２導体層に形成された第１グラウンドパターンと、前記垂直な方向から見て前記第１グラウンドパターンの一部と重なるように、前記第１電源パターンと間隔をあけて配置され、前記第２半導体装置のグラウンド端子及び前記第２バイパス回路のグラウンド側端子と電気的に導通し、前記第１導体層に形成された第２グラウンドパターンと、前記垂直な方向から見て前記第１電源パターンの一部と重なるように、前記第１グラウンドパターンと間隔をあけて配置され、前記第２半導体装置の電源端子及び前記第２バイパス回路の電源側端子と電気的に導通する第２電源パターンと、前記垂直な方向から見た前記第１電源パターンと前記第２電源パターンとの重なり合う部分を接続し、前記第２導体層に形成された第２電源ヴィアと、前記垂直な方向から見た前記第１グラウンドパターンと前記第２グラウンドパターンとの重なり合う部分を接続する第２グラウンドヴィアと、が形成されている。

Claims

電源端子及びグラウンド端子を有する第１半導体装置と、
前記第１半導体装置の電源端子に電気的に導通する電源側端子、及び前記第１半導体装置のグラウンド端子に電気的に導通するグラウンド側端子を有し、第１容量成分と第１抵抗成分とを含む第１バイパス回路と、
電源端子及びグラウンド端子を有し、前記第１半導体装置と通信する第２半導体装置と、
前記第２半導体装置の電源端子に電気的に導通する電源側端子、及び前記第２半導体装置のグラウンド端子に電気的に導通するグラウンド側端子を有し、第２容量成分と前記第１抵抗成分よりも電気抵抗値の低い第２抵抗成分とを含む第２バイパス回路と、
前記第１半導体装置、前記第２半導体装置、前記第１バイパス回路及び前記第２バイパス回路が実装され、第１導体層及び第２導体層を有するプリント配線板と、を備え、
前記プリント配線板には、
前記第１半導体装置の電源端子と前記第１バイパス回路の電源側端子とを電気的に導通させる第１電源ヴィアと、
前記プリント配線板の表面に垂直な方向から見て、前記第１半導体装置と重なる位置に配置され、前記第１電源ヴィアに接続され、前記第１導体層に形成された第１電源パターンと、
前記第１半導体装置のグラウンド端子と前記第１バイパス回路のグラウンド側端子とを電気的に導通させる第１グラウンドヴィアと、
前記垂直な方向から見て、前記第１半導体装置と重なる位置に配置され、前記第１グラウンドヴィアに接続され、前記第２導体層に形成された第１グラウンドパターンと、
前記垂直な方向から見て前記第１グラウンドパターンの一部と重なるように、前記第１電源パターンと間隔をあけて配置され、前記第２半導体装置のグラウンド端子及び前記第２バイパス回路のグラウンド側端子と電気的に導通し、前記第１導体層に形成された第２グラウンドパターンと、
前記垂直な方向から見て前記第１電源パターンの一部と重なるように、前記第１グラウンドパターンと間隔をあけて配置され、前記第２半導体装置の電源端子及び前記第２バイパス回路の電源側端子と電気的に導通する第２電源パターンと、
前記垂直な方向から見た前記第１電源パターンと前記第２電源パターンとの重なり合う部分を接続し、前記第２導体層に形成された第２電源ヴィアと、
前記垂直な方向から見た前記第１グラウンドパターンと前記第２グラウンドパターンとの重なり合う部分を接続する第２グラウンドヴィアと、が形成されているプリント回路板。
前記垂直な方向から見て、前記第１電源パターンと前記第２グラウンドパターンとの対向部分がそれぞれ凹凸状に形成され、前記第１グラウンドパターンと前記第２電源パターンとの対向部分がそれぞれ凹凸状に形成され、
前記第１電源パターンの凸部と前記第２電源パターンの凸部とが前記垂直な方向から見て重なり合い、前記第１グラウンドパターンの凸部と前記第２グラウンドパターンの凸部とが前記垂直な方向から見て重なり合うように、前記第１電源パターンと前記第２グラウンドパターンの凸部と凹部が対向し、前記第１グラウンドパターンと前記第２電源パターンの凹部と凹部が対向しており、
前記第１電源パターンの凸部と前記第２電源パターンの凸部とが前記第２電源ヴィアで接続されており、前記第１グラウンドパターンの凸部と前記第２グラウンドパターンの凸部とが前記第２グラウンドヴィアで接続されている請求項１に記載のプリント回路板。
前記第１電源パターンと前記第２グラウンドパターンとの対向部分、及び前記第１グラウンドパターンと前記第２電源パターンとの対向部分が、複数の凹部及び複数の凸部からなる櫛歯状に形成されており、
前記第１電源パターンの複数の凸部と前記第２電源パターンの複数の凸部とが複数の前記第２電源ヴィアで接続されている請求項２に記載のプリント回路板。
隣接する２つの前記第２電源ヴィアの間隔が、隣接する前記第２電源ヴィアと前記第２グラウンドヴィアとの間隔以下である請求項３に記載のプリント回路板。
前記第１電源パターンと前記第２グラウンドパターンとの対向部分、及び前記第１グラウンドパターンと前記第２電源パターンとの対向部分が、複数の凹部及び複数の凸部からなる櫛歯状に形成されており、
前記第１グラウンドパターンの複数の凸部と前記第２グラウンドパターンの複数の凸部とが複数の前記第２グラウンドヴィアで接続されている請求項２乃至４のいずれか１項に記載のプリント回路板。
隣接する２つの前記第２グラウンドヴィアの間隔が、隣接する前記第２電源ヴィアと前記第２グラウンドヴィアとの間隔以下である請求項５に記載のプリント回路板。
前記第１半導体装置と前記第２半導体装置とが、前記プリント配線板に形成された信号線で接続されており、
前記垂直な方向から見て、前記第２電源パターン及び前記第２グラウンドパターンが前記信号線と重なる位置に配置されている請求項１乃至６のいずれか１項に記載のプリント回路板。
前記プリント配線板には、
前記第２半導体装置の電源端子と前記第２バイパス回路の電源側端子とを電気的に導通させる第３電源ヴィアと、
前記第２半導体装置のグラウンド端子と前記第２バイパス回路のグラウンド側端子とを電気的に導通させる第３グラウンドヴィアと、が形成されており、
前記第２電源パターンが、前記垂直な方向から見て前記第２半導体装置と重なる位置に配置されて、前記第３電源ヴィアに接続され、
前記第２グラウンドパターンが、前記垂直な方向から見て前記第２半導体装置と重なる位置に配置されて、前記第３グラウンドヴィアに接続されている請求項１乃至７のいずれか１項に記載のプリント回路板。
前記プリント配線板には、
前記第２半導体装置の電源端子と前記第２バイパス回路の電源側端子とを電気的に導通させる第３電源ヴィアと、
前記垂直な方向から見て前記第２半導体装置と重なり、且つ前記第２電源パターンの一部と重なる位置に、前記第２グラウンドパターンと間隔をあけて配置され、前記第３電源ヴィアに接続され、前記第１導体層に形成された第３電源パターンと、
前記第２半導体装置のグラウンド端子と前記第２バイパス回路のグラウンド側端子とを電気的に導通させる第３グラウンドヴィアと、
前記垂直な方向から見て前記第２半導体装置と重なり、且つ前記第２グラウンドパターンの一部と重なる位置に、前記第２電源パターンと間隔をあけて配置され、前記第３グラウンドヴィアに接続され、前記第２導体層に形成された第３グラウンドパターンと、
前記垂直な方向から見た前記第２電源パターンと前記第３電源パターンとの重なり合う部分を接続する第４電源ヴィアと、
前記垂直な方向から見た前記第２グラウンドパターンと前記第３グラウンドパターンとの重なり合う部分を接続する第４グラウンドヴィアと、が形成されている請求項１乃至７のいずれか１項に記載のプリント回路板。
前記第１バイパス回路が、コンデンサと前記コンデンサに直列接続された抵抗器とで構成されている請求項１乃至９のいずれか１項に記載のプリント回路板。
前記第２バイパス回路が、コンデンサで構成されている請求項１乃至１０のいずれか１項に記載のプリント回路板。
前記第１半導体装置がメモリコントローラであり、前記第２半導体装置がメモリデバイスである請求項１乃至１１のいずれか１項に記載のプリント回路板。
請求項１乃至１２のいずれか１項に記載のプリント回路板を備えた電子機器。