JP2015165540A5 - プリント回路板及び電子機器 - Google Patents

Description

本発明は、半導体装置と該半導体装置が実装されたプリント配線板とを有するプリント回路板、及びプリント回路板を備えた電子機器に関する。

そこで、本発明は、少ない素子数で同時スイッチングノイズを効果的に低減させることができ、もってデジタル信号のジッタを低減させることができるプリント回路板、及びプリント回路板を備えた電子機器を提供することを目的とする。

Claims (10)

1. プリント配線板と、
   電源端子、グランド端子及び複数の信号出力端子を有し、前記プリント配線板の第１面に配置された半導体装置と、
   前記プリント配線板の前記第１面とは反対側の第２面に配置された、前記電源端子と前記グランド端子との間に接続された容量素子、及び前記容量素子に直列接続された抵抗素子とを有し、
   前記プリント配線板の前記第１面に垂直な方向から、前記半導体装置を前記第２面に投影したときの投影領域内に、前記容量素子および前記抵抗素子からなる直列回路が複数配置されていることを特徴とするプリント回路板。
2. プリント配線板と、
   電源端子、グランド端子及び複数の信号出力端子を有し、前記プリント配線板に実装された半導体装置と、
   前記プリント配線板に実装され、前記電源端子と前記グランド端子との間に接続され、前記半導体装置へ給電する容量素子、及び前記プリント配線板に実装され、前記容量素子に直列接続され、前記各信号出力端子から出力されるデジタル信号のスイッチング時の前記電源端子の電位変動を減衰させる抵抗素子を有する複数の直列回路と、を備えることを特徴とするプリント回路板。
3. 前記複数の直列回路が、前記半導体装置が配置された前記プリント配線板の第１面とは反対側の第２面に前記プリント配線板の積層方向に前記半導体装置を投影したときの投影領域内に配置されていることを特徴とする請求項２に記載のプリント回路板。
4. 前記抵抗素子の電気抵抗値が５００［ｍΩ］以上１０［Ω］以下であることを特徴とする請求項１乃至３のいずれか１項に記載のプリント回路板。
5. 前記複数の直列回路のうち第１直列回路の容量素子と抵抗素子とを接続する第１導体パターンと、前記第１直列回路に隣接する第２直列回路の容量素子と抵抗素子とを接続する第２導体パターンとが、接続導体パターンで連結されていることを特徴とする請求項１乃至４のいずれか１項に記載のプリント回路板。
6. 前記複数の直列回路のうち第１直列回路の容量素子と抵抗素子とを接続する第１導体パターンと、前記第１直列回路に隣接する第２直列回路の容量素子と抵抗素子とを接続する第２導体パターンとが、前記第１及び第２導体パターンの配線方向と直交する方向で互いに対向しない非対向部分を有するように、配線方向にずらして配置されていることを特徴とする請求項１乃至４のいずれか１項に記載のプリント回路板。
7. 前記第１導体パターンと前記第２導体パターンとが、接続導体パターンで連結されており、
   前記第１及び第２導体パターンと、前記接続導体パターンとの成す角の角度が６０°以上１４５°以下となるように、前記第１直列回路と前記第２直列回路とが配置されていることを特徴とする請求項６に記載のプリント回路板。
8. 前記プリント配線板には、前記電源端子に接続される電源ヴィア導体が複数形成されており、
   前記複数の電源ヴィア導体のうち少なくとも１つの電源ヴィア導体には、前記複数の直列回路のうち２以上の直列回路が接続されていることを特徴とする請求項１乃至７のいずれか１項に記載のプリント回路板。
9. 前記プリント配線板には、前記グランド端子に接続されるグランドヴィア導体が複数形成されており、
   前記複数のグランドヴィア導体のうち少なくとも１つのグランドヴィア導体には、前記複数の直列回路のうち２以上の直列回路が接続されていることを特徴とする請求項１乃至８のいずれか１項に記載のプリント回路板。
10. 請求項１乃至９のいずれか１項に記載のプリント回路板を備えた電子機器。