JP2017063141A - 薄膜熱電素子 - Google Patents

Abstract

【課題】小型化が可能でありながら、高い効率を実現可能な薄膜熱電素子を提供することを目的とする。【解決手段】薄膜熱電素子１０は、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０のそれぞれが第１の接合領域１７、２３の少なくとも一部で内部電極２６と接合され、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０のそれぞれが第２の接合領域１９、２５の少なくとも一部で外部電極２８、３０と接合され、各接合領域１７、１９、２３、２５において、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜の膜面と平行な平面に各接合領域１７、１９、２３、２５を投影した各投影領域の面積である投影領域面積よりも、各接合領域１７、１９、２３、２５でｐ型熱電半導体薄膜１４またはｎ型熱電半導体薄膜２０が内部電極２６または外部電極２８、３０と接合する接合面積が大きいことを特徴とする。【選択図】図１

Description

本発明は、薄膜熱電素子の技術分野に関する。

ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜とが一端部（第１端部）において電気的接合層（内部電極）を介し、残部において絶縁層を介して積層されてなる複数の薄膜熱電対と、これらの薄膜熱電対の上記一端部と反対の他端部（第２端部）に配置された導体（外部電極）を有する薄膜熱電素子が特許文献１には記載されている。

特許文献１記載の薄膜熱電素子では、ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜とが薄膜とされている。このため、薄膜熱電素子を少ない材料で構成でき、且つ、小型化することが可能である。

特開２００２−３３５０２１号公報

しかしながら、薄膜熱電素子の小型化が進むと、ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜（総称して熱電半導体薄膜とも称する）の端部にそれぞれ接続された内部電極と内部電極の間、又は内部電極と外部電極の間の熱電半導体薄膜の長さ（以降、素子の脚長と称する）が短くなる。すると、内部電極若しくは外部電極と熱電半導体薄膜とを電気的に接続した際に生じる抵抗（接合抵抗と称する）が熱電半導体薄膜の膜抵抗に対して無視できない大きさになってくる。その場合には、薄膜熱電素子の効率は、熱電半導体薄膜で得られる性能指数で算出される効率から大きく低下することになる。

これに対して、熱電半導体薄膜（の第１端部と第２端部）上に内部電極及び外部電極（総称して電極とも称する）が重なる領域（電極領域と称する）を、第１端部から第２端部への方向において広く取ることで、電極と熱電半導体薄膜との接合抵抗を小さくすることが可能となるとも考えられる。しかし、電極領域を広く取るためには、第１端部から第２端部への方向における電極の長さを十分に長くする必要があり、薄膜熱電素子で期待される小型化が阻害されるおそれが出てくる。

それでも、接合抵抗を小さくするために、素子の脚長に対して電極の長さを更に長くしていくことも考えられる。しかし、熱電半導体薄膜の電極領域の拡大に伴い、電極領域における熱電半導体薄膜の膜抵抗が増大するので、結果的には薄膜熱電素子の小型化を損ない、且つ、効率も望めないというおそれが出てくる。

即ち、単に電極領域を第１端部から第２端部への方向に広くとることで接合抵抗の改善を図ることには問題点があった。

本発明は、前記問題点を解決するべくなされたもので、小型化が可能でありながら、外部電極または内部電極とｐ型熱電半導体薄膜またはｎ型熱電半導体薄膜との接合抵抗を小さくして、高い効率を実現可能な薄膜熱電素子を提供することを目的とする。

本発明の薄膜熱電素子は、一対以上のｐ型熱電半導体薄膜及びｎ型熱電半導体薄膜と、前記ｐ型熱電半導体薄膜及び前記ｎ型熱電半導体薄膜のそれぞれの両端である第１端部と第２端部のうちの第１端部側に設けられると共に前記ｐ型熱電半導体薄膜と前記ｎ型熱電半導体薄膜とを電気的に接続する内部電極と、第２端部側に設けられると共に前記ｐ型熱電半導体薄膜及び前記ｎ型熱電半導体薄膜のそれぞれと外部との電気的な接続をする外部電極と、を有し、前記ｐ型熱電半導体薄膜及び前記ｎ型熱電半導体薄膜のそれぞれには、第１の接合領域と第２の接合領域とが設けられ、前記ｐ型熱電半導体薄膜及び前記ｎ型熱電半導体薄膜の膜面と平行な平面に前記第１の接合領域を投影した第１の投影領域は、前記膜面と平行な平面への投影図で前記ｐ型熱電半導体薄膜または前記ｎ型熱電半導体薄膜が前記内部電極と重なる領域であり、前記膜面と平行な平面に前記第２の接合領域を投影した第２の投影領域は、前記膜面と平行な平面への投影図で前記ｐ型熱電半導体薄膜または前記ｎ型熱電半導体薄膜が前記外部電極と重なる領域であり、前記ｐ型熱電半導体薄膜及び前記ｎ型熱電半導体薄膜のそれぞれが前記第１の接合領域の少なくとも一部で前記内部電極と接合され、前記ｐ型熱電半導体薄膜及び前記ｎ型熱電半導体薄膜のそれぞれが前記第２の接合領域の少なくとも一部で前記外部電極と接合され、前記第１および第２の接合領域のうちの１つ以上の接合領域において、前記第１または第２の投影領域の面積である投影領域面積よりも、前記第１または第２の接合領域で前記ｐ型熱電半導体薄膜または前記ｎ型熱電半導体薄膜が前記内部電極または前記外部電極と接合する接合面積が大きいことを特徴とする。

これによれば、ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜とが薄膜であるので、薄膜熱電素子を少ない材料で構成でき、且つ、小型化することが可能である。加えて、第１の接合領域または第２の接合領域においては、投影領域の拡大をすることなく、ｐ型熱電半導体薄膜またはｎ型熱電半導体薄膜が内部電極または外部電極と接合する接合面積を増加させることができ、これらの接合の接合抵抗を小さくすることができる。したがって、高い効率を実現可能な薄膜熱電素子を提供することができる。

さらに、本発明の薄膜熱電素子は、前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域の前記ｐ型熱電半導体薄膜または前記ｎ型熱電半導体薄膜には凹部が形成されており、前記凹部内において前記ｐ型熱電半導体薄膜または前記ｎ型熱電半導体薄膜と前記内部電極または前記外部電極とが接合していることを特徴とする。

さらに、本発明の薄膜熱電素子は、前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域において、前記第１端部から前記第２端部への方向において他方の端部に近い領域部分よりも該他方の端部から遠い領域部分で前記投影領域面積当たりの前記接合面積が大きいことを特徴とする。

さらに、本発明の薄膜熱電素子は、前記凹部が穴であることを特徴とする。

さらに、本発明の薄膜熱電素子は、前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域において前記穴が複数形成され、前記膜面と平行であり前記第１端部から前記第２端部への方向と直交する第１の方向の前記穴のピッチが、前記穴の前記第１の方向の外形寸法の１．１から４倍であることを特徴とする。

さらに、本発明の薄膜熱電素子は、前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域で前記穴が複数形成され、前記膜面と平行であり前記第１端部から前記第２端部への方向と直交する第１の方向の前記穴のピッチが、前記第１端部から前記第２端部への方向において、他方の端部から遠い領域部分よりも該他方の端部に近い領域部分で大きいことを特徴とする。

さらに、本発明の薄膜熱電素子は、前記穴の外形寸法は、該穴の深さよりも小さいことを特徴とする。

さらに、本発明の薄膜熱電素子は、前記穴の深さは、前記穴が形成されている前記ｐ型熱電半導体薄膜若しくは前記ｎ型熱電半導体薄膜の膜厚に相当することを特徴とする。

さらに、本発明の薄膜熱電素子は、前記ｐ型熱電半導体薄膜と前記ｎ型熱電半導体薄膜とが膜厚方向に積層され、前記第１の接合領域に形成された前記穴が、前記ｐ型熱電半導体薄膜を貫通し前記ｎ型熱電半導体薄膜にまで連続して形成されている、若しくは、前記ｎ型熱電半導体薄膜を貫通し前記ｐ型熱電半導体薄膜にまで連続して形成されていることを特徴とする。

さらに、本発明の薄膜熱電素子は、前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域において前記ｎ型熱電半導体薄膜と接合される前記内部電極または前記外部電極は、前記接合面積を構成する接合表面に、希土類金属、イットリウム、希土類金属とシリコンとの合金、イットリウムとシリコンとの合金、高濃度不純物ドープされたｎ型シリコン及び、高濃度不純物ドープされたｎ型のシリコンとゲルマニウムの合金のうちの少なくともいずれか１つを含むことを特徴とする。

さらに、本発明の薄膜熱電素子は、前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域において前記ｐ型熱電半導体薄膜と接合される前記内部電極または前記外部電極は、前記接合面積を構成する接合表面に、白金、イリジウム、ロジウム、ルテニウム、それらのうちの少なくとも２つを含む合金、それらのうちの少なくとも１つとシリコンとの合金、高濃度不純物ドープされたｐ型シリコン及び、高濃度不純物ドープされたｐ型のシリコンとゲルマニウムの合金のうちの少なくともいずれか１つを含むことを特徴とする。

さらに、本発明の薄膜熱電素子は、前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域において前記ｐ型熱電半導体薄膜または前記ｎ型熱電半導体薄膜と接合される前記内部電極または前記外部電極は、前記接合面積を構成する接合表面に、モリブデン、チタン、モリブデンとシリコンとの合金及びチタンとシリコンとの合金のうちの少なくともいずれか１つを含むことを特徴とする。

さらに、本発明の薄膜熱電素子は、前記ｐ型熱電半導体薄膜と前記ｎ型熱電半導体薄膜のうちの少なくともいずれか一方の膜が、超格子構造を有する多層膜であることを特徴とする。

さらに、本発明の薄膜熱電素子は、前記多層膜は、不純物を添加したシリコンとゲルマニウムとの合金からなる膜と、該膜と交互に積層されるシリコンからなる膜とを備えることを特徴とする。

さらに、本発明の薄膜熱電素子は、前記第１端部と前記第２端部のうちのより低温とされる一方の端部側に前記内部電極が設けられていることを特徴とする。

この発明は、薄膜熱電素子の小型化が可能でありながら、内部電極または外部電極とｐ型熱電半導体薄膜またはｎ型熱電半導体薄膜との接合抵抗を小さくして、高い効率が実現可能となるという効果を奏する。

本発明の実施形態１に係わる薄膜熱電素子の一例を示す断面模式図 同じく薄膜熱電素子の一対のｐ型熱電半導体薄膜とｎ型熱電半導体薄膜の積層部分の一例を示す側面模式図 図１の薄膜熱電素子の一部を示す投影模式図 図１の薄膜熱電素子の一部を示す断面模式図 薄膜熱電素子の製造工程の一部の一例を示す断面模式図 薄膜熱電素子の製造工程の一部の一例を示す断面模式図 薄膜熱電素子の製造工程の一部の一例を示す断面模式図 薄膜熱電素子の製造工程の一部の一例を示す断面模式図 薄膜熱電素子の製造工程の一部の一例を示す断面模式図 薄膜熱電素子の製造工程の一部の一例を示す断面模式図 薄膜熱電素子の製造工程の一部の一例を示す断面模式図 薄膜熱電素子の製造工程の一部の一例を示す断面模式図 薄膜熱電素子の製造工程の一部の一例を示す断面模式図 本発明の実施形態２に係わる薄膜熱電素子の一部を示す投影模式図 本発明の実施形態２に係わる薄膜熱電素子の一部を示す断面模式図 本発明の実施形態３に係わる薄膜熱電素子の一部を示す投影模式図 本発明の実施形態３に係わる薄膜熱電素子の一部を示す断面模式図 本発明の接合領域のバリエーションの一例を示す投影模式図 本発明の接合領域のバリエーションの他の一例を示す投影模式図 本発明の内部電極または外部電極のバリエーションの一例を示す断面模式図 熱電半導体薄膜の膜面に平行な面による断面図 熱電半導体薄膜と電極との接合領域のコンダクタンスを示すグラフ

以下、添付図面を参照しつつ、本発明の実施の形態について詳細に説明する。

（実施形態１）
最初に、本発明の実施形態１に係わる薄膜熱電素子の構成について、図１を用いて説明する。

実施形態１の薄膜熱電素子１０は、図１に示す如く、一対のｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０と、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０のそれぞれの両端である第１端部１６、２２と第２端部１８、２４のうちの第１端部１６、２２側に設けられると共にｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０とを電気的に接続する内部電極２６と、第２端部１８、２４側に設けられると共にｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０のそれぞれと外部との電気的な接続をする外部電極２８、３０と、を有する。ここで、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０のそれぞれの両端は、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０の長尺方向（図１に示すＸ方向）の両端である。

以下、詳細に説明する。薄膜熱電素子１０は、図１に示す如く、ｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０と内部電極２６と外部電極２８、３０と第１伝熱部材３２と第２伝熱部材３４とを有する。図１に示す如く、ｐ型熱電半導体薄膜１４はｎ型熱電半導体薄膜２０と対を成している。ｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０と（総称して熱電半導体薄膜）はそれぞれ、積層時にエピタキシャル成長された超格子構造を有する（量子井戸）多層膜である。

具体的には、図２に示す如く、ｐ型熱電半導体薄膜１４は、エピタキシャル成長された、ボロン（Ｂ）を１０^１５ｃｍ^−３の濃度でドープしたシリコン（Ｓｉ）膜（膜厚１０ｎｍ、抵抗率１０Ω・ｃｍ。以下では単に膜１４ｍ１と称する。）と、エピタキシャル成長された、高濃度（１０^１８〜１０^１９ｃｍ^−３）のボロン（Ｂ）をドープしたシリコンとゲルマニウム（Ｇｅ）との合金（ＳｉＧｅ）膜（膜厚１０ｎｍ、ゲルマニウムの組成比率は１０〜３５ａｔｏｍｉｃ％。以下では単に膜１４ｍ２と称する。）と、を交互に複数積層した多層膜である。

ｎ型熱電半導体薄膜２０は、エピタキシャル成長された、アンチモン（Ｓｂ）を１０^１４ｃｍ^−３の濃度でドープしたｎ型のシリコン（Ｓｉｎ型）膜（膜厚１０ｎｍ、抵抗率１０Ω・ｃｍ。以下では単に膜２０ｍ１と称する。）と、エピタキシャル成長された、高濃度（１０^１８〜１０^１９ｃｍ^−３）のアンチモン（Ｓｂ）をドープしたシリコンとゲルマニウムとの合金（ＳｉＧｅ）膜（膜厚１０ｎｍ、ゲルマニウムの組成比率は１０〜３５ａｔｏｍｉｃ％。以下では単に膜２０ｍ２と称する。）と、を交互に複数対積層した多層膜である。

すなわち、熱電半導体薄膜における多層膜は、不純物を添加したシリコンとゲルマニウムとの合金からなる膜と、この膜と交互に積層されるシリコンを母材とする膜とを備えている。なお、本明細書では、上記ドープされる材料や、ゲルマニウムなどの組成比率が５０ａｔｏｍｉｃ％未満の材料以外の材料を母材と称する。この例では、膜１４ｍ１、１４ｍ２、２０ｍ１、２０ｍ２はシリコンが母材である。

図２に示す如く、シリコンの単結晶から切り出された基板１２に、最初にｎ型熱電半導体薄膜２０の膜２０ｍ２が形成されている。そして、ｎ型熱電半導体薄膜２０の最上層にも、膜２０ｍ２が形成されている。そして、境界膜２０Ａが形成されている。境界膜２０Ａはエピタキシャル成長された抵抗率１０Ω・ｃｍ以上のシリコン（Ｓｉ）膜（膜厚１０ｎｍ以上）（高抵抗シリコン薄膜）、またはエピタキシャル成長された抵抗率１０Ω・ｃｍ以上のシリコン（Ｓｉ）膜（膜厚１０ｎｍ程度）（高抵抗シリコン薄膜）上にさらにエピタキシャル成長された抵抗率１０Ω・ｃｍ以上のシリコンとゲルマニウムの合金（ＳｉＧｅ）膜（膜厚１０ｎｍ以上、ゲルマニウムの組成比率は１０〜３５ａｔｏｍｉｃ％。）（高抵抗シリコンゲルマニウム合金薄膜）を積層し、更にその上にエピタキシャル成長された抵抗率１０Ω・ｃｍ以上のシリコン（Ｓｉ）膜（膜厚１０ｎｍ程度）（高抵抗シリコン薄膜）を積層した３層構造の積層膜とされている。

そして、ｐ型熱電半導体薄膜１４の膜１４ｍ２が形成されている。そして、ｐ型熱電半導体薄膜１４の最上層には、膜１４ｍ２が形成されている。境界膜２０Ａは、ｐ型熱電半導体薄膜１４を積層時にエピタキシャル成長可能とされている。

図１に示す如く、ｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０にはそれぞれ、Ｘ方向の両端に第１端部１６、２２と第２端部１８、２４とが形成されている（このため、Ｘ方向を第１端部から第２端部への方向とも称する）。ｐ型熱電半導体薄膜１４の第１端部１６は、Ｘ方向においてｎ型熱電半導体薄膜２０の第１端部２２と同一位置とされている。ｐ型熱電半導体薄膜１４の第２端部１８は、Ｘ方向においてｎ型熱電半導体薄膜２０の第２端部２４よりも第１端部側に形成されている。

内部電極２６はｐ型熱電半導体薄膜１４の第１端部１６側及びｎ型熱電半導体薄膜２０の第１端部２２側に設けられ、外部電極２８はｐ型熱電半導体薄膜１４の第２端部１８側に設けられ、外部電極３０はｎ型熱電半導体薄膜２０の第２端部２４側に設けられている。内部電極２６は、ｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０との電気的な接続を行う。外部電極２８、３０はそれぞれ、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０のそれぞれと外部との電気的な接続を行う。内部電極２６及び外部電極２８、３０とｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０との接合状態を、図３Ａ及び図３Ｂを用いて具体的に説明する。

図３Ａは、薄膜熱電素子１０の、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０の膜面と平行な平面（膜面と平行な平面と称する）への投影図である。図３Ｂは、図１に示す薄膜熱電素子１０の一部拡大図である。図１、図３Ａ及び図３Ｂに示す如く、ｐ型熱電半導体薄膜１４の第１端部１６側には、第１の接合領域１７が設けられている。また、ｎ型熱電半導体薄膜２０の第１端部２２側には、第１の接合領域２３が設けられている。また、ｐ型熱電半導体薄膜１４の第２端部１８側には、第２の接合領域１９が設けられている。また、ｎ型熱電半導体薄膜２０の第２端部２４側には、第２の接合領域２５が設けられている。膜面と平行な平面に第１の接合領域１７を投影した第１の投影領域１７Ａは、膜面と平行な平面への投影図でｐ型熱電半導体薄膜１４が内部電極２６と重なる領域となっており、膜面と平行な平面に第１の接合領域２３を投影した第１の投影領域２３Ａは、膜面と平行な平面への投影図でｎ型熱電半導体薄膜２０が内部電極２６と重なる領域となっている。また、膜面と平行な平面に第２の接合領域１９を投影した第２の投影領域１９Ａは、膜面と平行な平面への投影図でｐ型熱電半導体薄膜１４が外部電極２８と重なる領域となっており、膜面と平行な平面に第２の接合領域２５を投影した第２の投影領域２５Ａは、膜面と平行な平面への投影図でｎ型熱電半導体薄膜２０が外部電極３０と重なる領域となっている。

そして、ｐ型熱電半導体薄膜１４が第１の接合領域１７の少なくとも一部で内部電極２６と接合され、ｎ型熱電半導体薄膜２０が第１の接合領域２３の少なくとも一部で内部電極２６と接合されている。また、ｐ型熱電半導体薄膜１４が第２の接合領域１９の少なくとも一部で外部電極２８と接合され、ｎ型熱電半導体薄膜２０が第２の接合領域２５の少なくとも一部で外部電極３０と接合されている。

より具体的には、各接合領域１７、１９、２３、２５のｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０とにはそれぞれ、図３Ａ及び図３Ｂに示すように穴Ｈｆ１２、Ｈｓ１、Ｈｓ２が複数形成され、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の内部において、ｐ型熱電半導体薄膜１４またはｎ型熱電半導体薄膜２０と内部電極２６、外部電極２８または外部電極３０とが接合している。このため、第１の接合領域１７、１９及び第２の接合領域２３、２５のそれぞれにおいて、第１の投影領域１７Ａ、１９Ａまたは第２の投影領域２３Ａ、２５Ａのそれぞれの面積（投影領域面積と称する）よりも、第１の接合領域１７、１９及び第２の接合領域２３、２５のそれぞれでｐ型熱電半導体薄膜１４またはｎ型熱電半導体薄膜２０が内部電極２６または外部電極２８、３０と接合する接合面積が大きくなっている。

本実施形態では、図３Ａに示す如く、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２は、すべての接合領域１７、１９、２３、２５で、Ｘ方向と、膜面と平行でありＸ方向と直交する方向（Ｙ方向）でそれぞれピッチＰＸ１、ＰＹ１で配列されており、同一の径方向の外形寸法Ｄ１とされている。外形寸法Ｄ１は、膜面に平行な方向の寸法である。本実施形態では、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２は、ほぼ円形とされているので、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の径方向の外形寸法Ｄ１は穴Ｈｆ１２、Ｈｓ１、Ｈｓ２のほぼ直径となる。ただし、必ずしも穴は円形である必要はなく、（角の丸い）多角形形状とされていてもよい。本実施形態の例では、ピッチＰＸ１及びピッチＰＹ１は、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の径方向の外形寸法Ｄ１の２倍となっている。穴Ｈｆ１２、Ｈｓ１、Ｈｓ２のＹ方向のピッチＰＹ１は、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の径方向の外形寸法Ｄ１の１．１から４倍であることが好ましく、１．２から２．２倍であることがより好ましい。これについて、図１０および図１１を用いて以下に説明する。

図１０は、ｐ型熱電半導体薄膜熱電薄膜またはｎ型熱電半導体薄膜熱電薄膜を一般的に表した熱電半導体薄膜９０の膜面に平行な面による断面図である。図１０において熱電半導体薄膜９０の膜抵抗をＲとして、熱電半導体薄膜９０の膜面に平行な面による断面図で見た単位長さ当たりの界面コンダクタンスの逆数で定義される接触抵抗率をｒとする。ここで、界面コンダクタンスとは、電極（内部電極または外部電極）の界面に接する部分の電位が一定とみなせる場合に、界面を通過する電流を、界面に生じる電位差で割ったものであり、上記単位長さとは、熱電半導体薄膜９０の膜面に平行な面による断面図で見たときの界面の長さである。穴Ｈｆ１２、Ｈｓ１、Ｈｓ２が円形である場合、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の直径をｄ（ｄ＝Ｄ１）として、Ｙ方向の穴の間隔をｄ×ｇ （ＰＹ１＝ｄ（１＋ｇ））、Ｘ方向の穴の間隔をｄ×ｇ_ｘ（ＰＸ１＝ｄ（１＋ｇ_ｘ））とすれば、熱電半導体薄膜９０と電極（内部電極または外部電極）との接合領域の単位幅当たりのコンダクタンス（抵抗の逆数）ｆは、式（１）で与えられる。ここでＬは、図１０に示されるように、穴が形成されている領域のＸ方向の長さである。

式（１）において、Ｌが無限大のときには、これは、式（２）となり、ｇが１のときに最大となる。つまり、ｇは１のときに電極部分の接合抵抗は最小となる。ｇが１ならＰＹ＝２×ｄとなる。

しかし、実用的にはＬは有限の値であり、コストを考えれば小さい方が良く、ｆの性質から、Ｌを、式（３）で表される値より大きくした場合のコンダクタンスの伸びは小さく、Ｌを式（３）で与えられる長さとするのが適当と考えられる。

しかしながら、式（３）ではｇが大きい場合にＬが大きくなってしまう。そこで式（３）でｇ＝１とした式（４）とする。

Ｌを式（４）の長さにすれば、コンダクタンス値ｆは式（５）で表され、式（２）と式（５）を用いて、コンダクタンス値ｆのｇに対するグラフを書くと、図１１のようになる。図１１において、コンダクタンス値ｆをグラフ化するうえでは、Ｌが無限大である場合と、Ｌが有限でｇの値によらずに一定である場合の例を表示した。

このことから、電極のＹ方向の長さが長くなっても構わないのであればｇは０．１から１０程度までの間で良いが、電極のＹ方向の長さを実用的な範囲にするならば、ｇは０．１から３までの範囲であるべきであり、より好ましくはｇは０．２から１．２の範囲が望ましい。つまり、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２のＹ方向のピッチＰＹ１は、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の径方向の外形寸法Ｄ１の１．１から４倍であることが好ましく、１．２から２．２倍であることがより好ましい。

尚、穴の形状が円形でない場合はｆの数式は修正を受けるが、ｆの数式そのものではなく、好ましいｇの範囲はほとんど影響を受けない。

なお、後述するように、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の径方向の外形寸法Ｄ１は穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の深さより小さいので、複数の穴Ｈｆ１２、Ｈｓ１、Ｈｓ２を接合領域１７、１９、２３、２５に高密度に形成できる。なお、現状では、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２は、穴の径方向の寸法で下限の大きさは大体７０ｎｍで、その深さはアスペクト比で１：７０ぐらいまで（穴の径方向の外形寸法の７０倍くらいまで）可能である。

図３Ｂに示す如く、第１の接合領域１７、２３では、穴Ｈｆ１２が、ｐ型熱電半導体薄膜１４及び境界膜２０Ａを貫通し、ｎ型熱電半導体薄膜２０にまで連続して形成されている。第２の接合領域１９では、穴Ｈｓ１がｐ型熱電半導体薄膜１４をほとんど貫通して、境界膜２０Ａの表面が穴Ｈｓ１の底となっている。第２の接合領域２５では、穴Ｈｓ２がｎ型熱電半導体薄膜２０をほとんど貫通している。なお、ｐ型熱電半導体薄膜１４の膜厚Ｔｐ１とｎ型熱電半導体薄膜２０の膜厚Ｔｎ１とは、ほぼ同一である。即ち、第２の接合領域１９、２５では、穴Ｈｓ１（Ｈｓ２）の深さは、穴Ｈｓ１（Ｈｓ２）が形成されているｐ型熱電半導体薄膜１４の膜厚Ｔｐ１（ｎ型熱電半導体薄膜２０の膜厚Ｔｎ１）に相当している。そして、図３Ｂに示す如く、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の径方向の外形寸法Ｄ１は、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の深さよりも小さくなっている。

なお、内部電極２６、外部電極２８、３０の材料には、モリブデン、チタン、モリブデンとシリコンとの合金、及びチタンとシリコンとの合金のうちの少なくともいずれか１つが含まれている。このため、内部電極２６及び外部電極２８、３０は、ｐ型熱電半導体薄膜１４またはｎ型熱電半導体薄膜２０が内部電極２６または外部電極２８、３０と接合する接合面積を構成する接合表面に、モリブデン、チタン、モリブデンとシリコンとの合金、及びチタンとシリコンとの合金のうちの少なくともいずれか１つを含んでいる。

図１に示す如く、第１伝熱部材３２と第２伝熱部材３４はそれぞれ、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０の膜厚方向（Ｚ方向）外側に、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０を挟むように配置されている。

同時に、第１伝熱部材３２は、内部電極２６に直接的に当接している。また、第２伝熱部材３４は、第２端部１８、２４の下方に、ｎ型熱電半導体薄膜２０に直接的に当接して配置されている。即ち、第１伝熱部材３２は第１端部１６、２２と熱的に接続されており、第２伝熱部材３４は第２端部１８、２４に熱的に接続されている。なお、第１伝熱部材３２は、内部電極２６以外からの熱伝導を低減するために、内部電極２６に当接する部分３２Ａのみを凸形状とされている。また、熱電半導体薄膜のＸ方向での温度差が生じやすいように、第２端部１８、２４付近のみのｎ型熱電半導体薄膜２０に第２伝熱部材３４が当接されている。つまり、熱電半導体薄膜のＸ方向は温度勾配の方向である。また、第１伝熱部材３２を機械的に支持するとともに、第２伝熱部材３４からの熱の流入を最低限に抑制可能な、熱抵抗が大きい支持部材３３が第２伝熱部材３４と第１伝熱部材３２との間に設けられている。

なお、第１伝熱部材３２、第２伝熱部材３４は、例えばシリコン基板などを用いることができる。第１伝熱部材３２については、内部電極２６との密着性だけを考慮すればよいので、熱伝導率の高いセラミック材料（アルミナや窒化アルミなど）や内部電極２６との導通を回避するための絶縁処理を施した金属などを用いることもできる。第２伝熱部材３４は、例えば部分的にエッチングした基板１２をそのまま用いることができる。

次に、薄膜熱電素子１０の製造方法について、図４、図５を用いて説明する。

最初に、基板１２上に上述した超格子構造を有する多層膜のｎ型熱電半導体薄膜２０をエピタキシャル成長させて形成する。即ち、ｎ型熱電半導体薄膜２０は、（シリコン）基板１２の原子面間隔に倣い、エピタキシャル成長する。

次に、大気に曝露することなく、連続して、境界膜２０Ａ（高抵抗シリコン薄膜または高抵抗シリコンゲルマニウム合金薄膜）をエピタキシャル成長させて形成する。

次に、大気に曝露することなく、連続して、同様に上述した超格子構造を有する多層膜のｐ型熱電半導体薄膜１４を境界膜２０Ａ上にエピタキシャル成長させて形成し、一対のｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０とを膜厚方向（Ｚ方向）で積層する（図４Ａ）。

なお、境界膜２０Ａが高抵抗シリコン薄膜の場合、及び、エピタキシャル成長された抵抗率１０Ω・ｃｍ以上のシリコン（Ｓｉ）膜（膜厚１０ｎｍ程度）（高抵抗シリコン薄膜）上にさらにエピタキシャル成長された抵抗率１０Ω・ｃｍ以上のシリコンとゲルマニウムの合金（ＳｉＧｅ）膜（膜厚１０ｎｍ以上、ゲルマニウムの組成比率は１０〜３５ａｔｏｍｉｃ％。）（高抵抗シリコンゲルマニウム合金薄膜）を積層し、更にその上にエピタキシャル成長された抵抗率１０Ω・ｃｍ以上のシリコン（Ｓｉ）膜（膜厚１０ｎｍ程度）（高抵抗シリコン薄膜）を積層した３層構造の積層膜の場合のいずれの場合であっても、ｐ型熱電半導体薄膜１４ｍ１及びｐ型熱電半導体薄膜１４ｍ２は境界膜２０Ａの上にエピタキシャル成長が可能である。このため、ｐ型熱電半導体薄膜１４は境界膜２０Ａの原子面間隔に倣い、エピタキシャル成長する。

次に、フォトレジストを塗布、露光、現像することでエッチングマスクを形成する。このエッチングマスクにより、図示されていないが、同一基板上に複数の素子を同時に形成する。そして、ＲＩＥ（リアクティブイオンエッチング）などを用いてｐ型熱電半導体薄膜１４と境界膜２０Ａをエッチングし、第１端部１６と第２端部１８とを形成する。なお、境界膜２０ＡもＸ方向で、第１端部１６と第２端部１８の位置に対応して端部が形成される。エッチング後、フォトレジストを除去する（図４Ｂ）。なお、エッチングによりｐ型熱電半導体薄膜１４の結晶性が劣化すると、接合領域１７、１９おけるｐ型熱電半導体薄膜１４と内部電極２６または外部電極２８との接合抵抗の増加につながる。このため、ＲＩＥではｐ型熱電半導体薄膜１４の結晶性にダメージが少ない低バイアス条件や、パルス変調プラズマなどの方法をとることが望ましい（ｎ型熱電半導体薄膜２０に対しても同様）。なお、エッチング完了後にアニール工程を挿入し、エッチングにより劣化した熱電半導体薄膜の結晶性の回復を図ってもよい。

次に、フォトレジストを塗布、露光、現像することでエッチングマスクを形成する。そして、ＲＩＥなどを用いてｎ型熱電半導体薄膜２０をエッチングし、第１端部２２と第２端部２４を形成する。エッチング後、フォトレジストを除去する（図４Ｃ）。

次に、フォトレジストを塗布、露光、現像することでエッチングマスクを形成する。そしてＲＩＥなどを用いて、第１の接合領域１７、２３において、ｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０とを電気的に接続するための穴Ｈｆ１２を複数形成する。エッチング後、フォトレジストを除去する（図４Ｄ）。なお、穴Ｈｆ１２はｐ型熱電半導体薄膜１４を貫通し、ｎ型熱電半導体薄膜２０にまで連続して形成される。穴Ｈｆ１２はｎ型熱電半導体薄膜２０をほとんど貫通している。このため、穴Ｈｆ１２の深さは、ｐ型熱電半導体薄膜１４の膜厚Ｔｐ１と境界膜２０Ａの膜厚とｎ型熱電半導体薄膜２０の膜厚Ｔｎ１との和に相当している。

次に、フォトレジストを塗布、露光、現像することでエッチングマスクを形成する。そしてＲＩＥなどを用いて、第２の接合領域１９において、ｐ型熱電半導体薄膜１４と外部電極２８とを電気的に接続するための穴Ｈｓ１を形成する（接合面積を増大させる工程）。エッチング後、フォトレジストを除去する（図４Ｅ）。なお、本実施形態では、エッチングは、穴Ｈｓ１がｐ型熱電半導体薄膜１４を殆ど貫通する深さまで行われるが、境界膜２０Ａを貫通しないようにする。なお、外部電極２８の材料が、ｐ型熱電半導体薄膜１４の接合表面とｎ型熱電半導体薄膜２０の接合表面で接合抵抗が異なるものである場合（例えば、ｐ型熱電半導体薄膜１４に対して接合される外部電極２８の材料がＰｔや、高濃度不純物ドープされたｐ型シリコン若しくは高濃度不純物ドープされたｐ型のシリコンとゲルマニウムの合金などのように、ｐ型熱電半導体薄膜１４に対して接合抵抗が低く、ｎ型熱電半導体薄膜２０に対して接合抵抗が高い材料の場合）には、穴Ｈｓ１が境界膜２０Ａを貫通する深さまで、場合によってはｎ型熱電半導体薄膜２０をエッチングするがｎ型熱電半導体薄膜２０を完全に貫通しない深さまで、エッチングを行っても良い。

次に、フォトレジストを塗布、露光、現像することでエッチングマスクを形成する。そしてＲＩＥなどを用いて、第２の接合領域２５において、ｎ型熱電半導体薄膜２０と外部電極３０とを電気的に接続するための穴Ｈｓ２を形成する。エッチング後、フォトレジストを除去する（図５Ａ）。

次に、フォトレジストを塗布、露光、現像することでリフトオフ用のマスクを形成する。そして、内部電極２６及び外部電極２８、３０の材料がスパッタ法により各接合領域１７、１９、２３、２５に堆積される。そして、リフトオフ用のマスクを除去することで所定の形状とされた内部電極２６、外部電極２８、３０が形成される（設けられる）（図５Ｂ）。なお、図５Ｂでは、内部電極２６及び外部電極２８、３０は、内部電極２６及び外部電極２８、３０が同一の材料で構成されている場合を想定して、同時に同一のマスクを用いて形成されているが、内部電極２６及び外部電極２８、３０を別々の工程、別々の材料を用いて順次形成してもよい。内部電極２６及び外部電極２８、３０の材料には、モリブデン、チタン、モリブデンとシリコンとの合金、及びチタンとシリコンとの合金のうちの少なくともいずれか１つが含まれる。

穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の中には、モリブデン、チタン、モリブデンとシリコンとの合金、及びチタンとシリコンとの合金のうちの少なくともいずれか１つが堆積されている。このため、内部電極２６及び外部電極２８、３０は、ｐ型熱電半導体薄膜１４またはｎ型熱電半導体薄膜２０が内部電極２６または外部電極２８、３０と接合する接合面積を構成する接合表面に、モリブデン、チタン、モリブデンとシリコンとの合金、及びチタンとシリコンとの合金のうちの少なくともいずれか１つを含むこととなる。なお、モリブデン、チタン、モリブデンとシリコンとの合金とチタン、及びシリコンとの合金のうちの少なくともいずれか１つを含む材料が、ある程度の膜厚を有する状態となったところで、別の電気抵抗のより低い材料を配線材料としてスパッタする。このようにして、内部電極２６及び外部電極２８、３０を形成することが望ましい。

次に、第１伝熱部材３２を内部電極２６に接合する（図５Ｃ）。第１伝熱部材３２は、内部電極２６との効果的な伝熱を可能とするために、内部電極２６に接続される部分３２Ａが凸形状とされている。また、第１伝熱部材３２を機械的に支持するとともに、基板１２からの熱の流入を最低限に抑制可能な、熱抵抗が大きい支持部材３３を基板１２と第１伝熱部材３２との間に設ける。

次に、熱電半導体薄膜のＸ方向に温度差が生じやすいように、第１端部１６、２２付近の基板１２をエッチングして、基板１２が第２端部１８、２４付近のみのｎ型熱電半導体薄膜２０に配置されるようにする（図５Ｄ）。そして、基板１２を図示せぬベース基板と接合した後、ベース基板ごと切断することで、個々の素子が切り出される。そして、基板１２は第２伝熱部材３４として機能する。

次に、薄膜熱電素子１０の動作について説明する。
例えば、第２伝熱部材３４の温度を上昇させて、第１伝熱部材３２との間に温度差を設ける。すると、第１伝熱部材３２、第２伝熱部材３４の熱抵抗に従い、第１伝熱部材３２の温度が第１端部１６、２２に伝わり、第２伝熱部材３４の温度が第２端部１８、２４に伝わる。即ち、第１端部１６、２２が第２端部１８、２４よりも低温とされて、Ｘ方向において、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０に温度差が生じる。このため、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０で、セーベック効果により起電力が生じる。本実施形態では、例えば、温度差として数百度を想定したときに、１Ｖに近い起電力を得ることができる。

このように、本実施形態は、ｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０とが薄膜である。このため、薄膜熱電素子１０を少ない材料で構成でき、且つ、小型化することが可能である。加えて、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０のそれぞれには、第１の接合領域１７、２３が設けられ、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０の膜面と平行な平面に第１の接合領域１７を投影した第１の投影領域１７Ａは、膜面と平行な平面への投影図でｐ型熱電半導体薄膜１４が内部電極２６と重なる領域であり、膜面と平行な平面に第１の接合領域２３を投影した第１の投影領域２３Ａは、膜面と平行な平面への投影図でｎ型熱電半導体薄膜２０が内部電極２６と重なる領域であり、ｐ型熱電半導体薄膜１４が第１の接合領域１７の少なくとも一部で内部電極２６と接合され、ｎ型熱電半導体薄膜２０が第１の接合領域２３の少なくとも一部で内部電極２６と接合されている。

また、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０のそれぞれには、第２の接合領域１９、２５が設けられ、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０の膜面と平行な平面に第２の接合領域１９を投影した第２の投影領域１９Ａは、膜面と平行な平面への投影図でｐ型熱電半導体薄膜１４が外部電極２８と重なる領域であり、膜面と平行な平面に第２の接合領域２５を投影した第２の投影領域２５Ａは、膜面と平行な平面への投影図でｎ型熱電半導体薄膜２０が外部電極３０と重なる領域であり、ｐ型熱電半導体薄膜１４が第２の接合領域１９の少なくとも一部で外部電極２８と接合され、ｎ型熱電半導体薄膜２０が第２の接合領域２５の少なくとも一部で外部電極３０と接合されている。

そして、第１の接合領域１７、１９及び第２の接合領域２３、２５のそれぞれにおいて、第１の投影領域１７Ａ、１９Ａまたは第２の投影領域２３、２５のそれぞれの面積である投影領域面積よりも、第１の接合領域１７、１９及び第２の接合領域２３、２５のそれぞれでｐ型熱電半導体薄膜１４またはｎ型熱電半導体薄膜２０が内部電極２６または外部電極２８、３０と接合する接合面積が大きくなっている。このため、第１の接合領域１７、１９及び第２の接合領域２３、２５のそれぞれにおいては、第１の投影領域１７Ａ、１９Ａまたは第２の投影領域２３、２５の拡大をすることなく、接合面積を増加させることができ、これらの接合の接合抵抗を小さくすることができる。

なお、原理的には、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の径方向の外形寸法Ｄ１を可能な限り小さくし、できるだけ多くの穴Ｈｆ１２、Ｈｓ１、Ｈｓ２を形成することで、接合面積を増大させることができる。しかし、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の径方向の外形寸法Ｄ１を極端に小さくしていくと、電極の材料を穴Ｈｆ１２、Ｈｓ１、Ｈｓ２に十分堆積できず電極と熱電半導体薄膜との接合を十分取れなくなるおそれが出てくる。

この問題は穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の外形寸法Ｄ１が７０ｎｍ以下で、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の深さが、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の外形寸法Ｄ１の７０倍以上になると顕著になると考えられる（なお、ここで７０倍以上と表したのは、穴の外形寸法が７０ｎｍで、穴の深さが外形寸法の７０倍程度までの穴であれば、シリコン基板に対しては、穴あけ、電極材料の穴内部への堆積が可能であるからである。熱電材料としてシリコン系の材料を用いる場合、同様の技術で対応可能である。）。

同時に、熱電半導体薄膜に穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の径方向の外形寸法Ｄ１よりも穴同士の間隔を小さくして出来るだけ多数の穴Ｈｆ１２、Ｈｓ１、Ｈｓ２を形成するならば、穴を開けた領域の熱電半導体薄膜の実効的な膜抵抗が増大していくこととなる。つまり、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の径方向の外形寸法Ｄ１を可能な限り小さくし、できるだけ多くの穴Ｈｆ１２、Ｈｓ１、Ｈｓ２を形成しても、十分に接合抵抗を低減することができないと考えられる。

これに対して、本実施形態では、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２が、接合領域１７、１９、２３、２５内で複数形成されている。そして、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２のピッチＰＹ１は、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の径方向の外形寸法Ｄ１の１．１から４倍である。そして、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の径方向の外形寸法Ｄ１は、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の深さよりも小さいが、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の深さの７０分の１よりも大きくされている。更に、穴Ｈｆ１２の深さは、穴Ｈｆ１２が形成されているｐ型熱電半導体薄膜１４、境界膜２０Ａ及びｎ型熱電半導体薄膜２０の膜厚の和に相当しており、穴Ｈｓ１の深さは、穴Ｈｓ１が形成されているｐ型熱電半導体薄膜１４の膜厚Ｔｐ１に相当しており、穴Ｈｓ２の深さは、穴Ｈｓ２が形成されているｎ型熱電半導体薄膜２０の膜厚Ｔｎ１に相当している。このため、本実施形態では、これらの相乗効果で、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２が容易に形成可能であるとともに、実際的に電極と熱電半導体薄膜との接合抵抗を最小とすることができる。

また、本実施形態では、ｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０とが膜厚方向（Ｚ方向）に積層され、穴Ｈｆ１２が、ｐ型熱電半導体薄膜１４を貫通し、ｎ型熱電半導体薄膜２０にまで連続して形成されている。このため、熱電半導体薄膜の占める面積を、ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜とを平面的に並べて配置させるよりも少なくすることができる。

同時に、ｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０との距離を、ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜とを平面的に並べて配置させるよりも短くできる。また、少なくとも内部電極２６とｐ型熱電半導体薄膜１４との接合面積を増大させることができる。従って、薄膜熱電素子１０の小型化が促進されると共に、内部電極２６を介したｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０との間の接合抵抗を低減することができる。

また、本実施形態では、接合領域１７、１９、２３、２５に形成されているのは穴Ｈｆ１２、Ｈｓ１、Ｈｓ２である。即ち、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２は、ｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０の断面を側壁に露出させており、その側壁表面に電極が接合することで接合面積の増大を図ることができる。

ここで、熱電半導体薄膜は、超格子構造を有する多層膜とされており、このため、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２は当該多層膜を構成する複数の膜を貫通した状態としている。即ち、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２に電極の材料が充填されることで、多層膜を構成する複数の膜界面にできる導通チャネルに電極が直接的に接続される。このため、本実施形態では、接合面積の増大との相乗効果で、ショットキー抵抗を含む接合抵抗を効果的に低減することができる。

なお、熱電半導体薄膜が超格子構造を有する多層膜とされており、その多層膜は、不純物を添加したシリコンとゲルマニウムとの合金からなる膜と、該膜と交互に積層されるシリコンからなる膜、とを備えている。この構造は、フォノンの各積層界面での散乱と、２次元的に閉じ込められたキャリアによって、熱電半導体薄膜の性能指数を極めて高くすることができるので、高効率な薄膜熱電素子１０を実現することができる。同時に、薄膜熱電素子１０の小型化に更に有利となり、膜形成のための材料を極めて少なくすることができる。

また、本実施形態では、接合領域１７、１９、２３、２５において熱電半導体薄膜と接合される電極は、接合面積を構成する接合表面に、モリブデン、チタン、モリブデンとシリコンとの合金、及びチタンとシリコンとの合金のうちの少なくともいずれか１つを含んでいる。このため、接合する熱電半導体薄膜がｐ型とｎ型のいずれであっても、接合表面の材料を共通にでき相応に抵抗を低減できる。すなわち、電極形成にかかわる工数を少なくでき、薄膜熱電素子１０の低コスト化の促進と高効率化を行うことができる。

また、本実施形態では、薄膜熱電素子１０は、ｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０の一対で構成され、第１端部１６、２２と第２端部１８、２４のうちのより低温とされる第１端部１６、２２側に、内部電極２６が設けられている。このため、ｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０との間に形成されるｐｎ接合に印加される電圧がｐｎ接合の逆方向バイアスであるため、ｐｎ接合を介して流れるリーク電流を低減出来、リーク電流による熱電変換効率ロスを低減することができる。

また、本実施形態では、ｐ型熱電半導体薄膜１４の膜１４ｍ２及び境界膜２０Ａの母材が共通（シリコン）で、ｐ型熱電半導体薄膜１４の膜質を良好にすることができる。境界膜の膜厚を大きくすれば、境界膜を介したキャリアのトンネル伝導を抑制することが可能なため、境界膜２０Ａの抵抗値を大きくできるので、境界膜２０Ａを介したｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０との間の境界抵抗を大きくすることができる。このため、高効率な薄膜熱電素子１０を実現することができる。

また、本実施形態においては、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０の膜厚方向（Ｚ方向）外側にそれぞれ配置されるとともに、第１端部１６、２２に熱的に接続された第１伝熱部材３２と第２端部１８、２４に熱的に接続された第２伝熱部材３４とを備えている。これにより、薄膜熱電素子１０の上下方向の（熱源による）温度差を、膜面内方向の温度差へと変換することが出来る。

即ち、本実施形態は、薄膜熱電素子１０の小型化が可能でありながら、内部電極２６または外部電極２８、３０とｐ型熱電半導体薄膜１４またはｎ型熱電半導体薄膜２０との接合抵抗を小さくして、高い効率が実現可能となるという効果を奏する。

本発明について本実施形態を挙げて説明したが、本発明は本実施形態に限定されるものではない。即ち本発明の要旨を逸脱しない範囲においての改良並びに設計の変更が可能なことは言うまでも無い。

例えば、実施形態１においては、接合領域１７、１９、２３、２５で穴Ｈｆ１２、Ｈｓ１、Ｈｓ２が複数形成され、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２のピッチが穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の径方向の外形寸法の２倍に相当していたが、本発明はこれに限定されない。例えば、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２のピッチが、実施形態２で示す如く、接合領域の領域部分ごとに異なっていてもよい。

（実施形態２）
次に、実施形態２の薄膜熱電素子３５について説明する。実施形態２の薄膜熱電素子３５について、実施形態１の薄膜熱電素子１０と異なる点について主に説明し、共通する事項は適宜説明を省略する。実施形態１の薄膜熱電素子１０と共通している要素は同じ符号を用いている。図６Ａは、実施形態２の薄膜熱電素子３５の、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０の膜面と平行な平面への投影図（膜面と平行な平面への投影図と称する）である。図６Ｂは、薄膜熱電素子３５の、熱電半導体薄膜の膜厚方向に平行な平面（ＸＺ平面）による断面の一部拡大図である。薄膜熱電素子３５は、実施形態１の薄膜熱電素子１０に対し、穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の配置のされ方が異なる。薄膜熱電素子３５は、実施形態１の薄膜熱電素子１０の内部電極２６、外部電極２８、外部電極３０、第１の接合領域１７、第１の接合領域２３、第２の接合領域１９及び第２の接合領域２５にかえて、内部電極４８、外部電極５０、外部電極５２、第１の接合領域３９、第１の接合領域４５、第２の接合領域４１及び第２の接合領域４７をこの順に対応して有している。また、実施形態２においては、第１の投影領域３９Ａ、第１の投影領域４５Ａ、第２の投影領域４１Ａ及び第２の投影領域４７Ａが、実施形態１における第１の投影領域１７Ａ、第１の投影領域２３Ａ、第２の投影領域１９Ａ及び第２の投影領域２５Ａにこの順に対応している。薄膜熱電素子３５は、図６Ａおよび図６Ｂに示す如く、第１の接合領域３９、４５及び第２の接合領域４１、４７の各接合領域において、第１端部１６、２２から第２端部１８、２４への方向（Ｘ方向）において他方の端部に近い領域部分よりも他方の端部から遠い領域部分で、（第１の投影領域３９Ａ、第１の投影領域４５Ａ、第２の投影領域４１Ａまたは第２の投影領域４７Ａの面積である）投影領域面積当たりの接合面積（接合領域３９、４１、４５、４７の各接合領域でｐ型熱電半導体薄膜１４またはｎ型熱電半導体薄膜２０が内部電極４８、外部電極５０または外部電極５２と接合する接合面積）が大きくなっている。

本実施形態における他方の端部に近い領域部分と遠い領域部分について、図６Ａの第２の接合領域４７で説明する。例えば、第２の接合領域４７のＸ方向の中心を基準にすると、他方の端部に近い領域部分とは符号Ｆｈで示される部分となり、他方の端部から遠い領域部分とは符号Ｓｈで示される部分となる。実際に、符号Ｓｈで示される部分ではＹ方向で穴Ｈｓ２のピッチがＰＹ１とされているのに対して、符号Ｆｈで示される部分ではＹ方向で穴Ｈｓ２のピッチがＰＹ２（＝２×ＰＹ１）となり、ＰＹ１よりも大きくされている。即ち、接合領域３９、４１、４５、４７で、Ｙ方向に複数形成された穴Ｈｆ１２、Ｈｓ１、Ｈｓ２のＹ方向のピッチが、Ｘ方向において、他方の端部から遠い領域部分よりも該他方の端部に近い領域部分で広くされている。

このため、薄膜熱電素子３５の電気抵抗に占める接合領域３９、４１、４５、４７における熱電半導体薄膜の膜抵抗の寄与について考えると、他方の端部から遠い領域部分から膜内を流れる電流経路に挿入される熱電半導体薄膜の実効的な膜抵抗の増大を防止できる。即ち、接合領域３９、４１、４５、４７の全域で電流を流すことが可能となる。すなわち、実施形態１のような穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の配置では、他方の端部から遠い領域部分から流れる電流は膜に穴が開いて実効的な膜抵抗が大きくなった領域を長く通過する。

このため、電流が流れにくくなり、他方の端部に近い領域部分を主に電流が通ることで結果的に接合抵抗を増加させるおそれがあった。それに対して、本実施形態のような穴Ｈｆ１２、Ｈｓ１、Ｈｓ２の配置とすることで、接合領域全域を有効に機能させることができ、接合抵抗を更に低減することが可能となる。

なお、本実施形態は、各接合領域３９、４１、４５、４７内で、Ｘ方向において他方の端部に近い領域部分よりも該他方の端部から遠い領域部分で投影領域面積当たりの接合面積が大きくされていることを、複数の穴Ｈｆ１２、Ｈｓ１、Ｈｓ２によって具体化したものであって、本発明はこれに限定されない。例えば上記の如く穴を使うにしても、１つの穴若しくはＹ方向に一列に並んだ穴を他方の端部から遠い領域部分に形成することで、本実施形態の相応の効果を得るようにしてもよい。

あるいは複数の穴が等ピッチで形成されていても、穴の深さを他方の端部に近い領域部分よりも該他方の端部から遠い領域部分で深くするといったことで、本実施形態の相応の効果を得るようにしてもよい。

なお、ここでは、理解を容易とするために、接合領域４７のＸ方向の中心を基準として説明したが、これに限られず基準を設けることができる。

また、上記実施形態では、ｎ型熱電半導体薄膜上にｐ型熱電半導体薄膜が積層されていたが、本発明はこれに限定されない。例えば、実施形態３で示す如く、ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜とが平面的に並べて配置されていてもよい。

（実施形態３）
次に、実施形態３の薄膜熱電素子５５について説明する。実施形態３の薄膜熱電素子５５について、実施形態１の薄膜熱電素子１０と異なる点について主に説明し、共通する事項は適宜説明を省略する。実施形態１の薄膜熱電素子１０と共通している要素は同じ符号を用いている。図７Ａは、実施形態３の薄膜熱電素子５５の、ｐ型熱電半導体薄膜１４及びｎ型熱電半導体薄膜２０の膜面と平行な平面への投影図（膜面と平行な平面への投影図と称する）である。図７Ｂは、薄膜熱電素子５５の、熱電半導体薄膜の膜厚方向に平行な平面（ＸＺ平面）による断面の一部拡大図である。実施形態３の薄膜熱電素子５５は、図７Ａ及び図７Ｂに示す如く、ｐ型熱電半導体薄膜１４とｎ型熱電半導体薄膜２０とが平面的に並べて配置されていている。

薄膜熱電素子５５では、ｐ型熱電半導体薄膜１４が、第１端部１６、２２側に設けられた内部電極６８と第１の接合領域５９の少なくとも一部で接合され、ｎ型熱電半導体薄膜２０が、内部電極６８と第１の接合領域６５の少なくとも一部で接合されている。

また、ｐ型熱電半導体薄膜１４が、第２端部１８側に設けられた外部電極７０と第２の接合領域６１の少なくとも一部で接合され、ｎ型熱電半導体薄膜２０が、第２端部２４側に設けられた外部電極７２と第２の接合領域６７の少なくとも一部で接合されている。第１の接合領域５９には穴Ｈｆ１が形成され、第１の接合領域６５には穴Ｈｆ２が形成され、第２の接合領域６１には穴Ｈｓ１が形成され、第２の接合領域６７には穴Ｈｓ２が形成されている。ここで、第１の接合領域５９、６５及び第２の接合領域６１、６７のいずれにおいても、穴Ｈｆ１、Ｈｆ２、Ｈｓ１、Ｈｓ２の深さは熱電半導体薄膜の膜厚Ｔｎ１（＝Ｔｐ１）とされている。

このため、穴Ｈｆ１、Ｈｆ２、Ｈｓ１、Ｈｓ２のエッチングは一度で済ませることができる。すなわち、実施形態１の穴Ｈｆ１、Ｈｆ２、Ｈｓ１、Ｈｓ２の形成のために行われていた複数回のエッチングに比べて、エッチングの工数を少なくできる。同時に、エッチングによる熱電半導体薄膜へのダメージを低減できる。即ち、本実施形態により、実施形態１とは異なる観点から薄膜熱電素子の低コスト化と高効率化が可能である。

また、上記実施形態１〜３においては、穴Ｈｆ１２（Ｈｆ１、Ｈｆ２）、Ｈｓ１、Ｈｓ２が、接合領域で複数形成されて、穴Ｈｆ１２（Ｈｆ１、Ｈｆ２）、Ｈｓ１、Ｈｓ２の径方向の外形寸法が、それぞれ穴Ｈｆ１２（Ｈｆ１、Ｈｆ２）、Ｈｓ１、Ｈｓ２の深さよりも小さくされて、更に、穴Ｈｆ１２（Ｈｆ１、Ｈｆ２）、Ｈｓ１、Ｈｓ２の深さは、穴Ｈｆ１２（Ｈｆ１、Ｈｆ２）、Ｈｓ１、Ｈｓ２がそれぞれ形成されている熱電半導体薄膜の膜厚に相当していたが、本発明はこれに限定されない。

輪郭の長さが長い穴が１つであってよいし、穴が複数であってもその深さが熱電半導体薄膜の膜厚の途中までであってもよい。また、穴の径方向の外形寸法がその深さよりも大きくてもよい。いずれであっても、相応に接合面積を増大させて、接合抵抗を低減させることが可能である。

あるいは、接合面積を増加させるのに、４方が側壁とされる穴ではなく、凹部が形成されていてもよい。凹部には、穴も含まれるが３方若しくは２方が側壁とされるスリット形状なども含まれる。

図８Ａは、ｐ型熱電半導体薄膜１４にスリットＳｔ１が形成されている例を示す図であり、図８Ｂは、ｐ型熱電半導体薄膜１４にスリットＳｔ２が形成されている例を示す図である。図８Ａ及び図８Ｂは、ｐ型熱電半導体薄膜１４の膜面と平行な平面への投影図である。凹部である場合には、相応に接合抵抗を低減でき、穴よりも形状許容度が大きく、容易に加工することが可能である。或いは、１方のみに側壁がある段差（上記図８Ａ及び図８Ｂに示すほどではないぎざぎざの波形なども含む）などであってよい。

また、熱電半導体薄膜の表面のみを若干うねらせた形状であってもよい。更に言えば、熱電半導体薄膜の表面に逆に凸部を設けるといったことであってもよい。少なくとも人為的に接合面積を増大させる処理が接合領域になされていればよい。なお、図８Ａの例は、Ｘ方向で幅が一定のスリットＳｔ１が接合領域７５に形成されている例で、図８Ｂの例は、Ｘ方向で幅が変化したスリットＳｔ２が接合領域７７に形成されている例である。図８ＢのスリットＳｔ２であれば、実施形態２で得られる効果を相応に奏することができる。

また、上記実施形態１〜３においては、接合領域においてｐ型熱電半導体薄膜またはｎ型熱電半導体薄膜と接合される内部電極または外部電極は、接合面積を構成する接合表面に、モリブデン、チタン、モリブデンとシリコンとの合金、及びチタンとシリコンとの合金のうちの少なくともいずれか１つを含んでいるが、本発明はこれに限定されない。

例えば、接合領域においてｎ型熱電半導体薄膜と接合される内部電極または外部電極は、接合面積を構成する接合表面に、希土類金属、イットリウム、希土類金属とシリコンとの合金、及びイットリウムとシリコンとの合金のうちの少なくともいずれか１つを含んでいてもよい。また、接合領域においてｐ型熱電半導体薄膜と接合される内部電極または外部電極は、接合面積を構成する接合表面に、白金、イリジウム、ロジウム、ルテニウム、それらのうちの少なくとも２つを含む合金、及びそれらのうちの少なくとも１つとシリコンとの合金のうちの少なくともいずれか１つを含んでいてもよい。

これらの電極材料の場合には、ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜に対してショットキー障壁が比較的低く、接合抵抗を低減することができる。なお、この場合の電極は、ｐ型熱電半導体薄膜及びｎ型熱電半導体薄膜における接合領域の接合表面に対して、それぞれ上記最適な材料が形成され、それらを更に電気伝導率のよい金属で接続して形成することとなる。

例えば、図９に示す如く、内部電極または外部電極を第１電極部材８０と第２電極部材８２とから構成して、熱電半導体薄膜７８（ｐ型熱電半導体薄膜またはｎ型熱電半導体薄膜）と接する層を第１電極部材８０とすることができる。この場合には、ｐ型熱電半導体薄膜及びｎ型熱電半導体薄膜に別々に最適な金属を選択して電気的な接続を行うので、接合抵抗をより効果的に低減することが可能となる。

若しくは、接合領域においてｐ型熱電半導体薄膜またはｎ型熱電半導体薄膜と接合される内部電極または外部電極は、接合面積を構成する接合表面に、高濃度不純物ドープされたシリコン若しくは高濃度不純物ドープされたシリコンとゲルマニウムとの合金を含んでいてもよい。ここで、高濃度不純物とは、１０^１９ｃｍ^−３の以上の濃度の不純物をさす。この高濃度不純物の濃度は、１０^２０ｃｍ^−３から１０^２２ｃｍ^−３の範囲であることが好ましい。

この場合には、ｐ型熱電半導体薄膜の接合領域に対しては、電極をｐ型半導体とするように不純物をドープし、ｎ型熱電半導体薄膜の接合領域に対しては、電極をｎ型半導体とするように不純物をドープする。即ち、この場合の電極も、ｐ型熱電半導体薄膜及びｎ型熱電半導体薄膜における接合領域の接合表面に対して、それぞれｐ型半導体及びｎ型半導体を形成し、それらを更に電気伝導率のよい金属で接続して形成することとなる（図９）。

なお、電気伝導率のよい金属とｐ型半導体との界面には、ｐ型半導体とのショットキー障壁が低くなる白金、イリジウムなどの金属、もしくはチタン、モリブデンなどのバリアメタルを挿入し、電気伝導率のよい金属とｎ型半導体との界面には、ｎ型半導体とのショットキー障壁が低くなるイットリウム、希土類などの金属、もしくはチタン、モリブデンなどのバリアメタルを挿入することが望ましい。この場合においては、電極材料が半導体であるので、熱電半導体薄膜との材料整合を良好とすることができ、接合抵抗を更に低減することができる。

また、上記実施形態１〜３においては、ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜とが、超格子構造を有する多層膜とされていたが、本発明はこれに限定されない。例えば、ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜のいずれかだけが超格子構造を有する多層膜とされていてもよい。上記実施形態１〜３では、良好な熱電半導体薄膜の特性を備える薄膜の一例が、超格子構造を有する多層膜であって、相応に良好な熱電半導体薄膜の特性を備えるその他の薄膜を排除するものではない。

また、上記実施形態１〜３においては、薄膜熱電素子は、ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜の一対で構成され、第１端部と第２端部のうちのより低温とされる第１端部側でｐ型熱電半導体薄膜とｎ型熱電半導体薄膜との電気的な接続がなされていたが、本発明ではこれに限定されず、第２端部のほうがより低温とされてもよい。なお、上記実施形態１〜３の場合には、ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜との間に形成されるｐｎ接合に印加される電圧の方向がｐｎ接合の逆接合方向であるため、ｐｎ接合を通して流れる電流が低減され、ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜との間に形成されるｐｎ接合を通したリーク電流による熱電変換効率のロスを低減することができる。

また、上記実施形態１〜３においては、一対のｐ型熱電半導体薄膜とｎ型熱電半導体薄膜とで、薄膜熱電素子が構成されていたが、本発明はこれに限定されず、一対以上のｐ型熱電半導体薄膜とｎ型熱電半導体薄膜とを備えていればよい。その際に、ｐ型熱電半導体薄膜とｎ型熱電半導体薄膜のいずれから積層がなされてもよい。なお、複数対のｐ型熱電半導体薄膜とｎ型熱電半導体薄膜とを備えていれば、その対数に応じて（ゼーベック効果を用いる場合には）起電力を増加させることが可能となる。また、薄膜熱電素子を複数個同時に形成し、外部電極同士を直列または並列に接続することで出力電圧または出力電流を増大することも当然可能である。

本発明の薄膜熱電素子は、熱電半導体薄膜で小型の熱電素子を構成した際に、内部電極と外部電極での効率低下を防止できる熱電素子であって、ゼーベック効果により生じた起電力を利用した発電素子やセンサーなどに好適であるが、ペルチェ効果を用いた冷却用途にも利用可能である。

１０、３５、５５…薄膜熱電素子
１２…基板
１４…ｐ型熱電半導体薄膜
１６、２２…第１端部
１７、１９、２３、２５、３９、４１、４５、４７、５９、６１、６５、６７、７５、７７…接合領域
１７Ａ、１９Ａ、２３Ａ、２５Ａ、３９Ａ、４１Ａ、４５Ａ、４７Ａ…投影領域
１８、２４…第２端部
２０…ｎ型熱電半導体薄膜
２０Ａ…境界膜
２６、４８、６８…内部電極
２８、３０、５０、５２、７０、７２…外部電極
３２…第１伝熱部材
３３…支持部材
３４…第２伝熱部材
８０…第１電極部材
８２…第２電極部材
７８、９０・・・熱電半導体薄膜

Claims (15)

1. 一対以上のｐ型熱電半導体薄膜及びｎ型熱電半導体薄膜と、前記ｐ型熱電半導体薄膜及び前記ｎ型熱電半導体薄膜のそれぞれの両端である第１端部と第２端部のうちの第１端部側に設けられると共に前記ｐ型熱電半導体薄膜と前記ｎ型熱電半導体薄膜とを電気的に接続する内部電極と、第２端部側に設けられると共に前記ｐ型熱電半導体薄膜及び前記ｎ型熱電半導体薄膜のそれぞれと外部との電気的な接続をする外部電極と、を有し、
   前記ｐ型熱電半導体薄膜及び前記ｎ型熱電半導体薄膜のそれぞれには、第１の接合領域と第２の接合領域とが設けられ、
   前記ｐ型熱電半導体薄膜及び前記ｎ型熱電半導体薄膜の膜面と平行な平面に前記第１の接合領域を投影した第１の投影領域は、前記膜面と平行な平面への投影図で前記ｐ型熱電半導体薄膜または前記ｎ型熱電半導体薄膜が前記内部電極と重なる領域であり、
   前記膜面と平行な平面に前記第２の接合領域を投影した第２の投影領域は、前記膜面と平行な平面への投影図で前記ｐ型熱電半導体薄膜または前記ｎ型熱電半導体薄膜が前記外部電極と重なる領域であり、
   前記ｐ型熱電半導体薄膜及び前記ｎ型熱電半導体薄膜のそれぞれが前記第１の接合領域の少なくとも一部で前記内部電極と接合され、
   前記ｐ型熱電半導体薄膜及び前記ｎ型熱電半導体薄膜のそれぞれが前記第２の接合領域の少なくとも一部で前記外部電極と接合され、
   前記第１および第２の接合領域のうちの１つ以上の接合領域において、前記第１または第２の投影領域の面積である投影領域面積よりも、前記第１または第２の接合領域で前記ｐ型熱電半導体薄膜または前記ｎ型熱電半導体薄膜が前記内部電極または前記外部電極と接合する接合面積が大きいことを特徴とする薄膜熱電素子。
2. 請求項１において、
   前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域の前記ｐ型熱電半導体薄膜または前記ｎ型熱電半導体薄膜には凹部が形成されており、前記凹部内において前記ｐ型熱電半導体薄膜または前記ｎ型熱電半導体薄膜と前記内部電極または前記外部電極とが接合していることを特徴とする薄膜熱電素子。
3. 請求項１または２において、
   前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域において、前記第１端部から前記第２端部への方向において他方の端部に近い領域部分よりも該他方の端部から遠い領域部分で前記投影領域面積当たりの前記接合面積が大きいことを特徴とする薄膜熱電素子。
4. 請求項２において、
   前記凹部が穴であることを特徴とする薄膜熱電素子。
5. 請求項４において、
   前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域において前記穴が複数形成され、前記膜面と平行であり前記第１端部から前記第２端部への方向と直交する第１の方向の前記穴のピッチが、前記穴の前記第１の方向の外形寸法の１．１から４倍であることを特徴とする薄膜熱電素子。
6. 請求項４において、
   前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域において前記穴が複数形成され、前記膜面と平行であり前記第１端部から前記第２端部への方向と直交する第１の方向の前記穴のピッチが、前記第１端部から前記第２端部への方向において、他方の端部から遠い領域部分よりも該他方の端部に近い領域部分で大きいことを特徴とする薄膜熱電素子。
7. 請求項４乃至６のいずれかにおいて、
   前記穴の外形寸法は、該穴の深さよりも小さいことを特徴とする薄膜熱電素子。
8. 請求項４乃至７のいずれかにおいて、
   前記穴の深さは、前記穴が形成されている前記ｐ型熱電半導体薄膜若しくは前記ｎ型熱電半導体薄膜の膜厚に相当することを特徴とする薄膜熱電素子。
9. 請求項４乃至７のいずれかにおいて、
   前記ｐ型熱電半導体薄膜と前記ｎ型熱電半導体薄膜とが膜厚方向に積層され、
   前記第１の接合領域に形成された前記穴が、前記ｐ型熱電半導体薄膜を貫通し前記ｎ型熱電半導体薄膜にまで連続して形成されている、若しくは、前記ｎ型熱電半導体薄膜を貫通し前記ｐ型熱電半導体薄膜にまで連続して形成されていることを特徴とする薄膜熱電素子。
10. 請求項１乃至９のいずれかにおいて、
    前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域において、前記ｎ型熱電半導体薄膜と接合される前記内部電極または前記外部電極は、前記接合面積を構成する接合表面に、希土類金属、イットリウム、希土類金属とシリコンとの合金、イットリウムとシリコンとの合金、高濃度不純物ドープされたｎ型シリコン及び、高濃度不純物ドープされたｎ型のシリコンとゲルマニウムの合金のうちの少なくともいずれか１つを含むことを特徴とする薄膜熱電素子。
11. 請求項１乃至１０のいずれかにおいて、
    前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域において前記ｐ型熱電半導体薄膜と接合される前記内部電極または前記外部電極は、前記接合面積を構成する接合表面に、白金、イリジウム、ロジウム、ルテニウム、それらのうちの少なくとも２つを含む合金、それらのうちの少なくとも１つとシリコンとの合金、高濃度不純物ドープされたｐ型シリコン及び、高濃度不純物ドープされたｐ型のシリコンとゲルマニウムの合金のうちの少なくともいずれか１つを含むことを特徴とする薄膜熱電素子。
12. 請求項１乃至９のいずれかにおいて、
    前記投影領域面積よりも前記接合面積が大きい前記第１または第２の接合領域において前記ｐ型熱電半導体薄膜または前記ｎ型熱電半導体薄膜と接合される前記内部電極または前記外部電極は、前記接合面積を構成する接合表面に、モリブデン、チタン、モリブデンとシリコンとの合金及びチタンとシリコンとの合金のうちの少なくともいずれか１つを含むことを特徴とする薄膜熱電素子。
13. 請求項１乃至１２のいずれかにおいて、
    前記ｐ型熱電半導体薄膜と前記ｎ型熱電半導体薄膜のうちの少なくともいずれか一方の膜が、超格子構造を有する多層膜であることを特徴とする薄膜熱電素子。
14. 請求項１３において、
    前記多層膜は、不純物を添加したシリコンとゲルマニウムとの合金からなる膜と、該膜と交互に積層されるシリコンからなる膜とを備えることを特徴とする薄膜熱電素子。
15. 請求項１乃至１４のいずれかにおいて、
    前記第１端部と前記第２端部のうちのより低温とされる一方の端部側に前記内部電極が設けられていることを特徴とする薄膜熱電素子。

Images