JPS6315484A - シリコン・ゲルマニウム・金混晶薄膜導電体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、電子回路に使用するための薄膜導電体に係
わり、特にマイクロエレクトロニクスの範囲に屈するも
ので、特殊な新しい原子的構造を備えた複数種類の半導
体材料からなる混晶薄膜導電体に関する。

この混晶薄膜導電体は、半導体材料で成るにも拘らず、
非常に大きな導電率をもち、しかもその温度係数が全屈
程度に小さいため熱的にも安定している。また、一方で
は、熱電能（ゼーヘソク係数の大きさ）が半導体のよう
に大きいという特徴を備えていることが発見された。

このことから、この混晶薄膜導電体は、微細な熱電効果
素子を構成でき、電力δｉｌｌ定用のパワーセンサの構
成素材とすることができる。

さらに、ゼーベック効果やピエゾ抵抗９ＪＪ果を（り１
１えているから、サーモパイルや歪みセンサ、ロードセ
ル、圧力センサ等の構成素材とすることができる。

すなわち、各種のセンサエレクトロニクス用素材として
提供することができるものである。

〈従来の技術〉 センサエレクトロニクス用素材としては、各種の全屈、
合金、ｆｌｉ元素半導体、化合物半導体、混晶半導体、
半金属、アモルファス材料等が数多く知られている。し
かし、これら素材の特性を見ると、いずれにおいても一
つに特長があると、その反面、欠点があるという具合で
あった。

例えば、単元素半導体である結晶シリコンのゲージファ
クターについて言えば、その効果は合金のニクロムの１
０倍も大きいのに対し、抵抗の温度係数が１０倍も大き
いという具合であった。

ゼーベック係数と導電率あるいはその温度係数について
も同様であった。また、同一出願人による（特願昭６０
−１８６９００号）「シリコン・ゲルマニウム混晶薄膜
導電体」においては、暗導電率σ。が１００１００ｓ−
’以上で、かつ、ゼーベック係数が１００〜１６０μＶ
／Ｋという値が得られている。さらに、全屈的性質によ
り近づけるために、前記の混晶薄膜導電体のもつ暗導電
率よりも大きな値の向上を目的に、７００　”Ｃで熱処
理したが、およそ１０％程度しか導電率を向上させるこ
とができなかった。同様にゼーベック係数については殆
ど変化させることができなかった。

〈発明が解決しようとする問題点〉 センサエレクトロニクス素材に利用するために、半導体
の特長である優れた特性と、低抵抗（高導電率）および
その温度係数が小さいという全屈的性質をともに備え、
低抵抗化が容易にでき、ガラス基板はじめ種々様々の基
板上に堆積でき、しかも、加工がそれ程難しくないとい
う生産技術上の要請をすべて備えたマイクロエレクトロ
ニクス用導電体を実現することがこの発明の課題である
。

く問題点を解決するための手段〉 本発明は、絶縁性基板上に形成されたシリコン、ゲルマ
ニウム及び金よりなる混晶薄膜が、高い導電性を持ち、
その温度係数が小さく、しかも太きなゼーベッタリ」果
とピエゾ抵抗効果を示すということが発明者により発見
された事実を利用するものである。

すなわら、マイクロエレクトロニクス技法（例えば、プ
ラズマＣＶＤ法、光ＣＶＤ法、スバフタ法等）ヲ用いて
、アモルファスシリコン・ゲルマニウム混晶薄膜を絶縁
性基板上に形成した後、金を蒸着した上で、電気炉を用
いて熱処理することにより、シリコン・ゲルマニウム混
晶薄膜中に金を拡散させ、高い導電性を持たせ、その薄
膜の両端に電流の入・出力端子として一対の電極を形成
し、上記素材の電流現象（輸送現象）をセンサに利用で
きる構造とするものである。

く作　用〉 このようにして製作されたシリコン、ゲルマニウム及び
金よりなる混晶薄膜導電体は、熱処理によって、金がシ
リコンとゲルマニウムとの混晶からなる薄膜中に拡散さ
れていることが観ｆｆ１ｌ＋され、導電率が少なくとも
１Ｓ・ｃｍ−’以上、導電率の温度係数が１％／Ｋ以下
であり、しかも、熱電能（ゼーベック係数）の大きさが
少なくとも１０μＶ／Ｋを有し、ピエゾ抵抗効果の大き
さを示すゲージ率（抵抗変化率／ひすみ）が少なくとも
４以上である。

〈実施例〉 先ス、アモルファスシリコン・ゲルマニウム薄膜導電体
をマイクロエレクトロニクスの技法の一つであるＣ　Ｖ
　Ｄ　（ＣＩ＋ｅｍｉｃａｌ　Ｖａｐｏｕｒ　Ｄｅｐｏ
ｓｉｔｉｏｎ）法により製造する方法について述べる。

なお、該薄膜導電体を製造する方法としては、汎用のプ
ラズマＣＶＤシステムを用いる方法が一般的であるが、
熱ＣＶＤシステムあるいは光ＣＶＤシステムを用いても
同様な結果が得られている。ここで説明する実施例では
、ｐ形の薄膜導電体を形成する方法について述べるが、
ｎ形の場合も同様な方法で形成できる。電気炉内に導入
する原料ガスとしてはシラン（Ｓｉｌ１４）とゲルマン
（ＧｅＨ４）のン昆合ガスを用いる。

また、ｐ形ドーパントとして水素希釈のジボラン（ＢＩ
Ｉ）を添加する（ｎ形ドーパントとしては水素希釈のボ
スフィン（ＰＩＩ＊）、またはアルシン（Ａｓｌｌｊ）
を添加する。）。

基板には少なくとも表面が絶縁性をもつ基板、例えば、
ガラス基板、マイカ、ポリイミドフィルムをはじめ各種
半導体基板もしくはイオンブレーティング法により金属
板の表面を絶縁性薄膜で覆った基板等が用いられる。

第１図は、絶縁性基板１上にアモルファスシリコン・ゲ
ルマニウム混晶薄膜２を堆積して、その上に金薄膜３を
真空蒸着法により堆積した本発明の一実施例として使用
する試料の正面図を示す。

この場合、絶縁性基板１としてコーニング７０５９ガラ
スを用い、該金薄膜３はプラズマＣＶＤ法によりｉｌｌ
したアモルファスシリコン・ゲルマニウム薄膜２上の酸
化膜を、フッ酸と硝酸と酢酸とを混合したエツチング液
を用いて除去した後、蒸着したものである。

本実施例では、該試料を、電気炉を用いて窒素雰囲気中
にて７００　’Ｃ１６０分の熱処理を行った結果、室温
で導電率が熱処理をする前に比べ少なくとも２０％以上
増加することが見い出された。

これは、熱処理することでアモルファスシリコン・ゲル
マニウム薄膜中に金が拡散され、暗導電率が大きくなる
ことを示すものである。

第２図は、従来のプラズマＣＶＤ法を用いて堆積した薄
膜の上に金を拡散する前後におけるアモルファスシリコ
ン・ゲルマニウム混晶薄膜のＸ　ＩＱ回折波形を示すも
のである。図において、ａは金ヲ拡ＩＵｔ　する前のア
モルファスシリコン・ゲルマニウム混晶′Ｆ７．膜のＸ
線回折波形を示し、ａ＋は窒素雰囲気中において７００
℃、６０分で熱処理を行って、金を拡散したシリコン・
ゲルマニウム混晶薄膜（シリコン・ゲルマニウム・全混
晶薄膜）のＸ線回折波形を示したものである。

また、横軸は回折角２θを、縦軸は回折強度（任意単位
）を、（ｒｅｆ）はシリコン単体、ゲルマニウム単体、
全単体のそれぞれについての結晶粉末試料の回折ピーク
値のデータ（ＡＳＴＭカードによる）を示している。ａ
′ではａ　に比べて、鋭い回折ピークが、（１１１）、
（１１０）および（３１１）に表われており、（１１１
）、（１１０）および（３１１）に強く配向しているこ
とが示されている。

また、各回折パターンのピーク波形およびピーク値の回
折角はシリコン・ゲルマニウム混晶より構成されている
ことが示されている。

これらの各回折ピークは波形ａのものより波形ａ°の方
が鋭い。これは、熱処理によって再結晶化が進行してい
ることを示す。

さらに、金を拡散した後の波形ａ゛では、２θ＝３８°
、４４°と、 ２θ＝３６°、４０．３°と４０．８゜にも回折ピーク
が表われている。これは、金を拡散した前には見られな
かった現象であり、熱処理により、金が拡散されたため
である。前者は、金の回折ピークが（１１１）と（１０
０）に配向していることを示し、後者は、γ−ゲルマニ
ウム・金（Ａｕａ、ｉ　Ｇｅｏ、＜ｔ）　？Ｈ品の回折
ピークが（３３４）と（１３８あるいは１５２）および
（３３６）に配向していることを示している。

これは、シリコン・ゲルマニウム混晶と、さらには熱処
理によって全単体や金・ゲルマニウム混晶ができ、これ
らの混晶系よりなる混晶薄膜導電体であることが確認で
きる。

第３図は、従来のプラズマＣＶＤ法を用いてガラス基板
上に堆積したアモルファスシリコン・ゲルマニウム混晶
薄膜について金を拡散した前後の暗導電率とゼーベック
係数の測定に用いたサンプルの形状を示すものである。

図において、４はコーニング７０５９ガラス基板、５は
アモルファスシリコン・ゲルマニウム混晶薄膜あるいは
シリコン・ゲルマニウム・全混晶薄膜、６はＡｕ／Ｎｉ
Ｃｒ薄膜、１はゼーヘソク係数測定用サンプルをそれぞ
れ示す。　ここで、測定に用いたアモルファスシリコン
・ゲルマニウム混晶薄膜の膜厚は約１μｍである。

Ｔ＋ΔＴは温接点を、Ｔは冷接点を示す。

この場合におけるパターン形成は通常のホトリソグラフ
ィ技術を用いて行ない、Ａｕ／ＮｉＣｒ薄膜形成は真空
蒸着法を用いて、ＮｉＣｒを蒸着した後に連続して金を
蒸若する。

第４図は、第３図に示したゼーベ・ツク係数測定用サン
プル士について、熱処理して得られた本発明の一実施例
に係るシリコン・ゲルマニウム・全混晶薄膜と、従来の
アモルファスシリコン・ゲルマニウム混晶薄膜との暗導
電率の温度特性の比較を示す。　図において、横軸は絶
対温度の逆数（１／Ｔ）を、縦軸は暗導電率ｄｏ　　（
Ｓ　−ｃｍ−’　）をそれぞれ示す。ａは従来のアモル
ファスシリコン・ゲルマニウム混晶薄膜の暗導電率の温
度特性を、ａｏは熱処理して得られたシリコン・ゲルマ
ニウム・全混晶薄膜の暗導電率の温度特性をそれぞれ示
すものであり、ａ＋では室温での暗導電率の大きさが、
ａに比べ　〜１００％以上も向上しており、この場合、
＋＋１導電率σ、の値も２７８Ｓ・Ｃｌｌｌ−１で半金
属の暗導電率σ０と同程度ぐらい大きく、さらに温度に
よる変化が１％／Ｋ以下と非常に小さいことが大きな特
徴である。

このように暗導電率が温度変化による形響を受は難いこ
とは、ＩＣチ・７プ上等に微小な抵抗体等を形成する上
で極めて有利である。

また、暗導電率σ。の大きさは、アモルファスシリコン
・ゲルマニウム混晶薄膜を形成するときの基板温度又は
金の拡散量を制御することによって変えることができる
。ここで、金の拡散量は、金薄膜の膜厚及び熱処理の時
間を変えることによって制御する。

第５図は、第３図に示したゼーベック係数の測定のため
に用いたサンプルユについて測定したｌｌｑ導電率とゼ
ーベック係数の特性を示すもので、横軸にＩＩ（）導電
率σＯ（５−ｃｆｆＩ−’　）の大きさを、縦軸にゼー
ベック係数Ｓ（μＶ／Ｋ）の大きさを示している。図に
おいて、白抜きの記号は従来のアモルファスシリコン・
ゲルマニウム混晶薄膜のサンプルについてのもので、シ
リコン・ゲルマニウム・金混晶薄膜のサンプルについて
のものは黒くぬりつぶした記号で示してあも。

これらの記号の形状は、製造するときの条件の相違、た
とえば、アモルファスシリコン・ゲルマニウム混晶薄膜
を堆積するときの基板温度の相違を示すものである。ま
た、○と・とは、同一の基板温度で堆積したサンプルで
あることを示すものである。

４１シ処理して得られたシリコン・ゲルマニウム・金混
晶薄膜では、暗導電率σ。が２０　ＯＳ　−ｃｍ−’以
上におけるゼーベック係数としておよそ８０〜１３０μ
Ｖ／Ｋと大きな値が示されている。この値は、全屈のゼ
ーベック係数Ｓ（μＶ／Ｋ）よりもはるかに大きく半導
体と同程度の値が得られている。このシリコン・ゲルマ
ニウム・全混晶薄膜を用いれば、高性能な熱電対素子を
はじめ、高周波パワーセンサ、赤外線センサ、温度セン
サ等が構成できるので幅広いセンサへの応用が期待でき
る。

第６図には、歪みゲージ率測定用サンプル１２の形状を
示した。そのゲージ率を測定した結果、その値が６〜１
２以上のものが得られている。

なお、図において、８はコーニング７０５９ガラス基板
、９はアモルファスシリコン・ゲルマニウム混晶薄膜あ
るいはシリコン・ゲルマニウム・全混晶薄膜、１０．１
０゛はオーミ・７り電極、ｆｉｌｌ’　は金リボン線を
それぞれ示す。

オーミック電極の材料としてはＡｕ／ＮｉＣｒ薄膜を用
いている。

また、矢印は歪みゲージを測定するため、外部より加え
た応力の方向を示している。

〈発明の効果〉 本発明によるシリコン・ゲルマニウム・金混晶薄膜導電
体は、シリコン・ゲルマニウム混晶と、さらには熱処理
によって全単体や金・ゲルマニウム混晶ができ、これら
が混在しているので、次に示すような固有の効果を有す
る。すなわち、（１）暗導電率がｌ　Ｓ−ｃｍ−’以上
と大きな値が得られるので、小形な抵抗体を絶縁性基板
上に形成できる。

（２）　　暗導電率が２０Ｏ５−ｃｍ−’以上でもゼー
ベ。

り係数が８０〜１３０μＶ／Ｋ以上あるので、高性能な
熱電対、高周波パワーセンサ、赤外線センサ、温度セン
サ等を構成できる。

（３）暗導電率が２０Ｏ５−ｃｍ−’以上と大きいにも
かかわらず、ゲージ率が６〜１２以上と大きいので、高
性能な歪みセンサ、圧力センサ、ロードセル、タッチセ
ンサを構成できる。

（４）暗導電率の温度係数が１％／Ｋ以下と小さいので
、温度？ｉｌｉ償を必要としない抵抗体をはじめ高周波
パワーセンサ、赤外線センサ、歪みセンサ、圧力センサ
、ロードセル等を構成できる。

（５）アモルファスシリコン・ゲルマニウム薄膜はプラ
ズマＣＶＤ法等により比較的簡単な方法で形成でき、か
つ、その上に金を蒸若した後、熱処理によってアモルフ
ァスシリコン・ゲルマニウム薄膜中に金を拡散させるこ
とにより、暗導電率を容易に制御でき、かつ、ＩＣプロ
セスと両立するので、従来のＩＣの中に温度センサ、歪
センサ、圧力センサ等を組み込むことができる。また、
温度センサ、歪みセンサ等を組み合わせた高機能センサ
を容易に、かつ、安価に構成できる。

（６）薄膜形成技術により、絶縁性基板上に広い面積で
自由な平面形状にわたり導電体を形成でき。

かつ、簡単に熱処理効果を利用できる。

このように本発明の利用効果は顕著であるので、産業の
発達に十分寄与し得ると確信する。

【図面の簡単な説明】

第１図は、本発明の一実施例として使用する試料の模式
正面図を示す。 第２図は従来のアモルファスシリコン・ゲルマニウム混
晶薄膜及び本発明の一実施例に係るシリコン・ゲルマニ
ウム・全混晶薄膜についてのＸ線回折パターンを示す。 第３図はゼーベック係数測定用サンプル１の平面図を、
第４図はＩＩ［ｉ導電率の温度依存を示す特性図を、第
５図は暗導電率とゼーベック係数との関係を示す特性図
を、第６図は歪みゲージ測定用サンプルユの平面図を示
している。 図において、１は絶縁性基板、４と８はコーニン’／’
７０５９ガラス基１反、２ばアモルファスシリコン・ゲ
ルマニウム混晶薄膜、３は金薄膜、５と９はアモルファ
スシリコン・ゲルマニウム混晶薄膜あるいはシリコン・
ゲルマニウム・全混晶薄膜、６はＡ　ｕ／　Ｎ　ｉＣｒ
　ｖｓｌＱ、工はゼーベック係数測定用サンプル、１０
と１０゛はオーミック電極、１１と１１”は金リボン線
、■は歪みゲージ率測定用サンプルをそれぞれ示す。 特許出願人　　　アンリツ株式会社 代理人　　弁理士　　小池　龍太部 １・・・絶縁性基板 ２・・・アモルファスシリコン・ゲルマニウム混晶薄膜
３・・・金薄膜 第　１　図 ４・・・コーニング７０５９ガラス基板５・・・アモル
ファスシリコン・ゲルマニウム混晶薄膜あるいはシリコ
ン・ゲルマニウム・金混晶薄膜６　・＝Ａ　ｕ　／　Ｎ
　ｉ　Ｃｒ　薄膜７　・・・ゼーベック係数測定用サン
プルＴ＋ΔＴ・・・温接点 Ｔ・・・冷接点 第　３　回 ２　　　　　　　　リ　　　　　　　　４５１／Ｔ　（
ＸＩＯ’　）　　［Ｋ−’　）第　４　凹

Claims (1)

1. 【特許請求の範囲】 １）絶縁性基板と、該絶縁性基板上に形成されたシリコ
   ンとゲルマニウムと金との混晶でなる薄膜と、該薄膜に
   電流を入出力するための電極とを備えたシリコン・ゲル
   マニウム・金混晶薄膜導電体。 ２）前記薄膜は、少なくとも１Ｓ・ｃｍ＾−＾１の導電
   率を有することを特徴とする特許請求の範囲第１項記載
   のシリコン・ゲルマニウム・金混晶薄膜導電体。 ３）前記薄膜は、少なくとも１０μＶ／Ｋの熱電能を有
   することを特徴とする特許請求の範囲第１項または第２
   項記載のシリコン・ゲルマニウム・金混晶薄膜導電体。 ４）前記薄膜は、導電率の温度係数が１％／Ｋ以下であ
   ることを特徴とする特許請求の範囲第１項、第２項また
   は第３項記載のシリコン・ゲルマニウム・金混晶薄膜導
   電体。