JP2645552B2

JP2645552B2 - シリコン・ゲルマニウム・金混晶薄膜導電体

Info

Publication number: JP2645552B2
Application number: JP61159325A
Authority: JP
Inventors: 毅天間; 節夫古田土
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1986-07-07
Filing date: 1986-07-07
Publication date: 1997-08-25
Anticipated expiration: 2012-08-25
Also published as: JPS6315484A

Description

【発明の詳細な説明】＜産業上の利用分野＞この発明は、電子回路に使用するための薄膜導電体に
係わり、特にマイクロエレクトロニクスの範囲に属する
もので、特殊な新しい原始的構造を備えた複数種類の半
導体材料からなる混晶薄膜導電体に関する。

この混晶薄膜導電体は、半導体材料で成るにも拘ら
ず、非常に大きな導電率をもち、しかもその温度係数が
金属程度に小さいため熱的にも安定している。また、一
方では、熱電能（ゼーベック係数の大きさ）が半導体の
ように大きいという特徴を備えていることが発見され
た。

このことから、この混晶薄膜導電体は、微細な熱電効
果素子を構成でき、電力測定用のパワーセンサの構成素
材とするとができる。

さらに、ゼーベック効果やピエゾ抵抗効果を備えてい
るから、サーモパイルや歪みセンサ、ロードセル、圧力
センサ等の構成素材とすることができる。

すなわち、各種センサエレクトロニクス用素材として
提供することができるものである。

＜従来の技術＞センサエレクトロニクス用素材としては、各種の金
属、合金、単元素半導体、化合物半導体、混晶半導体、
半金属、アモルファス材料等が数多く知られている。し
かし、これら素材の特性を見ると、いずれにおいても一
つに特長があると、その反面、欠点があるという具合で
あった。

例えば、単元素半導体である結晶シリコンのゲージフ
ァクターについて言えば、その効果は合金のニクロムの
10倍も大きいのに対し、抵抗の温度係数10倍も大きいと
いう具合であった。

ゼーベックと係数と導電率あるいはその温度係数につ
いても同様であった。また、同一出願人による（特開昭
60−196900号）「シリコン・ゲルマニュウム混晶薄膜導
電体」においては、暗導電率σ_Ｄが100S・cm^-1以上で、
かつ、ゼーベッグ係数が100〜160μV/Kという値が得ら
れている。さらに、金属的性質により近づけるために、
前記の混晶薄膜導電体のもつ暗導電率よりも大きな値の
向上を目的に、700℃で熱処理したが、およそ10％程度
しか導電率を向上させることができなかった。同様にゼ
ーベック係数については殆ど変化させることができなか
った。

＜発明が解決しようとする問題点＞センサエレクトロニクス素材を利用するために、半導
体の特長である優れた特性と、低抵抗（高導電率）およ
びその温度係数が小さいという金属的性質をともに備
え、低抵抗化が容易にでき、ガラス基板はじめ種々様々
の基板上に堆積でき、しかも、加工がそれ程難しくない
という生産技術上の要請をすべて備えたマイクロエレク
トロニクス用導電体を実現することがこの発明の課題で
ある。

＜問題点を解決するための手段＞本発明は、絶縁性基板上に形成されたシリコン、ゲル
マニウム及び金よりなる混晶薄膜が、高い導電性を持
ち、その温度係数が小さく、しかも大きなゼーベック効
果とピエゾ抵抗効果を示すということが発明者により発
見された事実を利用するものである。

すなわち、マイクロエレクトロニクス技法（例えば、
プラズマCVD法、光CVD法、スパッタ法等）を用いて、ア
モルファスシリコン・ゲルマニウム混晶薄膜を絶縁性基
板上に形成した後、金を蒸着した上で、電気炉を用いて
熱処理することにより、シリコン・ゲルマニウム混晶薄
膜中に金を拡散させ、高い導電性を持たせ、その薄膜の
両端に電流の入・出力端子として一対の電極を形成し、
上記素材の電流現象（輸送現象）をセンサに利用できる
構造とするものである。

＜作用＞このようにして製作されたシリコン、ゲルマニウム及
び金よりなる混晶薄膜導電体は、熱処理によって、金が
シリコンとゲルマニウムの混晶からなる薄膜中に拡散さ
れていることが観測され、導電率が少なくとも1S・cm^-1以上、導電率の温度係数
が１％/K以下であり、しかも、熱電能（ゼーベック係
数）の大きさが少なくとも10μV/Kを有し、ピエゾ抵抗
効果の大きさを示すゲージ率（抵抗変化率／ひずみ）が
少なくとも４以上である。

＜実施例＞先ず、アモルファスシリコン・ゲルマニウム薄膜導電
体をマイクロエレクトロニクスの技法の一つであるCVD
（Chemical Vapour Deposition）法により製造する方法
について述べる。なお、該薄膜導電体を製造する方法と
しては、汎用のプラズマCVDシステムを用いる方法が一
般的であるが、熱CVDシステムあるいは光CVDシステムを
用いても同様な結果が得られている。ここで説明する実
施例では、ｐ形の薄膜導電体を形成する方法について述
べるが、ｎ形の場合も同様な方法が形成できる。電気炉
内に導入する原料ガスとしてはシラン（SiH₄）とゲルマ
ン（GeH₄）の混合ガスを用いる。

また、ｐ形ドーパントとして水素希釈のジボラン（B
H）を添加する（ｎ形ドーパントとしては水素希釈のホ
スフィン（PH₃）、またはアルシン（AsH₃）を添加す
る。）。

基板には少なくとも表面が絶縁性をもつ基板、例え
ば、ガラス基板、マイカ、ポリイミドフィルムをはじめ
各種半導体基板もしくはイオンプレーティング法により
金属板の表面を絶縁性薄膜で覆った基板等が用いられ
る。

第１図は、絶縁性基板１上にアモルファスシリコン・
ゲルマニウム混晶薄膜２を堆積して、その上に金薄膜３
を真空蒸着法により堆積した本発明の一実施例として使
用する試料の正面図を示す。

この場合、絶縁性基板１としてコーニング7059ガラス
を用い、該金薄膜３はプラズマCVD法により堆積したア
モルファスシリコン・ゲルマニウム薄膜２上の酸化膜
を、フッ酸と硝酸と酢酸とを混合したエッチング液を用
いて除去した後、蒸着したものである。

本実施例では、該試料を、電気炉を用いて窒素雰囲気
中にて700℃、60分の熱処理を行った結果、室温で導電
率が熱処理をする前に比べ少なくとも20％以上増加する
ことが見い出された。

これは、熱処理することでアモルファスシリコン・ゲ
ルマニウム薄膜中に金が拡散され、暗導電率が大きくな
ることを示すものである。

第２図は、従来のプラズマCVD法を用いて堆積した薄
膜の上に金を拡散する前後におけるアモルファスシリコ
ン・ゲルマニウム混晶薄膜のＸ線回折波形を示すもので
ある。図において、ａは金を拡散する前のアモルファス
シリコン・ゲルマニウム混晶薄間のＸ線回折波形を示
し,a′は窒素雰囲気中において700℃、60分で熱処理を
行って、金を拡散したシリコン・ゲルマニウム混晶薄膜
（シリコン・ゲルマニウム・金混晶薄膜）のＸ線回折波
形を示したものである。

また、横軸は回折角２θを、縦軸は回折強度（任意単
位）を、（ref）はシリコン単体、ゲルマニウム単体、
金単体のそれぞれについて結晶粉末試料の回折ピーク値
のデータ（ASTMカードによる）を示している。ａ′では
ａに比べて、鋭い回折ピークが、（111）、（110）およ
び（311）に表われており、（111）、（110）および（3
11）に強く配向していることが示されている。

また、各回折パターンのピーク波形およびピーク値の
回折角はシリコン・ゲルマニウム混晶より構成されてい
ることが示されている。

これらの各回折ピークは波形ａのものより波形ａ′の
方が鋭い。これは、熱処理によって再結晶化が進行して
いることを示す。

さらに、金を拡散した後の波形ａ′では、２θ＝38゜、44゜と、２θ＝36゜、40.3゜と40.8゜にも回折ピークが表われている。これは、金を拡散した
前には見られなかった現象であり、熱処理により、金が
拡散されたためである。前者は、金の回折ピークが（11
1）と（100）に配向していることを示し、後者は、γ−
ゲルマニウム・金（Au_0.6Ge_0.4）混晶の回折ピークが
（334）と（138あるいは152）および（336）に配向して
いることを示している。

これは、シリコン・ゲルマニウム混晶と、さらには熱
処理によって金単体や金・ゲルマニウム混晶ができ、こ
れらの混晶系よりなる混晶薄膜導電体であることが確認
できる。

第３図は、従来のプラズマCVD法を用いてガラス基板
上に堆積したアモルファスシリコン・ゲルマニウム混晶
薄膜について金を拡散した前後の暗導電率とゼーベック
係数の測定に用いたサンプルの形状を示すものである。
図において、４はコーニング7059ガラス基板、５はアモ
ルファスシリコン・ゲルマニウム混晶薄膜あるいはシリ
コン・ゲルマニウム・金混晶薄膜、６はAu/NiCr薄膜、
７はゼーベック係数測定用サンプルをそれぞれ示す。こ
こで、測定に用いたアモルファスシリコン・ゲルマニウ
ム混晶薄膜の膜厚は約１μｍである。

Ｔ＋ΔＴは温接点を、Ｔは冷接点を示す。

この場合におけるパターン形成は通常のホトリソグラ
フィ技術を用いて行ない、Au/NiCr薄膜形成は真空蒸着
法を用いて、NiCrを蒸着した後に連続して金を蒸着す
る。

第４図は、第３図に示したゼーベック係数測定用サン
プル７について、熱処理して得られた本発明の一実施例
に係るシリコン・ゲルマニウム・金混晶薄膜と、従来の
アモルファスシリコン・ゲルマニウム混晶薄膜との暗導
電率の温度特性の比較を示す。図において、横軸は絶対
温度の逆数（1/T）を、縦軸は暗導電率σ_Ｄ（Ｓ・c
m^-1）をそれぞれ示す。ａは従来のアモルファスシリコ
ン・ゲルマニウム混晶薄膜の暗導電率の温度特性を、
ａ′は熱処理して得られたシリコン・ゲルマニウム・金
混晶薄膜の暗導電率の温度特性をそれぞれ示すものであ
り、ａ′では室温での暗導電率の大きさ、ａに比べ、〜
100％以上も向上しており、この場合、温導電率σ_Ｄの
値も278S・cm_-1で半金属の暗導電率σ_Ｄと同程度ぐらい
大きく、さらに温度による変化が１％/K以下と非常に小
さいことが大きな特徴である。

このように暗導電率が温度変化による影響を受け難い
ことは、ICチップ上等に微小な抵抗体等を形成する上で
極めて有利である。

また、暗導電率σ_Ｄの大きさは、アモルファスシリコ
ン・ゲルマニウム混晶薄膜を形成するときの基板温度又
は金の拡散量を制御することによって変えることができ
る。ここで、金の拡散量は、金薄膜の膜厚及び熱処理の
時間を変えるとによって制御する。

第５図は、第３図に示したゼーベック係数の測定のた
めに用いたサンプル７について測定した暗導電率とゼー
ベック係数の特性を示すもので、横軸に暗導電率σ
_Ｄ（Ｓ・cm^-1）の大きさを、縦軸にゼーベック係数Ｓ
（μV/K）の大きさを示している。図において、白抜き
の記号は従来のアモルファスシリコン・ゲルマニウム混
晶薄膜のサンプルについてのもので、シリコン・ゲルマ
ニウム・金混晶薄膜のサンプルについてのものは黒くぬ
りつぶした記号で示してある。

これらの記号の形状は、製造するときの条件の相違、
たとえば、アモルファスシリコン・ゲルマニウム混晶薄
膜を堆積するときの基板温度の相違を示すものである。
また、○と●とは、同一の基板温度で堆積したサンプル
であることを示すものである。

熱処理して得られたシリコン・ゲルマニウム・金混晶
薄膜では、暗導電率σ_Ｄが200S・cm^-1以上におけるゼー
ベック係数としておよそ80〜130μV/Kと大きな値が示さ
れている。この値は、金属のゼーベック係数Ｓ（μV/
K）よりもはるかに大きく半導体と同程度の値が得られ
ている。このシリコン・ゲルマニウム・金混晶薄膜を用
いれば、高性能な熱電対素子をはじめ、高周波パワーセ
ンサ、赤外線センサ、温度センサ等が構成できるので幅
広いセンサへの応用が期待できる。

第６図には、歪みゲージ率測定用サンプル12の形状を
示した。そのゲージ率を測定した結果、その値が６〜12
以上のものが得られている。

なお、図において、８はコーニング7059ガラス記番、
９はアモルファスシリコン・ゲルマニウム混晶薄膜ある
いはシリコン・ゲルマニウム・金混晶薄膜、10、10′は
オーミック電極、11、11′は金リボン線をそれぞれ示
す。

オーミック電極の材料としてはAu/NiCr薄膜を用いて
いる。

また、矢印は歪みゲージを測定するため、外部より加
えた応力の方向を示している。

＜発明の効果＞本発明によるシリコン・ゲルマニウム・金混晶薄膜導
電体は、シリコン・ゲルマニウム混晶と、さらには熱処
理によって金単体や金・ゲルマニウム混晶ができ、これ
らが混在しているので、次に示すような固有の結果を有
する。すなわち、（１）暗導電率が1S・cm^-1以上と大きな値が得られる
ので、小形な抵抗体を絶縁性基板上に形成できる。

（２）暗導電率が200S・cm^-1以上でもゼーベック係数
が80〜130μV/K以上であるので、高性能な熱電対、高周
波パワーセンサ、赤外線センサ、温度センサ等を構成で
きる。

（３）暗導電率が200S・cm^-1以上と大きいにもかかわ
らず、ゲージ率が６〜12以上と大きいので、高性能な歪
みセンサ、圧力センサ、ロードセル、タッチセンサを構
成できる。

（４）暗導電率の温度係数が１％/K以下と小さいの
で、温度補償を必要としない抵抗体をはじめ高周波パワ
ーセンサ、赤外線センサ、歪みセンサ、圧力センサ、ロ
ードセル等を構成できる。

（５）アモルファシスシリコン・ゲルマニウム薄膜は
プラズマCVD法等により比較的簡単な方法で形成でき、
かつ、その上に金を蒸着した後、熱処理によってアモル
ファシスシリコン・ゲルマニウム薄膜中に金を拡散させ
ることにより、暗導電率を容易に制御でき、かつ、ICプ
ロセスと両立するので、従来のICの中に温度センサ、歪
センサ、圧力センサ等を組み込むことができる。また、
温度センサ、歪みセンサ等を組み合わせた高機能センサ
を容易に、かつ、安価に構成できる。

（６）薄膜形成技術により、絶縁性基板上に広い面積
で自由な平面形状にわたり導電体を形成でき、かつ簡単に熱処理効果を利用できる。

このように本発明の利用効果は顕著であるので、産業
の発達に十分寄与し得ると確信する。

【図面の簡単な説明】

第１図は、本発明の一実施例として使用する試料の模式
正面図を示す。第２図は従来のアモルファスシリコン・ゲルマニウム混
晶薄膜及び本発明の一実施例に係るシリコン・ゲルマニ
ウム・金混晶薄膜についてのＸ線回折パターンを示す。第３図はゼーベック係数測定用サンプル７の平面図を、
第４図は暗導電率の温度依存を示す特性図を、第５図は
暗導電率とゼーベック係数との関係を示す特性図を、第
６図は歪みゲージ測定用サンプル12の平面図を示してい
る。図において、１は絶縁性基板、４と８はコーニング7059
ガラス基板、２はアモルファスシリコン・ゲルマニウム
混晶薄膜、３は金薄膜、５と９はアモルファスシリコン
・ゲルマニウム混晶薄膜あるいはシリコン・ゲルマニウ
ム・金混晶薄膜、６はAu/NiCr薄膜、７はゼーベック係
数測定用サンプル、10と10′はオーミック電極、11と1
1′は金リボン線、12は歪みゲージ率測定用サンプルを
それぞれ示す。

Claims

(57)【特許請求の範囲】

【請求項１】絶縁性基板と、該絶縁性基板上に形成され
たシリコンとゲルマニウムと金との混晶でなる薄膜と、
該薄膜に電流を入出力するための電極とを備えたシリコ
ン・ゲルマニウム・金混晶薄膜導電体。
【請求項２】前記薄膜は、少なくとも1S・cm^-1の導電率
を有することを特徴とする特許請求の範囲第１項記載の
シリコン・ゲルマニウム・金混晶薄膜導電体。
【請求項３】前記薄膜は、少なくとも108μV/Kの熱電能
を有することを特徴とする特許請求の範囲第１項または
第２項記載のシリコン・ゲルマニウム・金混晶薄膜導電
体。
【請求項４】前記薄膜は、導電率の温度計数が１％/K以
下であることを特徴とする特許請求の範囲第１項、第２
項または第３項記載のシリコン・ゲルマニウム・金混晶
薄膜導電体。