JP2017050510A - 半導体装置および光結合装置 - Google Patents

半導体装置および光結合装置 Download PDF

Info

Publication number
JP2017050510A
JP2017050510A JP2015175055A JP2015175055A JP2017050510A JP 2017050510 A JP2017050510 A JP 2017050510A JP 2015175055 A JP2015175055 A JP 2015175055A JP 2015175055 A JP2015175055 A JP 2015175055A JP 2017050510 A JP2017050510 A JP 2017050510A
Authority
JP
Japan
Prior art keywords
silicone
semiconductor element
light emitting
emitting chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015175055A
Other languages
English (en)
Other versions
JP6626294B2 (ja
Inventor
直也 鷹居
Naoya Takai
直也 鷹居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015175055A priority Critical patent/JP6626294B2/ja
Priority to US15/047,870 priority patent/US10115714B2/en
Priority to TW105106019A priority patent/TWI591103B/zh
Priority to CN201610115585.0A priority patent/CN106505048B/zh
Publication of JP2017050510A publication Critical patent/JP2017050510A/ja
Priority to US16/132,702 priority patent/US10833055B2/en
Application granted granted Critical
Publication of JP6626294B2 publication Critical patent/JP6626294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】第１半導体素子上に接着された第２半導体素子が剥離しないような半導体装置を提供する。【解決手段】半導体装置としての光結合装置１は、第１半導体素子としての受光チップ６と、第１半導体素子上に設けられた第２半導体素子としての発光チップ７と、第２半導体素子の表面を覆う第1樹脂部１０としてのゲル状のシリコーンと、シリコーンの表面と第１半導体素子の表面とを覆う第２樹脂部１１とを備える。ゲル状のシリコーンは軟質であり、応力緩和材として機能する。【選択図】図１Ｂ

Description

本発明の実施形態は、半導体装置および光結合装置に関する。
受光チップ上に発光チップを設けた光結合装置が知られている。この種の光結合装置は、発光チップの保護のために発光チップの表面を第１樹脂部で覆っている。また、第１樹脂部の表面は第２樹脂部で覆われている。
しかしながら、第１樹脂部と第２樹脂部は通常、熱膨張係数が異なっているため、第１樹脂部と第２樹脂部との密着性が高いと、第２樹脂部からの応力を受けて、発光チップが剥離してしまうおそれがある。
特開２００３−１９２８７５号公報
本実施形態は、第１半導体素子上に設けられた第２半導体素子が剥離しないようにした半導体装置および光結合装置を提供するものである。
本実施形態によれば、第１半導体素子と、
前記第１半導体素子上に設けられた第２半導体素子と、
前記第２半導体素子の表面を覆うゲル状のシリコーンと、
前記シリコーンの表面と前記第１半導体素子の表面とを覆う樹脂部と、を備える半導体装置が提供される。
本実施形態による光結合装置の斜視図。 図１ＡのＡ−Ａ線の断面図。 第１樹脂部の表面を第２樹脂部で覆う場合の応力の方向を矢印で示す要部拡大断面図。 受光チップの外形形状が長方形の場合の第１樹脂部の配置を表す模式図。 受光チップの外形形状が正方形の場合の第１樹脂部の配置を表す模式図。 発光チップと受光チップの周辺の模式的な断面図。 ゴム状シリコーンと樹脂部との界面付近を模式的に示す拡大断面図。
以下、図面を参照して本発明の実施形態を説明する。
（第１の実施形態）
図１Ａは本実施形態による光結合装置１の斜視図、図１Ｂは図１ＡのＡ−Ａ線の断面図である。本実施形態による光結合装置１は、基板２上にそれぞれ離して配置される第１パッド３、第２パッド４および第３パッド５と、第１パッド３上に設けられる受光チップ６と、受光チップ６上に設けられる発光チップ７と、第２パッド４上に設けられる第１ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）８と、第３パッド５上に設けられる第２ＭＯＳＦＥＴ９と、発光チップ７の表面を覆うゲル状のシリコーン１０と、シリコーン１０の表面を覆う樹脂部１１とを備えている。第１ＭＯＳＦＥＴ８と第２ＭＯＳＦＥＴ９は、ＩＧＢＴ等のパワー半導体素子である。
光結合装置１では、入力信号を発光チップ７が光信号に変換し、この光信号を電気的に絶縁された状態で受光チップが受光して電気信号に変換し、この電気信号に基づいて第１ＭＯＳＦＥＴ８と第２ＭＯＦＥＴ９が負荷（図示しない）を駆動する。
図１Ａおよび図１Ｂの光結合装置１は、第１ＭＯＳＦＥＴ８と第２ＭＯＳＦＥＴ９を内蔵しているが、第１ＭＯＳＦＥＴ８と第２ＭＯＦＥＴ９を光結合装置１とは別の半導体素子で実現してもよい。
基板２は、第１方向ｘにおいて、表面２ａの一端側に第１領域２ｂと、他端側に第２領域２ｃとを有する。また、裏面２ｄにはパターン１８が設けられている。第１領域２ｂには、第１端子１２および第２端子１３が配置され、第２領域２ｃには、第３端子１４および第４端子１５が配置されている。第１端子１２は、ボンディングワイヤ１６にて発光チップ７のアノードに接続され、第２端子１３は、別個のボンディングワイヤ１６にて発光チップ７のカソードに接続されている。第３端子１４は電源端子であり、第４端子１５は接地端子である。第３端子１４と第４端子１５はそれぞれ別々のコンタクト１７を介して、パターン１８と電気的に接続している。これらパターン１８は、別のコンタクト１７を介して、第２パッド４および第３パッド５と電気的に接続している。この他、受光チップ６と第１および第２ＭＯＳＦＥＴ８，９とをそれぞれ接続するボンディングワイヤ１６と、第１および第２ＭＯＳＦＥＴ８，９同士を接続するボンディングワイヤ１６とが設けられている。
発光チップ７は、ＬＥＤ（Light Emitting Diode）等の発光素子単体の半導体装置でもよいし、発光素子が実装された基板と、発光素子の周辺回路が実装された基板とを一つのパッケージに収納した半導体素子でもよい。受光チップ６は、フォトダイオード等の受光素子を内蔵する半導体素子である。
発光チップ７の発光面は、受光チップ６の上面側に配置された受光面に対向して配置されている。発光チップ７と受光チップ６とは、例えば、ペースト状の透明なシリコーンを硬化させた透明接着部材１９により接着されている。ここで、透明とは、発光チップ７が発光する光の発光波長に対して透過性を有することを意味する。発光チップ７を受光チップ６上に積層し、発光チップ７の発光面と受光チップ６の受光面とを短い距離で対向配置することで、発光チップ７からの光を損失なく受光チップ６で受光でき、受光効率を表す光の結合特性を向上できる。
ゲル状のシリコーン１０は、図１Ｂに示すように、発光チップ７の表面と、発光チップ７の上面に接続されたボンディングワイヤ１６の一部とを覆う。ゲル状のシリコーン１０は、後述するように、ゴム状のシリコーンよりも硬度が低い、すなわち軟質であるという性質を有する。
このため、ゲル状のシリコーン１０は、温度や湿度等の環境条件の変化に対して、柔軟に形状を変化させることができる。よって、ゲル状のシリコーン１０は、応力緩和部材として機能する。なお、ゲル状のシリコーン１０は、透明または不透明のどちらでも構わない。
樹脂部１１は、図１Ｂに示すように、ゲル状のシリコーン１０の表面と、受光チップ６の表面とを覆い、第１ＭＯＳＦＥＴ８と第２ＭＯＳＦＥＴ９の表面も覆っている。樹脂部１１は、例えば微小なカーボンやＴｉＯ２等を混在させたエポキシ樹脂で形成されている。樹脂部１１は、光結合装置１の外部からの光がシリコーン１０に入り込まないように遮光性を有する。すなわち、樹脂部１１は、発光チップ７から発光される光に対する透過性を持たない材料で形成されている。
従来は、発光チップ７の表面をゴム状のシリコーンで覆っていた。ゴム状のシリコーンと樹脂部１１の密着性を高めるには、ゴム状のシリコーンの表面をプラズマ洗浄するのが望ましい。プラズマ洗浄では、高エネルギの電子およびイオンを洗浄対象物の表面に照射して、洗浄対象物の最表面の化学結合の一部を切断し、この表面の密着性を向上させることができる。
ところが、ゴム状のシリコーンの表面をプラズマ洗浄してから樹脂部１１を付着すると、シリコーンと樹脂部１１の密着性が高くなりすぎて、発光チップ７が剥離するおそれがある。図２は、受光チップ６上に発光チップ７を積層し、発光チップ７の表面をゴム状のシリコーン１０で覆い、シリコーン１０の表面をプラズマ洗浄してから、シリコーン１０の表面を樹脂部１１で覆う場合の応力の方向を矢印ｙ１，ｙ２で示す図である。
ゴム状のシリコーン１０をエポキシ樹脂からなる樹脂部１１で覆う場合、ゴム状のシリコーン１０の方がエポキシ樹脂よりも熱膨張係数が大きいため、樹脂部１１を成形する際の高温度によって、シリコーン１０は樹脂部１１よりも膨張し、その結果、シリコーン１０が樹脂部１１に押しつけられて、シリコーン１０と樹脂部１１とが強固に接合し、密着性が向上する。その後、温度が下がると、シリコーン１０は図２の矢印ｙ１の方向に収縮しようとする。ところが、シリコーン１０と樹脂部１１の密着性が高いと、シリコーン１０と樹脂部１１との界面が移動しないため、発光チップ７を矢印ｙ２の方向に引っ張る応力がかかり、結果として、発光チップ７を受光チップ６に接着している透明接着部材１９が剥がれて、発光チップ７が剥離してしまうおそれがある。発光チップ７が剥離すると、発光面と受光面との位置関係がずれるため、発光チップ７から発光される光のうち受光チップ６で受光されない漏れ光の割合が多くなり、受光効率を表す光の結合特性が劣化する。
このように、ゴム状のシリコーン１０を用いて、シリコーン１０と樹脂部１１との密着性を向上させるためにプラズマ洗浄を行うと、発光チップ７の剥離が起きやすくなる。
一方、ゴム状のシリコーン１０を用いて、プラズマ洗浄を行わずにシリコーン１０の表面に樹脂部１１を付着させると、エポキシ樹脂で形成された樹脂部１１よりもゴム状のシリコーン１０の方が収縮率が大きいため、シリコーン１０と樹脂部１１の間に剥離が生じてしまう。シリコーン１０が樹脂部１１から剥離してしまうと、発光チップ７の上面のボンディングワイヤ１６が断線しやすくなる。
このような背景から、本実施形態では、ゴム状ではなく、ゲル状のシリコーンを採用した。ゲル状のシリコーンは、エポキシ樹脂やゴム状のシリコーンよりも硬さの値が小さく、塑性変形しやすい材料である。ゲル状のシリコーンの硬さの値は、例えばデュロメータにより計測することが可能である。本実施形態で使用したゲル状のシリコーンは、ＪＩＳ Ｋ ６２５３またはＪＩＳ Ｋ ７２１５（タイプＡ）に準拠してデュロメータで計測した硬さの値が１０〜２４の範囲内のものである。本発明者が硬さの値を種々に変えて実験を行ったところ、硬さの値が１０未満となると、ゲル状のシリコーンの形状が崩れやすくなり、シリコーンの外形形状を安定に維持できなくなるおそれがあることがわかった。硬さが１６以上でより安定な形状が形成できることが分かった。また、硬さの値が２４を超えると、硬くなりすぎて、樹脂部１１との密着性が悪くなり、隙間ができるおそれがあることがわかった。
なお、参考のために、デュロメータにて、エポキシ樹脂からなる樹脂部１１の硬さの値を測定したところ、７５であった。ゲル状のシリコーンで硬さが１０〜２４の範囲内であれば、シリコーン１０と樹脂部１１とは密着性がよく、ＰＣＴ等の加速寿命試験の前後で剥離等は生じず、またシリコーン１０の表面に剥離は生じなかった。このように、樹脂部１１の硬さの値は、シリコーン１０の硬さの値の３倍以上、すなわち３０以上であるのが望ましい。
本発明者の実験によると、硬さの値が１０〜２４、望ましくは１６〜２４のゲル状のシリコーンにて発光チップ７を覆うと、プレッシャクッカー試験（ＰＣＴ）などの高温高湿度での加速寿命試験を行っても、発光チップ７の剥離は生じないことがわかった。
ゲル状のシリコーン１０では、シリコーン１０と樹脂部１１との接触界面が応力に応じて柔軟に移動しやすくなり、一部に応力がかかったとしても、その応力を周囲に逃がすことができ、シリコーン１０は応力緩和部材として機能する。また、ゲル状のシリコーン１０を用いた場合には、ゴム状のシリコーン１０を用いた場合よりも樹脂部１１との密着性がよくなるため、ゲル状のシリコーン１０の表面をプラズマ洗浄する必要はない。これにより、製造工程を簡略化できる。
なお、ゲル状のシリコーン１０に対してプラズマ洗浄を行っても構わない。仮にプラズマ洗浄を行ったとしても、シリコーン１０と樹脂部１１との界面が応力に応じて柔軟に移動する性質が損なわれることはなく、シリコーン１０が応力緩和部材として機能する点でも変わりはない。
また、プラズマ洗浄は、ゲル状のシリコーン１０を形成する前に行ってもよい。すなわち、ゲル状のシリコーン１０を形成する前に、発光チップ７と受光チップ６の表面をプラズマ洗浄することで、表面の濡れ性が向上し、ゲル状のシリコーン１０が表面に付着しやすくなる。
ゲル状のシリコーン１０の厚さが厚いほど、応力を緩和しやすくなるため、シリコーン１０は、できるだけ厚くするのが望ましい。例えば、図１のように、受光チップ６の外形形状が長方形で、その上に積層される発光チップ７の外形形状が正方形の場合は、図３Ａの模式図に示すように、受光チップ６の上面の略中央部に発光チップ７を配置し、受光チップ６の上面のほぼ全域にシリコーン１０を配置するのが望ましい。この場合、受光チップ６の長辺側の第２方向ｙでは、シリコーン１０がより厚く形成されることになり、この方向での発光チップ７の剥離をより防止できる。
なお、受光チップ６の外形形状は必ずしも長方形であるとは限らず、例えば正方形の場合もありうる。この場合は、図３Ｂの模式図に示すように、受光チップ６の上面の略中央部に発光チップ７を配置し、４方向に均等にシリコーン１０を配置するのが望ましい。
このように、第１の実施形態では、受光チップ６上に発光チップ７を積層し、発光チップ７の表面をゲル状のシリコーン１０で覆い、シリコーン１０の表面をエポキシ樹脂からなる樹脂部１１で覆うため、シリコーン１０と樹脂部１１との接触界面が応力に応じて柔軟に移動し、シリコーン１０が応力緩和部材として機能するため、温度や湿度等の環境条件が変化しても、発光チップ７の剥離を防止できる。
（第２の実施形態）
第２の実施形態は、ゴム状のシリコーン１０を用いて、発光チップ７の剥離を防止するものである。
第２の実施形態による光結合装置１は、図１と同様に構成されている。図４は発光チップ７と受光チップ６の周辺の模式的な断面図である。図４に示すように、受光チップ６上に積層された発光チップ７の表面と、発光チップ７および受光チップ６に接続されるボンディングワイヤ１６の一部とは、ゴム状のシリコーン１０で覆われている。シリコーン１０は、エポキシ樹脂等からなる樹脂部１１で覆われている。図５はゴム状シリコーン１０と樹脂部１１との界面付近を模式的に示す拡大断面図である。
本実施形態によるゴム状のシリコーン１０は、発光チップ７の上面側と側面側とで厚さが異なっている。より具体的には、シリコーン１０は、発光チップ７の上面側の厚さを、側面側の厚さよりも薄くしている。ゴム状のシリコーン１０は、高温度にして軟性を高めた状態で、発光チップ７の表面に付着されるため、発光チップ７の側面側に上面側よりも多くのシリコーンを付着させることは、比較的容易に行うことができる。
第２の実施形態では、発光チップ７の表面をシリコーン１０で覆った後、シリコーン１０の表面をプラズマ洗浄せずに樹脂部１１を形成する。樹脂部１１は例えばエポキシ樹脂で形成されている。このため、ゴム状のシリコーン１０の表面にプラズマ洗浄せずに樹脂部１１を成形すると、成形時の高温度により、シリコーン１０は樹脂部１１よりも膨張し、シリコーン１０と樹脂部１１は接して設けられる。このため、シリコーン１０と樹脂部１１の密着性はよくなる。樹脂部１１の成形が終わって、シリコーン１０および樹脂部１１の温度が低下すると、シリコーン１０は樹脂部１１よりも大きく収縮する。シリコーン１０は、発光チップ７の上面側よりも側面側により厚く形成されているため、上面側よりも側面側の方が収縮するサイズが大きくなる。これは、上面側よりも側面側の方がシリコーン１０の厚さが大きいため、全体的な収縮量が大きくなるためである。
よって、発光チップ７の側面側では、図５に示すように、シリコーン１０と樹脂部１１との間により大きな第１空隙部２１が形成される。この第１空隙部２１は、発光チップ７の上面側におけるシリコーン１０と樹脂部１１との間の第２空隙部２２よりも大きくなる。シリコーン１０と樹脂部１１との間に第２空隙部２２が形成されることで、シリコーン１０が発光チップ７を引っ張る応力が緩和され、発光チップ７の剥離が防止される。
発光チップ７の上面側では、シリコーン１０の厚みが薄いために、シリコーン１０の収縮量が小さく、シリコーン１０と樹脂部１１との間にも大きな隙間は形成されない。よって、発光チップ７の上面側に配置されるボンディングワイヤ１６の断線を防止することができる。
なお、シリコーン１０の表面を樹脂部１１で覆う前に、シリコーン１０の一部、具体的には発光チップ７の上面側だけをプラズマ洗浄し、発光チップ７の上面側におけるシリコーン１０と樹脂部１１の密着性を向上させてもよい。これにより、シリコーン１０が収縮しても、シリコーン１０と樹脂部１１との間に第２空隙部２２が生じにくくなる。シリコーン１０と樹脂部１１が接して設けられていると、シリコーン１０が収縮しようとする応力は発光チップ７を引っ張る方向に働くが、発光チップ７の上面側は、シリコーン１０の厚さが薄いため、シリコーン１０の応力は小さい。よって、発光チップ７の剥離が起きやすくなることはない。また、シリコーン１０の上面側では、シリコーン１０と樹脂部１１とが接して設けられている方が、ボンディングワイヤ１６の断線防止にとっては都合がよい。
このように、第２の実施形態では、シリコーン１０の厚さを、発光チップ７の上面側よりも側面側をより厚くするため、シリコーン１０と樹脂部１１の間の空隙の寸法が上面側よりも側面側の方が大きくなる。よって、発光チップ７の側面側から発光チップ７を引っ張る応力を緩和でき、発光チップ７の剥離を防止できる。第２の実施形態では、発光チップ７の剥離が問題となったゴム状のシリコーン１０を用いながら、発光チップ７の剥離を防止できるため、シリコーンの材料を変更せずに、発光チップ７の剥離を防止できる。
上述した第１および第２の実施形態では、受光チップ６上に発光素子７を接着する場合の剥離を防止する構造について説明したが、受光チップ６と発光素子７は必須の構成ではない。本発明は、任意の第１半導体素子上に第２半導体素子を接着する種々の半導体装置に適用可能であり、第１半導体素子と第２半導体素子の具体的な種類については特に問わない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 光結合装置、２ 基板、３ 第１パッド、４ 第２パッド、５ 第３パッド、６ 受光チップ、７ 発光チップ、８ 第１ＭＯＳＦＥＴ、９ 第２ＭＯＳＦＥＴ、１０ 第１樹脂部、１１ 第２樹脂部

Claims (7)

  1. 第１半導体素子と、
    前記第１半導体素子上に設けられた第２半導体素子と、
    前記第２半導体素子の表面を覆うゲル状のシリコーンと、
    前記シリコーンの表面と前記第１半導体素子の表面とを覆う樹脂部と、
    を備える半導体装置。
  2. 前記シリコーンは、JIS K 6253およびJIS K 7215の少なくとも一方に準拠した硬さの値が１０乃至２４である請求項１に記載の半導体装置。
  3. 前記樹脂部のJIS K 6253およびJIS K 7215の少なくとも一方に準拠した硬さの値は、３０以上である請求項２に記載の半導体装置。
  4. 基板上に配置された第１半導体素子と、
    上面及び側面を有し、前記第１半導体素子上に接着された第２半導体素子と、
    前記第２半導体素子の表面を覆うゴム状のシリコーンと、
    前記シリコーンの表面と前記第１半導体素子の表面とを覆う樹脂部と、を備え、
    前記第２半導体素子の上面側の前記シリコーンの厚さは、前記第２半導体素子の側面側の前記シリコーンの厚さよりも薄い半導体装置。
  5. 前記第２半導体素子の上面における前記シリコーンと前記樹脂部との間に設けられた第１空隙部と、
    前記第２半導体素子の側面における前記シリコーンと前記樹脂部との間に設けられ、前記第１空隙部よりも空隙の寸法が大きい第２空隙部と、を備える請求項４に記載の半導体装置。
  6. 前記第１半導体素子は、受光部を含み、
    前記第２半導体素子は、発光部を含み、
    前記発光部は、前記受光部に対向して配置される請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 受光チップと、
    前記受光チップ上に設けられた発光チップと、
    前記発光チップの表面を覆うゲル状のシリコーンと、
    前記シリコーンの表面と前記受光チップの表面とを覆う樹脂部と、
    を備える光結合装置。
JP2015175055A 2015-09-04 2015-09-04 半導体装置および光結合装置 Active JP6626294B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015175055A JP6626294B2 (ja) 2015-09-04 2015-09-04 半導体装置および光結合装置
US15/047,870 US10115714B2 (en) 2015-09-04 2016-02-19 Semiconductor device and optical coupling device
TW105106019A TWI591103B (zh) 2015-09-04 2016-02-26 Semiconductor device and optical coupling device
CN201610115585.0A CN106505048B (zh) 2015-09-04 2016-03-01 半导体装置及光耦合装置
US16/132,702 US10833055B2 (en) 2015-09-04 2018-09-17 Semiconductor device and optical coupling device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015175055A JP6626294B2 (ja) 2015-09-04 2015-09-04 半導体装置および光結合装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018134498A Division JP6626537B2 (ja) 2018-07-17 2018-07-17 半導体装置および光結合装置

Publications (2)

Publication Number Publication Date
JP2017050510A true JP2017050510A (ja) 2017-03-09
JP6626294B2 JP6626294B2 (ja) 2019-12-25

Family

ID=58189678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015175055A Active JP6626294B2 (ja) 2015-09-04 2015-09-04 半導体装置および光結合装置

Country Status (4)

Country Link
US (2) US10115714B2 (ja)
JP (1) JP6626294B2 (ja)
CN (1) CN106505048B (ja)
TW (1) TWI591103B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020096105A (ja) * 2018-12-13 2020-06-18 株式会社東芝 光結合装置およびその実装部材

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6325471B2 (ja) * 2015-03-02 2018-05-16 株式会社東芝 光結合装置および絶縁装置
JP6402091B2 (ja) * 2015-12-17 2018-10-10 株式会社東芝 光結合装置
CN107799512A (zh) * 2017-11-28 2018-03-13 无锡豪帮高科股份有限公司 一种立体封装集成光耦电路的结构及其方法
CN109524372A (zh) * 2018-12-29 2019-03-26 山东盛品电子技术有限公司 封装结构、解决传感器芯片封装后封装体内部应力的方法
JP7273741B2 (ja) * 2020-02-07 2023-05-15 株式会社東芝 光結合装置及び高周波装置
JP7216678B2 (ja) * 2020-02-10 2023-02-01 株式会社東芝 光結合装置
JP7413217B2 (ja) * 2020-09-17 2024-01-15 株式会社東芝 半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5869965U (ja) * 1981-11-05 1983-05-12 株式会社東芝 光結合素子
JPH07307469A (ja) * 1994-03-14 1995-11-21 Toshiba Corp 半導体装置
JP2002141549A (ja) * 2000-11-06 2002-05-17 Yokogawa Electric Corp フォトカプラ及びフォトカプラ製造方法
JP2003234500A (ja) * 2002-02-12 2003-08-22 Sharp Corp 光結合素子
JP2004144705A (ja) * 2002-10-28 2004-05-20 Matsushita Electric Works Ltd 半導体イオンセンサ
JP2006093738A (ja) * 2003-04-24 2006-04-06 Nichia Chem Ind Ltd 半導体装置及びその製造方法
JP2010174250A (ja) * 2003-03-12 2010-08-12 Shin-Etsu Chemical Co Ltd 発光半導体被覆保護材及び発光半導体装置
JP2012169511A (ja) * 2011-02-16 2012-09-06 Renesas Electronics Corp 光結合型半導体素子、その製造方法
US20140117383A1 (en) * 2012-10-30 2014-05-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Optocoupler Having Lens Layer
JP2015029037A (ja) * 2013-06-25 2015-02-12 パナソニックＩｐマネジメント株式会社 光結合半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122479A (en) * 1975-01-31 1978-10-24 Hitachi, Ltd. Optoelectronic device having control circuit for light emitting element and circuit for light receiving element integrated in a semiconductor body
USH73H (en) * 1983-08-25 1986-06-03 At&T Bell Laboratories Integrated circuit packages
DE3633181C2 (de) * 1986-09-30 1998-12-10 Siemens Ag Reflexlichtschranke
JP2002314143A (ja) 2001-04-09 2002-10-25 Toshiba Corp 発光装置
US6445008B1 (en) 2001-10-25 2002-09-03 Opto Tech Corporation Photo sensing device and the manufacturing method thereof
JP3772114B2 (ja) 2001-12-27 2006-05-10 日東電工株式会社 エポキシ樹脂組成物
US6943378B2 (en) * 2003-08-14 2005-09-13 Agilent Technologies, Inc. Opto-coupler
JP2006064513A (ja) 2004-08-26 2006-03-09 Minebea Co Ltd Ｖｒ型レゾルバおよびそれを用いた多重化レゾルバ
JP2006202936A (ja) 2005-01-20 2006-08-03 Mitsubishi Electric Corp 半導体装置
US7365371B2 (en) 2005-08-04 2008-04-29 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed encapsulants
US8735920B2 (en) * 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
JP2009289920A (ja) 2008-05-28 2009-12-10 Mitsubishi Electric Corp 半導体装置の製造方法
JP2011153187A (ja) 2010-01-26 2011-08-11 Kyocera Chemical Corp 樹脂組成物およびフォトカプラーデバイス
CN103477457A (zh) * 2011-04-28 2013-12-25 株式会社朝日橡胶 带透镜的光半导体装置及其制造方法
JP2012238796A (ja) * 2011-05-13 2012-12-06 Panasonic Corp 半導体装置及び半導体装置の製造方法
US20130181232A1 (en) * 2012-01-17 2013-07-18 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Optocoupler with Surface Functional Coating Layer
JP5806994B2 (ja) * 2012-09-21 2015-11-10 株式会社東芝 光結合装置
JP5865859B2 (ja) * 2013-03-22 2016-02-17 株式会社東芝 光結合装置
US9082685B2 (en) * 2013-06-25 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Optical-coupling semiconductor device
JP5985452B2 (ja) 2013-09-12 2016-09-06 株式会社東芝 半導体装置
JP6517043B2 (ja) * 2015-02-25 2019-05-22 ルネサスエレクトロニクス株式会社 光結合装置、光結合装置の製造方法および電力変換システム

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5869965U (ja) * 1981-11-05 1983-05-12 株式会社東芝 光結合素子
JPH07307469A (ja) * 1994-03-14 1995-11-21 Toshiba Corp 半導体装置
JP2002141549A (ja) * 2000-11-06 2002-05-17 Yokogawa Electric Corp フォトカプラ及びフォトカプラ製造方法
JP2003234500A (ja) * 2002-02-12 2003-08-22 Sharp Corp 光結合素子
JP2004144705A (ja) * 2002-10-28 2004-05-20 Matsushita Electric Works Ltd 半導体イオンセンサ
JP2010174250A (ja) * 2003-03-12 2010-08-12 Shin-Etsu Chemical Co Ltd 発光半導体被覆保護材及び発光半導体装置
JP2006093738A (ja) * 2003-04-24 2006-04-06 Nichia Chem Ind Ltd 半導体装置及びその製造方法
JP2012169511A (ja) * 2011-02-16 2012-09-06 Renesas Electronics Corp 光結合型半導体素子、その製造方法
US20140117383A1 (en) * 2012-10-30 2014-05-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Optocoupler Having Lens Layer
JP2015029037A (ja) * 2013-06-25 2015-02-12 パナソニックＩｐマネジメント株式会社 光結合半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020096105A (ja) * 2018-12-13 2020-06-18 株式会社東芝 光結合装置およびその実装部材
US11094681B2 (en) 2018-12-13 2021-08-17 Kabushiki Kaisha Toshiba Photocoupler and packaging member thereof
JP7273494B2 (ja) 2018-12-13 2023-05-15 株式会社東芝 光結合装置およびその実装部材

Also Published As

Publication number Publication date
US20170069610A1 (en) 2017-03-09
US20190019784A1 (en) 2019-01-17
TW201710323A (zh) 2017-03-16
US10115714B2 (en) 2018-10-30
US10833055B2 (en) 2020-11-10
CN106505048B (zh) 2020-09-11
TWI591103B (zh) 2017-07-11
CN106505048A (zh) 2017-03-15
JP6626294B2 (ja) 2019-12-25

Similar Documents

Publication Publication Date Title
JP6626294B2 (ja) 半導体装置および光結合装置
JP5985452B2 (ja) 半導体装置
JP2013045888A (ja) 発光装置及びその製造方法
JP2007207921A (ja) 表面実装型光半導体デバイスの製造方法
KR20110052522A (ko) 광커플러 장치들
US20160190397A1 (en) Led package structure and the manufacturing method of the same
JP2011009519A (ja) 光半導体装置及び光半導体装置の製造方法
JP6626537B2 (ja) 半導体装置および光結合装置
US8610166B2 (en) Light emitting device
US20200105960A1 (en) Signal coupling device
JP2015177052A (ja) 光結合装置
EP2246908B1 (en) Light emitting element
JP4526257B2 (ja) 半導体発光装置
KR101812741B1 (ko) 발광 다이오드 패키지 및 이의 제조방법
JP2013120821A (ja) 発光デバイス
JP6416800B2 (ja) 半導体装置
JP2020047778A (ja) 光結合装置
JP2019009171A (ja) 半導体装置
JP2016213291A (ja) 半導体装置および光結合装置
JP6329596B2 (ja) 半導体装置
JP2017037908A (ja) 光半導体装置およびその製造方法
JP2008091671A (ja) 光結合装置
JP2007027559A (ja) 表面実装型電子部品、その製造方法および光学電子機器
KR100636537B1 (ko) Ｌｅｄ패키지에서 발광렌즈와 패키지 하우징의 결합구조
JP2015038917A (ja) リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170901

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20171113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191129

R150 Certificate of patent or registration of utility model

Ref document number: 6626294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150