JP2016213291A - 半導体装置および光結合装置 - Google Patents

半導体装置および光結合装置 Download PDF

Info

Publication number
JP2016213291A
JP2016213291A JP2015094267A JP2015094267A JP2016213291A JP 2016213291 A JP2016213291 A JP 2016213291A JP 2015094267 A JP2015094267 A JP 2015094267A JP 2015094267 A JP2015094267 A JP 2015094267A JP 2016213291 A JP2016213291 A JP 2016213291A
Authority
JP
Japan
Prior art keywords
lead frame
resin portion
disposed
resin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015094267A
Other languages
English (en)
Inventor
勝 小関
Masaru Koseki
勝 小関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015094267A priority Critical patent/JP2016213291A/ja
Priority to US15/060,519 priority patent/US20160322531A1/en
Publication of JP2016213291A publication Critical patent/JP2016213291A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Led Device Packages (AREA)

Abstract


【課題】樹脂部の外側からリードフレームのリードフレームを伝って樹脂部の内部まで水分が入り込まないようにする。
【解決手段】半導体装置は、第１樹脂部と、第１樹脂部を覆う第２樹脂部と、一部が第１樹脂部内に配置されて、一端部が第２樹脂部から外側に配置されるとともに、他端部が第２樹脂部内に配置される第１リードフレームと、一部が第１樹脂部内に配置されて、一端部が第２樹脂部内に配置されるとともに、第１リードフレームと離して配置される第２リードフレームと、第１樹脂部内に設けられ、第２リードフレームの上に配置される第１チップと、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置および光結合装置に関する。
光結合装置は、フォトカプラとも呼ばれており、発光チップおよび受光チップと、これらチップを実装するリードフレームと、これらを覆う樹脂部とを備えている。
リードフレームの一部は、樹脂部の外側に突き出ている。このため、樹脂部とリードフレームとの密着性がよくない場合には、樹脂部から突き出したリードフレームに付着した水分が、毛細管現象により、樹脂部の内部にまで侵入して発光チップが剥離するなどの不具合が起きるおそれがある。
特開２００７−５９７８６号公報
本実施形態は、水分の侵入を抑制できる半導体装置および光結合装置を提供するものである。
本実施形態によれば、第１樹脂部と、
前記第１樹脂部を覆う第２樹脂部と、
一部が前記第１樹脂部内に配置されて、一端部が前記第２樹脂部から外側に配置されるとともに、他端部が前記第２樹脂部内に配置される第１リードフレームと、
一部が前記第１樹脂部内に配置されて、一端部が前記第２樹脂部内に配置されるとともに、前記第１リードフレームと離して配置される第２リードフレームと、
前記第１樹脂部内に設けられ、前記第２リードフレームの上に配置される第１チップと、を備える半導体装置が提供される。
光結合装置のＩＣパッケージの断面図。 発光チップ用のリードフレーム周辺のレイアウト図。 受光チップ用のリードフレーム周辺のレイアウト図。 一比較例による発光チップ用のリードフレーム周辺のレイアウト図。 一比較例による受光チップ用のリードフレーム周辺のレイアウト図。 本実施形態による光結合装置の製造工程を説明するフローチャート。 切断前のリードフレーム周辺のレイアウト図。 切断前のリードフレーム周辺のレイアウト図。 リードフレームの各一端部を同じ側に設ける例を示す図。
以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、半導体装置および光結合装置内の特徴的な構成および動作を中心に説明するが、半導体装置および光結合装置には以下の説明で省略した構成および動作が存在しうる。ただし、これらの省略した構成および動作も本実施形態の範囲に含まれるものである。
図１は光結合装置１の断面図である。図１の光結合装置１は、発光チップ（第１チップ）３と、受光チップ（第２チップ）４と、複数のリードフレーム５ａ〜５ｇと、第１樹脂部６と、第２樹脂部７とを備えている。
発光チップ３は発光素子単体のチップでもよいし、発光素子が実装された基板と、発光素子周辺の回路が実装された基板とを一つのパッケージに収納したチップでもよい。受光チップ４は受光素子を内蔵する半導体装置である。
発光チップ３と受光チップ４は上下に対向配置されて、その周囲がインナ樹脂部である第１樹脂部６で覆われている。発光チップ３から発光された光は、第１樹脂部６を通って受光チップ４にて受光される。第１樹脂部６は、発光チップ３と受光チップ４を覆うととともに、複数のリードフレーム５ａ〜５ｇの少なくとも一部を覆っている。アウタ樹脂部である第２樹脂部７は、第１樹脂部６の表面全体を覆っている。このように、図１の光結合装置１は、第１樹脂部６と第２樹脂部７を備えたダブルモールド構造である。
第１樹脂部６は透明であるため、発光チップ３と受光チップ４の間に第１樹脂部６が存在していても、発光チップ３からの光は損失なく受光チップ４で受光可能となる。この場合の透明とは、発光チップ３の発光波長に対して透過性があることを意味する。
一方、第２樹脂部７は不透明（例えば、黒色または白色）であり、光結合装置１の外側からの外光を遮光し、受光チップ４が外光を受光することを防止する。この場合の不透明とは、発光チップ３の発光波長に対する透過性が無いことを意味する。
複数のリードフレーム５ａ〜５ｇのうち、一部のリードフレーム５ａ〜５ｃは、発光チップ３との導通を図るために設けられており、残りのリードフレーム５ｄ〜５ｇは、受光チップ４との導通を図るために設けられている。これらリードフレーム５ａ〜５ｇは、それぞれ離して配置されている。
図２Ａは発光チップ３用のリードフレーム５ａ〜５ｃ周辺のレイアウト図である。図２Ｂは受光チップ４用のリードフレーム５ｄ〜５ｇ周辺のレイアウト図である。
図２Ａに示すように、発光チップ３用のリードフレーム５ａ〜５ｃのうち、リードフレーム５ａは、第１樹脂部６の内部と第２樹脂部７の外側との間に延在されている。
リードフレーム（第１リードフレーム）５ｂは、一部が第１樹脂部６内に配置されて、一端部が第２樹脂部７から外側に配置されるとともに、他端部５ｍが第２樹脂部７内に配置されている。より詳細には、リードフレーム５ｂはＬ字状になっており、リードフレーム５ｂの一端部は、リードフレーム５ａの一端部とともに、光結合装置１の端面２ａ側にて第２樹脂部７から外側に突き出している。また、リードフレーム５ｂの反対側の他端部５ｍは、光結合装置１の端面２ｃ側にて第１樹脂部６から外側に突き出して、かつ第２樹脂部７の内部に配置されている。
リードフレーム（第２リードフレーム）５ｃは、一部が第１樹脂部６内に配置されて、一端部５ｎが第２樹脂部７内に配置されている。より詳細には、リードフレーム５ｃの一端部５ｎは、光結合装置１の端面２ｃ側にて第１樹脂部６から外側に突き出して、かつ第２樹脂部７の内部に配置されている。
このように、リードフレーム５ｂの一端部５ｍとリードフレーム５ｃの一端部５ｎは、いずれも光結合装置１の端面２ｃ側に配置されている。リードフレーム５ｂとリードフレーム５ｃが第１樹脂部６から突き出されて、突き出された部分を第２樹脂部７で覆うことで、第１樹脂部６と第２樹脂部７との密着性を向上させることができる。
リードフレーム５ｃ上には、発光チップ３が実装されている。リードフレーム５ａは、ボンディングワイヤ８ａにて発光チップ３のアノードに接続されている。リードフレーム５ｂは、別のボンディングワイヤ８ｂにて発光チップ３のカソードに接続されている。図２Ａでは、リードフレーム５ｂとリードフレーム５ｃとをボンディングワイヤ８ｂで接続しているが、リードフレーム５ｂと発光チップ３上のカソード端子とをボンディングワイヤ８ｂで接続してもよい。
発光チップ３とこれらボンディングワイヤ８ａ、８ｂの一部とは、透明なシリコーン材からなる第３樹脂部９にて覆われている。この場合の透明も、発光チップ３の発光波長に対して透過性があることを意味する。
発光チップ３の周囲を第３樹脂部９で覆う理由は以下の通りである。発光チップ３を構成するＬＥＤは化合物半導体で形成されていることが多く、化合物半導体はシリコンよりも脆く、また内在する結晶欠陥も多い。このため、環境温度や応力による影響を受けやすく、劣化しやすいという課題を有する。そこで、発光チップ３の周囲を第３樹脂部９で覆って、温度変化や応力変動による影響を受けにくくしている。よって、発光チップ３がシリコンを材料として形成される場合には、発光チップ３を第３樹脂部９で覆わないこともありうる。
図２Ｂに示すように、受光チップ４用のリードフレーム５ｄ〜５ｇのうち、リードフレーム（第３リードフレーム）５ｄは、一部が第１樹脂部６内に配置されて、一端部が第２樹脂部７から外側に配置されるとともに、他端部５ｑが第２樹脂部７内に配置されている。より詳細には、リードフレーム５ｄはＬ字状になっており、リードフレーム５ｄの一端部は、光結合装置１の端面２ｂ側にて第２樹脂部７から外側に突き出しており、リードフレーム５ｄの反対側の他端部５ｑは、光結合装置１の端面２ｄ側にて第１樹脂部６から外側に突き出して、かつ第２樹脂部７の内部に配置されている。
リードフレーム５ｅ，５ｆは、第１樹脂部６の内部と第２樹脂部７の外側との間に延在されている。このように、リードフレーム５ｄ，５ｅ，５ｆの各一端部は、光結合装置１の端面２ｂ側にて第２樹脂部７から外側に突き出している。
リードフレーム（第４リードフレーム）５ｇは、第１樹脂部６の内部と第２樹脂部７の内部との間に延在されている。より詳細には、リードフレーム５ｇの一端部５ｑは、光結合装置１の端面２ｄ側にて第１樹脂部６から外側に突き出して、かつ第２樹脂部７の内部に配置されている。
このように、リードフレーム５ｄの一端部５ｐとリードフレーム５ｇの一端部５ｑは、いずれも光結合装置１の端面２ｄ側に配置されている。リードフレーム５ｄとリードフレーム５ｇが第１樹脂部６から突き出されて、突き出された部分を第２樹脂部７で覆うことで、第１樹脂部６と第２樹脂部７との密着性が向上する。
リードフレーム５ｇ上には、受光チップ４が実装されている。リードフレーム５ｄ，５ｅ，５ｆはそれぞれ別個のボンディングワイヤ８ｃ、８ｄ、８ｅにて受光チップ４に接続されている。リードフレーム５ｄと５ｆは例えば受光チップの接地端子に接続され、リードフレーム５ｅは例えば受光チップの電源端子に接続されている。
なお、光結合装置１に設けるリードフレームの本数や配置は、図１に限定されるものではない。また、光結合装置１の形状も、ＳＯＰ（Small Outline Package）等の表面実装型でもよいし、ＤＩＰ（Dual Inline Package）等の挿入実装型でもよい。また、一つの光結合装置１内に複数の発光チップ３および受光チップ４を内蔵したマルチチャンネル構成にしてもよい。
上述したように、発光チップ３のカソード接続用のリードフレーム５ｂと、発光チップ３を実装するリードフレーム５ｃとを離して配置し、かつ、受光チップ４の接地端子接続用のリードフレーム５ｄと、受光チップ４を実装するリードフレーム５ｅとを離して配置することが本実施形態の第１の特徴である。また、発光チップ３用のリードフレーム５ｂ、５ｃの各端部５ｍ、５ｎと、受光チップ４用のリードフレーム５ｄ、５ｇの各端部５ｐ、５ｑとを第２樹脂部７の内部に配置することが本実施形態の第２の特徴である。
後述するように、発光チップ３のカソード接続用のリードフレーム５ｂと、発光チップ３を実装するリードフレーム５ｃとは、例えば、元は１本のリードフレーム５ｈだったものを切断して形成することが可能である。同様に、受光チップ４の接地端子接続用のリードフレーム５ｄと、受光チップ４を実装するリードフレーム５ｇとは、元は１本のリードフレーム５ｉだったものを切断して形成することが可能である。これにより、リードフレーム５ｂと５ｃの切断面５ｍ、５ｎを光結合装置２の端面２ｃ側に揃えて配置でき、同様に、リードフレーム５ｄと５ｇの切断面５ｐ、５ｑを光結合装置２の端面２ｄ側に揃えて配置できる。このため、これら切断面５ｍ、５ｎ、５ｐ、５ｑを第１樹脂部６と第２樹脂部７の間に位置決めするのが容易になる。
このように、カソード接続用のリードフレーム５ｂと発光チップ３を実装するリードフレーム５ｃとを離して配置することで、光結合装置１の外表面から外側に突き出したリードフレーム５ｂに付着した水分が、このリードフレーム５ｂを通って発光チップ３の周囲まで侵入しなくなる。同様に、接地端子接続用のリードフレーム５ｄと受光チップ４を実装するリードフレーム５ｇとを離して配置することで、光結合装置１の外表面から外側に突き出した接地端子用のリードフレーム５ｄに付着した水分が、このリードフレーム５ｄを通って受光チップ４の周囲まで侵入しなくなる。
図３Ａは一比較例による発光チップ３用のリードフレーム５ａ，５ｊ周辺のレイアウト図、図３Ｂは一比較例による受光チップ４用のリードフレーム５ｋ，５ｅ，５ｆ周辺のレイアウト図である。
図３Ａに示すように、一比較例では、カソード用のリードフレーム５ｊを第１樹脂部６の内部と第２樹脂部７の外側との間に延在させ、その一端側を幅広にして発光チップ３を実装している。アノード用のリードフレーム５ａの形状は図２Ａと同様である。
また、図３Ｂに示すように、一比較例では、接地端子用のリードフレーム５ｋを第１樹脂部６の内部と第２樹脂部７の外側との間に延在させ、一端側を幅広にして受光チップ４を実装している。残り２本のリードフレーム５ｅ，５ｆの形状は図２Ｂと同様である。
図３Ａに示す発光チップ３側では、カソード用のリードフレーム５ｊの一端側に発光チップ３が実装されているため、第２樹脂部７の外側に突き出したリードフレーム５ｊに付着した水分が、このリードフレーム５ｊを伝わって発光チップ３を覆う第３樹脂部９にまで侵入するおそれがある。光結合装置１の内部にまで水分が入り込むと、リードフレーム５ｊと第３樹脂部９または第１樹脂部６との間、発光チップ３と第３樹脂部９との間、第３樹脂部９と第１樹脂部６との間では、それぞれの線膨張係数の違いによって、密着力の弱い箇所から順に剥離が生じ、光結合装置１を構成する各部材間の応力が緩和される。通常、リードフレーム５ｊと第３樹脂部９または第１樹脂部６との界面は、水素結合が少ないため、最も剥離が生じやすい。剥離による間隙に入り込んだ水分は、毛細管現象によって、急速に界面から奥の方まで侵入する。すなわち、水分は、光結合装置１内で偏在および局在し、水分の侵入位置からさらに水分の少ない場所に拡散していく。これにより、発光チップ３の剥離がさらに進行する。水分が第３樹脂部９や第１樹脂部６に侵入すると、その体積が変化するとともに、線膨張係数も変化する。この線膨張係数の変化によっても、剥離が生じやすくなったり、密着力が低下したりする。
また、図３Ｂに示す受光チップ４側では、受光チップ４を第３樹脂部９で覆っていないが、リードフレーム５ｋを伝って、水分が光結合装置１の内部にまで侵入することは発光チップ３側と同じである。リードフレーム５ｋの一端部側には、接着剤を介して受光チップ４が接合されているが、リードフレーム５ｋを介して水分が受光チップ４周辺にまで侵入すると、第１樹脂部６と受光チップ４との界面や、接着剤と受光チップ４との界面での密着力が弱くなり、発光チップ３側と同様に、これら界面で剥離が生じ、剥離が生じると、そこに水分が入り込み、毛細管現象によって、さらに多くの水分が界面部分に侵入し、受光チップ４の剥離がさらに進行する。
これに対して、本実施形態では、図２Ａに示すように、カソード用のリードフレーム５ｂと発光チップ３を実装するリードフレーム５ｃとを離して配置している。よって、カソード用のリードフレーム５ｂを伝って光結合装置１の内部に水分が入り込んでも、その水分は発光チップ３を実装するリードフレーム５ｃには伝わらない。同様に、リードフレーム５ａとリードフレーム５ｃとの間にも隙間があり、リードフレーム５ａを伝って光結合装置１の内部に取り込まれた水分も、リードフレーム５ｃには侵入しない。よって、発光チップ３の周囲を覆う第３樹脂部９に水分が侵入するおそれがなくなり、水分の侵入による各部材間での剥離を防止できる。
また、発光チップ３と受光チップ４を実装するリードフレーム５ｃと５ｇが、第１樹脂部６及び第２樹脂部７に内包されている為、成型時の温度から室温までの温度差や、出荷後の製品が受ける環境下での温湿度差により、リードフレーム５ｃ、５ｇと第１および第２樹脂部６，７との線膨張係数差によって変形が生じた際に、第１および第２樹脂部６，７とリードフレーム５ｃ、５ｇとの界面は連続的に固定されているため、その変形は第１および第２樹脂部６，７自身の外形形状に応じ、短手方向より長手方向に大きくなる。第１および第２樹脂部６，７とリードフレーム５ｃ、５ｇとの界面が固定されているために、発光チップ３と受光チップ４をリードフレーム５ｃ、５ｇに押し付ける方向に変形せざるを得ず、結果として両チップ３，４とも、リードフレーム５ｃ、５ｇからの剥離が抑制され、信頼性が向上する。一方、図３の一比較例の場合は、発光チップ３と受光チップ４を実装したリードフレーム５ｊと５ｋが、第１樹脂部６及び第２樹脂部７に内包されていないため、両樹脂６，７とリードフレーム５ｊ、５ｋとの界面が連続しない部分、すなわちリードフレーム５ｊ、５ｋが第２樹脂部７より突出する部分が固定されず、その境界を発端に、第２樹脂部７とリードフレーム５ｊ、５ｋとの剥離が開始される隙間が生じたり、信頼性に劣ることになる。
同様に、本実施形態では、図２Ｂに示すように、接地端子用のリードフレーム５ｄと受光チップ４を実装するリードフレーム５ｇとを離して配置している。よって、接地端子用のリードフレーム５ｄを伝って光結合装置１の内部に水分が入り込んでも、その水分は受光チップ４を実装するリードフレーム５ｇには伝わらない。同様に、リードフレーム５ｅ，５ｆとリードフレーム５ｇとの間にも隙間がある。よって、水分の侵入による各部材間での剥離を防止できる。
図４は本実施形態による光結合装置１の製造工程を説明するフローチャートである。まず、図５Ａに示すように、一端側がコの字状になったリードフレーム５ｈの幅広部分に発光チップ３を実装する（ステップＳ１）。このリードフレーム５ｈは、図２Ａに示した２本のリードフレーム５の分離前の形態である。次に、発光チップ３とアノード用のリードフレーム５ａとをボンディングワイヤ８ａで接続するとともに、リードフレーム５ｈの幅広部分とリードフレーム５ｈの他端側とをボンディングワイヤ８ｂで接続する（ステップＳ２）。リードフレーム５ｈの幅広部分とリードフレーム５ｈの他端側とをボンディングワイヤ８ｂで接続する理由は、このリードフレーム５ｈを切断して形成される２本のリードフレーム５ｂ，５ｃの電気的な導通を図るためである。
上述したステップＳ１，Ｓ２の工程に前後して、一端側がコの字状になったリードフレーム５ｉの幅広部分に受光チップ４を実装する（ステップＳ３）。このリードフレーム５ｉは、図２Ｂに示した２本のリードフレーム５ｄ，５ｇの分離前の形態である。次に、受光チップ４と２本のリードフレーム５ｅ，５ｆとをそれぞれボンディングワイヤ８ｄ、８ｅで接続するとともに、リードフレーム５ｉの他端側とをボンディングワイヤ８ｃで接続する（ステップＳ４）。リードフレーム５ｉの幅広部分とリードフレーム５ｉの他端側とをボンディングワイヤ８ｃで接続する理由は、このリードフレーム５ｉを切断して形成される２本のリードフレーム５の電気的な導通を図るためである。
次に、発光チップ３およびボンディングワイヤ８ａ、８ｂの周囲を第３樹脂部９で覆う（ステップＳ５）。第３樹脂部９で覆うことにより、発光チップ３が温度変化や応力変動による影響を受けにくくなるだけでなく、ボンディングワイヤ８ａ、８ｂの剥離も防止できる。
次に、発光チップ３と受光チップ４を上下に対向配置させて、発光チップ３と受光チップ４の周囲を第１樹脂部６で覆う（ステップＳ６）。このとき、図５Ａおよび図５Ｂに示すように、リードフレーム５のコの字状になった部分が第１樹脂部６の外表面よりも外側に突き出すようにする。
次に、リードフレーム５ｈ，５ｉにおける、第１樹脂部６の外表面から外側に突き出している部分（図５Ａおよび図５Ｂの破線部分）を切断する（ステップＳ７）。これにより、発光チップ３側のリードフレーム５ｈは、２本のリードフレーム５ｂ，５ｃに置換され、受光チップ４側のリードフレーム５ｉは、２本のリードフレーム５ｄ，５ｇに置換される。このとき、これらリードフレーム５ｂ，５ｃ，５ｄ，５ｇは、図２Ａおよび図２Ｂの破線で示すように、第１樹脂部６の外表面からわずかに外側に突き出す。これらの突き出した端部５ｍ、５ｎ、５ｐ、５ｑは破断面であるため、平坦面にくらべ、アンカー効果により第２樹脂部７との密着性が高くなる。
なお、離して配置されるリードフレーム５ｂとリードフレーム５ｃは、ボンディングワイヤ８ｂにて接続され、同様に、離して配置されるリードフレーム５ｄとリードフレーム５ｇは、ボンディングワイヤ８ｃにて接続されているため、導通性が損なわれることはない。
次に、図２Ａおよび図２Ｂに示したように、第１樹脂部６を第２樹脂部７で覆う（ステップＳ８）。ステップＳ７の工程で、リードフレーム５ｂ，５ｃの各一端部５ｍ、５ｎと、リードフレーム５ｄ，５ｇの各一端部５ｐ、５ｑとが第１樹脂部６の端面から突き出していたとしても、さらに第２樹脂部７で覆うことで、リードフレーム５ｂ，５ｃ，５ｄ，５ｇは、完全に第２樹脂部７によって覆われることになる。
第１樹脂部６から突き出たリードフレーム５ｂ，５ｃ，５ｄ，５ｇは、第２樹脂部７を貫通するのではなく、第２樹脂部７に食い込まれるため、第１樹脂部６と第２樹脂部７との密着性が向上する。第２樹脂部７から突き出る長さは５０μｍから１５０μｍ程度が加工性が良く、さらには５０μｍから１００μｍの範囲が第２樹脂部７の形成厚さを大きく変えない観点から望ましい。第２樹脂部７の厚さは、リードフレーム５ｂ、５ｃ、５ｄ、５ｇの各一端部５ｍ、５ｎ、５ｐ、５ｑから、遮光性と、樹脂割れなどを起こさない程度の厚さが必要で、０．１５０μｍから３００μｍ程度である。実際には、強度や信頼性からさらに最適厚が設計される。
リードフレーム５ｈ，５ｉを破線部分で切断して、リードフレーム５ｂ，５ｃおよびリードフレーム５ｄ，５ｇを形成すると、発光チップ３や受光チップ４で発生した熱がリードフレーム５ｂ，５ｄを通って光結合装置１の外側に逃げにくくなる。よって、発光チップ３や受光チップ４を実装するリードフレーム５ｂ，５ｃ，５ｄ，５ｇの面積を広げるなどして、熱の拡散を促すのが望ましい。
このように、本実施形態では、発光チップ３のカソード接続用のリードフレーム５ｂと、発光チップ３を実装するリードフレーム５ｃとを離して配置し、かつ受光チップ４の接地端子接続用のリードフレーム５ｄと、受光チップ４を実装するリードフレーム５ｇとを離して配置するため、第２樹脂部７の外側でリードフレーム５ｂ，５ｄに付着した水分が、リードフレーム５ｂ，５ｄを通って第１樹脂部６の内部にまで入り込んだとしても、その水分が発光チップ３および受光チップ４を実装するリードフレーム５ｃ，５ｇまで到達することを防止でき、外部からの水分による第３樹脂部９と発光チップ３（受光チップ４）との界面での剥離を防止できる。
また、第１樹脂部６から突き出たリードフレーム５ｃ，５ｇの先端部を第２樹脂部７に食い込ませることができるため、第２樹脂部７と第１樹脂部６との密着性を向上できる。すなわち、突き出たリードフレーム５ｂ，５ｃ，５ｄ，５ｇの端部５ｍ、５ｎ、５ｐ、５ｑを、光結合装置１の対向する２端面２ｃ，２ｄ側の第１樹脂部６と第２樹脂部７の間に配置することにより、第１樹脂部６と第２樹脂部７との密着性を強固にできる。特に、端部５ｍ，５ｎを光結合装置１の対向する２端面２ｃ，２ｄ側に配置すると、対称性がよくなり、発光チップ３および受光チップ４を実装するリードフレーム５ｃ、５ｇを光結合装置１の中央付近に配置でき、光結合装置１の強度が増大する。
（第２の実施形態）
上述した第１の実施形態では、リードフレーム５ｂ，５ｃの各一端部が設けられる第１樹脂部６の端面２ｃとは反対側の端面２ｄに、リードフレーム５ｄ，５ｇの各一端部を設ける例を説明したが、リードフレーム５ｂ，５ｃ，５ｄ，５ｇの各一端部を、第１樹脂部６の同じ端面２ｃ側に設けてもよい。
図６はリードフレーム５ｂ，５ｃの各一端部を、リードフレーム５ｄ，５ｇの各一端部と同じ側に設ける例を示す図である。図６と図２Ｂを比較すればわかるように、リードフレーム５ｄ，５ｇの各一端部の向きが逆になっている。なお、第２の実施形態では、発光チップ３側のリードフレーム５ａ〜５ｃの配置は図２Ａと同じである。
図６のようにすると、第１樹脂部６の同一の端面２ｃ側に、リードフレーム５ｂ，５ｃ，５ｄ，５ｇの各一端部が設けられることになる。リードフレーム５ｈ，５ｉから破線部分を切断する際に、上下に配置された破線部分を一括して切断できるため、作業性が向上する。
上述した第１および第２の実施形態では、光結合装置１に適用した例を説明したが、本発明の実施形態は、樹脂部の外側に突き出たリードフレームに付着した水分が樹脂部の内部にまで侵入するおそれのある各種の半導体装置に広く適用可能である。よって、本実施形態を適用可能な半導体装置は、必ずしも発光チップ３と受光チップ４を備えている必要はない。本実施形態によれば、分離した２本のリードフレーム（５ｂ、５ｃ）、（５ｄ、５ｇ）をボンディングワイヤ８ｂ、８ｃで電気的な導通を図ることで、樹脂部の外側に突き出したリードフレームに付着した水分が樹脂部の内部の各種チップの周囲にまで侵入することを防止できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 光結合装置、２ ＩＣパッケージ、３ 発光チップ、４ 受光チップ、５，５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆ，５ｇ，５ｈ，５ｉ，５ｊ，５ｋ リードフレーム、６ 第１樹脂部６、７ 第２樹脂部７、９ シリコーン材

Claims (9)

  1. 第１樹脂部と、
    前記第１樹脂部を覆う第２樹脂部と、
    一部が前記第１樹脂部内に配置されて、一端部が前記第２樹脂部から外側に配置されるとともに、他端部が前記第２樹脂部内に配置される第１リードフレームと、
    一部が前記第１樹脂部内に配置されて、一端部が前記第２樹脂部内に配置されるとともに、前記第１リードフレームと離して配置される第２リードフレームと、
    前記第１樹脂部内に設けられ、前記第２リードフレームの上に配置される第１チップと、を備える半導体装置。
  2. 前記第１リードフレームの他端部と、前記第２リードフレームの一端部は、前記第２樹脂部内の同一側に配置される請求項１に記載の半導体装置。
  3. 前記第２リードフレーム上に配置されるとともに、前記第１チップの表面と前記前記第１ボンディングワイヤの一部とを覆う第３樹脂部を備え、
    前記第１樹脂部は、前記第３樹脂部を覆う請求項１に記載の半導体装置。
  4. 一部が前記第１樹脂部内に配置されて、一端部が前記第２樹脂部から外側に配置されるとともに、他端部が前記第２樹脂部内に配置され、前記第１および第２リードフレームと離して配置される第３リードフレームと、
    一部が前記第１樹脂部内に配置され、一端部が前記第２樹脂部に配置されるとともに、前記第１、第２および第３リードフレームと離して配置される第４リードフレームと、
    前記第１樹脂部内に設けられ、前記第４リードフレームの上に配置される第２チップと、を備える請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記第３リードフレームの他端部と、前記第４リードフレームの一端部は、前記第２樹脂部内の同一側に配置される請求項４に記載の半導体装置。
  6. 前記第１リードフレームの他端部と、前記第２リードフレームの一端部は、前記第２樹脂部内の第１方向側に配置され、
    前記第３リードフレームの他端部と、前記第４リードフレームの一端部は、前記第２樹脂部内の前記第１方向とは反対の第２方向側に配置される請求項５に記載の半導体装置。
  7. 前記第１リードフレームの他端部と、前記第２リードフレームの一端部と、前記第３リードフレームの他端部と、前記第４リードフレームの一端部は、前記第２樹脂部内の同一側に配置される請求項５に記載の半導体装置。
  8. 前記第１チップは、光を発光する発光チップであり、
    前記第２チップは、前記第１チップから発光された光を受光する受光チップであり、
    前記第１樹脂部は、前記第１チップが発光する光の波長に対して透過性を有し、
    前記第２樹脂部は、前記第１チップが発光する光の波長に対して透過性を有しない請求項４乃至７のいずれか１項に記載の半導体装置。
  9. 第１樹脂部と、
    前記第１樹脂部を覆う第２樹脂部と、
    一部が前記第１樹脂部内に配置されて、一端部が前記第２樹脂部から外側に配置されるとともに、他端部が前記第２樹脂部内に配置される第１リードフレームと、
    一部が前記第１樹脂部内に配置されて、一端部が前記第２樹脂部内に配置されるとともに、前記第１リードフレームと離して配置される第２リードフレームと、
    前記第１樹脂部内に設けられ、前記第２リードフレームの上に配置される発光チップと、
    一部が前記第１樹脂部内に配置されて、一端部が前記第２樹脂部から外側に配置されるとともに、他端部が前記第２樹脂部内に配置され、前記第１および第２リードフレームと離して配置される第３リードフレームと、
    一部が前記第１樹脂部内に配置され、一端部が前記第２樹脂部に配置されるとともに、前記第１、第２および第３リードフレームと離して配置される第４リードフレームと、
    前記第１樹脂部内に設けられ、前記第４リードフレームの上に配置される受光チップと、を備える光結合装置。
JP2015094267A 2015-05-01 2015-05-01 半導体装置および光結合装置 Pending JP2016213291A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015094267A JP2016213291A (ja) 2015-05-01 2015-05-01 半導体装置および光結合装置
US15/060,519 US20160322531A1 (en) 2015-05-01 2016-03-03 Semiconductor device and optical coupling device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015094267A JP2016213291A (ja) 2015-05-01 2015-05-01 半導体装置および光結合装置

Publications (1)

Publication Number Publication Date
JP2016213291A true JP2016213291A (ja) 2016-12-15

Family

ID=57205303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015094267A Pending JP2016213291A (ja) 2015-05-01 2015-05-01 半導体装置および光結合装置

Country Status (2)

Country Link
US (1) US20160322531A1 (ja)
JP (1) JP2016213291A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283699B2 (en) * 2016-01-29 2019-05-07 Avago Technologies International Sales Pte. Limited Hall-effect sensor isolator
JP2019012735A (ja) * 2017-06-29 2019-01-24 株式会社東芝 光結合装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159137A (ja) * 2003-11-27 2005-06-16 Sharp Corp 光半導体素子およびこの光半導体素子を用いた電子機器
JP6268059B2 (ja) * 2014-08-08 2018-01-24 株式会社東芝 光結合型絶縁装置および絶縁装置

Also Published As

Publication number Publication date
US20160322531A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
JP5985452B2 (ja) 半導体装置
TWI587537B (zh) Optocoupler
US9673357B2 (en) Light emitting device package
JP2007207921A (ja) 表面実装型光半導体デバイスの製造方法
JP6626294B2 (ja) 半導体装置および光結合装置
TWI227569B (en) Surface-mountable semiconductor component and its production method
JP2009146935A (ja) 発光ダイオード
US20160190397A1 (en) Led package structure and the manufacturing method of the same
JP6445940B2 (ja) 光結合装置
JP5908294B2 (ja) 半導体装置およびその製造方法
KR20130127838A (ko) 발광소자 패키지
JP5233992B2 (ja) 発光装置
JP2016213291A (ja) 半導体装置および光結合装置
JP2007067414A (ja) ダブルモールド光カプラ
JP2015177151A (ja) 発光装置
JP6416800B2 (ja) 半導体装置
JP2018186292A (ja) 半導体装置および光結合装置
KR101124254B1 (ko) 광소자 디바이스용 기판과 광소자 디바이스 및 그 제조 방법
KR20150037216A (ko) 발광 디바이스
US8624286B2 (en) Semiconductor device
JP6329596B2 (ja) 半導体装置
JP2007027559A (ja) 表面実装型電子部品、その製造方法および光学電子機器
JP2015185810A (ja) 発光装置及びその製造方法
KR102081612B1 (ko) 반도체 패키지 및 이것의 제조 방법
JP4016036B2 (ja) リードフレームおよび光半導体装置の製造方法および電子機器