CN107799512A - 一种立体封装集成光耦电路的结构及其方法 - Google Patents
一种立体封装集成光耦电路的结构及其方法 Download PDFInfo
- Publication number
- CN107799512A CN107799512A CN201711214358.4A CN201711214358A CN107799512A CN 107799512 A CN107799512 A CN 107799512A CN 201711214358 A CN201711214358 A CN 201711214358A CN 107799512 A CN107799512 A CN 107799512A
- Authority
- CN
- China
- Prior art keywords
- chip
- light source
- dao
- coupled circuit
- photoelectric coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005538 encapsulation Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000004806 packaging method and process Methods 0.000 claims abstract description 40
- 230000003321 amplification Effects 0.000 claims abstract description 28
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 27
- 238000009413 insulation Methods 0.000 claims abstract description 16
- 238000004140 cleaning Methods 0.000 claims abstract description 11
- 239000003292 glue Substances 0.000 claims description 23
- 238000005406 washing Methods 0.000 claims description 10
- 238000001816 cooling Methods 0.000 claims description 7
- 239000005022 packaging material Substances 0.000 claims description 7
- 210000004400 mucous membrane Anatomy 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 238000009434 installation Methods 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000035484 reaction time Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明公开了一种立体封装集成光耦电路的结构及其方法。所述结构包括基材；所述基材之上设置有两个独立的基岛：第一基岛和面积大于第一基岛的第二基岛；在第一基岛之上、靠近与第二基岛相邻的边缘放置光源发射体芯片；在第二基岛之上放置信号触发和放大芯片；还包括光源接收体芯片；光源接收体芯片背面贴有绝缘贴膜之后，放置在信号触发和放大芯片正上方。所述方法包括器件安装、点胶、烘烤、第一次塑封、烘烤、清洗、第二次塑封和烘烤。本发明在不增加电路外部总体面积的情况，可以集成封装更大面积的芯片，从而降低了线路板上面积的要求，提高了电路的使用的灵活和范围。
Description
技术领域
本发明涉及集成电路封装领域，具体涉及一种立体封装集成光耦电路的结构及其方法。
背景技术
在现有技术中，各类光耦产品普遍采用的是平面封装结构。平面结构方案简单，实现时所要考虑的相关问题相对较少，但是平面结构有个问题，就是占据的面积比较大，当芯片面积比较大而线路板面积相对要求严苛的情况下，光耦电路的封装体的面积就成了一个大问题。
发明内容
针对现有技术的不足，本发明提出了一种立体封装集成光耦电路的结构及其方法。
本发明的技术方案如下：
一种立体封装集成光耦电路的结构，光耦电路芯片包括基材；所述基材之上设置有两个独立的基岛：第一基岛和面积大于第一基岛的第二基岛；在第一基岛之上、靠近第二基岛方向的边缘放置光源发射体芯片；在第二基岛之上放置信号触发和放大芯片；还包括光源接收体芯片；光源接收体芯片背面贴有绝缘贴膜之后，放置在信号触发和放大芯片正上方；在光源发射体芯片和光源接收体芯片之间点滴透光胶水；透光胶水完全包裹光源发射体芯片和光源接收体芯片的相对面以及光源发射体芯片和光源接收体芯片之间的间隙。
其进一步的技术方案为：第一基岛和第二基岛的相邻边缘为弧形；第一基岛的边缘向外凸出；第二基岛边缘向内凹入；第一基岛的弧形边缘被第二基岛的弧形边缘所包围；在第一基岛的弧形边缘之处放置光源发射体芯片；在第二基岛的弧形边缘之处放置有信号触发和放大芯片。
其进一步的技术方案为：在透光胶水之外还包裹有两层塑封层。
其进一步的技术方案为：第一基岛和第二基岛之间的间隔为0.2mm。
其进一步的技术方案为：第一基岛的面积为基材面积的1/10。
其进一步的技术方案为：信号触发和放大芯片的放置在第二基岛之上、与第一基岛相邻的边缘；信号触发和放大芯片到所述边缘的距离有0.3mm。
其进一步的技术方案为：所述绝缘粘膜的厚度为0.015mm。
一种立体封装集成光耦电路的方法，包括：
1)器件安装：在基材上设置两个独立的基岛：第一基岛和面积大于第一基岛的第二基岛；在第一基岛之上、靠近第二基岛方向的边缘放置光源发射体芯片；在第二基岛之上放置信号触发和放大芯片；还包括光源接收体芯片；光源接收体芯片背面贴有绝缘贴膜之后，放置在信号触发和放大芯片正上方；
2)点胶；在发射体器件和光源接受体器件之间点滴透光胶水；透光胶水完全包裹发射体器件和光源接受体器件的相对面以及发射体器件和光源接受体器件之间的间隙；
3)烘烤；点胶后，在恒温烘箱内烘烤；烘烤温度为80℃；烘烤时间为3小时；之后从烘箱内取出，使光耦电路芯片自然降温至室温；
4)第一次塑封；在金属模具中，将光耦电路芯片作为一个整体，采用白色的、不透明但透光的塑封料全部包封；包封体到光耦电路芯片的任意表面的最小距离＞0.5mm；
5)烘烤；在恒温烘箱内烘烤；烘烤时间为3～4小时；
6)清洗；在等离子清洗装置内进行清洗；在等离子清洗装置内的等离子气氛中停留的时间≥30秒；清洗之后取出；等离子清洗后，经过停留时间之后进入第二次塑封；停留时间≤1小时；
7)第二次塑封；采用黑色环氧树脂热固型塑封；塑封条件为：温度为175℃，合模压力为180吨，注塑压力为3吨；第二次塑封之后，塑封体到光耦电路芯片的任意表明的最小距离≥0.2mm。
8)烘烤；在恒温烘烤箱内烘烤；烘烤温度为175℃；烘烤时间为4～6小时。
本发明的有益技术效果是：
本发明针对现有技术中平面封装所占面积较大的问题，创造性提出了立体封装结构。这样在不增加电路外部总体面积的情况，可以集成封装更大面积的芯片，从而降低了线路板上面积的要求，提高了电路的使用的灵活和范围。
在立体封装方案里，本发明充分考虑不同芯片的在工作状态下的散热需求，将有较高散热需求的芯片放置在底端，并采用高散热高导电的装片胶粘接。将工作过程中基本没有散热要求的电路芯片叠放在有散热要求的上方，为了不至上方芯片对下方有干扰，采用绝缘膜贴在芯片下方，从而使两个芯片粘接又不相互影响。
另外，本发明还使用了二次封装的方法，二次封装可以增加产品的可靠性。一次封装时，将封装用胶水全部包在内部，然后再进行二次封装，确保不可能出现胶漏到电路的外面，确保不会影响产品的可靠性。
针对一次封装胶水的透光性的问题，使用二次封装的结构和方法，一次封装时可采用透光胶水将芯片全部包在内部，二封装次时再采用不透光的材料封装，既能保证光源发射体芯片和光源接收体芯片之间有优良的透光性能，又确保了外部的光不可能影响到内部芯片的运行。
另外，本发明采用封装集成的方法，有效的减少了产品的体积，便于产品在线路板等处的灵活应用。
附图说明
图1是本发明的结构俯视图。
图2是本发明的结构立体图。
具体实施方式
图1是本发明的结构俯视图。图2是本发明的结构立体图。如图1所示，光耦电路芯片包括基材。在本实施例中，基材是厚度为0.25mm，面积为4.6*3.2mm2的、平面的铜基材。基材之上设置有两个独立的基岛：第一基岛1和第二基岛2。第一基岛1的面积小于第二基岛2。第一基岛1和第二基岛2之间的间隔为0.2mm。第一基岛1的面积为基材面积的1/10，其余面积为第二基岛2的面积以及间隔、引线位置区域。
各个基岛面积比例和面积，是在充分考虑不同芯片面积大小对放置基岛尺寸的要求、特别是不同芯片在工作时对散热的需求而设定的。对有散热需求的芯片，给出足够大的面积，而没有散热需求的芯片，就给出仅可放置芯片本身的物理面积，以节省整个芯片的面积。
第一基岛1和第二基岛2之间间距的设置，则是在研究了不同芯片间在工作电流工作电压情况下的电磁干扰情况之后，在尽量减小电磁干扰与适应芯片的有限面积之间找出一个适当的平衡。
第一基岛1的一个边缘被第二基岛2的一个边缘所包围。图1和图2示出了一个设置第一基岛1和第二基岛2的实施例，在本实施例中，第一基岛1和第二基岛2的相邻边缘为弧形。第一基岛1的边缘向外凸出。第二基岛2的边缘向内凹入。第一基岛1的边缘弧度和第二基岛2的边缘弧度可以是相同。第一基岛1的弧形边缘被第二基岛2的弧形边缘所包围。
在第一基岛1之上、与第二基岛2相邻的边缘，即靠近上文所述的第一基岛1的弧形边缘之处放置光源发射体芯片3。
信号触发和放大芯片6放置在第二基岛2之上、与第一基岛1相邻的边缘，也即靠近上文所述的第二基岛2的弧形边缘之处。信号触发和放大芯片6靠近此边缘的距离有0.3mm。
还包括光源接收体芯片5。光源接收体芯片5的背面贴有绝缘贴膜4之后，背面向下放置在信号触发和放大芯片6的正上方。也即由下至上依次为信号触发和放大芯片6、绝缘贴膜4和光源接收体芯片5。绝缘粘膜4的厚度为0.015mm。绝缘粘膜4不能复盖或影响下方信号触发和放大芯片6的键合点。
在光源发射体芯片3和光源接收体芯片5之间点滴透光胶水。透光胶水完全包裹光源发射体芯片3和光源接收体芯片5的相对面以及光源发射体芯片3和光源接收体芯片5之间的间隙。
在透光胶水之外还包裹有两层塑封层。
针对上述结构，本发明还公开了一种立体封装集成光耦电路的方法，包括：
1)器件安装；在基材上设置两个独立的基岛：第一基岛1和第二基岛2。第一基岛1的面积小于第二基岛2。在第一基岛1之上、靠近与第二基岛2相邻的边缘放置光源发射体芯片3。在第二基岛2之上放置信号触发和放大芯片6。还包括光源接收体芯片5；光源接收体芯片5背面贴有绝缘贴膜4之后，放置在信号触发和放大芯片6正上方。其余结构以及安装参数可以参见上文。
2)点胶；在光源发射体芯片3和光源接收芯片5之间点滴透光胶水。透光胶水完全包裹光源发射体芯片3和光源接收体芯片5的相对面，以及光源发射体芯片3和光源接收体芯片5之间的间隙；
3)烘烤；点胶后，在恒温烘箱内烘烤；烘烤温度为80℃；烘烤时间为3小时；之后从烘箱内取出，自然降温至室温；
4)第一次塑封；在金属模具中，将光耦电路芯片作为一个整体，采用白色的、不透明但透光的塑封料全部包封；包封体到光耦电路芯片的任意表面的最小距离＞0.5mm；此处的不透明但透光，具体是指，人眼无法透过塑封料看到对面，但是有可见光线可以通过塑封料。
5)烘烤；在恒温烘箱内烘烤；烘烤时间为3～4小时；
6)清洗；在等离子清洗装置内进行清洗；在等离子清洗装置内的等离子气氛中停留的时间≥30秒；清洗之后取出；等离子清洗后，经过停留时间之后进入第二次塑封；停留时间≤1小时；
7)第二次塑封；采用黑色环氧树脂热固型塑封；塑封条件为：温度为175℃，合模压力为180吨，注塑压力为3吨；第二次塑封之后，塑封体到光耦电路芯片的任意表明的最小距离≥0.2mm。
8)烘烤；在恒温烘烤箱内烘烤；烘烤温度为175℃；烘烤时间为4～6小时。
在步骤3)、步骤5)以及步骤8)中都进行了烘烤操作，由于不同高分子材料在高温下的特性不同，特别是在本发明中采用的是材料是不同物质在高温下聚合成的高分子材料，则本发明选取了适当的烘烤时间和温度，其中，反应时间足可以使聚合或化合反应完全又不至于反应时间过长影响连续大生产；反应温度则是反应最快时的温度。
以下用两个实施例来阐述上述立体封装集成光耦电路的方法。
实施例1：
1)器件安装；在基材上设置两个独立的基岛：第一基岛1和第二基岛2。第一基岛1的面积小于第二基岛2。第一基岛1和第二基岛2的相邻边缘为弧形；第一基岛1的边缘向外凸出；第二基岛2边缘向内凹入；第一基岛1的弧形边缘被第二基岛2的弧形边缘所包围；在靠近第一基岛1的弧形边缘之处放置光源发射体芯片3，在靠近第二基岛2的弧形边缘之处放置有信号触发和放大芯片6。还包括光源接收体芯片5；光源接收体芯片5背面贴有绝缘贴膜4之后，放置在信号触发和放大芯片6正上方。
第一基岛1和第二基岛2之间的间隔为0.2mm。第一基岛1的面积为基材面积的1/10。信号触发和放大芯片6到第二基岛2的弧形边缘的距离有0.3mm。绝缘粘膜4的厚度为0.015mm。
2)点胶；在光源发射体芯片3和光源接收体芯片5之间点滴透光胶水；透光胶水完全包裹光源发射体芯片3和光源接收体芯片5的相对面以及光源发射体芯片3和光源接收体芯片5之间的间隙。
3)烘烤；点胶后，在恒温烘箱内烘烤；烘烤温度为80℃；烘烤时间为3小时；之后从烘箱内取出，自然降温至室温；
4)第一次塑封；在金属模具中，将光耦电路芯片作为一个整体，采用白色的、不透明但透光的塑封料全部包封；包封体到光耦电路芯片的任意表面的最小距离为0.53mm。
5)烘烤；在恒温烘箱内烘烤；烘烤时间为3小时；
6)清洗；在等离子清洗装置内进行清洗；在等离子清洗装置内的等离子气氛中停留的时间30秒；清洗之后取出；等离子清洗后，经过停留时间之后进入第二次塑封；停留时间为1小时。
7)第二次塑封；采用黑色环氧树脂热固型塑封；塑封条件为：温度为175℃，合模压力为180吨，注塑压力为3吨。第二次塑封之后，塑封体到光耦电路芯片的任意表面的最小距离为0.2mm。
8)烘烤；在恒温烘烤箱内烘烤；烘烤温度为175℃；烘烤时间为4小时。
测试证明，依据实施例1的封装结构以及工艺流程数据，可以封装出封装材料反应完全、光源发射体芯片和光源接收体芯片之间隔离良好且透光良好的光耦电路芯片。封装之后分芯片面积远远小于一般平面封装结构的芯片面积。
实施例2：
1)器件安装；在基材上设置两个独立的基岛：第一基岛1和第二基岛2。第一基岛1的面积小于第二基岛2。第一基岛1和第二基岛2的相邻边缘为弧形；第一基岛1的边缘向外凸出；第二基岛2边缘向内凹入；第一基岛1的弧形边缘被第二基岛2的弧形边缘所包围；在靠近第一基岛1的弧形边缘之处放置光源发射体芯片3，在靠近第二基岛2的弧形边缘之处放置有信号触发和放大芯片6。还包括光源接收体芯片5；光源接收体芯片5背面贴有绝缘贴膜4之后，放置在信号触发和放大芯片6正上方。
第一基岛1和第二基岛2之间的间隔为0.2mm。第一基岛1的面积为基材面积的1/10。信号触发和放大芯片6到第二基岛2的弧形边缘的距离有0.3mm。绝缘粘膜4的厚度为0.015mm。
2)点胶；在光源发射体芯片3和光源接收体芯片5之间点滴透光胶水；透光胶水完全包裹光源发射体芯片3和光源接收体芯片5的相对面以及光源发射体芯片3和光源接收体芯片5之间的间隙。
3)烘烤；点胶后，在恒温烘箱内烘烤；烘烤温度为80℃；烘烤时间为3小时；之后从烘箱内取出，自然降温至室温；
4)第一次塑封；在金属模具中，将光耦电路芯片作为一个整体，采用白色的、不透明但透光的塑封料全部包封；包封体到光耦电路芯片的任意表面的最小距离为0.55mm。
5)烘烤；在恒温烘箱内烘烤；烘烤时间为4小时；
6)清洗；在等离子清洗装置内进行清洗；在等离子清洗装置内的等离子气氛中停留的时间60秒；清洗之后取出；等离子清洗后，经过停留时间之后进入第二次塑封；停留时间为0.5小时。
7)第二次塑封；采用黑色环氧树脂热固型塑封；塑封条件为：温度为175℃，合模压力为180吨，注塑压力为3吨。第二次塑封之后，塑封体到光耦电路芯片的任意表面的最小距离为0.5mm。
8)烘烤；在恒温烘烤箱内烘烤；烘烤温度为175℃；烘烤时间为6小时。
测试证明，依据实施例2的封装结构以及工艺流程数据，可以封装出封装材料反应完全、光源发射体芯片和光源接收体芯片之间隔离良好且透光良好的光耦电路芯片。封装之后分芯片面积远远小于一般平面封装结构的芯片面积。
以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。
Claims (8)
1.一种立体封装集成光耦电路的结构，其特征在于：光耦电路芯片包括基材；所述基材之上设置有两个独立的基岛：第一基岛和面积大于第一基岛的第二基岛；在第一基岛之上、靠近与第二基岛相邻的边缘放置光源发射体芯片；在第二基岛之上放置信号触发和放大芯片；还包括光源接收体芯片；光源接收体芯片背面贴有绝缘贴膜之后，放置在信号触发和放大芯片正上方；在光源发射体芯片和光源接收体芯片之间点滴透光胶水；透光胶水完全包裹光源发射体芯片和光源接收体芯片的相对面以及光源发射体芯片和光源接收体芯片之间的间隙。
2.如权利要求1所述的立体封装集成光耦电路的结构，其特征在于：在透光胶水之外还包裹有两层塑封层。
3.如权利要求1所述的立体封装集成光耦电路的结构，其特征在于：第一基岛和第二基岛的相邻边缘为弧形；第一基岛的边缘向外凸出；第二基岛边缘向内凹入；第一基岛的弧形边缘被第二基岛的弧形边缘所包围；在靠近第一基岛的弧形边缘之处放置光源发射体芯片；在靠近第二基岛的弧形边缘之处放置有信号触发和放大芯片。
4.如权利要求1所述的立体封装集成光耦电路的结构，其特征在于：第一基岛和第二基岛之间的间隔为0.2mm。
5.如权利要求1所述的立体封装集成光耦电路的结构，其特征在于：第一基岛的面积为基材面积的1/10。
6.如权利要求1所述的立体封装集成光耦电路的结构，其特征在于：信号触发和放大芯片的放置在第二基岛之上、与第一基岛相邻的边缘；信号触发和放大芯片到所述边缘的距离有0.3mm。
7.如权利要求1所述的立体封装集成光耦电路的结构，其特征在于：所述绝缘粘膜的厚度为0.015mm。
8.一种立体封装集成光耦电路的方法，其特征在于包括：
1)器件安装：在基材上设置两个独立的基岛：第一基岛和面积大于第一基岛的第二基岛；在第一基岛之上、靠近第二基岛方向的边缘放置光源发射体芯片；在第二基岛之上放置信号触发和放大芯片；还包括光源接收体芯片；光源接收体芯片背面贴有绝缘贴膜之后，放置在信号触发和放大芯片正上方；
2)点胶；在发射体器件和光源接受体器件之间点滴透光胶水；透光胶水完全包裹发射体器件和光源接受体器件的相对面以及发射体器件和光源接受体器件之间的间隙；
3)烘烤；点胶后，在恒温烘箱内烘烤；烘烤温度为80℃；烘烤时间为3小时；之后从烘箱内取出，使光耦电路芯片自然降温至室温；
4)第一次塑封；在金属模具中，将光耦电路芯片作为一个整体，采用白色的塑封料全部包封；包封体到光耦电路芯片的任意表面的最小距离＞0.5mm；
5)烘烤；在恒温烘箱内烘烤；烘烤时间为3～4小时；
6)清洗；在等离子清洗装置内进行清洗；在等离子清洗装置内的等离子气氛中停留的时间≥30秒；清洗之后取出；等离子清洗后，经过停留时间之后进入第二次塑封；停留时间≤1小时；
7)第二次塑封；采用黑色环氧树脂热固型塑封；塑封条件为：温度为175℃，合模压力为180吨，注塑压力为3吨；第二次塑封之后，塑封体到光耦电路芯片的任意表明的最小距离≥0.2mm。
8)烘烤；在恒温烘烤箱内烘烤；烘烤温度为175℃；烘烤时间为4～6小时。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711214358.4A CN107799512A (zh) | 2017-11-28 | 2017-11-28 | 一种立体封装集成光耦电路的结构及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711214358.4A CN107799512A (zh) | 2017-11-28 | 2017-11-28 | 一种立体封装集成光耦电路的结构及其方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107799512A true CN107799512A (zh) | 2018-03-13 |
Family
ID=61536792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711214358.4A Pending CN107799512A (zh) | 2017-11-28 | 2017-11-28 | 一种立体封装集成光耦电路的结构及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107799512A (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251733A (ja) * | 1992-03-09 | 1993-09-28 | Sharp Corp | 光結合装置 |
| EP1351319A2 (en) * | 2002-04-05 | 2003-10-08 | Canon Kabushiki Kaisha | Package for optical semiconductor |
| JP2004103870A (ja) * | 2002-09-10 | 2004-04-02 | Sumitomo Electric Ind Ltd | 光モジュール |
| JP2007165621A (ja) * | 2005-12-14 | 2007-06-28 | Toshiba Corp | 光結合装置 |
| US20070158663A1 (en) * | 2006-01-12 | 2007-07-12 | Integration Associates Inc. | Apparatus and method for optical isolation |
| JP2007294089A (ja) * | 2007-04-02 | 2007-11-08 | Renesas Technology Corp | 半導体装置 |
| US20120199851A1 (en) * | 2009-10-09 | 2012-08-09 | Panasonic Corporation | Semiconductor relay |
| JP2013120940A (ja) * | 2011-12-07 | 2013-06-17 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | オプトカプラ |
| JP2015195401A (ja) * | 2015-07-14 | 2015-11-05 | 株式会社東芝 | 光結合装置 |
| US20160141440A1 (en) * | 2014-11-19 | 2016-05-19 | Analog Devices Global | Optical sensor module |
| JP2017034127A (ja) * | 2015-08-03 | 2017-02-09 | 株式会社東芝 | 光結合装置 |
| JP2017033961A (ja) * | 2015-07-28 | 2017-02-09 | 株式会社東芝 | 光結合装置 |
| TW201710323A (zh) * | 2015-09-04 | 2017-03-16 | 東芝股份有限公司 | 半導體裝置及光耦合裝置 |
| CN107210352A (zh) * | 2015-01-19 | 2017-09-26 | Lg 伊诺特有限公司 | 发光元件 |
| CN207572365U (zh) * | 2017-11-28 | 2018-07-03 | 无锡豪帮高科股份有限公司 | 一种立体封装集成光耦电路的结构 |
-
2017
- 2017-11-28 CN CN201711214358.4A patent/CN107799512A/zh active Pending
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251733A (ja) * | 1992-03-09 | 1993-09-28 | Sharp Corp | 光結合装置 |
| EP1351319A2 (en) * | 2002-04-05 | 2003-10-08 | Canon Kabushiki Kaisha | Package for optical semiconductor |
| JP2004103870A (ja) * | 2002-09-10 | 2004-04-02 | Sumitomo Electric Ind Ltd | 光モジュール |
| JP2007165621A (ja) * | 2005-12-14 | 2007-06-28 | Toshiba Corp | 光結合装置 |
| US20070158663A1 (en) * | 2006-01-12 | 2007-07-12 | Integration Associates Inc. | Apparatus and method for optical isolation |
| JP2007294089A (ja) * | 2007-04-02 | 2007-11-08 | Renesas Technology Corp | 半導体装置 |
| US20120199851A1 (en) * | 2009-10-09 | 2012-08-09 | Panasonic Corporation | Semiconductor relay |
| JP2013120940A (ja) * | 2011-12-07 | 2013-06-17 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | オプトカプラ |
| US20160141440A1 (en) * | 2014-11-19 | 2016-05-19 | Analog Devices Global | Optical sensor module |
| CN107210352A (zh) * | 2015-01-19 | 2017-09-26 | Lg 伊诺特有限公司 | 发光元件 |
| JP2015195401A (ja) * | 2015-07-14 | 2015-11-05 | 株式会社東芝 | 光結合装置 |
| JP2017033961A (ja) * | 2015-07-28 | 2017-02-09 | 株式会社東芝 | 光結合装置 |
| TW201707227A (zh) * | 2015-08-03 | 2017-02-16 | 東芝股份有限公司 | 光耦合裝置 |
| JP2017034127A (ja) * | 2015-08-03 | 2017-02-09 | 株式会社東芝 | 光結合装置 |
| TW201710323A (zh) * | 2015-09-04 | 2017-03-16 | 東芝股份有限公司 | 半導體裝置及光耦合裝置 |
| CN207572365U (zh) * | 2017-11-28 | 2018-07-03 | 无锡豪帮高科股份有限公司 | 一种立体封装集成光耦电路的结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104821299B (zh) | 光传感器装置 | |
| CN105826277B (zh) | 封装结构及其制造方法 | |
| WO2007044710A3 (en) | Mm-wave antenna using conventional ic packaging | |
| CN104517862B (zh) | 一种指纹传感器封装方法和结构 | |
| WO2003075348B1 (en) | Stacked die semiconductor device | |
| CN104835799B (zh) | 导线架结构、四方平面无引脚封装及形成导线架结构方法 | |
| CN100511614C (zh) | 多芯片堆叠的封装方法及其封装结构 | |
| CN109712947A (zh) | 一种基于多层凹嵌式基板的芯片天线单体化结构 | |
| CN106165108B (zh) | 光传感器装置 | |
| CN109390310A (zh) | 图案化的引线框架 | |
| CN107527978A (zh) | 一种大功率紫外led真空封装器件及其制造方法 | |
| CN102231372B (zh) | 多圈排列无载体ic芯片封装件及其生产方法 | |
| CN106129051A (zh) | 光学感应装置及光学装置的制造方法 | |
| CN110323199A (zh) | 一种多基岛引线框架及电源转换模块的qfn封装结构 | |
| CN207572365U (zh) | 一种立体封装集成光耦电路的结构 | |
| CN102593090B (zh) | 具有安装在隔离引线的基座上的管芯的引线框封装 | |
| CN102222658B (zh) | 多圈排列ic芯片封装件及其生产方法 | |
| CN107799512A (zh) | 一种立体封装集成光耦电路的结构及其方法 | |
| CN107845612A (zh) | 一种二次封装集成光耦电路的结构及其方法 | |
| CN102709199B (zh) | 包覆基板侧边的模封阵列处理方法 | |
| CN213905353U (zh) | 封装结构 | |
| CN202111082U (zh) | 多圈排列ic芯片封装件 | |
| CN206697450U (zh) | 适用于功率mos的新型塑封结构 | |
| CN204271072U (zh) | 引线框架封装结构 | |
| CN104658985B (zh) | 超薄半导体器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |