JP2017022239A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2017022239A
JP2017022239A JP2015138011A JP2015138011A JP2017022239A JP 2017022239 A JP2017022239 A JP 2017022239A JP 2015138011 A JP2015138011 A JP 2015138011A JP 2015138011 A JP2015138011 A JP 2015138011A JP 2017022239 A JP2017022239 A JP 2017022239A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
oxide semiconductor
insulating layer
chlorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015138011A
Other languages
English (en)
Other versions
JP6457896B2 (ja
Inventor
俊成 佐々木
Toshinari Sasaki
俊成 佐々木
功 鈴村
Isao Suzumura
功 鈴村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2015138011A priority Critical patent/JP6457896B2/ja
Priority to US15/189,279 priority patent/US20170012134A1/en
Priority to CN201610509513.4A priority patent/CN106409917B/zh
Publication of JP2017022239A publication Critical patent/JP2017022239A/ja
Application granted granted Critical
Publication of JP6457896B2 publication Critical patent/JP6457896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】信頼性の高い半導体装置の製造方法を提供すること。
【解決手段】半導体装置の製造方法は、絶縁層上に酸化物半導体層を形成し、酸化物半導体層から露出した絶縁層に対して塩素を含むガスを用いたプラズマ処理を行い、露出した絶縁層の表層の塩素不純物を除去する塩素除去処理を行う。塩素除去処理は、フッ素を含むガスを用いた第1エッチング処理であってもよい。フッ素を含むガスはCF4及びCHF3を含んでもよい。プラズマ処理は、塩素を含むガスを用いた第2エッチング処理であってもよい。
【選択図】図3

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
近年、表示装置やパーソナルコンピュータなどの駆動回路には微細なスイッチング素子としてトランジスタ、ダイオードなどの半導体装置が用いられている。特に、表示装置において、半導体装置は、各画素の階調に応じた電圧又は電流を供給するための選択トランジスタだけでなく、電圧又は電流を供給する画素を選択するための駆動回路にも使用されている。半導体装置はその用途に応じて要求される特性が異なる。例えば、選択トランジスタとして使用される半導体装置は、オフ電流が低いことや半導体装置間の特性ばらつきが小さいことが要求される。また、駆動回路として使用される半導体装置は、高いオン電流が要求される。
上記のような表示装置において、従来からアモルファスシリコンや低温ポリシリコン、単結晶シリコンをチャネルに用いた半導体装置が開発されている。アモルファスシリコンをチャネルに用いた半導体装置は、より単純な構造かつ400℃以下の低温プロセスで形成することができるため、例えば第8世代(2160×2460mm)と呼ばれる大型のガラス基板を用いて半導体装置を形成することができる。しかし、アモルファスシリコンをチャネルに用いた半導体装置は移動度が低く、駆動回路に使用することはできない。
また、低温ポリシリコンや単結晶シリコンをチャネルに用いた半導体装置は、アモルファスシリコンをチャネルに用いた半導体装置に比べて移動度が高いため、選択トランジスタだけでなく駆動回路の半導体装置にも使用することができる。しかし、低温ポリシリコンや単結晶シリコンをチャネルに用いた半導体装置は構造及びプロセスが複雑になる。また、500℃以上の高温プロセスで半導体装置を形成する必要があるため、上記のような大型のガラス基板を用いて半導体装置を形成することができない。また、アモルファスシリコンや低温ポリシリコン、単結晶シリコンをチャネルに用いた半導体装置はいずれもオフ電流が高く、印加した電圧を長時間保持することが難しかった。
そこで、最近では、アモルファスシリコンや低温ポリシリコンや単結晶シリコンに替わり、酸化物半導体をチャネルに用いた半導体装置の開発が進められている(例えば、特許文献1)。酸化物半導体をチャネルに用いた半導体装置は、アモルファスシリコンをチャネルに用いた半導体装置と同様に単純な構造かつ低温プロセスで半導体装置を形成することができ、アモルファスシリコンをチャネルに用いた半導体装置よりも高い移動度を有することが知られている。また、酸化物半導体をチャネルに用いた半導体装置は、オフ電流が非常に低いことが知られている。
特開2010−062229号公報
しかしながら、酸化物半導体は酸に対する耐性が弱く、酸性水溶液に接触するとエッチングされてしまうことが知られている。特許文献1に示すように酸化物半導体をチャネルに用いた半導体装置では、ゲート電極やソース・ドレイン電極に用いられる導電層のドライエッチングに塩素系のガスが用いられる。このドライエッチングによって生成された塩素系のエッチング生成物が水と反応すると塩酸が発生し、酸化物半導体をエッチングしてしまう。チャネルに用いられた酸化物半導体がエッチングされてしまうと、半導体装置の所望の特性を得ることができなくなる。また、酸化物半導体のエッチングが僅かであり、半導体装置の初期特性に異常が見られない場合であっても、例えば光照射による特性変動のように信頼性の低下を引き起こしてしまう。
本発明は、上記実情に鑑み、信頼性の高い半導体装置の製造方法を提供することを目的とする。
本発明の一実施形態による半導体装置の製造方法は、絶縁層上に酸化物半導体層を形成し、酸化物半導体層から露出した絶縁層に対して塩素を含むガスを用いたプラズマ処理を行い、露出した絶縁層の表層の塩素不純物を除去する塩素除去処理を行う。
本発明の一実施形態による半導体装置の製造方法は、表面に露出した絶縁層に対して塩素を含むガスを用いたプラズマ処理を行い、露出した絶縁層の表層の塩素不純物を除去する塩素除去処理を行い、露出した絶縁層上に酸化物半導体層を形成する。
本発明の一実施形態による半導体装置は、ゲート電極と、ゲート電極上に配置されたゲート絶縁層と、ゲート絶縁層を介してゲート電極に対向して配置された酸化物半導体層と、酸化物半導体層上に配置され、酸化物半導体層に接続されたソース・ドレイン電極と、を有し、酸化物半導体層及びソース・ドレイン電極から露出した領域のゲート絶縁層の膜厚は、酸化物半導体層下のゲート絶縁層の膜厚及びソース・ドレイン電極下のゲート絶縁層の膜厚よりも薄膜である。
本発明の一実施形態による半導体装置は、下地層と、下地層上に配置されたソース・ドレイン電極と、ソース・ドレイン電極から露出した下地層上に配置され、ソース・ドレイン電極に接続された酸化物半導体層と、酸化物半導体層上に配置されたゲート絶縁層と、ゲート絶縁層を介して酸化物半導体層に対向して配置されたゲート電極と、を有し、酸化物半導体層下の下地層の膜厚は、ソース・ドレイン電極下の下地層の膜厚よりも薄膜である。
本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示すA−A’断面図である。 本発明の一実施形態に係る半導体装置の概要を示すB−B’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成する工程を示すA−A’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成する工程を示すB−B’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層を形成する工程を示すA−A’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層を形成する工程を示すB−B’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示すA−A’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示すB−B’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ソース・ドレイン電極を形成する工程を示すA−A’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ソース・ドレイン電極を形成する工程を示すB−B’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、塩素不純物を除去する塩素除去処理を行う工程を示すA−A’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、塩素不純物を除去する塩素除去処理を行う工程を示すB−B’断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示すC−C’断面図である。 本発明の一実施形態に係る半導体装置の概要を示すD−D’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ソース・ドレイン電極を形成する工程を示すC−C’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ソース・ドレイン電極を形成する工程を示すD−D’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、塩素不純物を除去する塩素除去処理を行う工程を示すC−C’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、塩素不純物を除去する塩素除去処理を行う工程を示すD−D’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示すC−C’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示すD−D’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層を形成する工程を示すC−C’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層を形成する工程を示すD−D’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成する工程を示すC−C’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成する工程を示すD−D’断面図である。 本発明の一実施形態に係る半導体装置の概要を示すC−C’断面図である。 本発明の一実施形態に係る半導体装置の概要を示すD−D’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示すC−C’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示すD−D’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ソース・ドレイン電極を形成する工程を示すC−C’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ソース・ドレイン電極を形成する工程を示すD−D’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、塩素不純物を除去する塩素除去処理を行う工程を示すC−C’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、塩素不純物を除去する塩素除去処理を行う工程を示すD−D’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層を形成する工程を示すC−C’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層を形成する工程を示すD−D’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成する工程を示すC−C’断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成する工程を示すD−D’断面図である。 本発明の実施例及び比較例のサンプル作製方法を示す図である。 本発明の実施例及び比較例のサンプル作製方法を示す図である。 本発明の実施例のサンプルを用いて評価したToF−SIMS分析結果を示す図である。 本発明の比較例のサンプルを用いて評価したToF−SIMS分析結果を示す図である。 本発明の実施例のサンプルを用いて作製したトランジスタの信頼性試験結果を示す図である。 本発明の比較例のサンプルを用いて作製したトランジスタの信頼性試験結果を示す図である。 本発明の実施例のサンプルを用いて作製したトランジスタの光学顕微鏡写真を示す図である。 図45のE−E’の断面模式図を示す図である。 本発明の比較例のサンプルを用いて作製したトランジスタの光学顕微鏡写真を示す図である。 図47のE−E’の断面模式図を示す図である。 本発明の実施例のサンプルを用いて作製したトランジスタの光学顕微鏡写真を示す図である。 図49のF−F’の断面模式図を示す図である。 本発明の比較例のサンプルを用いて作製したトランジスタの光学顕微鏡写真を示す図である。 図51のF−F’の断面模式図を示す図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
また、以下に示す実施形態の説明において、「第1の部材と第2の部材とを接続する」とは、少なくとも第1の部材と第2の部材とを電気的に接続することを意味する。つまり、第1の部材と第2の部材とが物理的に接続されていてもよく、第1の部材と第2の部材との間に他の部材が設けられていてもよい。
〈実施形態1〉
図1乃至図3を用いて、本発明の一実施形態に係る半導体装置の概要について説明する。実施形態1の半導体装置10は、液晶表示装置(Liquid Crystal Display Device:LCD)、表示部に有機EL素子や量子ドット等の自発光素子(Organic Light−Emitting Diode:OLED)を利用した自発光表示装置、又は電子ペーパー等の反射型表示装置の各画素や駆動回路に用いられる半導体装置について説明する。
ただし、本発明に係る半導体装置は表示装置に用いられるものに限定されず、例えば、マイクロプロセッサ(Micro−Processing Unit:MPU)などの集積回路(Integrated Circuit:IC)に用いることができる。また、実施形態1の半導体装置10は、チャネルとして酸化物半導体を用いた構造を例示する。ここで、実施形態1では半導体装置としてトランジスタを例示するが、これは本発明に係る半導体装置をトランジスタに限定するものではない。
[半導体装置10の構造]
図1は、本発明の一実施形態に係る半導体装置の概要を示す平面図である。また、図2は、本発明の一実施形態に係る半導体装置の概要を示すA−A’断面図である。また、図3は、本発明の一実施形態に係る半導体装置の概要を示すB−B’断面図である。図1乃至図3に示すように、半導体装置10は、基板100、下地層110、ゲート電極120、ゲート絶縁層130、酸化物半導体層140、ソース・ドレイン電極150、及び保護層160を有する。半導体装置10はボトムゲート型トランジスタである。
下地層110は基板100上に配置されている。ゲート電極120は下地層110上に配置されている。ゲート絶縁層130はゲート電極120上及び下地層110上に配置されている。酸化物半導体層140はゲート絶縁層130を介してゲート電極120に対向して配置されている。図1に示すように、平面視において、酸化物半導体層140のパターンはゲート電極120のパターンの内側に配置されている。
図3に示すように、ゲート絶縁層130−1の膜厚はゲート絶縁層130−2の膜厚よりも薄膜である。ゲート絶縁層130−1は酸化物半導体層140及びソース・ドレイン電極150が配置されていない領域、つまり、酸化物半導体層140及びソース・ドレイン電極150から露出された領域に配置されている。また、ゲート絶縁層130−2は酸化物半導体層140下に配置されている。また、図2に示すように、ゲート絶縁層130−3の膜厚はゲート絶縁層130−4の膜厚と同じ膜厚である。ゲート絶縁層130−3は酸化物半導体層140下に配置されている。ゲート絶縁層130−4はソース・ドレイン電極150下に配置されている。
図2に示すように、ソース・ドレイン電極150は酸化物半導体層140上及び酸化物半導体層140が配置されていないゲート絶縁層130上に配置されている。ソース・ドレイン電極150は酸化物半導体層140に接続されている。ソース・ドレイン電極150は互いに間隔をおいて配置された一対の電極を有しており、印加する電圧に応じて一方がソース電極となり、他方がドレイン電極となる。ここで、上記の一対の電極の間隔が半導体装置10のチャネル長に対応する。また、一対の電極の間における酸化物半導体層140の膜厚は、ソース・ドレイン電極150下に配置された酸化物半導体層140の膜厚に比べて薄膜である。
保護層160はゲート絶縁層130、酸化物半導体層140、及びソース・ドレイン電極150を覆って配置されている。
基板100としては、ガラス基板を使用することができる。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの透光性を有する絶縁基板を使用することができる。また、表示装置ではない集積回路の場合は、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板など、透光性を有さない基板を使用することができる。
下地層110としては、基板100からの不純物が酸化物半導体層140に拡散することを抑制することができる材料を使用することができる。例えば、下地層110として、窒化シリコン(SiN)、窒化酸化シリコン(SiN)、酸化シリコン(SiO)、酸化窒化シリコン(SiO)、窒化アルミニウム(AlN)、窒化酸化アルミニウム(AlN)、酸化アルミニウム(AlO)、酸化窒化アルミニウム(AlO)などを使用することができる(x、yは任意の正の数値)。また、これらの膜を積層した構造を使用してもよい。
ここで、SiO及びAlOとは、酸素(O)よりも少ない量の窒素(N)を含有するシリコン化合物及びアルミニウム化合物である。また、SiN及びAlNとは、窒素よりも少ない量の酸素を含有するシリコン化合物及びアルミニウム化合物である。
上記に例示した下地層110は、物理蒸着法(Physical Vapor Deposition:PVD法)で形成してもよく、化学蒸着法(Chemical Vapor Deposition:CVD法)で形成してもよい。PVD法としては、スパッタリング法、真空蒸着法、電子ビーム蒸着法、めっき法、及び分子線エピタキシー法などを用いることができる。また、CVD法としては、熱CVD法、プラズマCVD法、触媒CVD法(Cat(Catalytic)−CVD法又はホットワイヤCVD法)などと用いることができる。
ゲート電極120は、一般的な金属材料又は導電性半導体材料を使用することができる。例えば、アルミニウム(Al)、チタン(Ti)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、亜鉛(Zn)、モリブデン(Mo)、インジウム(In)、スズ(Sn)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)、白金(Pt)、ビスマス(Bi)などを使用することができる。また、これらの材料の合金を使用してもよい。また、これらの材料の窒化物を使用してもよい。また、ITO(酸化インジウム・スズ)、IGO(酸化インジウム・ガリウム)、IZO(酸化インジウム・亜鉛)、GZO(ガリウムがドーパントとして添加された酸化亜鉛)等の導電性酸化物半導体を使用してもよい。また、これらの膜を積層した構造を使用してもよい。
ゲート電極120として使用する材料は、酸化物半導体をチャネルに用いた半導体装置の製造工程における熱処理工程に対して耐熱性を有し、ゲート電極120に0Vが印加されたときにトランジスタがオフするエンハンスメント型となる仕事関数を有する材料を用いることが好ましい。
ゲート絶縁層130は、下地層110と同様に、SiO、SiN、SiO、SiN、AlO、AlN、AlO、AlNなどの無機絶縁材料を用いることができる。また、下地層110と同様の方法で形成することができる。また、ゲート絶縁層130はこれらの絶縁層を積層した構造を使用することができる。ゲート絶縁層130は、下地層110と同じ材料であってもよく、異なる材料であってもよい。
酸化物半導体層140は、半導体の特性を有する酸化金属を用いることができる。例えば、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、及び酸素(O)を含む酸化物半導体を用いることができる。特に、In:Ga:Zn:O=1:1:1:4の組成比を有する酸化物半導体を用いることができる。ただし、本発明に使用されIn、Ga、Zn、及びOを含む酸化物半導体は上記の組成に限定されるものではなく、上記とは異なる組成の酸化物半導体を用いることもできる。例えば、移動度を向上させるためにInの比率を大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにGaの比率を大きくしてもよい。
また、In、Ga、Zn、及びOを含む酸化物半導体に他の元素が添加されていてもよく、例えばAl、Snなどの金属元素が添加されていてもよい。また、上記の酸化物半導体以外にも酸化亜鉛(ZnO)、酸化ニッケル(NiO)、酸化スズ(SnO)、酸化チタン(TiO)、酸化バナジウム(VO)、酸化インジウム(In)、チタン酸ストロンチウム(SrTiO)などを用いることができる。なお、酸化物半導体層140はアモルファスであってもよく、結晶性であってもよい。また、酸化物半導体層140はアモルファスと結晶の混相であってもよい。
ここで、ソース・ドレイン電極150は、ゲート電極120と同様に、一般的な金属材料又は導電性半導体材料を使用することができる。例えば、Al、Ti、Cr、Co、Ni、Zn、Mo、In、Sn、Hf、Ta、W、Pt、Biなどをソース・ドレイン電極150に使用することができる。また、これらの材料の合金を使用してもよい。また、これらの材料の窒化物を使用してもよい。また、ITO、IGO、IZO、GZO等の導電性酸化物半導体を使用してもよい。また、これらの膜を積層した構造を使用してもよい。ソース・ドレイン電極150として使用する材料は、酸化物半導体をチャネルに用いた半導体装置の製造工程における熱処理工程に対して耐熱性を有し、酸化物半導体層140との接触抵抗が低い材料を使用することが好ましい。ここで、酸化物半導体層140と良好な電気的接触を得るために、仕事関数が酸化物半導体層140より小さい金属材料を用いることができる。
保護層160は、下地層110及びゲート絶縁層130と同様に、SiO、SiN、SiO、SiN、AlO、AlN、AlO、AlNなどの無機絶縁材料を用いることができる。また、下地層110と同様の方法で形成することができる。保護層160としては、上記の無機絶縁材料の他にTEOS層や有機絶縁材料を用いることができる。
ここで、TEOS層とはTEOS(Tetra Ethyl Ortho Silicate)を原料としたCVD層を指すもので、下地の段差を緩和して平坦化する効果を有する膜である。ここで、下地層110及びゲート絶縁層130にTEOS層を用いることもできる。
また、有機絶縁材料としては、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などを用いることができる。保護層160は、上記の材料を単層で用いてもよく、積層させてもよい。例えば、無機絶縁材料及び有機絶縁材料を積層させてもよい。
[半導体装置10の製造方法]
図4乃至図13を用いて、本発明の実施形態1に係る半導体装置10の製造方法について、A−A’断面図及びB−B’断面図を参照しながら説明する。図4及び図5は、本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成する工程を示すA−A’断面図及びB−B’断面図である。図4及び図5に示すように、基板100上に下地層110及びゲート電極120を成膜し、フォトリソグラフィ及びエッチングによって図1に示すゲート電極120のパターンを形成する。ここで、ゲート電極120のエッチングは、ゲート電極120のエッチングレートと下地層110のエッチングレートとの選択比が大きい条件で処理することが好ましい。
図6及び図7は、本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層を形成する工程を示すA−A’断面図及びB−B’断面図である。図6及び図7に示すように、下地層110上及びゲート電極120上にゲート絶縁層130を成膜する。ここで、必要に応じてゲート絶縁層130に開口部を設けてもよい。
図8及び図9は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示すA−A’断面図及びB−B’断面図である。図8及び図9に示すように、ゲート絶縁層130上に酸化物半導体層140を成膜し、フォトリソグラフィ及びエッチングによって図1に示す酸化物半導体層140のパターンを形成する。
酸化物半導体層140はスパッタリング法を用いて成膜することができる。酸化物半導体層140のエッチングはドライエッチングで行ってもよく、ウェットエッチングで行ってもよい。ウェットエッチングで酸化物半導体層140をエッチングする場合、シュウ酸を含むエッチャント、リン酸を含むエッチャント、又はフッ酸を含むエッチャントを用いることができる。
図10及び図11は、本発明の一実施形態に係る半導体装置の製造方法において、ソース・ドレイン電極を形成する工程を示すA−A’断面図及びB−B’断面図である。図10及び図11に示すように、ゲート絶縁層130上及び酸化物半導体層140上にソース・ドレイン電極150を形成し、フォトリソグラフィ及びエッチングによって図1に示すソース・ドレイン電極150のパターンを形成する。
ソース・ドレイン電極150のエッチングは塩素を含むガスを用いたドライエッチングを採用することができる。当該ドライエッチングによってソース・ドレイン電極150をエッチングし、ソース・ドレイン電極150の下層の酸化物半導体層140の一部及びゲート絶縁層130の一部を露出させる。図10及び図11では、ソース・ドレイン電極150のエッチング残りが発生することを抑制するために、ドライエッチングによって露出された酸化物半導体層140をハーフエッチングしている。つまり、ソース・ドレイン電極150下に配置された酸化物半導体層140の膜厚に比べて、ソース・ドレイン電極150から露出した酸化物半導体層140の膜厚が薄くなるように酸化物半導体層140をエッチングする。ここでハーフエッチングされた酸化物半導体層140の膜厚は特に限定されるものではなく、ハーフエッチングされていない領域の酸化物半導体層140の膜厚に比べて半分以上であってもよく、半分以下であってもよい。
ドライエッチングに用いるガスとしては、塩素(Cl)、三塩化ホウ素(BCl)、四塩化炭素(CCl)などのガスを単体又は複合して用いることができる。また、ドライエッチングとしては、反応性イオンエッチング(Reactive Ion Etching;RIE)を用いることができる。例えば、Cl及びBClを混合したガスを用いたドライエッチングを用いることができる。また、ドライエッチングとしては、RIE又は上記のガスを用いたプラズマ処理を用いることができる。
ここで、当該ドライエッチングでは、例えばSiO、SiN、SiO、SiN、AlO、AlN、AlO、AlNなどの無機絶縁材料で形成されたゲート絶縁層130はほとんどエッチングされないため、図11に示す酸化物半導体層140から露出した領域132のゲート絶縁層130はほとんどエッチングされていない。仮に当該ドライエッチングによってゲート絶縁層130がエッチングされる場合であっても、領域132のゲート絶縁層130のエッチング量は、上記の酸化物半導体層140のエッチングの量に比べて少ない。
ここで、領域132のゲート絶縁層130はドライエッチング雰囲気に曝される。換言すると、領域132のゲート絶縁層130は塩素を含むガスを用いたプラズマに曝される。そのため、領域132のゲート絶縁層130表面には塩素を含むエッチング生成物が付着する。又は、領域132のゲート絶縁層130の表面から一定の深さの領域に塩素原子や塩素イオンが打ち込まれる。ここで、上記のエッチング生成物及び打ち込まれた塩素原子や塩素イオンを塩素不純物ということができ、塩素不純物はゲート絶縁層130の表層に存在するということができる。上記の塩素不純物は、ソース・ドレイン電極150のドライエッチングによるものに限定されず、その他の塩素を含むガスを用いたプラズマ処理によって生成される場合もある。
上記の塩素不純物は水と反応することで塩酸を発生させる。例えば、図10及び図11に示す構造の状態で基板を洗浄する処理などを行うと、領域132のゲート絶縁層130に存在する塩素不純物が水と反応して塩酸を発生させる。領域132で発生した塩酸はソース・ドレイン電極150から露出した酸化物半導体層140をエッチングしてしまう。また、ドライエッチングなどの真空装置から大気中に出たときに、大気中の水分と上記の塩素不純物とが反応して塩酸を発生させる。また、ゲート絶縁層130又は後の工程でゲート絶縁層130上に形成する保護層160の膜中に含まれる水分と上記の塩素不純物とが反応して塩酸を発生させる。したがって、上記の塩素不純物を除去する必要がある。
図12及び図13は、本発明の一実施形態に係る半導体装置の製造方法において、塩素不純物を除去する塩素除去処理を行う工程を示すA−A’断面図及びB−B’断面図である。図12及び図13に示すように、酸化物半導体層140から露出した領域132(図11参照)のゲート絶縁層130の表層に存在する塩素不純物を除去する塩素除去処理を行う。
塩素除去処理はフッ素を含むガスを用いたドライエッチングを採用することができる。当該ドライエッチングによって、塩素不純物が残存する領域132のゲート絶縁層130、つまり、ソース・ドレイン電極150及び酸化物半導体層140から露出したゲート絶縁層130をハーフエッチングする。このドライエッチングによって、領域132のゲート絶縁層130の表層に存在していた塩素不純物を除去することができる。ここでハーフエッチングされたゲート絶縁層130の膜厚は特に限定されるものではなく、ハーフエッチングされていない領域のゲート絶縁層130の膜厚に比べて半分以上であってもよく、半分以下であってもよい。
ここで、塩素除去処理におけるドライエッチングに用いるガスとしては、四フッ化炭素(CF)、三フッ化メタン(CHF)、フロン(C)、六フッ化硫黄(SF)などのガスを単体又は複合して用いることができる。例えば、CF及びCHFを混合したガスを用いたドライエッチングを用いることができる。また、ドライエッチングとしては、RIE又は上記のガスを用いたプラズマ処理を用いることができる。
ここで、塩素除去処理におけるドライエッチングでは、酸化物半導体層140はほとんどエッチングされないため、図12及び図13に示すソース・ドレイン電極150から露出した領域142の酸化物半導体層140はほとんどエッチングされていない。仮に塩素除去処理におけるドライエッチングによって酸化物半導体層140がエッチングされる場合であっても、領域142の酸化物半導体層140のエッチング量は、上記のゲート絶縁層130のエッチングの量に比べて少ない。
ゲート絶縁層130のハーフエッチングの深さは、塩素不純物の存在する位置(例えば、SIMS分析における塩素原子のデプスプロファイル)に応じて決定することができる。例えば、塩素不純物がゲート絶縁層130の表面に付着している場合は、ドライエッチングにより塩素不純物が除去されてゲート絶縁層130が少しでもエッチングされていればよい。一方、ゲート絶縁層130の表面から一定の深さの領域に塩素原子や塩素イオンが打ち込まれている場合は、ゲート絶縁層130は塩素原子や塩素イオンが打ち込まれている深さ以上にエッチングすることが好ましい。
上記では、塩素除去処理の方法としてフッ素を含むガスを用いたドライエッチングを例示したが、この方法に限定されない。例えば、塩素を含まないガスを用いたドライエッチングによって塩素除去処理を行ってもよい。また、ドライエッチング以外にも、プラズマ処理、逆スパッタ処理などの方法で塩素除去処理を行ってもよい。また、薬液を用いたウェットエッチングによって塩素除去処理を行ってもよい。
ここで、塩素不純物は水と反応することで塩酸を発生させるため、上記のソース・ドレイン電極150のドライエッチング工程と塩素除去処理工程との間を真空保持してもよい。両者の工程間を真空保持することで、大気中の水分によって塩酸が発生することを抑制することができる。
そして、図12及び図13に示す基板の全面に保護層160を成膜する。上記に示す製造工程によって、本発明の実施形態1に係る半導体装置10を形成することができる。
以上のように、本発明の実施形態1に係る半導体装置10の製造方法によると、塩素を含むガスを用いたプラズマ処理によってゲート絶縁層130の表層に生成された塩素不純物を除去することができる。したがって、その後の工程において塩酸が発生することを抑制できるため、酸化物半導体層140がエッチングされることを抑制することができる。その結果、信頼性の高い半導体装置を得ることができる。
〈実施形態2〉
図14乃至図16を用いて、本発明の一実施形態に係る半導体装置の概要について説明する。実施形態2の半導体装置10Aは、液晶表示装置(Liquid Crystal Display Device:LCD)、表示部に有機EL素子や量子ドット等の自発光素子(Organic Light−Emitting Diode:OLED)を利用した自発光表示装置、又は電子ペーパー等の反射型表示装置の各画素や駆動回路に用いられる半導体装置について説明する。
[半導体装置10Aの構造]
図14は、本発明の一実施形態に係る半導体装置の概要を示す平面図である。また、図15は、本発明の一実施形態に係る半導体装置の概要を示すC−C’断面図である。また、図16は、本発明の一実施形態に係る半導体装置の概要を示すD−D’断面図である。図14乃至図16に示すように、半導体装置10Aは、基板100A、下地層110A、ソース・ドレイン電極150A、酸化物半導体層140A、ゲート絶縁層130A、ゲート電極120A、及び保護層160Aを有する。半導体装置10Aはトップゲート型トランジスタである。
下地層110Aは基板100A上に配置されている。ソース・ドレイン電極150Aは下地層110A上に配置されており、開口部152Aが設けられている。酸化物半導体層140Aは開口部152Aの底部に位置する下地層110A上及びソース・ドレイン電極150A上に配置される。換言すると、酸化物半導体層140Aはソース・ドレイン電極150Aから露出した下地層110A上に配置されており、ソース・ドレイン電極150Aに接続している、ということができる。
ゲート絶縁層130Aは酸化物半導体層140A上及びソース・ドレイン電極150A上に配置されている。ゲート電極120Aはゲート絶縁層130Aを介して酸化物半導体層140Aに対向して配置されている。図14に示すように、平面視において、ゲート電極120Aは酸化物半導体層140Aを覆うように配置されている。つまり、酸化物半導体層140Aのパターンはゲート電極120Aのパターンの内側に形成されている。
図15及び図16に示すように、ソース・ドレイン電極150Aが配置されていない領域、つまり、ソース・ドレイン電極150Aから露出されて酸化物半導体層140Aと接する下地層110A−1の膜厚は、ソース・ドレイン電極150A下の下地層110A−2の膜厚よりも薄膜である。
ソース・ドレイン電極150Aは互いに間隔をおいて配置された一対の電極を有しており、印加する電圧に応じて一方がソース電極となり、他方がドレイン電極となる。ここで、上記の一対の電極の間隔が半導体装置10Aのチャネル長に対応する。
保護層160Aはゲート電極120A及びゲート絶縁層130Aを覆って配置されている。
ここで、基板100A、下地層110A、ゲート電極120A、ゲート絶縁層130A、酸化物半導体層140A、ソース・ドレイン電極150A、及び保護層160Aは実施形態1に係る半導体装置10と同様の材料を用いることができる。
[半導体装置10Aの製造方法]
図17乃至図26を用いて、本発明の実施形態2に係る半導体装置10Aの製造方法について、C−C’断面図及びD−D’断面図を参照しながら説明する。図17及び図18は、本発明の一実施形態に係る半導体装置の製造方法において、ソース・ドレイン電極を形成する工程を示すC−C’断面図及びD−D’断面図である。図17及び図18に示すように、基板100A上に下地層110A及びソース・ドレイン電極150Aを成膜し、フォトリソグラフィ及びエッチングによって図14に示すソース・ドレイン電極150Aのパターンを形成する。ここで、ソース・ドレイン電極150Aのエッチングは、ソース・ドレイン電極150Aのエッチングレートと下地層110Aのエッチングレートとの選択比が大きい条件で処理することが好ましい。
ソース・ドレイン電極150Aのエッチングは塩素を含むガスを用いたドライエッチングを採用することができる。当該ドライエッチングによってソース・ドレイン電極150Aをエッチングし、ソース・ドレイン電極150Aの下層の下地層110Aの一部を露出させる。ここで、ソース・ドレイン電極150Aのエッチング残りが発生することを抑制するために、ドライエッチングによって下地層110Aが完全に露出するまでオーバーエッチングを行うことが好ましい。
ドライエッチングに用いるガスとしては、Cl、BCl、CClなどのガスを単体又は複合して用いることができる。また、ドライエッチングとしては、RIEを用いることができる。例えば、Cl及びBClを混合したガスを用いたドライエッチングを用いることができる。また、ドライエッチングとしては、RIE又は上記のガスを用いたプラズマ処理を用いることができる。
ここで、当該ドライエッチングでは、例えばSiO、SiN、SiO、SiN、AlO、AlN、AlO、AlNなどの無機絶縁材料で形成された下地層110Aはほとんどエッチングされないため、図17及び図18に示すソース・ドレイン電極150Aから露出した領域112A、114Aの下地層110Aはほとんどエッチングされていない。
ここで、領域112A、114Aの下地層110Aはドライエッチング雰囲気に曝される。換言すると、領域112A、114Aの下地層110Aは塩素を含むガスを用いたプラズマに曝される。そのため、塩素不純物が下地層110Aの表層に付着又は打ち込まれる。上記の塩素不純物は、ソース・ドレイン電極150Aのドライエッチングによるものに限定されず、その他の塩素を含むガスを用いたプラズマ処理によって生成される場合もある。
上記の塩素不純物は水と反応することで塩酸を発生させる。例えば、図17及び図18に示す構造の状態で基板を洗浄する処理などを行うと、領域112A、114Aの下地層110Aに存在する塩素不純物が水と反応して塩酸を発生させる。又は、後の工程で領域112A、114Aの下地層110A上に形成される酸化物半導体層140A中に含まれる水分が塩素不純物と反応して塩酸を発生させる。ここで塩酸が発生すると、領域112A、114A上に配置される酸化物半導体層140Aがエッチングされてしまう。したがって、上記の塩素不純物を除去する必要がある。
図19及び図20は、本発明の一実施形態に係る半導体装置の製造方法において、塩素不純物を除去する塩素除去処理を行う工程を示すC−C’断面図及びD−D’断面図である。図19及び図20に示すように、領域112A、114Aの下地層110Aに存在する塩素不純物を除去する塩素除去処理を行う。
塩素除去処理はフッ素を含むガスを用いたドライエッチングを採用することができる。当該ドライエッチングによって、塩素不純物が残存する領域112A、114Aの下地層110A、つまり、ソース・ドレイン電極150Aから露出した下地層110Aをハーフエッチングする。このドライエッチングによって、領域112A、114Aの下地層110Aの表層に存在していた塩素不純物を除去することができる。ここでハーフエッチングされた下地層110Aの膜厚は特に限定されるものではなく、ハーフエッチングされていない領域の下地層110Aの膜厚に比べて半分以上であってもよく、半分以下であってもよい。
ここで、塩素除去処理におけるドライエッチングに用いるガスとしては、CF、CHF、C、SFなどのガスを単体又は複合して用いることができる。例えば、CF及びCHFを混合したガスを用いたドライエッチングを用いることができる。また、ドライエッチングとしては、RIE又は上記のガスを用いたプラズマ処理を用いることができる。
下地層110Aのハーフエッチングの深さは、塩素不純物の存在する位置に応じて決定することができる。例えば、塩素不純物が下地層110Aの表面に付着している場合は、ドライエッチングにより塩素不純物が除去されて下地層110Aが少しでもエッチングされていればよい。一方、下地層110Aの表面から一定の深さの領域に塩素原子や塩素イオンが打ち込まれている場合は、下地層110Aは塩素原子や塩素イオンが打ち込まれている深さ以上にエッチングすることが好ましい。
上記では、塩素除去処理の方法としてフッ素を含むガスを用いたドライエッチングを例示したが、この方法に限定されない。例えば、塩素を含まないガスを用いたドライエッチングによって塩素除去処理を行ってもよい。また、ドライエッチング以外にも、プラズマ処理、逆スパッタ処理などの方法で塩素除去処理を行ってもよい。また、薬液を用いたウェットエッチングによって塩素除去処理を行ってもよい。
ここで、塩素不純物は水と反応することで塩酸を発生させるため、上記のソース・ドレイン電極150Aのドライエッチング工程と塩素除去処理工程との間を真空保持してもよい。両者の工程間を真空保持することで、大気中の水分によって塩酸が発生することを抑制することができる。
図21及び図22は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示すC−C’断面図及びD−D’断面図である。図21及び図22に示すように、下地層110A上及びソース・ドレイン電極150A上に酸化物半導体層140Aを成膜し、フォトリソグラフィ及びエッチングによって図14に示す酸化物半導体層140Aのパターンを形成する。
酸化物半導体層140Aはスパッタリング法を用いて成膜することができる。酸化物半導体層140Aのエッチングはドライエッチングで行ってもよく、ウェットエッチングで行ってもよい。ウェットエッチングで酸化物半導体層140Aをエッチングする場合、シュウ酸を含むエッチャント、リン酸を含むエッチャント、又はフッ酸を含むエッチャントを用いることができる。
図23及び図24は、本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層を形成する工程を示すC−C’断面図及びD−D’断面図である。図23及び図24に示すように、ソース・ドレイン電極150A上及び酸化物半導体層140A上にゲート絶縁層130Aを成膜する。ここで、必要に応じてゲート絶縁層130Aに開口部を設けてもよい。
図25及び図26は、本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成する工程を示すC−C’断面図及びD−D’断面図である。図25及び図26に示すように、ゲート絶縁層130A上にゲート電極120Aを成膜し、フォトリソグラフィ及びエッチングによって図14に示すゲート電極120Aのパターンを形成する。ここで、ゲート電極120Aのエッチングは、ゲート電極120Aのエッチングレートとゲート絶縁層130Aのエッチングレートとの選択比が大きい条件で処理することが好ましい。
そして、図25及び図26に示す基板の全面に保護層160Aを成膜する。上記に示す製造工程によって、本発明の実施形態2に係る半導体装置10Aを形成することができる。
以上のように、本発明の実施形態2に係る半導体装置10Aの製造方法によると、塩素を含むガスを用いたプラズマ処理によって下地層110Aの表層に生成された塩素不純物を除去することができる。したがって、その後の工程において塩酸が発生することを抑制できるため、酸化物半導体層140Aがエッチングされることを抑制することができる。その結果、信頼性の高い半導体装置を得ることができる。
〈実施形態3〉
図27及び図28を用いて、本発明の一実施形態に係る半導体装置の概要について説明する。実施形態3の半導体装置10Bは、液晶表示装置(Liquid Crystal Display Device:LCD)、表示部に有機EL素子や量子ドット等の自発光素子(Organic Light−Emitting Diode:OLED)を利用した自発光表示装置、又は電子ペーパー等の反射型表示装置の各画素や駆動回路に用いられる半導体装置について説明する。
[半導体装置10Bの構造]
半導体装置10Bの平面図は実施形態2に係る半導体装置10Aの平面図(図14)と同様なので、図14を参照して説明を行う。図27は、本発明の一実施形態に係る半導体装置の概要を示すC−C’断面図である。図28は、本発明の一実施形態に係る半導体装置の概要を示すD−D’断面図である。図27及び図28に示すように、半導体装置10Bは、基板100B、下地層110B、酸化物半導体層140B、ソース・ドレイン電極150B、ゲート絶縁層130B、ゲート電極120B、及び保護層160Bを有する。半導体装置10Bはトップゲート型トランジスタである。
下地層110Bは基板100B上に配置されている。酸化物半導体層140Bは下地層110B上に配置されている。ソース・ドレイン電極150Bは酸化物半導体層140B上に配置されており、酸化物半導体層140Bの一部を露出するようにパターニングされている。ここで、酸化物半導体層140Bから露出された領域の下地層110B−1の膜厚は、上方に酸化物半導体層140B又はソース・ドレイン電極150Bが配置された領域の下地層110B−2の膜厚よりも薄い。また、ソース・ドレイン電極150Bから露出された領域の酸化物半導体層140B−1の膜厚は、上方にソース・ドレイン電極150Bが配置された領域の酸化物半導体層140B−2の膜厚よりも薄い。
ゲート絶縁層130Bは酸化物半導体層140B上及びソース・ドレイン電極150B上に配置されている。ゲート電極120Bはゲート絶縁層130Bを介して酸化物半導体層140Bに対向して配置されている。ここで、図14と同様に、平面視において、ゲート電極120Bは酸化物半導体層140Bを覆うように配置されている。つまり、酸化物半導体層140Bのパターンはゲート電極120Bのパターンの内側に形成されている。
ソース・ドレイン電極150Bは互いに間隔をおいて配置された一対の電極を有しており、印加する電圧に応じて一方がソース電極となり、他方がドレイン電極となる。ここで、上記の一対の電極の間隔が半導体装置10Bのチャネル長に対応する。
保護層160Bはゲート電極120B及びゲート絶縁層130Bを覆って配置されている。
ここで、基板100B、下地層110B、ゲート電極120B、ゲート絶縁層130B、酸化物半導体層140B、ソース・ドレイン電極150B、及び保護層160Bは実施形態1に係る半導体装置10と同様の材料を用いることができる。
[半導体装置10Bの製造方法]
図29乃至図38を用いて、本発明の実施形態3に係る半導体装置10Bの製造方法について、C−C’断面図及びD−D’断面図を参照しながら説明する。図29及び図30は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示すC−C’断面図及びD−D’断面図である。図29及び図30に示すように、基板100B上に下地層110B及び酸化物半導体層140Bを成膜し、フォトリソグラフィ及びエッチングによって図14と同様の酸化物半導体層140Bのパターンを形成する。
酸化物半導体層140Bはスパッタリング法を用いて成膜することができる。酸化物半導体層140Bのエッチングはドライエッチングで行ってもよく、ウェットエッチングで行ってもよい。ウェットエッチングで酸化物半導体層140Bをエッチングする場合、シュウ酸を含むエッチャント、リン酸を含むエッチャント、又はフッ酸を含むエッチャントを用いることができる。
図31及び図32は、本発明の一実施形態に係る半導体装置の製造方法において、ソース・ドレイン電極を形成する工程を示すC−C’断面図及びD−D’断面図である。図31及び図32に示すように、下地層110B上及び酸化物半導体層140B上にソース・ドレイン電極150Bを形成し、フォトリソグラフィ及びエッチングによって図14と同様のソース・ドレイン電極150Bのパターンを形成する。
ソース・ドレイン電極150Bのエッチングは塩素を含むガスを用いたドライエッチングを採用することができる。当該ドライエッチングによってソース・ドレイン電極150Bをエッチングし、ソース・ドレイン電極150Bの下層の酸化物半導体層140Bの一部及び下地層110Bの一部を露出させる。ここで、ソース・ドレイン電極150Aのエッチング残りが発生することを抑制するために、ドライエッチングによって露出された酸化物半導体層140Bをハーフエッチングしている。つまり、ソース・ドレイン電極150B下に配置された酸化物半導体層140B−2の膜厚に比べて、ソース・ドレイン電極150Bから露出した酸化物半導体層140B−1の膜厚が薄くなるように酸化物半導体層140Bをエッチングする。ここでハーフエッチングされた酸化物半導体層140Bの膜厚は特に限定されるものではなく、ハーフエッチングされていない領域の酸化物半導体層140Bの膜厚に比べて半分以上であってもよく、半分以下であってもよい。
ドライエッチングに用いるガスとしては、Cl、BCl、CClなどのガスを単体又は複合して用いることができる。また、ドライエッチングとしては、RIEを用いることができる。例えば、Cl及びBClを混合したガスを用いたドライエッチングを用いることができる。また、ドライエッチングとしては、RIE又は上記のガスを用いたプラズマ処理を用いることができる。
ここで、当該ドライエッチングでは、例えばSiO、SiN、SiO、SiN、AlO、AlN、AlO、AlNなどの無機絶縁材料で形成された下地層110Bはほとんどエッチングされないため、図32に示すソース・ドレイン電極150B及び酸化物半導体層140Bから露出した領域114Bの下地層110Bはほとんどエッチングされていない。
ここで、領域114Bの下地層110Bはドライエッチング雰囲気に曝される。換言すると、領域114Bの下地層110Bは塩素を含むガスを用いたプラズマに曝される。そのため、塩素不純物が下地層110Bの表層に付着又は打ち込まれる。上記の塩素不純物は、ソース・ドレイン電極150Bのドライエッチングによるものに限定されず、その他の塩素を含むガスを用いたプラズマ処理によって生成される場合もある。
上記の塩素不純物は水と反応することで塩酸を発生させる。例えば、図31及び図32に示す構造の状態で基板を洗浄する処理などを行うと、領域114Bの下地層110Bに存在する塩素不純物が水と反応して塩酸を発生させる。又は、後の工程で領域114Bの下地層110B上に形成される酸化物半導体層140B中に含まれる水分が塩素不純物と反応して塩酸を発生させる。ここで塩酸が発生すると、領域114B上に配置される酸化物半導体層140Bがエッチングされてしまう。したがって、上記の塩素不純物を除去する必要がある。
図33及び図34は、本発明の一実施形態に係る半導体装置の製造方法において、塩素不純物を除去する塩素除去処理を行う工程を示すC−C’断面図及びD−D’断面図である。図33及び図34に示すように、領域114Bの下地層110Bに存在する塩素不純物を除去する塩素除去処理を行う。
塩素除去処理はフッ素を含むガスを用いたドライエッチングを採用することができる。当該ドライエッチングによって、塩素不純物が残存する領域114Bの下地層110B、つまり、ソース・ドレイン電極150B及び酸化物半導体層140Bから露出した下地層110Bをハーフエッチングする。このドライエッチングによって、領域114Bの下地層110Bの表層に存在していた塩素不純物を除去することができる。ここでハーフエッチングされた下地層110B−1の膜厚は特に限定されるものではなく、ハーフエッチングされていない領域の下地層110B−2の膜厚に比べて半分以上であってもよく、半分以下であってもよい。
ここで、塩素除去処理におけるドライエッチングに用いるガスとしては、CF、CHF、C、SFなどのガスを単体又は複合して用いることができる。例えば、CF及びCHFを混合したガスを用いたドライエッチングを用いることができる。また、ドライエッチングとしては、RIE又は上記のガスを用いたプラズマ処理を用いることができる。
下地層110Bのハーフエッチングの深さは、塩素不純物の存在する位置に応じて決定することができる。例えば、塩素不純物が下地層110Bの表面に付着している場合は、ドライエッチングにより塩素不純物が除去されて下地層110Bが少しでもエッチングされていればよい。一方、下地層110Bの表面から一定の深さの領域に塩素原子や塩素イオンが打ち込まれている場合は、下地層110Bは塩素原子や塩素イオンが打ち込まれている深さ以上にエッチングすることが好ましい。
上記では、塩素除去処理の方法としてフッ素を含むガスを用いたドライエッチングを例示したが、この方法に限定されない。例えば、塩素を含まないガスを用いたドライエッチングによって塩素除去処理を行ってもよい。また、ドライエッチング以外にも、プラズマ処理、逆スパッタ処理などの方法で塩素除去処理を行ってもよい。また、薬液を用いたウェットエッチングによって塩素除去処理を行ってもよい。
ここで、塩素不純物は水と反応することで塩酸を発生させるため、上記のソース・ドレイン電極150Bのドライエッチング工程と塩素除去処理工程との間を真空保持してもよい。両者の工程間を真空保持することで、大気中の水分によって塩酸が発生することを抑制することができる。
図35及び図36は、本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層を形成する工程を示すC−C’断面図及びD−D’断面図である。図35及び図36に示すように、ソース・ドレイン電極150B上及び酸化物半導体層140B上にゲート絶縁層130Bを成膜する。ここで、必要に応じてゲート絶縁層130Bに開口部を設けてもよい。
図37及び図38は、本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成する工程を示すC−C’断面図及びD−D’断面図である。図37及び図38に示すように、ゲート絶縁層130B上にゲート電極120Bを成膜し、フォトリソグラフィ及びエッチングによって図14と同様のゲート電極120Bのパターンを形成する。ここで、ゲート電極120Bのエッチングは、ゲート電極120Bのエッチングレートとゲート絶縁層130Bのエッチングレートとの選択比が大きい条件で処理することが好ましい。
そして、図37及び図38に示す基板の全面に保護層160Bを成膜する。上記に示す製造工程によって、本発明の実施形態3に係る半導体装置10Bを形成することができる。
以上のように、本発明の実施形態3に係る半導体装置10Bの製造方法によると、塩素を含むガスを用いたプラズマ処理によって下地層110Bの表層に生成された塩素不純物を除去することができる。したがって、その後の工程において塩酸が発生することを抑制できるため、酸化物半導体層140Bがエッチングされることを抑制することができる。その結果、信頼性の高い半導体装置を得ることができる。
以下、本発明の実施形態1及び実施形態2に係る半導体装置(実施例)及びその比較例の半導体装置を作製し、塩素不純物が付着又は打ち込まれた絶縁層の不純物評価、トランジスタ特性の光照射による特性変動評価、及び光学顕微鏡評価の結果について説明する。
[不純物評価]
実施形態1における領域132のゲート絶縁層130(図11参照)、及び実施形態2における領域112A、114Aの下地層110A(図17及び図18参照)の状態を再現するための試験サンプルを作製し、飛行時間型二次イオン質量分析法(Time−of−Flight Secondary Ion Mass Spectrometry;ToF−SIMS)を用いた深さ方向の不純物評価を行った結果について説明する。
図39及び図40は、本発明の実施例及び比較例の試験サンプル作製方法を示す図である。まず図39の(a)に示すように、シリコン基板200上に下地層に相当する絶縁層210としてSiOを約500nm形成した。次に、図39の(b)に示すように、絶縁層210表面に塩素を含むガスを用いたドライエッチングとして、Cl及びBClを混合したガスを用いたドライエッチングを行った(塩素エッチング220)。ここで、塩素エッチング220によって絶縁層210はほとんどエッチングされなかった。次に、図39の(c)に示すように、塩素不純物が打ち込まれた絶縁層210に対して、フッ素を含むガスを用いたドライエッチングとして、CF、CHF、及びArを混合したガスを用いたドライエッチングを行った(フッ素エッチング230)。ここで、フッ素エッチング230によって絶縁層210は約50nmエッチングされた。
ここで、塩素エッチング220及びフッ素エッチング230は以下の条件で処理した。
[塩素エッチング220の条件]
・エッチング方式:ECR(Electron Cyclotron Resonance)方式
・プロセスガス:Cl/BCl=90/60sccm
・チャンバ圧力:20mTorr
・チャンバ温度:40℃
・バイアス電力:50W
・電流値:400mA
[フッ素エッチング230の条件]
・エッチング方式:平行平板方式
・プロセスガス:CF/CHF/Ar=60/20/300sccm
・チャンバ圧力:2Torr
・チャンバ温度:25℃
・RF電力:200W
・電極間のギャップ:10mm
ここで、実施例のサンプルはフッ素エッチング230を行うが、比較例のサンプルはフッ素エッチング230を行わずに次の工程へ進めた。つまり、実施例のサンプルと比較例のサンプルとの違いは、製造方法におけるフッ素エッチング230の有無である。
次に、図40の(d)に示すように、絶縁層210上に酸化物半導体層240としてIGZOを約80nmスパッタリング法で成膜した。ここで、IGZOとして、In:Ga:Zn:O=1:1:1:4の組成比を有するIGZOターゲットを用いた。次に、図40の(e)に示すように、酸化物半導体層240上に保護層250としてSiOを約200nm形成した。図40の(e)に示した構造のサンプルに対して上方(保護層250が形成された側)からToF−SIMS分析を行った。
図41及び図42は、本発明の実施例及び比較例のサンプルを用いて評価したToF−SIMS分析結果を示す図である。図41及び図42において、絶縁層210をUC−SiO、酸化物半導体層240をIGZO、保護層250をCap−SiOと表記した。また、塩素濃度(Cl濃度)を実線で示し、酸化ガリウム濃度(GaO濃度)を点線で示し、シリコン濃度(Si濃度)を白抜きの線で示した。図41に示すように、実施例サンプルにおいては、UC−SiO、IGZO、Cap−SiOの膜中、及びこれらの膜界面のCl濃度プロファイルは特に目立った形状を示しておらず、略一定のCl濃度であることが確認された。
一方で、図42に示すように、比較例サンプルにおいては、UC−SiOとIGZOとの界面付近、及びIGZOとCap−SiOとの界面付近のCl濃度が各薄膜中に比べて高くなっていることが確認された。また、上記の両界面付近におけるCl濃度は実施例サンプルに比べて約1桁高いことが確認された。つまり、比較例サンプルでは、塩素エッチング220の処理でUC−SiOの表層に打ち込まれた塩素不純物が除去されず、各薄膜の界面にパイルアップしているが、実施例サンプルでは、UC−SiOの表層に打ち込まれた塩素不純物がフッ素エッチング230で除去されていることが確認された。
ここで、IGZOとCap−SiOとの界面付近の塩素不純物のパイルアップは、元々UC−SiOとIGZOとの界面付近に存在していた塩素不純物がCap−SiOの成膜による熱によって拡散し、IGZOとCap−SiOとの界面付近にトラップされた結果であると考えられる。この結果から、塩素不純物は熱によって拡散し、各薄膜層の界面にパイルアップすると考えられる。
[トランジスタの特性変動評価]
実施形態1に係る半導体装置10(実施例)及びその比較例の半導体装置を作製し、光照射の有無によるトランジスタ特性を評価した結果について説明する。ここで、比較例の半導体装置は、半導体装置10の製造方法において塩素除去処理が省略された方法で作製した。
ここで作製した半導体装置はL/W=6.0/6.0μmであり、図1におけるソース・ドレイン電極150の一対の電極の間隔及びソース・ドレイン電極150の幅がともに6.0μmである。トランジスタ特性の評価は、ドレイン電圧VDを10Vに固定し、ゲート電圧VGを−20Vから+20Vまで走査してドレイン電流IDを測定することでID−VG特性を得た。トランジスタ特性評価時の温度は85℃である。また、トランジスタ特性は暗室で行い、光照射は半導体装置の上方、つまり、ソース・ドレイン電極150から露出された酸化物半導体層140に対して保護層160側から光照射を行った。照射光として7000ルクスの白色LEDを用いた。
図43及び図44は、本発明の実施例及び比較例のサンプルを用いて作製したトランジスタの信頼性試験結果を示す図である。図43及び図44において、光照射を行わずに評価したトランジスタ特性(Dark特性)を実線で示し、光照射を行って評価したトランジスタ特性(Photo特性)を白抜きの線で示した。図43に示すように、実施例サンプルでは、Dark特性とPhoto特性との差がほとんどないことが確認された。一方で、図44に示すように、比較例サンプルでは、Dark特性に比べてPhoto特性はドレイン電流IDの立ち上がりがゲート電圧VGのマイナス側にシフトしており、ドレイン電流IDの立ち上がりもブロードになっていることが確認された。つまり、比較例サンプルでは、チャネルの酸化物半導体層に欠陥が発生しているのに対して、実施例サンプルでは、チャネルの酸化物半導体層の欠陥発生が抑制されていると考えられる。
[光学顕微鏡評価]
実施形態2に係る半導体装置10A(実施例)及びその比較例の半導体装置を作製し、光学顕微鏡による形状評価を行った結果について説明する。ここで、比較例の半導体装置は、半導体装置10Aの製造方法において塩素除去処理を省略した方法で作製した。
図45は、本発明の実施例のサンプルを用いて作製したトランジスタの光学顕微鏡写真を示す図である。図46は、図45のE−E’の断面模式図を示す図である。図47は、本発明の比較例のサンプルを用いて作製したトランジスタの光学顕微鏡写真を示す図である。図48は、図47のE−E’の断面模式図を示す図である。
図45に示す実施例と図47に示す比較例とを比較すると、実施例では特に目立った形状異常は確認されないが、比較例では下地層110Aと酸化物半導体層140Aとが接触する領域145Aにおいて、形状異常が発生していることが確認された。より具体的に説明すると、比較例では、領域145Aにおいて斑点149Aが確認された。この斑点149Aは図48の領域145Aにおいて、酸化物半導体層140Aがエッチングされて空洞が形成されたことが原因であることが確認されている。
図49は、本発明の実施例のサンプルを用いて作製したトランジスタの光学顕微鏡写真を示す図である。図50は、図49のF−F’の断面模式図を示す図である。図51は、本発明の比較例のサンプルを用いて作製したトランジスタの光学顕微鏡写真を示す図である。図52は、図51のF−F’の断面模式図を示す図である。
図49に示す実施例と図51に示す比較例とを比較すると、実施例では特に目立った形状異常は確認されないが、比較例では下地層110A及び酸化物半導体層140A並びに酸化物半導体層140A及びゲート絶縁層130Aが接触する領域147Aにおいて、形状異常が発生していることが確認された。より具体的に説明すると、比較例では、領域147Aにおいて斑点149Aが確認された。この斑点149Aは図52の領域147Aにおいて、酸化物半導体層140Aがエッチングされて空洞が形成されたことが原因であると考えられる。
以上の結果から、実施例は比較例に比べて、各薄膜の界面における塩素不純物のパイルアップがなく、光照射有無によるトランジスタ特性の変動が小さく、形状異常が発生しないことが確認された。つまり、実施例は比較例に比べて信頼性の高い半導体装置を得ることができた。
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
10:半導体装置
100:基板
110:下地層
112、114、132、142、145、147:領域
120:ゲート電極
130:ゲート絶縁層
140、240:酸化物半導体層
149:斑点
150:ドレイン電極
152:開口部
160、250:保護層
200:シリコン基板
210:絶縁層
220:塩素エッチング
230:フッ素エッチング

Claims (17)

  1. 絶縁層上に前記絶縁層の一部を露出する酸化物半導体層を形成し、
    前記酸化物半導体層から露出した前記絶縁層に対して塩素を含むガスを用いたプラズマ処理を行い、
    前記露出した前記絶縁層の表層の塩素不純物を除去する塩素除去処理を行うことを特徴とする半導体装置の製造方法。
  2. 前記塩素除去処理は、フッ素を含むガスを用いた第1エッチング処理であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記塩素除去処理は、前記第1エッチング処理によって前記露出した前記絶縁層をハーフエッチングすることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記フッ素を含むガスは、CF4及びCHF3を含むことを特徴とする請求項2に記載の半導体装置の製造方法。
  5. 前記プラズマ処理は、塩素を含むガスを用いた第2エッチング処理であることを特徴とする請求項2に記載の半導体装置の製造方法。
  6. 前記絶縁層上及び前記酸化物半導体層上に導電層を形成し、
    前記第2エッチング処理によって前記導電層をエッチングして前記酸化物半導体層の一部と前記絶縁層の一部とを露出することを特徴とする請求項5に記載の半導体装置の製造方法。
  7. ゲート電極を形成し、
    前記ゲート電極上に前記絶縁層を形成することを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 表面に露出した絶縁層に対して塩素を含むガスを用いたプラズマ処理を行い、
    前記露出した絶縁層の表層の塩素不純物を除去する塩素除去処理を行い、
    前記露出した絶縁層上に酸化物半導体層を形成することを特徴とする半導体装置の製造方法。
  9. 前記塩素除去処理は、フッ素を含むガスを用いた第1エッチング処理であることを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記塩素除去処理は、前記第1エッチング処理によって前記露出した絶縁層をハーフエッチングすることを特徴とする請求項9に記載の半導体装置の製造方法。
  11. 前記フッ素を含むガスは、CF4及びCHF3を含むことを特徴とする請求項9に記載の半導体装置の製造方法。
  12. 前記プラズマ処理は、塩素を含むガスを用いた第2エッチング処理であることを特徴とする請求項9に記載の半導体装置の製造方法。
  13. 前記絶縁層上に導電層を形成し、
    前記第2エッチング処理によって前記導電層をエッチングして前記絶縁層の一部を露出することを特徴とする請求項12に記載の半導体装置の製造方法。
  14. 前記酸化物半導体層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極を形成することを特徴とする請求項13に記載の半導体装置の製造方法。
  15. ゲート電極と、
    前記ゲート電極上に配置されたゲート絶縁層と、
    前記ゲート絶縁層を介して前記ゲート電極に対向して配置された酸化物半導体層と、
    前記酸化物半導体層上に配置され、前記酸化物半導体層に接続されたソース・ドレイン電極と、を有し、
    前記酸化物半導体層及び前記ソース・ドレイン電極から露出した領域の前記ゲート絶縁層の膜厚は、前記酸化物半導体層下の前記ゲート絶縁層の膜厚及び前記ソース・ドレイン電極下の前記ゲート絶縁層の膜厚よりも薄膜であることを特徴とする半導体装置。
  16. 前記酸化物半導体層下の前記ゲート絶縁層の膜厚は、前記ソース・ドレイン電極下の前記ゲート絶縁層の膜厚と同じ膜厚であることを特徴とする請求項15に記載の半導体装置。
  17. 下地層と、
    前記下地層上に配置されたソース・ドレイン電極と、
    前記ソース・ドレイン電極から露出した前記下地層上に配置され、前記ソース・ドレイン電極に接続された酸化物半導体層と、
    前記酸化物半導体層上に配置されたゲート絶縁層と、
    前記ゲート絶縁層を介して前記酸化物半導体層に対向して配置されたゲート電極と、を有し、
    前記酸化物半導体層下の前記下地層の膜厚は、前記ソース・ドレイン電極下の前記下地層の膜厚よりも薄膜であることを特徴とする半導体装置。
JP2015138011A 2015-07-09 2015-07-09 半導体装置及び半導体装置の製造方法 Active JP6457896B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015138011A JP6457896B2 (ja) 2015-07-09 2015-07-09 半導体装置及び半導体装置の製造方法
US15/189,279 US20170012134A1 (en) 2015-07-09 2016-06-22 Semiconductor device and manufacturing method of semiconductor device
CN201610509513.4A CN106409917B (zh) 2015-07-09 2016-06-30 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015138011A JP6457896B2 (ja) 2015-07-09 2015-07-09 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017022239A true JP2017022239A (ja) 2017-01-26
JP6457896B2 JP6457896B2 (ja) 2019-01-23

Family

ID=57731531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015138011A Active JP6457896B2 (ja) 2015-07-09 2015-07-09 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20170012134A1 (ja)
JP (1) JP6457896B2 (ja)
CN (1) CN106409917B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312733B (zh) * 2020-04-02 2023-06-02 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058840A (ja) * 1998-08-05 2000-02-25 Sharp Corp 半導体装置の製造方法
JP2001185541A (ja) * 1999-12-27 2001-07-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001284283A (ja) * 2000-03-30 2001-10-12 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2013084939A (ja) * 2011-09-29 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013110397A (ja) * 2011-10-24 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013123045A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015122344A (ja) * 2013-12-20 2015-07-02 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3536104B2 (ja) * 2002-04-26 2004-06-07 沖電気工業株式会社 半導体装置の製造方法
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR101316634B1 (ko) * 2006-09-29 2013-10-15 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
JP2010135771A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法
TWI438868B (zh) * 2010-07-30 2014-05-21 Au Optronics Corp 互補金氧半電晶體及其製作方法
KR101895421B1 (ko) * 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
CN102651455B (zh) * 2012-02-28 2015-11-25 京东方科技集团股份有限公司 Oled器件、amoled器件及其制造方法
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
TW201513397A (zh) * 2013-09-26 2015-04-01 Lextar Electronics Corp 發光二極體之製造方法
CN103500711B (zh) * 2013-10-15 2017-06-06 深圳市华星光电技术有限公司 薄膜晶体管的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058840A (ja) * 1998-08-05 2000-02-25 Sharp Corp 半導体装置の製造方法
JP2001185541A (ja) * 1999-12-27 2001-07-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001284283A (ja) * 2000-03-30 2001-10-12 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2013084939A (ja) * 2011-09-29 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013110397A (ja) * 2011-10-24 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013123045A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015122344A (ja) * 2013-12-20 2015-07-02 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置

Also Published As

Publication number Publication date
CN106409917B (zh) 2019-08-13
CN106409917A (zh) 2017-02-15
JP6457896B2 (ja) 2019-01-23
US20170012134A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
TWI431781B (zh) 製造薄膜電晶體元件的方法
JP5015473B2 (ja) 薄膜トランジスタアレイ及びその製法
TWI416737B (zh) 薄膜電晶體及其製造方法
JP4873528B2 (ja) 薄膜トランジスタの製造方法
TWI415265B (zh) 薄膜電晶體及其製造方法
KR20130021607A (ko) 저저항 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
JP2007073561A (ja) 薄膜トランジスタ
WO2009093410A1 (ja) 半導体素子およびその製造方法
CN112531025B (zh) 高电子迁移率晶体管
KR20130111873A (ko) 박막 트랜지스터 표시판 제조 방법
US20160013305A1 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
US20180069022A1 (en) Thin-film transistor and method of fabricating the same
CN110931566A (zh) 晶体管基底及制造其的方法和包括其的显示装置
WO2011105343A1 (ja) 半導体装置およびその製造方法ならびに表示装置
US10115745B2 (en) TFT array substrate and method of forming the same
JP6457896B2 (ja) 半導体装置及び半導体装置の製造方法
KR102280449B1 (ko) 산화물 박막트랜지스터의 제조방법
CN106469757B (zh) 半导体装置及半导体装置的制造方法
US10411132B2 (en) Thin film transistor and method for manufacturing the same
US20170194366A1 (en) Method for manufacturing thin-film transistor
CN106033731A (zh) 半导体元件及其制作方法
KR102210602B1 (ko) 산화물 박막트랜지스터 및 그 제조 방법
US8647980B2 (en) Method of forming wiring and method of manufacturing semiconductor substrates
TW202410461A (zh) 高電子遷移率電晶體及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181221

R150 Certificate of patent or registration of utility model

Ref document number: 6457896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250