JP2016192569A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016192569A
JP2016192569A JP2016130066A JP2016130066A JP2016192569A JP 2016192569 A JP2016192569 A JP 2016192569A JP 2016130066 A JP2016130066 A JP 2016130066A JP 2016130066 A JP2016130066 A JP 2016130066A JP 2016192569 A JP2016192569 A JP 2016192569A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
layer
electrode
semiconductor layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016130066A
Other languages
English (en)
Other versions
JP6259870B2 (ja
Inventor
薫 波多野
Kaoru Hatano
薫 波多野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016192569A publication Critical patent/JP2016192569A/ja
Application granted granted Critical
Publication of JP6259870B2 publication Critical patent/JP6259870B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/874—Passivation; Containers; Encapsulations including getter material or desiccant

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】信頼性の優れた酸化物半導体を用いた半導体装置を提供する。又は、信頼性の優
れた酸化物半導体を用いた発光装置を提供する。
【解決手段】酸化物半導体を用いた半導体素子と共に封止される第２の電極は、その活性
が損なわれ難い。活性な第２の電極と半導体装置に残存および／又は装置外から浸入する
水分が反応して生じる水素イオンおよび／又は水素分子が、酸化物半導体のキャリア濃度
を高め、半導体装置の信頼性を損なう原因となる。一方の面を有機層と接する第２の電極
の他方の面の側に、水素イオンおよび／又は水素分子の吸着層を設ければよい。また、第
２の電極に水素イオンおよび／又は水素分子が透過する開口部を設ければよい。
【選択図】図２

Description

本発明は、酸化物半導体を用いた半導体装置、及び発光装置に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能する半導体
素子を含む装置全般を指し、半導体回路、発光装置、表示装置、及び電子機器は全て半導
体装置である。
絶縁表面を備える基板上にアモルファスシリコン、多結晶シリコン、若しくは転載した単
結晶シリコンなどの半導体材料を用いてトランジスタを形成する技術が知られている。ア
モルファスシリコンを用いたトランジスタは電界効果移動度が低いものの、面積が大きい
ガラス基板に形成することが容易である。多結晶シリコンを用いたトランジスタは、比較
的電界効果移動度が高いもののレーザアニールなどの結晶化工程が必要であり、面積が大
きいガラス基板に形成することは必ずしも容易ではない。また、単結晶シリコンを用いた
トランジスタは優れた動作特性を備えるが、面積が大きい基板に形成することは必ずしも
容易ではない。
これに対し、半導体材料として酸化物半導体を用いたトランジスタが注目されている。例
えば、半導体材料として酸化亜鉛や、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いてトラ
ンジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献１、及
び特許文献２で開示されている。
酸化物半導体をチャネル形成領域（チャネル領域ともいう）に用いるトランジスタは、ア
モルファスシリコンを用いたトランジスタよりも高い電界効果移動度が得られている。ま
た、酸化物半導体膜はスパッタリング法などによって面積が大きいガラス基板に形成する
ことが容易であり、また３００℃以下の温度で膜形成が可能であることから、多結晶シリ
コンを用いたトランジスタよりも製造工程が簡単である。
上記酸化物半導体を用いたトランジスタは、例えば表示装置の画素部に設けるスイッチン
グ素子や駆動回路を構成するトランジスタに適用することができる。なお、表示装置の駆
動回路は例えばシフトレジスタ回路、バッファー回路、などにより構成され、さらに、シ
フトレジスタ回路及びバッファー回路は論理回路により構成される。よって駆動回路を構
成する論理回路に、酸化物半導体を用いたトランジスタを適用することにより、アモルフ
ァスシリコンを用いたトランジスタを適用する場合に比べて、駆動回路を高速に駆動でき
る。
また、上記論理回路は全て同じ導電型であるトランジスタにより構成できる。全て同一の
導電型のトランジスタを用いて論理回路を作製することにより工程を簡略にすることがで
きる。
このような酸化物半導体を用いたトランジスタが形成されたガラス基板やプラスチック基
板を用いて、液晶ディスプレイ、エレクトロルミネセンスディスプレイ（ＥＬディスプレ
イともいう）または電子ペーパなどの表示装置を提供する検討がなされている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
ところで、チャネル形成領域に酸化物半導体を用いたエンハンスメント型（ノーマリオフ
型ともいう）のトランジスタが、使用に伴いデプレッション型（ノーマリオン型ともいう
）に変化してしまうという問題がある。特に、チャネル形成領域に酸化物半導体を用いた
エンハンスメント型のトランジスタのソース電極又はドレイン電極に接続された第１の電
極と、第１の電極に重畳する第２の電極の間に発光物質を含む有機層を備えた半導体装置
において、酸化物半導体を用いたトランジスタが経時的にデプレッション型に変化し、当
該半導体装置の信頼性が損なわれてしまうという問題がある。
本発明の一態様は、このような技術的背景のもとでなされたものである。本発明の一態様
は、信頼性の優れた酸化物半導体を用いた半導体装置を提供することを課題の一とする。
又は、信頼性の優れた酸化物半導体を用いた発光装置を提供することを課題の一とする。
上記目的を達成するために、酸化物半導体を用いた半導体装置に含まれる、水素イオンお
よび水素分子に着眼した。具体的には、酸化物半導体を用いた半導体装置に設けられた活
性な導電材料が、水素原子を含む不純物（例えば水分）を還元して生じる水素イオンおよ
び水素分子に着眼した。
チャネル形成領域に酸化物半導体を用いて絶縁表面上に設けられたエンハンスメント型の
トランジスタと、トランジスタ上の層間絶縁層に設けた開口部を介してトランジスタのソ
ース電極又はドレイン電極と接続する第１の電極と、第１の電極に重畳する第２の電極の
間に発光物質を含む有機層を挟持する発光素子を有する半導体装置において、該発光素子
が備える第２の電極は水素原子を含む不純物に積極的に曝されることなく、トランジスタ
と共に封止される。従って、水素原子を含む不純物に対し活性を有する第２の電極は、封
止後もその活性が損なわれることなく、半導体装置内に存在する。
一方、水素原子を含む不純物は、酸化物半導体を用いた半導体装置に残存および／又は系
外から浸入する。特に、半導体装置から水分を完全に除去すること、および／又は大気中
からの水分の浸入を完全に防ぐことは困難である。従って、半導体素子、又は半導体装置
内に、水分を還元する活性な導電材料が存在していると、当該導電材料が残存および／又
は装置外から浸入する水分と反応して水素イオンおよび／又は水素分子を発生することに
なる。
半導体装置内で発生した水素イオンおよび／又は水素分子は、半導体素子又は半導体装置
内に拡散し、ついには酸化物半導体に到達する。水素イオンおよび／又は水素分子は、酸
化物半導体のキャリア濃度を高めるため、酸化物半導体を用いた半導体素子の特性は損な
われ、それを含む半導体装置もまた信頼性を失うことになる。
上述の課題を解決するには、一方の面を有機層と接する第２の電極の他方の面の側に、水
素イオンおよび／又は水素分子の吸着層を設ければよい。
また、第２の電極に水素イオンおよび／又は水素分子が透過する開口部を設ければよい。
すなわち、本発明の一態様は、チャネル形成領域に酸化物半導体を用いたエンハンスメン
ト型のトランジスタと、トランジスタのソース電極又はドレイン電極と接続する第１の電
極と、第１の電極に重畳する第２の電極と、第１の電極と第２の電極の間に挟持される発
光物質を含む有機層を有する発光素子とが設けられた第１の基板と、第１の基板と対向配
置され、トランジスタ及び発光素子を囲むシール材により第１の基板に固定された第２の
基板と、第１の基板と第２の基板の間に設けられた、水素イオンおよび／又は水素分子を
吸着する吸着層と、を有する半導体装置である。
上記本発明の一態様によれば、第２の電極の有機層側に生じた水素イオンおよび／又は水
素分子は、第２の電極の他方の側に設けた水素イオンおよび／又は水素分子の吸着層に移
動する。これにより、第２の電極の有機層側において、酸化物半導体のキャリア濃度を高
める原因となる水素イオンおよび／又は水素分子の濃度が低下するため、酸化物半導体を
用いた半導体素子の特性及びそれを含む半導体装置の信頼性を高めることができる。
また、本発明の一態様は、第２の電極が水素イオンおよび／又は水素分子が透過する開口
部を備える前記半導体装置である。
上記本発明の一態様によれば、第２の電極の有機層側に生じた水素イオンおよび／又は水
素分子が、第２の電極を容易に透過できる。これにより、第２の電極の有機層側において
、水素イオンおよび／又は水素分子の濃度が低下するため、酸化物半導体を用いた半導体
素子の特性及びそれを含む半導体装置の信頼性を高めることができる。
また、本発明の一態様は、水素イオンおよび／又は水素分子の吸着層が、ゼオライトおよ
び／又はパラジウムを含む半導体装置である。
また、本発明の一態様は、チャネル形成領域に酸化物半導体を用いたエンハンスメント型
のトランジスタと、トランジスタのソース電極又はドレイン電極と接続する第１の電極が
設けられた第１の基板が備える第１の電極上に発光物質を含む有機層を形成するステップ
と、有機層上に第２の電極を成膜して発光素子を形成するステップと、トランジスタ及び
発光素子を囲むシール材により、第１の基板に対向配置して第２の基板を固定して、第１
の基板と第２の基板の間に水素イオンおよび／又は水素分子を吸着する吸着層を設けるス
テップを含む半導体装置の作製方法である。
なお、本明細書において、ＥＬ層とは発光素子の一対の電極間に設けられた層を示すもの
とする。従って、電極間に挟まれた発光物質である有機化合物を含む発光層はＥＬ層の一
態様である。
また、本明細書において、物質Ａを他の物質Ｂからなるマトリクス中に分散する場合、マ
トリクスを構成する物質Ｂをホスト材料と呼び、マトリクス中に分散される物質Ａをゲス
ト材料と呼ぶものとする。なお、物質Ａ並びに物質Ｂは、それぞれ単一の物質であっても
良いし、２種類以上の物質の混合物であっても良いものとする。
なお、本明細書中において、発光装置とは画像表示デバイス、発光デバイス、もしくは光
源（照明装置含む）を指す。また、発光装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂ
ｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅ
ｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇ
ｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けら
れたモジュール、または発光素子が形成された基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓ
ｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て発光装置に含むもの
とする。
本発明によれば、信頼性の優れた酸化物半導体を用いた半導体装置を提供できる。又は、
信頼性の優れた酸化物半導体を用いた発光装置を提供できる。
実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置の画素を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置の画素を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置の作製工程を説明する図。 実施の形態に係わる半導体装置の作製工程を説明する図。 実施の形態に係わる発光素子の構成を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、チャネル形成領域に酸化物半導体を用いたエンハンスメント型のトラ
ンジスタと、トランジスタ上の層間絶縁層に設けられた開口部を介して該トランジスタの
ソース電極又はドレイン電極と接続する第１の電極と、第１の電極に重畳する第２の電極
の間に発光物質を含む有機層を挟持する発光素子を有する半導体装置において、一方の面
を該有機層と接する第２の電極の他方の面の側に、水素イオンおよび／又は水素分子の吸
着層を備える半導体装置について説明する。具体的には、発光表示装置（発光表示パネル
ともいう）について、図１乃至図５を参照して説明する。
発光表示装置の平面図を図１（Ａ）に示す。また、図１（Ａ）の切断線Ｈ−Ｉ及び切断線
Ｊ−Ｋにおける断面図を図１（Ｂ）に示す。
本実施の形態で例示する発光表示装置は、画素部４５０２、信号線駆動回路４５０３ａ、
４５０３ｂ、並びに走査線駆動回路４５０４ａ、４５０４ｂを、第１の基板４５０１の絶
縁表面上に備える。画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、並びに走
査線駆動回路４５０４ａ、４５０４ｂは、チャネル形成領域に酸化物半導体を用いるエン
ハンスメント型のトランジスタを含むトランジスタを複数有している。なお、いずれのト
ランジスタも同一の工程で同時に作製すると便宜である。
＜発光表示装置の構成＞
本実施の形態で例示する発光表示装置の画素部４５０２は画素６４００を備える。画素６
４００の等価回路を図２（Ａ）に、上面図を図２（Ｂ）に示す。画素６４００は、スイッ
チング用トランジスタ６４０１、発光素子駆動用トランジスタ６４０２、発光素子６４０
４及び容量素子６４０３を備える。
画素６４００、及び信号線駆動回路４５０３ａの断面の構成を、図１（Ｂ）を用いて説明
する。なお、図１（Ｂ）には画素６４００が備えるトランジスタ６４０２と、信号線駆動
回路４５０３ａが備えるトランジスタ４５０９が図示されている。
第１の基板４５０１上に形成されたトランジスタ４５０９、及びトランジスタ６４０２は
ｎチャネル型のトランジスタであり、チャネル形成領域に酸化物半導体層を備える。層間
絶縁層４５２７はトランジスタ４５０９、及びトランジスタ６４０２を覆って設けられ、
トランジスタがつくる凹凸を平坦にしている。第１の電極４６０１は層間絶縁層４５２７
上に形成され、層間絶縁層４５２７に形成された開口部４５２８を介して、トランジスタ
６４０２のソース電極又はドレイン電極と電気的に接続されている。
隔壁４５２９は、第１の電極４６０１上に開口部を有し、第１の電極４６０１の端部を覆
って形成されている。その開口部の側面は連続した曲率の傾斜面となるように加工されて
いる。隔壁４５２９は有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いることが
できる。特に感光性の材料を用いると、その開口部の側面に連続した曲率を持つ傾斜面を
形成できるため好ましい。
第１の電極４６０１上には発光物質を含む有機層４６０３を挟んで第２の電極４６０２が
設けられ、発光素子６４０４を構成している。
なお、駆動回路用のトランジスタ４５０９は、酸化物半導体層のチャネル形成領域と重な
る位置の層間絶縁層４５２７上にバックゲート電極４５４０を備える。バックゲート電極
４５４０を設けることによって、バイアス−熱ストレス試験（ＢＴ試験）前後におけるト
ランジスタ４５０９のしきい値電圧の変化を低減できる。なお、トランジスタ４５０９の
バックゲート電極４５４０は、その電位がゲート電極層と同じであっても異なっていても
、第２のゲート電極層として機能する。また、バックゲート電極４５４０の電位はＧＮＤ
、０Ｖ、或いはフローティング状態であってもよい。
また、発光表示装置を駆動する各種信号及び電源電位は、ＦＰＣ４５１８ａ、及び４５１
８ｂを介して信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５
０４ｂ、または画素部４５０２に供給される。
なお、接続端子電極４５１５と第１の電極４６０１は、同じ導電膜から同じ工程で形成さ
れ、端子電極４５１６とトランジスタ４５０９のソース電極及びドレイン電極は同じ導電
膜から同じ工程で形成される。なお、接続端子電極４５１５とＦＰＣ４５１８ａが有する
端子は、異方性導電膜４５１９を介して電気的に接続されている。
また、別途用意した基板上に駆動回路を形成し、本実施の形態で例示した発光表示装置の
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂに
替えて、実装してもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路
のみ、或いは一部のみを別途形成して実装しても良く、図１の構成に限定されない。
発光素子６４０４は、第１の電極４６０１と第１の電極４６０１に重畳する第２の電極４
６０２の間に発光物質を含む有機層４６０３を備える。発光物質を含む有機層４６０３は
、単数の層で構成しても、複数の層で構成してもよい。
また、本実施の形態では発光素子６４０４が発する光が第１の基板４５０１を透過して射
出する構成を例示するが、光の射出方向はこれに限定されない。
＜発光表示装置の封止構造＞
第１の基板４５０１上に形成されたトランジスタ及び発光素子は、その周囲を囲むシール
材４５０５により、第１の基板４５０１と第２の基板４５０６の間に充填材４５３０と共
に封止されている。なお、水素イオンおよび／又は水素分子の吸着層４５３１が、第１の
基板４５０１と第２の基板４５０６の間に設けられている。
トランジスタ及び発光素子を封止する第１の基板４５０１及び第２の基板４５０６は気密
性が高く、脱ガスの少ない材料が好ましい。例えば、ガラス、金属（例えば、ステンレス
フィルム）並びに耐湿性フィルム等を使用することができる。例えば複数の素材を貼り合
わせたフィルムや紫外線硬化樹脂フィルム等の保護フィルムやカバー材を用いることがで
きる。なお、導電性の材料を第１の基板４５０１に用いる場合は、絶縁表面を形成して用
いればよい。
充填材４５３０としては、水素原子を含む不純物（例えば水分）が取り除かれた不活性な
気体（例えば窒素、アルゴン等）を適用できる。また、気体の他、樹脂を用いることがで
きる。充填材に用いることができる樹脂の例として、ＰＶＣ（ポリビニルクロライド）、
アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）
またはＥＶＡ（エチレンビニルアセテート）を挙げることができる。また、紫外線硬化樹
脂または熱硬化樹脂を用いることもできる。
図１に例示する発光表示装置において、トランジスタ６４０２と発光素子６４０４はシー
ル材４５０５で囲まれ、第２の基板４５０６に設けられた水素イオンおよび／又は水素分
子の吸着層４５３１と共に、第１の基板４５０１と第２の基板４５０６の間に封止されて
いる。
水素イオンおよび／又は水素分子の吸着層４５３１は、ゼオライト、金属酸化物、水素を
吸着する金属（パラジウム等）又は合金、乃至水素を吸着する乾燥剤を用いて形成する。
また、水と反応して水素を放出しないものを用いる。
ゼオライト粉末は樹脂中に分散して用いることもできる。
金属酸化物としては、当該半導体装置が備える半導体素子に含まれる酸化物半導体と同じ
材料を用いることもできる。例えば、当該半導体装置が備えるトランジスタのチャネル形
成領域に用いられている酸化物半導体を含む膜を第２の基板４５０６に成膜し、水素イオ
ンおよび／又は水素分子の吸着層４５３１に用いることができる。吸着層４５３１中の酸
化物半導体は水素イオンおよび／又は水素分子を吸着してしまうため、水素イオンおよび
／又は水素分子がトランジスタのチャネル形成領域に拡散する現象を防止できる。
これらの層の形成方法としては、例えば塗布法や、スパッタリング法を用いることができ
る。
第２の基板４５０６に凹部を設けると、水素イオンおよび／又は水素分子の吸着層４５３
１の体積を大きくでき、水素イオンおよび／又は水素分子の吸着量を増やすことができる
。水素イオンおよび／又は水素分子の吸着量を増やすことにより、発光表示装置の信頼性
を高めることができる。
なお、第２の基板４５０６に設ける凹部には、水素イオンおよび／又は水素分子の吸着層
４５３１だけでなく、水蒸気や酸素を吸着する乾燥剤を設けることができ、便宜である。
また、第２の基板４５０６に複数の凹部を設け、水素イオンおよび／又は水素分子の吸着
層４５３１と、水蒸気や酸素を吸着する乾燥剤を異なる凹部に設けることができる。水素
イオンおよび／又は水素分子の吸着層と水蒸気や酸素を吸着する乾燥剤を異なる位置に配
置することにより、互いに反応する材料であっても使用できる。
図１とは異なる態様の発光表示装置について、図３を用いて説明する。図３に例示する発
光表示装置において、トランジスタ６４０２と発光素子６４０４はシール材４５０５で囲
まれ、発光素子６４０４の第２の電極４６０２上に水分を透過しない水素透過膜４５３２
を介して設けられた、水素イオンおよび／又は水素分子の吸着層４５３１と共に、第１の
基板４５０１と第２の基板４５０６の間に封止されている。
水素透過膜４５３２としては、例えば酸化珪素膜を用いることができる。水素イオンおよ
び／又は水素分子の吸着層４５３１と第２の電極４６０２の間に、水分を透過しない水素
透過膜４５３２を設けると充填材４５３０や吸着層中に微量に含まれる水分やパネル外か
ら吸着層や樹脂中を通って浸入する水分が発光素子中に拡散する現象を防ぐことができる
ため好ましい。なお、水素イオンおよび／又は水素分子の吸着層４５３１を第２の電極４
６０２上に直接設けることもできる。
水素イオンおよび／又は水素分子の吸着層４５３１としては、図１を用いて説明した水素
イオンおよび／又は水素分子の吸着層と同じものを適用できる。
また、保護膜を水素イオンおよび／又は水素分子の吸着層４５３１上に形成してもよい。
保護膜は酸素、水素、水分、二酸化炭素等が発光表示装置へ侵入する現象を防ぐことがで
きる。保護膜としては窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を用いることができる。
なお、発光素子６４０４の光の取り出し方向に位置する基板には、可視光を透過する基板
を用いる。可視光を透過する基板としては、例えば、ガラス板、プラスチック板、ポリエ
ステルフィルムまたはアクリルフィルムを用いることができる。
例えば、発光素子６４０４が下面射出構造、又は両面射出構造の発光素子である場合は、
第１の基板４５０１に可視光を透過する基板を用いる。また、発光素子６４０４が上面射
出構造、又は両面射出構造の発光素子である場合は、第２の基板４５０６に可視光を透過
する基板を用いる。
発光素子６４０４の光の取り出し方向に位置する基板には、光学フィルムを適宜設けるこ
とができる。光学フィルムとしては、偏光板、円偏光板（楕円偏光板を含む）、位相差板
（λ／４板、λ／２板）、乃至カラーフィルタを適宜選択して用いることができる。また
、反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低
減できるアンチグレア処理を施すことができる。
＜封止構造の変形例＞
図１乃至図３を用いて説明した発光表示装置の変形例について説明する。具体的には、発
光素子６４０４の第２の電極４６０２が、水素イオンおよび／又は水素分子が透過する開
口部を備える構成について図４を用いて説明する。
発光表示装置の画素６４００の上面図を図４に示す。図４に例示する画素６４００は、図
２に例示する画素６４００が備える構成に加え、第１の電極４６０１上に構造体４５３４
ａ及び構造体４５３４ｂが形成されている。
図４に示す切断線Ｊ−Ｋにおける断面を含む断面図を図５に示す。構造体４５３４ａ及び
構造体４５３４ｂは、共に逆テーパー状である。言い換えると、構造体４５３４ａ及び構
造体４５３４ｂは、第１の電極４６０１と接する脚部より上方に広い断面を備えている。
このような構造体を画素６４００に設けることにより、第２の電極４６０２に開口部を設
けることができる。すなわち、構造体４５３４ａ及び構造体４５３４ｂは脚部より広い断
面を上方に有するため脚部の周囲にかげが生じる。その結果、第２の電極となる導電膜の
成膜時に、脚部の周囲に成膜できない領域が形成され、その領域が開口部（例えば開口部
４５３５）となるためである。
なお、シャドーマスクを用いて第２の電極を形成する際に、第２の電極に開口部を設けて
も良い。
＜発光装置の作製方法＞
チャネル形成領域に酸化物半導体を用いたエンハンスメント型のトランジスタと、トラン
ジスタ上の層間絶縁層と、層間絶縁層に設けた開口部を介してトランジスタのソース電極
又はドレイン電極と接続する第１の電極を備える第１の基板を用いて、該第１の電極上に
発光物質を含む有機層を成膜し、有機層上に第２の電極を成膜して発光素子を形成する。
第２の基板にエッチング法、又はサンドブラスト法を用いて凹部形成し、当該凹部に水素
イオンおよび／又は水素分子の吸着層を設ける。
第１の基板に形成されたトランジスタと発光素子を囲み、且つ第２の基板に形成された凹
部を囲む位置にシール材を塗布する。なお、シール材は第１の基板及び第２の基板の少な
くとも一方に塗布する。
次いで、トランジスタ、発光素子、並びに水素イオンおよび／又は水素分子の吸着層を、
シール材を用いて第１の基板と第２の基板の間に封止する。
チャネル形成領域に酸化物半導体を用いて絶縁表面上設けられたエンハンスメント型のト
ランジスタ６４０２と、トランジスタ上の層間絶縁層４５２７に設けた開口部４５２８を
介してトランジスタのソース電極又はドレイン電極と接続する第１の電極４６０１と、第
１の電極４６０１に重畳する第２の電極４６０２の間に発光物質を含む有機層４６０３を
挟持する発光素子６４０４を有する半導体装置において、第２の電極４６０２を含む発光
素子６４０４は形成後に水素原子を含む不純物に積極的に曝されることなく、トランジス
タ６４０２と共に封止される。従って、第２の電極４６０２はその活性が損なわれること
なく、半導体装置内に存在する。
一方、水素原子を含む不純物は、酸化物半導体を用いた半導体装置に残存および／又は系
外から浸入する。特に、半導体装置から水分を完全に除去すること、および／又は大気中
からの水分の浸入を完全に防ぐことは困難である。従って、水分を還元する活性な導電材
料が半導体素子、又は半導体装置内に存在していると、当該導電材料が残存および／又は
装置外から浸入する水分と反応して水素イオンおよび／又は水素分子を発生することにな
る。
半導体装置内で発生した水素イオンおよび／又は水素分子は、半導体素子又は半導体装置
内に拡散し、ついには酸化物半導体に到達する。水素イオンおよび／又は水素分子は、酸
化物半導体のキャリア濃度を高めるため、酸化物半導体を用いた半導体素子の特性は損な
われ、それを含む半導体装置もまた信頼性を失うことになる。
本実施の形態で説明した表示装置、すなわち発光物質を含む有機層４６０３と一方の面を
接する第２の電極４６０２の他方の面の側に、水素イオンおよび／又は水素分子の吸着層
を備える発光表示装置において、第２の電極４６０２の有機層側に生じた水素イオンおよ
び／又は水素分子が、第２の電極４６０２の他方の側に設けた水素イオンおよび／又は水
素分子の吸着層に移動する。これにより、第２の電極４６０２の有機層側であって酸化物
半導体を用いた半導体素子が設けられた領域において、酸化物半導体のキャリア濃度を高
める原因となる水素イオンおよび／又は水素分子の濃度が低下し、依って酸化物半導体を
用いた半導体素子の特性及びそれを含む半導体装置の信頼性を高める効果を奏する。
また、第２の電極に水素イオンおよび／又は水素分子が透過する開口部（例えば開口部４
５３５）を設けると、第２の電極の有機層側に生じた水素イオンおよび／又は水素分子が
、第２の電極を容易に透過できる。これにより、第２の電極の有機層側であって酸化物半
導体を用いた半導体素子が設けられた領域において、水素イオンおよび／又は水素分子の
濃度が低下し、依って酸化物半導体を用いた半導体素子の特性及びそれを含む半導体装置
の信頼性を高める効果を奏する。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態２）
本実施の形態では、チャネル形成領域に酸化物半導体を用いたエンハンスメント型のトラ
ンジスタについて説明する。チャネル形成領域に酸化物半導体を用いたエンハンスメント
型のトランジスタは、ゲート絶縁膜の一方の面にゲート電極と、ゲート絶縁膜の他方の面
に酸化物半導体層と、酸化物半導体層と接して端部をゲート電極と重畳するソース電極及
びドレイン電極を有する。本実施の形態では、チャネル形成領域に酸化物半導体を用いた
エンハンスメント型のトランジスタの一例として、酸化物半導体を用いた逆スタガ型のト
ランジスタの構成、及びその作製方法の一例について図６を参照して説明する。なお、ト
ランジスタは逆スタガ型に限定されず、スタガ型、コプラナ型、乃至逆コプラナ型であっ
てもよく、チャネルエッチ型、チャネル保護型であってもよい。
なお、本実施の形態で説明するトランジスタは、実施の形態１で説明した半導体装置に適
用することができる。
＜第１のステップ：トランジスタの形成＞
図６（Ａ）乃至（Ｅ）に酸化物半導体をチャネル形成領域に用いたトランジスタの断面構
造の一例を示す。図６（Ａ）乃至（Ｅ）に示すトランジスタは、ボトムゲート構造の逆ス
タガ型トランジスタである。
本実施の形態の半導体層に用いる酸化物半導体は、ｎ型不純物である水素を酸化物半導体
から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とによりＩ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い酸化物半導体と
したものである。
なお、高純度化された酸化物半導体中ではキャリアが極めて少なく、キャリア濃度は１×
１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１
０１１／ｃｍ３未満となる。また、このようにキャリアが少ないことで、オフ状態におけ
る電流（オフ電流）は十分に小さくなる。
具体的には、上述の酸化物半導体層を具備するトランジスタでは、オフ状態でのソースと
ドレイン間のチャネル幅１μｍあたりのリーク電流（オフ電流）は、ソースとドレイン間
の電圧が３．５Ｖ、使用時の温度条件下（例えば、２５℃）において、１００ｚＡ（１×
１０−１９Ａ）以下、もしくは１０ｚＡ（１×１０−２０Ａ）以下、さらには１ｚＡ（１
×１０−２１Ａ）以下とすることができる。
また、高純度化された酸化物半導体層を具備するトランジスタは、オン電流の温度依存性
がほとんど見られず、高温状態においてもオフ電流は非常に小さいままである。
以下、図６（Ａ）乃至（Ｅ）を用い、基板５０５上に酸化物半導体をチャネル形成領域に
用いたトランジスタを作製する工程を説明する。なお、レジストマスクを用いる工程では
、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェッ
ト法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
＜１−１．絶縁表面を有する基板＞
まず、絶縁表面を有する基板５０５上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層５１１を形成する。
基板５０５は絶縁表面と水蒸気および水素ガスに対するガスバリア性を有すればよく、大
きな制限はないが、後の工程で加熱処理を行う場合は、少なくともその温度に耐えうる耐
熱性を有している必要がある。例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガ
ラスなどのガラス基板、石英基板、サファイア基板、セラミック基板等を用いることがで
きる。また、ステンレスを含む金属基板又は半導体基板の表面に絶縁膜を形成したものを
用いても良い。プラスチックなどの合成樹脂からなる可撓性を有する基板は、一般的に上
記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐えうるの
であれば用いることが可能である。なお、基板５０５の表面を、ＣＭＰ法などの研磨によ
り平坦化しておいてもよい。
本実施の形態では絶縁表面を有する基板５０５としてガラス基板を用いる。
なお、下地となる絶縁層を基板５０５とゲート電極層５１１との間に設けてもよい。当該
絶縁層には、基板５０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜
、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などから選ばれた一または
複数の膜による積層構造により形成することができる。
＜１−２．ゲート電極層＞
また、ゲート電極層５１１の材料は、モリブデン、チタン、クロム、タンタル、タングス
テン、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて
、単層で又は積層して形成することができる。なお、後の工程において行われる加熱処理
の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもでき
る。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料
と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、
タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
＜１−３．ゲート絶縁層＞
次いで、ゲート電極層５１１上にゲート絶縁層５０７を形成する。ゲート絶縁層５０７は
、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。またゲート
絶縁層５０７は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリ
コン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化
アルミニウム膜、酸化ハフニウム膜、酸化タンタル膜、または酸化ガリウム膜などから選
ばれた一または複数の膜により単層、または積層して形成することができる。
本実施の形態の酸化物半導体は、不純物を除去され、Ｉ型化又は実質的にＩ型化された酸
化物半導体（高純度化された酸化物半導体）を用いる。このような高純度化された酸化物
半導体は界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶
縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層
は、高品質化が要求される。
例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で
絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体
と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なも
のとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても
良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
なお、ゲート絶縁層５０７は後に形成される酸化物半導体層と接する。酸化物半導体層に
水素が拡散すると半導体特性が損なわれるので、ゲート絶縁層５０７は水素、水酸基およ
び水分が含まれないことが望ましい。ゲート絶縁層５０７、酸化物半導体膜５３０に水素
、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜５３０の成膜
の前処理として、スパッタリング装置の予備加熱室でゲート電極層５１１が形成された基
板５０５、又はゲート絶縁層５０７までが形成された基板５０５を予備加熱し、基板５０
５に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱
の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。な
お、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処
理は省略することもできる。またこの予備加熱は、第１の絶縁層５１６の成膜前に、ソー
ス電極層５１５ａ及びドレイン電極層５１５ｂまで形成した基板５０５にも同様に行って
もよい。
＜１−４．酸化物半導体層＞
次いで、ゲート絶縁層５０７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の酸化物半導体膜５３０を形成する（図６（Ａ）参照。）。
酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。
また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガ
ス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することがで
きる。
なお、酸化物半導体膜５３０をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層５０７の表面に付着してい
る粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは
、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成
して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素な
どを用いてもよい。
酸化物半導体膜５３０に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物
半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−
Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉ
ｎ−Ｇａ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚ
ｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体層に酸化珪素
を含ませてもよい。酸化物半導体層に結晶化を阻害する酸化珪素（ＳｉＯｘ（Ｘ＞０））
を含ませることで、製造プロセス中において酸化物半導体層の形成後に加熱処理した場合
に、結晶化してしまうのを抑制することができる。なお、酸化物半導体層は非晶質な状態
であることが好ましく、一部結晶化していてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有す
る酸化物膜、という意味であり、その組成比はとくに問わない。また、ＩｎとＧａとＺｎ
以外の元素を含んでもよい。
また、酸化物半導体膜５３０には、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記され
る薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた
一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、
またはＧａ及びＣｏなどがある。
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及
びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水
化または脱水素化は有効である。本実施の形態では、酸化物半導体膜５３０としてＩｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により成膜する。この段階
での断面図が図６（Ａ）に相当する。
酸化物半導体膜５３０をスパッタリング法で作製するためのターゲットとしては、例えば
、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物
ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及
び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数
比］、又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有す
る酸化物ターゲットを用いてもよい。
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９
．９％である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物
半導体膜は緻密な膜とすることができる。
酸化物半導体膜５３０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が
除去されたスパッタガスを導入し、上記ターゲットを用いて基板５０５上に酸化物半導体
膜５３０を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例
えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好
ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであっ
てもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）
など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるた
め、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
スパッタリング法を行う雰囲気は、希ガス（代表的にはアルゴン）、酸素、または希ガス
と酸素の混合雰囲気とすればよい。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。
なお、酸化物半導体層中に含まれる、Ｌｉ、Ｎａ、Ｋなどのアルカリ金属、及びＣａなど
のアルカリ土類金属などの不純物は低減されていることが好ましい。具体的には、ＳＩＭ
Ｓにより検出されるＬｉが５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３
以下、Ｋは５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下であること
が好ましい。
アルカリ金属、及びアルカリ土類金属は酸化物半導体にとっては悪性の不純物であり、少
ないほうがよい。特にアルカリ金属のうち、Ｎａは酸化物半導体に接する絶縁膜が酸化物
であった場合、その中に拡散し、Ｎａ＋となる。また、酸化物半導体内において、金属と
酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化（
例えば、ノーマリーオン化（しきい値の負へのシフト）、移動度の低下等）をもたらす。
加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体中の水素
の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度
が５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ
金属の濃度を上記の値にすることが強く求められる。
次いで、酸化物半導体膜５３０を第２のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。
また、ゲート絶縁層５０７にコンタクトホールを形成する場合、その工程は酸化物半導体
膜５３０の加工時に同時に行うことができる。
なお、ここでの酸化物半導体膜５３０のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜５３０のウェットエッ
チングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いること
ができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス
、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化
炭素（ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四
弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタ
ン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（
Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、２５０℃
以上７５０℃以下、または４００℃以上基板の歪み点未満とする。例えば、５００℃、３
分間以上６分間以下程度で行ってもよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水
化または脱水素化が行えるため、ガラス基板の歪み点を超える温度でも処理することがで
きる。
ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒
素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化
物半導体層への水や水素の再混入を防ぎ、酸化物半導体層５３１を得る（図６（Ｂ）参照
。）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましく
は０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純
度のＮ２Ｏガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）
方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、
好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガ
スまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理装
置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、
酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下
）とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、脱水化または脱水素化
処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主
成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ
型（真性）化する。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜５３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体
層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びド
レイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
また、ゲート絶縁層５０７にコンタクトホールを形成する場合、その工程は酸化物半導体
膜５３０に第１の加熱処理を行う前でも行った後に行ってもよい。
以上の工程により、島状の酸化物半導体層中の水素の濃度を低減し、高純度化することが
できる。それにより酸化物半導体層の安定化を図ることができる。また、ガラス転移温度
以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体層
を形成することができる。このため、大面積基板を用いてトランジスタを作製することが
でき、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化
物半導体層を用いることで、耐圧性が高く、オフ電流の著しく低いトランジスタを作製す
ることができる。上記加熱処理は、酸化物半導体層の成膜以降であれば、いつでも行うこ
とができる。
また、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地
部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域（単結晶領
域）、即ち、膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体層を形成しても
よい。例えば、３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、窒素、酸素、
希ガス、または乾燥空気の雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以
上７５０℃以下の第１の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）
を有する第１の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第
２の酸化物半導体膜を形成し、４５０℃以上８５０℃以下、好ましくは６００℃以上７０
０℃以下の第２の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、上方に
結晶成長させ、第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領
域を有する酸化物半導体層を形成してもよい。
＜１−５．ソース電極層及びドレイン電極層＞
次いで、ゲート絶縁層５０７、及び酸化物半導体層５３１上に、ソース電極層及びドレイ
ン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電極
層、及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする合金、ま
たは金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いる
ことができる。また、Ａｌ、Ｃｕなどの金属膜は、耐熱性や腐食性の問題を回避するため
に、下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗ、Ｃｒ、Ｔａ、Ｎｄ、Ｓｃ、Ｙなど
の高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タ
ングステン膜）を積層させた構成としても良い。
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを
含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタ
ン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成
膜する３層構造などが挙げられる。
また、導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸
化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、酸化インジウム酸化
亜鉛合金または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用
いることができる。
なお、導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に
持たせることが好ましい。
続いて、第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択
的にエッチングを行ってソース電極層５１５ａ、ドレイン電極層５１５ｂを形成した後、
レジストマスクを除去する（図６（Ｃ）参照）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体層５３１上で隣り合うソース電極
層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタの
チャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、
数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌ
ｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うと
よい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される
トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、
回路の動作速度を高速化できる。
なお、導電膜のエッチングの際に、酸化物半導体層５３１がエッチングされ、分断するこ
とのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみを
エッチングし、酸化物半導体層５３１を全くエッチングしないという条件を得ることは難
しく、導電膜のエッチングの際に酸化物半導体層５３１は一部のみがエッチングされ、溝
部（凹部）を有する酸化物半導体層となることもある。
本実施の形態では、導電膜としてＴｉ膜を用い、酸化物半導体層５３１にはＩｎ−Ｇａ−
Ｚｎ−Ｏ系酸化物半導体を用いたので、エッチャントとしてアンモニア過水（アンモニア
、水、過酸化水素水の混合液）を用いる。エッチャントとしてアンモニア過水を用いるこ
とにより選択的に導電膜をエッチングすることができる。
＜１−６．保護のための絶縁層＞
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴン
の混合ガスを用いてプラズマ処理を行ってもよい。プラズマ処理を行った場合、大気に触
れることなく、酸化物半導体層の一部に接する保護絶縁層となる第１の絶縁層５１６を形
成する。
第１の絶縁層５１６は、水分や、水素、酸素などの不純物を極力含まないことが望ましく
、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。ま
た第１の絶縁層５１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、第１の絶
縁層５１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる
。第１の絶縁層５１６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水
素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが
低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、第１
の絶縁層５１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いない
ことが重要である。
また、第１の絶縁層５１６には、バリア性の高い材料を用いるのが望ましい。例えば、バ
リア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、窒化酸
化アルミニウム膜、酸化アルミニウム膜、または酸化ガリウム膜などを用いることができ
る。バリア性の高い絶縁膜を用いることで、島状の酸化物半導体層内、ゲート絶縁層内、
或いは、島状の酸化物半導体層と他の絶縁層の界面とその近傍に、水分または水素などの
不純物が入り込むのを防ぐことができる。
たとえば、スパッタ法で形成された膜厚２００ｎｍの酸化ガリウム膜上に、スパッタ法で
形成された膜厚１００ｎｍの酸化アルミニウム膜を積層させた構造を有する、絶縁膜を形
成してもよい。成膜時の基板温度は、室温以上３００℃以下とすればよい。また、絶縁膜
は酸素を多く含有していることが好ましく、化学量論比を超える程度、好ましくは、化学
量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）酸素を含有していることが好
ましい。このように絶縁膜が過剰な酸素を有することにより、島状の酸化物半導体膜の界
面に酸素を供給し、酸素の欠損を低減することができる。
本実施の形態では、第１の絶縁層５１６として膜厚２００ｎｍの酸化シリコン膜を、スパ
ッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよ
く、本実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガ
ス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下
において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリ
コンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含
む雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。酸化物半導体層
に接して形成する第１の絶縁層５１６は、水分や、水素イオンや、ＯＨ−などの不純物を
含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸
化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム
膜などを用いる。
酸化物半導体膜５３０の成膜時と同様に、第１の絶縁層５１６の成膜室内の残留水分を除
去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。
クライオポンプを用いて排気した成膜室で成膜した第１の絶縁層５１６に含まれる不純物
の濃度を低減できる。また、第１の絶縁層５１６の成膜室内の残留水分を除去するための
排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。
第１の絶縁層５１６を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化
物などの不純物が除去された高純度ガスを用いることが好ましい。
なお、第１の絶縁層５１６を形成した後に、第２の加熱処理を施しても良い。加熱処理は
、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好
ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガス
は、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下
であることが望ましい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或
いは、第１の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含む第
１の絶縁層５１６が設けられた後に加熱処理が施されることによって、第１の加熱処理に
より、島状の酸化物半導体層に酸素欠損が発生していたとしても、第１の絶縁層５１６か
ら島状の酸化物半導体層に酸素が供与される。そして、島状の酸化物半導体層に酸素が供
与されることで、島状の酸化物半導体層において、ドナーとなる酸素欠損を低減し、化学
量論比を満たすことが可能である。島状の半導体層には、化学量論的組成比を超える量の
酸素が含まれていることが好ましい。その結果、島状の酸化物半導体層をｉ型に近づける
ことができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向
上を実現することができる。この第２の加熱処理を行うタイミングは、第１の絶縁層５１
６の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透光
性を有する導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすこと
なく、島状の酸化物半導体層をｉ型に近づけることができる。
また、酸素雰囲気下で島状の酸化物半導体層に加熱処理を施すことで、酸化物半導体に酸
素を添加し、島状の酸化物半導体層中においてドナーとなる酸素欠損を低減させても良い
。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０
℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが
含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（
９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の
不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
本実施の形態では、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好
ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば
、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、
酸化物半導体層の一部（チャネル形成領域）が第１の絶縁層５１６と接した状態で加熱さ
れる。
第２の加熱処理は以下の効果を奏する。前述の第１の加熱処理により、酸化物半導体層か
ら水素、水分、水酸基又は水素化物（水素化合物ともいう）等の不純物が意図的に排除さ
れる一方で、酸化物半導体を構成する主成分材料の一つである酸素が減少してしまう場合
がある。第２の加熱処理は、第１加熱処理が施された酸化物半導体層に酸素を供給するた
め、酸化物半導体層は高純度化及び電気的にＩ型（真性）化する。
以上の工程でトランジスタ５１０が形成される（図６（Ｄ）参照）。トランジスタ５１０
は、ゲート電極層５１１と、ゲート電極層５１１上のゲート絶縁層５０７と、ゲート絶縁
層５０７上においてゲート電極層５１１と重なる島状の酸化物半導体層５３１と、島状の
酸化物半導体層５３１上に形成された一対のソース電極層５１５ａ及びドレイン電極層５
１５ｂとを有する、チャネルエッチ構造である。
また、第１の絶縁層５１６に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層
形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物
などの不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をより低
減させる効果を奏する。
また、第１の絶縁層５１６に酸素を過剰に含む酸化シリコン層を用いると、第１の絶縁層
５１６形成後の加熱処理によって第１の絶縁層５１６中の酸素が酸化物半導体層５３１に
移動し、酸化物半導体層５３１の酸素濃度を向上させ、高純度化する効果を奏する。
第１の絶縁層５１６上にさらに保護絶縁層となる第２の絶縁層５０６を積層してもよい。
第２の絶縁層５０６は、例えば、ＲＦスパッタ法を用いて窒化シリコン膜を形成する。Ｒ
Ｆスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層
は、水分などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁
膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用いる。また、窒化シリコン膜、
及び窒化アルミニウム膜は、水素イオン、又は水素分子のバリア膜として特に有効であり
、第１の絶縁層５１６上に設けることが好ましい。本実施の形態では、窒化シリコン膜を
用いて第２の絶縁層５０６を形成する（図６（Ｅ）参照。）。
本実施の形態では、第２の絶縁層５０６として、第１の絶縁層５１６まで形成された基板
５０５を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含
むスパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する
。この場合においても、第１の絶縁層５１６と同様に、処理室内の残留水分を除去しつつ
第２の絶縁層５０６を成膜することが好ましい。
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以
下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよ
いし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温ま
での降温を複数回くりかえして行ってもよい。
また、酸素ドープ処理を酸化物半導体膜５３０、および／又はゲート絶縁層５０７に施し
てもよい。「酸素ドープ」とは、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオ
ン、のいずれかを含む）をバルクに添加することを言う。なお、当該「バルク」の用語は
、酸素を、薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。
また、「酸素ドープ」には、プラズマ化した酸素をバルクに添加する「酸素プラズマドー
プ」が含まれる。
酸素プラズマドープ処理は、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏ
ｕｐｌｅｄ Ｐｌａｓｍａ）方式を用いてプラズマ化した酸素を添加する方法であっても
、周波数が１ＧＨｚ以上のμ波（例えば周波数２．４５ＧＨｚ）を用いてプラズマ化した
酸素を添加する方法であってもよい。
＜１−７．平坦化のための絶縁層＞
第１の絶縁層５１６（第２の絶縁層５０６を積層した場合は第２の絶縁層５０６）上に平
坦化のための平坦化層５１７を設けることができる。平坦化層５１７としては、ポリイミ
ド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることが
できる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂
、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお
、これらの材料で形成される絶縁膜を複数積層させることで、平坦化層５１７を形成して
もよい。平坦化層５１７の形成法は、特に限定されず、その材料に応じて、スパッタ法、
ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、
印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カー
テンコーター、ナイフコーター等を用いることができる。
＜第２のステップ：第１の電極の形成＞
次いで、開口部５１８を、第１の絶縁層５１６（第２の絶縁層５０６を形成した場合は第
２の絶縁層５０６）、及び平坦化層５１７に形成する。開口部５１８はソース電極層５１
５ａ又はドレイン電極層５１５ｂに達する。
導電膜を平坦化層５１７上に形成する。第１の電極６０１としては、ゲート電極層５１１
に用いることができる導電膜、ソース電極層、及びドレイン電極層に用いる導電膜、並び
に可視光を透過する導電膜等を用いることができる。可視光を透過する導電膜としては、
例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜
鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、
インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添
加したインジウム錫酸化物、グラフェンなどの導電性材料をその例に挙げることができる
。
次いで、導電膜をパターニングして第１の電極６０１を形成する。第１の電極は開口部５
１８を介してソース電極層５１５ａ又はドレイン電極層５１５ｂと接続する（図７参照）
。
また、バックゲート電極５１９を酸化物半導体層５３１のチャネル形成領域と重なる位置
に第１の電極６０１と同一の工程で形成しても良い。
バックゲート電極を遮光性の導電膜で形成すると、トランジスタの光劣化、例えば光負バ
イアス劣化を低減でき、信頼性を向上できる。
以上のステップを実施して、ソース電極又はドレイン電極と電気的に接続された第１の電
極を備え、チャネル形成領域に酸化物半導体を用いたエンハンスメント型のトランジスタ
を作製できる。
本実施の形態で説明したトランジスタは実施の形態１の表示装置に適用できる。本実施の
形態のトランジスタを適用した実施の形態１の表示装置、すなわち発光物質を含む有機層
と一方の面を接する第２の電極の他方の面の側に、水素イオンおよび／又は水素分子の吸
着層を備える発光表示装置において、第２の電極の有機層側に生じた水素イオンおよび／
又は水素分子が、第２の電極の他方の側に設けた水素イオンおよび／又は水素分子の吸着
層に移動する。これにより、第２の電極の有機層側であって酸化物半導体を用いた半導体
素子が設けられた領域において、酸化物半導体のキャリア濃度を高める原因となる水素イ
オンおよび／又は水素分子の濃度が低下し、依って酸化物半導体を用いた半導体素子の特
性及びそれを含む半導体装置の信頼性を高める効果を奏する。
また、第２の電極に水素イオンおよび／又は水素分子が透過する開口部を設けると、第２
の電極の有機層側に生じた水素イオンおよび／又は水素分子が、第２の電極を容易に透過
できる。これにより、第２の電極の有機層側であって酸化物半導体を用いた半導体素子が
設けられた領域において、水素イオンおよび／又は水素分子の濃度が低下し、依って酸化
物半導体を用いた半導体素子の特性及びそれを含む半導体装置の信頼性を高める効果を奏
する。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態３）
本実施の形態では、実施の形態１で説明した半導体装置に適用することができる発光素子
の構成、及びその作製方法の一例について図８を参照して説明する。具体的には、チャネ
ル形成領域に酸化物半導体を用いたトランジスタのソース電極又はドレイン電極に電気的
に接続された第１の電極を陽極又は陰極の一方とし、第２の電極を他方とし、第１の電極
と第２の電極の間に発光物質を含む有機層を有する発光素子について説明する。
なお、本実施の形態で例示する発光素子の構成は、第１の電極を陽極とし、第２の電極を
陰極とすることができる。また、第１の電極を陰極とし第２の電極を陽極とすることもで
きる。なお、第１の電極と第２の電極の間に設けるＥＬ層は、第１の電極と第２の電極の
極性、及び材質に合わせて適宜構成を選択すればよい。
図８に、本実施の形態で例示する発光装置に用いることができる発光素子の構成の一例を
示す。図８に示す発光素子は、陽極１１０１と陰極１１０２の間に発光物質を含む有機層
１１０３が挟んで設けられている。陰極１１０２と発光物質を含む有機層１１０３との間
には、第１の電荷発生領域１１０６、電子リレー層１１０５、及び電子注入バッファー１
１０４が陰極１１０２側から順次積層された構造を有する。
第１の電荷発生領域１１０６において、正孔（ホール）と電子が発生し、正孔は陰極１１
０２へ移動し、電子は電子リレー層１１０５へ移動する。電子リレー層１１０５は電子輸
送性が高く、第１の電荷発生領域１１０６で生じた電子を電子注入バッファー１１０４に
速やかに受け渡す。電子注入バッファー１１０４は発光物質を含む有機層１１０３に電子
を注入する障壁を緩和し、発光物質を含む有機層１１０３への電子注入効率を高める。従
って、第１の電荷発生領域１１０６で発生した電子は、電子リレー層１１０５と電子注入
バッファー１１０４を経て、発光物質を含む有機層１１０３のＬＵＭＯ準位に注入される
。
また、電子リレー層１１０５は、第１の電荷発生領域１１０６を構成する物質と電子注入
バッファー１１０４を構成する物質が界面で反応し、互いの機能が損なわれてしまう等の
相互作用を防ぐことができる。
次に、上述した構成を備える発光素子に用いることができる具体的な材料について、陽極
、陰極、発光物質を含む有機層、第１の電荷発生領域、電子リレー層、並びに電子注入バ
ッファーの順に説明する。
＜陽極に用いることができる材料＞
陽極１１０１は、仕事関数の大きい（具体的には４．０ｅＶ以上が好ましい）金属、合金
、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。具体的には、
例えば、酸化インジウム−酸化スズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、珪
素若しくは酸化珪素を含有した酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛（
Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、酸化タングステン及び酸化亜鉛を含有した酸化
インジウム等が挙げられる。
これらの導電性金属酸化物膜は、通常スパッタにより成膜されるが、ゾル−ゲル法などを
応用して作製しても構わない。例えば、酸化インジウム−酸化亜鉛膜は、酸化インジウム
に対し１〜２０ｗｔ％の酸化亜鉛を加えたターゲットを用いてスパッタリング法により形
成することができる。また、酸化タングステン及び酸化亜鉛を含有した酸化インジウム膜
は、酸化インジウムに対し酸化タングステンを０．５〜５ｗｔ％、酸化亜鉛を０．１〜１
ｗｔ％含有したターゲットを用いてスパッタリング法により形成することができる。
この他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（
Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム
（Ｐｄ）、チタン（Ｔｉ）、または金属材料の窒化物（例えば、窒化チタン等）、モリブ
デン酸化物、バナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化
物、チタン酸化物等が挙げられる。また、ポリ（３，４−エチレンジオキシチオフェン）
／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）、ポリアニリン／ポリ（スチレン
スルホン酸）（ＰＡｎｉ／ＰＳＳ）等の導電性ポリマーを用いても良い。
但し、陽極１１０１と接して第２の電荷発生領域を設ける場合には、仕事関数を考慮せず
に様々な導電性材料を陽極１１０１に用いることができる。具体的には、仕事関数の大き
い材料だけでなく、仕事関数の小さい材料を用いることもできる。第２の電荷発生領域を
構成する材料については、第１の電荷発生領域と共に後述する。
＜陰極に用いることができる材料＞
陰極１１０２に接して第１の電荷発生領域１１０６を、発光物質を含む有機層１１０３と
の間に設ける場合、陰極１１０２は仕事関数の大小に関わらず様々な導電性材料を用いる
ことができる。
なお、陰極１１０２および陽極１１０１のうち少なくとも一方を、可視光を透過する導電
膜を用いて形成する。可視光を透過する導電膜としては、例えば酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、Ｉ
ＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物など
を挙げることができる。また、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）
の金属薄膜を用いることもできる。
＜発光物質を含む有機層に用いることができる材料＞
発光物質を含む有機層１１０３は、少なくとも発光層を含んで形成されていればよく、発
光層以外の層と積層された構造であっても良い。発光層以外の層としては、例えば正孔注
入性の高い物質、正孔輸送性の高い物質または電子輸送性の高い物質、電子注入性の高い
物質、バイポーラ性（電子及び正孔の輸送性の高い）の物質等を含む層が挙げられる。具
体的には、正孔注入層、正孔輸送層、発光層、正孔阻止層（ホールブロッキング層）、電
子輸送層、電子注入層等が挙げられ、これらを陽極側から適宜積層して用いることができ
る。
上述した発光物質を含む有機層１１０３を構成する各層に用いることができる材料につい
て、以下に具体例を示す。
正孔注入層は、正孔注入性の高い物質を含む層である。正孔注入性の高い物質としては、
例えば、モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物
、マンガン酸化物等を用いることができる。この他、フタロシアニン（略称：Ｈ２Ｐｃ）
や銅フタロシアニン（略称：ＣｕＰｃ）等のフタロシアニン系の化合物、或いはポリ（３
，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳ
Ｓ）等の高分子等によっても正孔注入層を形成することができる。
なお、第２の電荷発生領域を用いて正孔注入層を形成してもよい。正孔注入層に第２の電
荷発生領域を用いると、仕事関数を考慮せずに様々な導電性材料を陽極１１０１に用いる
ことができるのは前述の通りである。第２の電荷発生領域を構成する材料については第１
の電荷発生領域と共に後述する。
正孔輸送層は、正孔輸送性の高い物質を含む層である。正孔輸送性の高い物質としては、
例えば、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略
称：ＮＰＢまたはα−ＮＰＤ）やＮ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ジ
フェニル−［１，１’−ビフェニル］−４，４’−ジアミン（略称：ＴＰＤ）、４−フェ
ニル−４’−（９−フェニルフルオレン−９−イル）トリフェニルアミン（略称：ＢＰＡ
ＦＬＰ）、４，４’，４’’−トリス（カルバゾール−９−イル）トリフェニルアミン（
略称：ＴＣＴＡ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニ
ルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル
）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、４，４’−ビス
［Ｎ−（スピロ−９，９’−ビフルオレン−２−イル）−Ｎ―フェニルアミノ］ビフェニ
ル（略称：ＢＳＰＢ）などの芳香族アミン化合物、３−［Ｎ−（９−フェニルカルバゾー
ル−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣ
Ａ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルア
ミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチ
ル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾー
ル（略称：ＰＣｚＰＣＮ１）等が挙げられる。その他、４，４’−ジ（Ｎ−カルバゾリル
）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニ
ル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（１０−フェニル−９−アントラセニル）
フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）等のカルバゾール誘導体、等を用い
ることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有
する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のもの
を用いてもよい。なお、正孔輸送性の高い物質を含む層は、単層のものだけでなく、上記
物質からなる層が二層以上積層したものとしてもよい。
これ以外にも、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）、ポリ（４−ビニルト
リフェニルアミン）（略称：ＰＶＴＰＡ）、ポリ［Ｎ−（４−｛Ｎ’−［４−（４−ジフ
ェニルアミノ）フェニル］フェニル−Ｎ’−フェニルアミノ｝フェニル）メタクリルアミ
ド］（略称：ＰＴＰＤＭＡ）、ポリ［Ｎ，Ｎ’−ビス（４−ブチルフェニル）−Ｎ，Ｎ’
−ビス（フェニル）ベンジジン］（略称：Ｐｏｌｙ−ＴＰＤ）などの高分子化合物を正孔
輸送層に用いることができる。
発光層は、発光物質を含む層である。発光物質としては、以下に示す蛍光性化合物を用い
ることができる。例えば、Ｎ，Ｎ’−ビス［４−（９Ｈ−カルバゾール−９−イル）フェ
ニル］−Ｎ，Ｎ’−ジフェニルスチルベン−４，４’−ジアミン（略称：ＹＧＡ２Ｓ）、
４−（９Ｈ−カルバゾール−９−イル）−４’−（１０−フェニル−９−アントリル）ト
リフェニルアミン（略称：ＹＧＡＰＡ）、４−（９Ｈ−カルバゾール−９−イル）−４’
−（９，１０−ジフェニル−２−アントリル）トリフェニルアミン（略称：２ＹＧＡＰＰ
Ａ）、Ｎ，９−ジフェニル−Ｎ−［４−（１０−フェニル−９−アントリル）フェニル］
−９Ｈ−カルバゾール−３−アミン（略称：ＰＣＡＰＡ）、ペリレン、２，５，８，１１
−テトラ−ｔｅｒｔ−ブチルペリレン（略称：ＴＢＰ）、４−（１０−フェニル−９−ア
ントリル）−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミ
ン（略称：ＰＣＢＡＰＡ）、Ｎ，Ｎ’’−（２−ｔｅｒｔ−ブチルアントラセン−９，１
０−ジイルジ−４，１−フェニレン）ビス［Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フ
ェニレンジアミン］（略称：ＤＰＡＢＰＡ）、Ｎ，９−ジフェニル−Ｎ−［４−（９，１
０−ジフェニル−２−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称
：２ＰＣＡＰＰＡ）、Ｎ−［４−（９，１０−ジフェニル−２−アントリル）フェニル］
−Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン（略称：２ＤＰＡＰＰＡ
）、Ｎ，Ｎ，Ｎ’，Ｎ’，Ｎ’’，Ｎ’’，Ｎ’’’，Ｎ’’’−オクタフェニルジベン
ゾ［ｇ，ｐ］クリセン−２，７，１０，１５−テトラアミン（略称：ＤＢＣ１）、クマリ
ン３０、Ｎ−（９，１０−ジフェニル−２−アントリル）−Ｎ，９−ジフェニル−９Ｈ−
カルバゾール−３−アミン（略称：２ＰＣＡＰＡ）、Ｎ−［９，１０−ビス（１，１’−
ビフェニル−２−イル）−２−アントリル］−Ｎ，９−ジフェニル−９Ｈ−カルバゾール
−３−アミン（略称：２ＰＣＡＢＰｈＡ）、Ｎ−（９，１０−ジフェニル−２−アントリ
ル）−Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン（略称：２ＤＰＡＰ
Ａ）、Ｎ−［９，１０−ビス（１，１’−ビフェニル−２−イル）−２−アントリル］−
Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン（略称：２ＤＰＡＢＰｈＡ
）、９，１０−ビス（１，１’−ビフェニル−２−イル）−Ｎ−［４−（９Ｈ−カルバゾ
ール−９−イル）フェニル］−Ｎ−フェニルアントラセン−２−アミン（略称：２ＹＧＡ
ＢＰｈＡ）、Ｎ，Ｎ，９−トリフェニルアントラセン−９−アミン（略称：ＤＰｈＡＰｈ
Ａ）、クマリン５４５Ｔ、Ｎ，Ｎ’−ジフェニルキナクリドン（略称：ＤＰＱｄ）、ルブ
レン、５，１２−ビス（１，１’−ビフェニル−４−イル）−６，１１−ジフェニルテト
ラセン（略称：ＢＰＴ）、２−（２−｛２−［４−（ジメチルアミノ）フェニル］エテニ
ル｝−６−メチル−４Ｈ−ピラン−４−イリデン）プロパンジニトリル（略称：ＤＣＭ１
）、２−｛２−メチル−６−［２−（２，３，６，７−テトラヒドロ−１Ｈ，５Ｈ−ベン
ゾ［ｉｊ］キノリジン−９−イル）エテニル］−４Ｈ−ピラン−４−イリデン｝プロパン
ジニトリル（略称：ＤＣＭ２）、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラキス（４−メチルフェニル
）テトラセン−５，１１−ジアミン（略称：ｐ−ｍＰｈＴＤ）、７，１４−ジフェニル−
Ｎ，Ｎ，Ｎ’，Ｎ’−テトラキス（４−メチルフェニル）アセナフト［１，２−ａ］フル
オランテン−３，１０−ジアミン（略称：ｐ−ｍＰｈＡＦＤ）、２−｛２−イソプロピル
−６−［２−（１，１，７，７−テトラメチル−２，３，６，７−テトラヒドロ−１Ｈ，
５Ｈ−ベンゾ［ｉｊ］キノリジン−９−イル）エテニル］−４Ｈ−ピラン−４−イリデン
｝プロパンジニトリル（略称：ＤＣＪＴＩ）、２−｛２−ｔｅｒｔ−ブチル−６−［２−
（１，１，７，７−テトラメチル−２，３，６，７−テトラヒドロ−１Ｈ，５Ｈ−ベンゾ
［ｉｊ］キノリジン−９−イル）エテニル］−４Ｈ−ピラン−４−イリデン｝プロパンジ
ニトリル（略称：ＤＣＪＴＢ）、２−（２，６−ビス｛２−［４−（ジメチルアミノ）フ
ェニル］エテニル｝−４Ｈ−ピラン−４−イリデン）プロパンジニトリル（略称：Ｂｉｓ
ＤＣＭ）、２−｛２，６−ビス［２−（８−メトキシ−１，１，７，７−テトラメチル−
２，３，６，７−テトラヒドロ−１Ｈ，５Ｈ−ベンゾ［ｉｊ］キノリジン−９−イル）エ
テニル］−４Ｈ−ピラン−４−イリデン｝プロパンジニトリル（略称：ＢｉｓＤＣＪＴＭ
）、ＳＤ１（商品名；ＳＦＣ Ｃｏ．， Ｌｔｄ製）などが挙げられる。
また、発光物質としては、以下に示す燐光性化合物を用いることもできる。例えば、ビス
［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩ
Ｉ）テトラキス（１−ピラゾリル）ボラート（略称：ＦＩｒ６）、ビス［２−（４’，６
’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート
（略称：ＦＩｒｐｉｃ）、ビス［２−（３’，５’−ビストリフルオロメチルフェニル）
ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート（略称：Ｉｒ（ＣＦ３ｐｐ
ｙ）２（ｐｉｃ））、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，
Ｃ２’］イリジウム（ＩＩＩ）アセチルアセトナート（略称：ＦＩｒａｃａｃ）、トリス
（２−フェニルピリジナト）イリジウム（ＩＩＩ）（略称：Ｉｒ（ｐｐｙ）３）、ビス（
２−フェニルピリジナト）イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｐ
ｐｙ）２（ａｃａｃ））、ビス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）アセチ
ルアセトナート（略称：Ｉｒ（ｂｚｑ）２（ａｃａｃ））、ビス（２，４−ジフェニル−
１，３−オキサゾラト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称
：Ｉｒ（ｄｐｏ）２（ａｃａｃ））、ビス［２−（４’−パーフルオロフェニルフェニル
）ピリジナト］イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｐ−ＰＦ−ｐ
ｈ）２（ａｃａｃ））、ビス（２−フェニルベンゾチアゾラト−Ｎ，Ｃ２’）イリジウム
（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｂｔ）２（ａｃａｃ））、ビス［２−（
２’−ベンゾ［４，５−α］チエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（ＩＩＩ）
アセチルアセトナート（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））、ビス（１−フェニルイ
ソキノリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（
ｐｉｑ）２（ａｃａｃ））、（アセチルアセトナト）ビス［２，３−ビス（４−フルオロ
フェニル）キノキサリナト］イリジウム（ＩＩＩ）（略称：Ｉｒ（Ｆｄｐｑ）２（ａｃａ
ｃ））、（アセチルアセトナト）ビス（２，３，５−トリフェニルピラジナト）イリジウ
ム（ＩＩＩ）（略称：Ｉｒ（ｔｐｐｒ）２（ａｃａｃ））、２，３，７，８，１２，１３
，１７，１８−オクタエチル−２１Ｈ，２３Ｈ−ポルフィリン白金（ＩＩ）（略称：Ｐｔ
ＯＥＰ）、トリス（アセチルアセトナト）（モノフェナントロリン）テルビウム（ＩＩＩ
）（略称：Ｔｂ（ａｃａｃ）３（Ｐｈｅｎ））、トリス（１，３−ジフェニル−１，３−
プロパンジオナト）（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：Ｅｕ（Ｄ
ＢＭ）３（Ｐｈｅｎ））、トリス［１−（２−テノイル）−３，３，３−トリフルオロア
セトナト］（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：Ｅｕ（ＴＴＡ）３
（Ｐｈｅｎ））、（ジピバロイルメタナト）ビス（２，３，５−トリフェニルピラジナト
）イリジウム（ＩＩＩ）（略称：Ｉｒ（ｔｐｐｒ）２（ｄｐｍ））などが挙げられる。
なお、これらの発光物質は、ホスト材料に分散させて用いるのが好ましい。ホスト材料と
しては、例えば、ＮＰＢ（略称）、ＴＰＤ（略称）、ＴＣＴＡ（略称）、ＴＤＡＴＡ（略
称）、ＭＴＤＡＴＡ（略称）、ＢＳＰＢ（略称）などの芳香族アミン化合物、ＰＣｚＰＣ
Ａ１（略称）、ＰＣｚＰＣＡ２（略称）、ＰＣｚＰＣＮ１（略称）、ＣＢＰ（略称）、Ｔ
ＣＰＢ（略称）、ＣｚＰＡ（略称）、９−フェニル−３−［４−（１０−フェニル−９−
アントリル）フェニル］−９Ｈ−カルバゾール（略称：ＰＣｚＰＡ）、４−フェニル−４
’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣ
ＢＡ１ＢＰ）などのカルバゾール誘導体、ＰＶＫ（略称）、ＰＶＴＰＡ（略称）、ＰＴＰ
ＤＭＡ（略称）、Ｐｏｌｙ−ＴＰＤ（略称）などの高分子化合物を含む正孔輸送性の高い
物質や、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ）、トリス（４−メチ
ル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベ
ンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノ
リノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）など、キノリン
骨格またはベンゾキノリン骨格を有する金属錯体、ビス［２−（２−ヒドロキシフェニル
）ベンズオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシ
フェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、
チアゾール系配位子を有する金属錯体、さらに、２−（４−ビフェニリル）−５−（４−
ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，
３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２
−イル］ベンゼン（略称：ＯＸＤ−７）、９−［４−（５−フェニル−１，３，４−オキ
サジアゾール−２−イル）フェニル］−９Ｈ−カルバゾール（略称：ＣＯ１１）、３−（
４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，
４−トリアゾール（略称：ＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソ
キュプロイン（略称：ＢＣＰ）などの電子輸送性の高い物質を用いることができる。
電子輸送層は、電子輸送性の高い物質を含む層である。電子輸送性の高い物質としては、
例えば、Ａｌｑ（略称）、Ａｌｍｑ３（略称）、ＢｅＢｑ２（略称）、ＢＡｌｑ（略称）
など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等を用いることができる
。また、この他Ｚｎ（ＢＯＸ）２（略称）、Ｚｎ（ＢＴＺ）２（略称）などのオキサゾー
ル系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯
体以外にも、ＰＢＤ（略称）や、ＯＸＤ−７（略称）、ＣＯ１１（略称）、ＴＡＺ（略称
）、ＢＰｈｅｎ（略称）、ＢＣＰ（略称）、２−［４−（ジベンゾチオフェン−４−イル
）フェニル］−１−フェニル−１Ｈ−ベンゾイミダゾール（略称：ＤＢＴＢＩｍ−ＩＩ）
なども用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子
移動度を有する物質である。なお、正孔よりも電子の輸送性の高い物質であれば、これら
以外のものを用いてもよい。また、電子輸送層は、単層のものだけでなく、上記物質から
なる層を二層以上積層したものを用いてもよい。
また、高分子化合物を用いることもできる。例えば、ポリ［（９，９−ジヘキシルフルオ
レン−２，７−ジイル）−ｃｏ−（ピリジン−３，５−ジイル）］（略称：ＰＦ−Ｐｙ）
、ポリ［（９，９−ジオクチルフルオレン−２，７−ジイル）−ｃｏ−（２，２’−ビピ
リジン−６，６’−ジイル）］（略称：ＰＦ−ＢＰｙ）などを用いることができる。
電子注入層は、電子注入性の高い物質を含む層である。電子注入性の高い物質としては、
リチウム（Ｌｉ）、セシウム（Ｃｓ）、カルシウム（Ｃａ）、フッ化リチウム（ＬｉＦ）
、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）等のアルカリ金属、アルカ
リ土類金属、またはこれらの化合物が挙げられる。また、電子輸送性を有する物質中にア
ルカリ金属又はアルカリ土類金属又はそれらの化合物を含有させたもの、例えばＡｌｑ中
にマグネシウム（Ｍｇ）を含有させたもの等を用いることもできる。この様な構造とする
ことにより、陰極１１０２からの電子注入効率をより高めることができる。
これらの層を適宜組み合わせて発光物質を含む有機層１１０３を形成する方法としては、
種々の方法（例えば、乾式法や湿式法等）を適宜選択することができる。例えば、用いる
材料に応じて真空蒸着法、インクジェット法またはスピンコート法などを選んで用いれば
よい。また、各層で異なる方法を用いて形成してもよい。
＜電荷発生領域に用いることができる材料＞
第１の電荷発生領域１１０６、及び第２の電荷発生領域は、正孔輸送性の高い物質とアク
セプター性物質を含む領域である。なお、電荷発生領域は、同一膜中に正孔輸送性の高い
物質とアクセプター性物質を含有する場合だけでなく、正孔輸送性の高い物質を含む層と
アクセプター性物質を含む層とが積層されていても良い。但し、第１の電荷発生領域を陰
極側に設ける積層構造の場合には、正孔輸送性の高い物質を含む層が陰極１１０２と接す
る構造となり、第２の電荷発生領域を陽極側に設ける積層構造の場合には、アクセプター
性物質を含む層が陽極１１０１と接する構造となる。
なお、電荷発生領域において、正孔輸送性の高い物質に対して質量比で、０．１以上４．
０以下の比率でアクセプター性物質を添加することが好ましい。
電荷発生領域に用いるアクセプター性物質としては、遷移金属酸化物や元素周期表におけ
る第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化モリ
ブデンが特に好ましい。なお、酸化モリブデンは、吸湿性が低いという特徴を有している
。
また、電荷発生領域に用いる正孔輸送性の高い物質としては、芳香族アミン化合物、カル
バゾール誘導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー
等）など、種々の有機化合物を用いることができる。具体的には、１０−６ｃｍ２／Ｖｓ
以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の
高い物質であれば、これら以外のものを用いてもよい。
＜電子リレー層に用いることができる材料＞
電子リレー層１１０５は、第１の電荷発生領域１１０６においてアクセプター性物質がひ
き抜いた電子を速やかに受け取ることができる層である。従って、電子リレー層１１０５
は、電子輸送性の高い物質を含む層であり、またそのＬＵＭＯ準位は、第１の電荷発生領
域１１０６におけるアクセプター性物質のアクセプター準位と、発光物質を含む有機層１
１０３のＬＵＭＯ準位との間に位置する。具体的には、およそ−５．０ｅＶ以上−３．０
ｅＶ以下とするのが好ましい。
電子リレー層１１０５に用いる物質としては、例えば、ペリレン誘導体や、含窒素縮合芳
香族化合物が挙げられる。なお、含窒素縮合芳香族化合物は、安定な化合物であるため電
子リレー層１１０５に用いる物質として好ましい。さらに、含窒素縮合芳香族化合物のう
ち、シアノ基やフルオロ基などの電子吸引基を有する化合物を用いることにより、電子リ
レー層１１０５における電子の受け取りがさらに容易になるため、好ましい。
ペリレン誘導体の具体例としては、３，４，９，１０−ペリレンテトラカルボン酸二無水
物（略称：ＰＴＣＤＡ）、３，４，９，１０−ペリレンテトラカルボキシリックビスベン
ゾイミダゾール（略称：ＰＴＣＢＩ）、Ｎ，Ｎ’−ジオクチルー３，４，９，１０−ペリ
レンテトラカルボン酸ジイミド（略称：ＰＴＣＤＩ−Ｃ８Ｈ）、Ｎ，Ｎ’−ジヘキシルー
３，４，９，１０−ペリレンテトラカルボン酸ジイミド（略称：Ｈｅｘ ＰＴＣ）等が挙
げられる。
また、含窒素縮合芳香族化合物の具体例としては、ピラジノ［２，３−ｆ］［１，１０］
フェナントロリン−２，３−ジカルボニトリル（略称：ＰＰＤＮ）、２，３，６，７，１
０，１１−ヘキサシアノ−１，４，５，８，９，１２−ヘキサアザトリフェニレン（略称
：ＨＡＴ（ＣＮ）６）、２，３−ジフェニルピリド［２，３−ｂ］ピラジン（略称：２Ｐ
ＹＰＲ）、２，３−ビス（４−フルオロフェニル）ピリド［２，３−ｂ］ピラジン（略称
：Ｆ２ＰＹＰＲ）等が挙げられる。
その他にも、７，７，８，８，−テトラシアノキノジメタン（略称：ＴＣＮＱ）、１，４
，５，８，−ナフタレンテトラカルボン酸二無水物（略称：ＮＴＣＤＡ）、パーフルオロ
ペンタセン、銅ヘキサデカフルオロフタロシアニン（略称：Ｆ１６ＣｕＰｃ）、Ｎ，Ｎ’
−ビス（２，２，３，３，４，４，５，５，６，６，７，７，８，８，８−ペンタデカフ
ルオロオクチル）−１、４、５、８−ナフタレンテトラカルボン酸ジイミド（略称：ＮＴ
ＣＤＩ−Ｃ８Ｆ）、３’，４’−ジブチル−５，５’’−ビス（ジシアノメチレン）−５
，５’’−ジヒドロ−２，２’：５’，２’’−テルチオフェン（略称：ＤＣＭＴ）、メ
タノフラーレン（例えば［６，６］−フェニルＣ６１酪酸メチルエステル）等を電子リレ
ー層１１０５に用いることができる。
＜電子注入バッファーに用いることができる材料＞
電子注入バッファー１１０４は、第１の電荷発生領域１１０６から発光物質を含む有機層
１１０３への電子の注入を容易にする層である。電子注入バッファー１１０４を第１の電
荷発生領域１１０６と発光物質を含む有機層１１０３の間に設けることにより、両者の注
入障壁を緩和することができる。
電子注入バッファー１１０４には、アルカリ金属、アルカリ土類金属、希土類金属、およ
びこれらの化合物（アルカリ金属化合物（酸化リチウム等の酸化物、ハロゲン化物、炭酸
リチウムや炭酸セシウム等の炭酸塩を含む）、アルカリ土類金属化合物（酸化物、ハロゲ
ン化物、炭酸塩を含む）、または希土類金属の化合物（酸化物、ハロゲン化物、炭酸塩を
含む））等の電子注入性の高い物質を用いることが可能である。
また、電子注入バッファー１１０４が、電子輸送性の高い物質とドナー性物質を含んで形
成される場合には、電子輸送性の高い物質に対して質量比で、０．００１以上０．１以下
の比率でドナー性物質を添加することが好ましい。なお、ドナー性物質としては、アルカ
リ金属、アルカリ土類金属、希土類金属、およびこれらの化合物（アルカリ金属化合物（
酸化リチウム等の酸化物、ハロゲン化物、炭酸リチウムや炭酸セシウム等の炭酸塩を含む
）、アルカリ土類金属化合物（酸化物、ハロゲン化物、炭酸塩を含む）、または希土類金
属の化合物（酸化物、ハロゲン化物、炭酸塩を含む））の他、テトラチアナフタセン（略
称：ＴＴＮ）、ニッケロセン、デカメチルニッケロセン等の有機化合物を用いることもで
きる。なお、電子輸送性の高い物質としては、先に説明した発光物質を含む有機層１１０
３の一部に形成することができる電子輸送層の材料と同様の材料を用いて形成することが
できる。
以上のような材料を組み合わせることにより、本実施の形態に示す発光素子を作製するこ
とができる。この発光素子からは、上述した発光物質からの発光が得られ、その発光色は
発光物質の種類を変えることにより選択できる。また、発光色の異なる複数の発光物質を
用いることにより、発光スペクトルの幅を拡げて、例えば白色発光を得ることもできる。
なお、白色発光を得る場合には、互いに補色となる発光色を呈する発光物質を用いればよ
く、例えば補色となる発光色を呈する異なる層を備える構成等を用いることができる。具
体的な補色の関係としては、例えば青色と黄色、あるいは青緑色と赤色等が挙げられる。
本実施の形態で説明した発光素子は実施の形態１の表示装置に適用できる。本実施の形態
の発光素子を適用した実施の形態１の表示装置、すなわち発光物質を含む有機層と一方の
面を接する第２の電極の他方の面の側に、水素イオンおよび／又は水素分子の吸着層を備
える発光表示装置において、第２の電極の有機層側に生じた水素イオンおよび／又は水素
分子が、第２の電極の他方の側に設けた水素イオンおよび／又は水素分子の吸着層に移動
する。これにより、第２の電極の有機層側であって酸化物半導体を用いた半導体素子が設
けられた領域において、酸化物半導体のキャリア濃度を高める原因となる水素イオンおよ
び／又は水素分子の濃度が低下し、依って酸化物半導体を用いた半導体素子の特性及びそ
れを含む半導体装置の信頼性を高める効果を奏する。
また、第２の電極に水素イオンおよび／又は水素分子が透過する開口部を設けると、第２
の電極の有機層側に生じた水素イオンおよび／又は水素分子が、第２の電極を容易に透過
できる。これにより、第２の電極の有機層側であって酸化物半導体を用いた半導体素子が
設けられた領域において、水素イオンおよび／又は水素分子の濃度が低下し、依って酸化
物半導体を用いた半導体素子の特性及びそれを含む半導体装置の信頼性を高める効果を奏
する。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
５０５ 基板
５０６ 絶縁層
５０７ ゲート絶縁層
５１０ トランジスタ
５１１ ゲート電極層
５１５ａ ソース電極層
５１５ｂ ドレイン電極層
５１６ 絶縁層
５１７ 平坦化層
５１８ 開口部
５１９ バックゲート電極
５３０ 酸化物半導体膜
５３１ 酸化物半導体層
６０１ 電極
１１０１ 陽極
１１０２ 陰極
１１０３ 有機層
１１０４ 電子注入バッファー
１１０５ 電子リレー層
１１０６ 電荷発生領域
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０９ トランジスタ
４５１５ 接続端子電極
４５１６ 端子電極
４５１８ａ ＦＰＣ
４５１９ 異方性導電膜
４５２７ 層間絶縁層
４５２８ 開口部
４５２９ 隔壁
４５３０ 充填材
４５３１ 吸着層
４５３２ 水素透過膜
４５３４ａ 構造体
４５３４ｂ 構造体
４５３５ 開口部
４５４０ バックゲート電極
４６０１ 電極
４６０２ 電極
４６０３ 有機層
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ トランジスタ
６４０３ 容量素子
６４０４ 発光素子

Claims (2)

  1. 画素と、駆動回路と、が設けられた第１の基板と、
    前記画素及び前記駆動回路を囲むように設けられたシール材により、前記第１の基板に固定された第２の基板と、
    前記第１の基板と前記第２の基板との間に設けられた、ゼオライト及び／またはパラジウムを含む層と、を有し、
    前記画素は、エンハンスメント型の第１のトランジスタと、発光素子と、を有し、
    前記駆動回路は、エンハンスメント型の第２のトランジスタを有し、
    前記発光素子は、前記第１のトランジスタのソース電極またはドレイン電極と電気的に接続された第１の電極、前記第１の電極と重なる領域を有する第２の電極、及び前記第１の電極と前記第２の電極との間に挟持された発光物質を含む有機層を有し、
    前記第１のトランジスタのチャネル形成領域は、第１の酸化物半導体層に設けられ、
    前記第２のトランジスタのチャネル形成領域は、第２の酸化物半導体層に設けられ、
    前記第２のトランジスタは、バックゲート電極を有し、
    前記第１の酸化物半導体層は、表面に垂直な方向に沿うようにｃ軸が配向した結晶領域を有し、
    前記第１の酸化物半導体層は、第３の酸化物半導体層と、前記第３の酸化物半導体層上に接して設けられ、前記第３の酸化物半導体層よりも膜厚が厚い第４の酸化物半導体層と、を有し、
    前記第３の酸化物半導体層と前記第４の酸化物半導体層とは、Ｉｎと、Ｇａと、Ｚｎとを有し、
    前記第３の酸化物半導体層の表面を含む領域は、結晶領域を有し、
    前記第４の酸化物半導体層は、前記第３の酸化物半導体層の表面から上方に結晶成長した領域を有することを特徴とする半導体装置。
  2. 請求項１において、
    前記第２の酸化物半導体層は、表面に垂直な方向に沿うようにｃ軸が配向した結晶領域を有し、
    前記第２の酸化物半導体層は、第５の酸化物半導体層と、前記第５の酸化物半導体層上に接して設けられ、前記第５の酸化物半導体層よりも膜厚が厚い第６の酸化物半導体層と、を有し、
    前記第５の酸化物半導体層と前記第６の酸化物半導体層とは、Ｉｎと、Ｇａと、Ｚｎとを有し、
    前記第５の酸化物半導体層の表面を含む領域は、結晶領域を有し、
    前記第６の酸化物半導体層は、前記第５の酸化物半導体層の表面から上方に結晶成長した領域を有することを特徴とする半導体装置。
JP2016130066A 2010-09-10 2016-06-30 半導体装置の作製方法 Expired - Fee Related JP6259870B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010203341 2010-09-10
JP2010203341 2010-09-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011194985A Division JP5964565B2 (ja) 2010-09-10 2011-09-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2016192569A true JP2016192569A (ja) 2016-11-10
JP6259870B2 JP6259870B2 (ja) 2018-01-10

Family

ID=45805768

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011194985A Expired - Fee Related JP5964565B2 (ja) 2010-09-10 2011-09-07 半導体装置
JP2016130066A Expired - Fee Related JP6259870B2 (ja) 2010-09-10 2016-06-30 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011194985A Expired - Fee Related JP5964565B2 (ja) 2010-09-10 2011-09-07 半導体装置

Country Status (4)

Country Link
US (1) US11189642B2 (ja)
JP (2) JP5964565B2 (ja)
KR (1) KR20120026970A (ja)
TW (1) TW201227943A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6033594B2 (ja) * 2012-07-18 2016-11-30 国立大学法人北陸先端科学技術大学院大学 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2014013959A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102049975B1 (ko) * 2013-09-23 2020-01-08 엘지디스플레이 주식회사 표시장치 어레이 기판
KR102062353B1 (ko) * 2013-10-16 2020-01-06 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
KR102006505B1 (ko) * 2014-09-24 2019-08-02 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102556849B1 (ko) * 2016-04-12 2023-07-18 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
JP2018101681A (ja) * 2016-12-20 2018-06-28 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
US20200006570A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Contact structures for thin film transistor devices
WO2020065795A1 (ja) * 2018-09-26 2020-04-02 シャープ株式会社 表示デバイス

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US20080226902A1 (en) * 2005-07-29 2008-09-18 Saes Getters S.P. A. Getter Systems Comprising One or More Deposits of Getter Material and a Layer of Material for the Transport of Water
US20090008667A1 (en) * 2007-06-19 2009-01-08 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, method for manufacturing light emitting device, and light emitting device
JP2009059503A (ja) * 2007-08-30 2009-03-19 Canon Inc 有機ｅｌ表示装置
JP2009117278A (ja) * 2007-11-09 2009-05-28 Canon Inc 有機ｅｌ表示装置の製造方法
US20090152506A1 (en) * 2007-12-17 2009-06-18 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
US20100102313A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010177431A (ja) * 2009-01-29 2010-08-12 Fujifilm Corp 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000019533A (ja) 1998-07-02 2000-01-21 Ricoh Co Ltd 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW522453B (en) 1999-09-17 2003-03-01 Semiconductor Energy Lab Display device
JP3942770B2 (ja) 1999-09-22 2007-07-11 株式会社半導体エネルギー研究所 Ｅｌ表示装置及び電子装置
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6924594B2 (en) 2000-10-03 2005-08-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR20030012138A (ko) 2001-07-30 2003-02-12 삼성에스디아이 주식회사 유기전계발광표시장치 및 이의 봉지방법
JP4920836B2 (ja) 2001-07-30 2012-04-18 シャープ株式会社 半導体素子
JP4472238B2 (ja) 2001-08-10 2010-06-02 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003299931A (ja) 2002-04-05 2003-10-21 Sanyo Electric Industries Co Ltd ガス分離方法及びガス分離装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7230271B2 (en) 2002-06-11 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR20040009348A (ko) 2002-07-23 2004-01-31 삼성 엔이씨 모바일 디스플레이 주식회사 듀얼 타입 유기전자발광소자와 그 제조방법
JP3884351B2 (ja) * 2002-08-26 2007-02-21 株式会社 日立ディスプレイズ 画像表示装置およびその製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7541734B2 (en) * 2003-10-03 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having a layer with a metal oxide and a benzoxazole derivative
JP4062237B2 (ja) 2003-11-05 2008-03-19 株式会社デンソー 有機ｅｌ表示装置
JP2005235403A (ja) 2004-02-17 2005-09-02 Hitachi Displays Ltd 有機・ｅｌ表示装置
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7764012B2 (en) * 2004-04-16 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Light emitting device comprising reduced frame portion, manufacturing method with improve productivity thereof, and electronic apparatus
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN102738180B (zh) 2004-12-06 2018-12-21 株式会社半导体能源研究所 显示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
WO2007043354A1 (en) * 2005-09-30 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Spirofluorene derivative, material for light-emitting element, light-emitting element, light-emitting device, and electronic device
TWI460851B (zh) 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8040587B2 (en) * 2006-05-17 2011-10-18 Qualcomm Mems Technologies, Inc. Desiccant in a MEMS device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP2008171637A (ja) 2007-01-10 2008-07-24 Fuji Electric Holdings Co Ltd 透明導電膜積層体、該透明導電膜積層体を用いた有機ｅｌ素子、並びに、これらの製造方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4910780B2 (ja) * 2007-03-02 2012-04-04 セイコーエプソン株式会社 入力機能付有機エレクトロルミネッセンス装置、及び電子機器
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2008310312A (ja) 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009110785A (ja) * 2007-10-30 2009-05-21 Toppan Printing Co Ltd 有機ｅｌ素子パネル及びその製造方法
JP5071152B2 (ja) 2008-02-28 2012-11-14 ソニー株式会社 表示装置の製造方法および照明装置の製造方法
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP2010062233A (ja) * 2008-09-02 2010-03-18 Hitachi Displays Ltd 表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101672908B1 (ko) 2008-11-07 2016-11-07 엘지디스플레이 주식회사 상부발광 방식 유기전계 발광소자
US8911653B2 (en) 2009-05-21 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
JP5640478B2 (ja) * 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
CN102549757A (zh) * 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
KR101835748B1 (ko) 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
EP2486595B1 (en) 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5864163B2 (ja) 2010-08-27 2016-02-17 株式会社半導体エネルギー研究所 半導体装置の設計方法
JP5969745B2 (ja) 2010-09-10 2016-08-17 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US20080226902A1 (en) * 2005-07-29 2008-09-18 Saes Getters S.P. A. Getter Systems Comprising One or More Deposits of Getter Material and a Layer of Material for the Transport of Water
JP2009503780A (ja) * 2005-07-29 2009-01-29 サエス ゲッタース ソチエタ ペル アツィオニ １つまたは複数のゲッター材料の付着層及びｈ２ｏ移送のための材料の層を備えるゲッターシステム
US20090008667A1 (en) * 2007-06-19 2009-01-08 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, method for manufacturing light emitting device, and light emitting device
JP2009026751A (ja) * 2007-06-19 2009-02-05 Semiconductor Energy Lab Co Ltd パターン形成方法、発光装置の作製方法および発光装置
US20100253607A1 (en) * 2007-08-30 2010-10-07 Canon Kabushiki Kaisha Organic electroluminescence display apparatus
JP2009059503A (ja) * 2007-08-30 2009-03-19 Canon Inc 有機ｅｌ表示装置
JP2009117278A (ja) * 2007-11-09 2009-05-28 Canon Inc 有機ｅｌ表示装置の製造方法
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
US20090152506A1 (en) * 2007-12-17 2009-06-18 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
US20100102313A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010123938A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010177431A (ja) * 2009-01-29 2010-08-12 Fujifilm Corp 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP6259870B2 (ja) 2018-01-10
JP5964565B2 (ja) 2016-08-03
KR20120026970A (ko) 2012-03-20
JP2012079691A (ja) 2012-04-19
US11189642B2 (en) 2021-11-30
US20120061671A1 (en) 2012-03-15
TW201227943A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
JP6259870B2 (ja) 半導体装置の作製方法
JP6240268B2 (ja) 半導体装置の作製方法
JP7032509B2 (ja) 表示装置
JP5864163B2 (ja) 半導体装置の設計方法
KR101955182B1 (ko) 발광 소자, 발광 장치, 전자기기, 및 조명 장치
US20190386236A1 (en) Light-emitting element, light-emitting device, electronic device, and lighting device
JP6456588B2 (ja) 発光素子
US20170062754A1 (en) Light-Emitting Panel, Light-Emitting Device Using the Light-Emitting Panel, and Method for Manufacturing the Light-Emitting Panel
KR101753565B1 (ko) 발광 소자, 발광 장치, 전자 기기, 및 조명 장치
CN114361180A (zh) 半导体装置、包括该半导体装置的显示装置
WO2011162105A1 (en) Light-emitting element, light-emitting device, display, and electronic device
KR20160082874A (ko) 인광 화합물 및 이를 이용한 발광다이오드 및 표시장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6259870

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees