JP2016171330A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2016171330A
JP2016171330A JP2016086671A JP2016086671A JP2016171330A JP 2016171330 A JP2016171330 A JP 2016171330A JP 2016086671 A JP2016086671 A JP 2016086671A JP 2016086671 A JP2016086671 A JP 2016086671A JP 2016171330 A JP2016171330 A JP 2016171330A
Authority
JP
Japan
Prior art keywords
film
transistor
oxide semiconductor
oxygen
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016086671A
Other languages
English (en)
Other versions
JP6106786B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016171330A publication Critical patent/JP2016171330A/ja
Application granted granted Critical
Publication of JP6106786B2 publication Critical patent/JP6106786B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い
半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層を含むトランジスタの作製工程において、ゲート電極を形成
後、インライン装置にて、酸化アルミニウム膜と酸化シリコン膜と酸化物半導体膜を大気
暴露することなく連続的に形成し、さらに同インライン装置にて加熱および酸素添加処理
を行い、他の酸化アルミニウム膜でトランジスタを覆った後、熱処理を行うことで、水素
原子を含む不純物が除去され、且つ、化学量論比を超える酸素を含む領域を有する酸化物
半導体膜を形成する。該酸化物半導体膜を用いたトランジスタは、バイアス−熱ストレス
試験（ＢＴ）試験前後においてもトランジスタのしきい値電圧の変化量が低減されており
、信頼性の高いトランジスタとすることができる。
【選択図】図４

Description

半導体装置および半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよ
うな電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシ
リコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目され
ている。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であ
るインジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸化物を用
いたトランジスタが開示されている（特許文献１参照）。
特開２００６−１６５５２８号公報
しかし、酸化物半導体を有する半導体デバイスにおいて、該酸化物半導体が酸素欠損や
水分、水素などを有すると、その電気伝導度が変化する恐れがある。このような現象は、
酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる。
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与
し、信頼性の高い半導体装置を提供することを目的の一とする。また、酸化物半導体を有
する半導体デバイスのオフ電流が極めて低い（ヨクトアンペア（ｙＡ）レベル）という特
性を利用し、新しいエレクトロニクスの分野として、ヨクトロニクス（Ｙｏｃｔｏｒｏｎ
ｉｃｓ（Ｙｏｃｔｏ Ａｍｐｅｒｅ Ｅｌｅｃｔｒｏｎｉｃｓ）、ヨクトアンペアの電流
を扱うエレクトロニクス）というものを確立し、提供することを目的の一とする。
酸化物半導体層を含むトランジスタの作製工程において、酸化物半導体層を酸化アルミ
ニウム膜で挟み込むことで、酸化物半導体層からの酸素の離脱を抑制する。また、酸化物
半導体膜への熱処理によって水素原子を含む不純物（例えば、水素や水分など）を除去す
ることも可能である。さらには、タクトの速いインライン装置によって当該トランジスタ
の積層膜を連続的に形成することにより、各層の界面における不純物濃度を極めて低く抑
えることが可能になる。これにより、さらに特性の安定したトランジスタを得ることがで
きる。より具体的には、例えば、以下の作製方法とすることができる。
本発明の一態様は、ゲート電極を形成する工程と、第１の酸化アルミニウム膜（ＡｌＯ
ｘ１（ｘ１＞３／２））と第１の酸化アルミニウム膜上の酸化シリコン膜（ＳｉＯｙ（ｙ
＞２））よりなるゲート絶縁膜を形成する工程と、ゲート電極と重なるゲート絶縁膜上に
酸化物半導体膜を形成する工程と、酸化物半導体膜に電気的に接続されたソース電極層お
よびドレイン電極層を形成する工程と、第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞
３／２））を酸化物半導体膜上に形成する工程を有し、ゲート絶縁膜と酸化物半導体膜は
、第１のインライン装置にて大気暴露させることなく連続的に形成後、第１のインライン
装置にて第１の熱処理および加酸素化処理が行われることを特徴とする。
また、本発明の他の一態様は、ゲート電極を形成する工程と、第１の酸化アルミニウム
膜（ＡｌＯｘ１（ｘ１＞３／２））と第１の酸化アルミニウム膜上の第１の酸化シリコン
膜（ＳｉＯｙ１（ｙ１＞２））よりなるゲート絶縁膜をゲート電極上に形成する工程と、
ゲート電極と重なるゲート絶縁膜上に酸化物半導体膜を形成する工程と、酸化物半導体膜
に電気的に接続されたソース電極層およびドレイン電極層を形成する工程と、第２の酸化
シリコン膜（ＳｉＯｙ２（ｙ２＞２））と第２の酸化シリコン膜上の第２の酸化アルミニ
ウム膜（ＡｌＯｘ２（ｘ２＞３／２））よりなる保護層を酸化物半導体膜上に形成する工
程を有し、ゲート絶縁膜と酸化物半導体膜は、第１のインライン装置にて大気暴露させる
ことなく連続的に形成後、第１のインライン装置にて第１の熱処理および加酸素化処理が
行われ、保護層は第２のインライン装置にて大気暴露されることなく連続的に形成後、第
２のインライン装置にて第２の熱処理が行われることを特徴とする。
また、本発明の他の一態様は、ゲート電極を形成する工程と、第１の酸化アルミニウム
膜（ＡｌＯｘ１（ｘ１＞３／２））と第１の酸化アルミニウム膜上の第１の酸化シリコン
膜（ＳｉＯｙ１（ｙ１＞２））よりなるゲート絶縁膜をゲート電極上に形成する工程と、
ゲート電極と重なるゲート絶縁膜上に酸化物半導体膜を形成する工程と、酸化物半導体膜
に電気的に接続されたソース電極層およびドレイン電極層を形成する工程と、第２の酸化
シリコン膜（ＳｉＯｙ２（ｙ２＞２））と第２の酸化シリコン膜上の有機物と金属酸化物
の混合膜または透明導電酸化膜または窒素を含む酸化物半導体膜である薄膜Ｘと、薄膜Ｘ
上の第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞３／２））よりなる保護層を酸化物
半導体膜上に形成する工程を有し、ゲート絶縁膜と酸化物半導体膜は、第１のインライン
装置にて大気暴露させることなく連続的に形成後、第１のインライン装置にて第１の熱処
理および加酸素化処理が行われ、保護層は第２のインライン装置にて大気暴露されること
なく連続的に形成後、第２のインライン装置にて第２の熱処理が行われることを特徴とす
る。
上記第２の熱処理は、２７５℃以上３２５℃以下にて行われると酸素が離脱しにくい。
また、上記の半導体装置の作製方法の加酸素化処理において、酸化物半導体膜に追加で
添加される酸素の深さ方向の濃度のピークを１×１０１８／ｃｍ３以上３×１０２１／ｃ
ｍ３以下とするのが好ましい。
酸化物半導体層を有するトランジスタの作製工程において、酸化物半導体層に対して加
酸素化処理（酸素添加処理）を行い、その後、酸化物半導体への水（水素を含む）の侵入
防止機能および酸化物半導体からの酸素の脱離防止機能を有する酸化アルミニウム膜を酸
化物半導体層上に設けた状態で熱処理を行うことによって、酸化物半導体層内部（バルク
中）または、ゲート絶縁膜と酸化物半導体層の界面において、少なくとも一部に、化学量
論比をこえる酸素が存在する領域（酸素過剰領域とも表記する）を設けることができる。
なお、加酸素化処理によって添加された酸素は、酸化物半導体の格子間に存在する場合も
ある。
また、酸化物半導体には熱処理による脱水化または脱水素化処理を行い、酸化物半導体
内部の水素原子または水などの水素原子を含む不純物を除去し、酸化物半導体層を高純度
化するのが好ましい。
開示する発明の一態様である上述の構成の効果は、次のように考えると理解が容易であ
る。ただし、以下の説明は、あくまでも一考察に過ぎないことを付記する。
一般に、酸化物半導体中に含まれる酸素は下記の式（１）で示すような酸化物半導体中
の金属元素との結合と脱離の反応を動的に繰り返す。酸素が脱離した金属元素は未結合手
を有するため、酸化物半導体内部において、酸素が脱離した箇所では酸素欠損が存在する
。
Figure 2016171330
開示する発明の一態様に係る酸化物半導体層は、隣接する膜中に過剰の酸素（好ましく
は化学量論比より過剰の酸素）を含有することで、当該酸化物半導体層の酸素欠損を直ち
に補填することができる。よって、当該酸化物半導体層に存在する酸素欠損に起因するＤ
ＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）を減少させることが可能となる。例えば、酸
化物半導体層が化学量論比に一致した量の酸素を含有する場合のＤＯＳの平均密度が１０
１８ｃｍ−３以上１０１９ｃｍ−３以下程度である場合、化学量論比より過剰な酸素を含
む酸化物半導体におけるＤＯＳの平均密度は１０１５ｃｍ−３以上１０１６ｃｍ−３以下
程度となりうる。
なお、酸化物半導体層を厚くする程、トランジスタのしきい値電圧のばらつきが大きく
なる傾向が確認されている。これは、酸化物半導体層の酸素欠陥がしきい値電圧の変動の
一因であり、それが厚くなるほど酸素欠陥が増加するためと推測できる。上述のように、
開示する発明の一態様に係るトランジスタは、酸化物半導体層と隣接する膜への酸素添加
処理によって、酸化物半導体層とその周辺の膜の酸素含有量を増大させているため、上記
式（１）の動的な反応によって生じる当該酸化物半導体層の酸素欠陥を直ちに補填するこ
とが可能である。よって、開示する発明の一態様に係るトランジスタは、酸素欠陥に起因
するドナー準位が形成される時間を短くし、実質的にドナー準位をなくすことができるた
め、しきい値電圧のばらつきを抑制することができる。
酸化物半導体層やそれに隣接する膜に酸素を過剰に含ませるようにして、該酸素が放出
されないように酸化アルミニウム膜を酸化物半導体層の上下に設けることにより、酸化物
半導体中およびその上下で接する層との界面で欠陥が生成され、また、欠陥が増加するこ
とを防ぐことができる。すなわち、酸化物半導体層とそれに隣接する膜に含ませた過剰な
酸素が、酸素空孔欠陥を埋めるように作用し、かつ、酸素や水素、水分に対するバリア性
の高い酸化アルミニウム膜で酸化物半導体層を挟んでいるので、安定した電気特性を有す
る信頼性の高い半導体装置を提供することができる。また、インライン装置により、酸化
シリコン膜や酸化アルミニウム膜、酸化物半導体膜などを大気暴露することなく連続的に
形成できるため、膜界面における不純物（水分や水素など）の濃度を著しく低下させるこ
とが可能となる。これにより、安定した電気特性を有する信頼性の高い半導体装置を提供
することができる。
半導体装置の一形態を説明する平面図および断面図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する平面図および断面図。 本発明に係る、半導体装置の成膜装置のブロック図。 本発明に係る、半導体装置の成膜装置を説明する図。 本発明に係る、半導体装置の成膜装置を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 ＳＩＭＳの測定結果を示す図。 ＳＩＭＳの測定結果を示す図。 ＴＤＳの測定結果を示す図。 ＴＤＳの測定結果を示す図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する
。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様
々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発
明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層
順を示すものではない。また、本明細書において発明を特定するための事項として固有の
名称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置および半導体装置の作製方法の一形態を、図１乃至図３
を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体層を有する
トランジスタを示す。
図１に、半導体装置の例として、ボトムゲート型のトランジスタ４１０の平面図および
断面図を示す。図１（Ａ）は平面図であり、図１（Ｂ）および図１（Ｃ）は、図１（Ａ）
におけるＡ−Ｂ断面およびＣ−Ｄ断面に係る断面図である。なお、図１（Ａ）では、煩雑
になることを避けるため、トランジスタ４１０の構成要素の一部（例えば、酸化シリコン
膜４０７ａ、酸化アルミニウム膜４０７ｂなど）を省略している。
図１に示すトランジスタ４１０は、絶縁表面を有する基板４００上に、ゲート電極層４
０１、ゲート絶縁膜である酸化アルミニウム膜４０２ａおよび酸化シリコン膜４０２ｂ、
酸化物半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂおよび絶縁膜で
ある酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂを含む。
図１に示すトランジスタ４１０において、ゲート絶縁膜は、酸素を過剰に含む酸化アル
ミニウム膜４０２ａ（ＡｌＯｘ（ｘ＞３／２））と、酸素を過剰に含む酸化シリコン膜４
０２ｂ（ＳｉＯｘ（ｘ＞２））の積層である。酸化物半導体層４０３は、酸素添加処理が
行われており、酸素過剰領域を有する。酸素添加処理を行うことにより、酸化物半導体層
４０３に化学量論比より過剰に酸素を含有させることができるので、トランジスタ４１０
の信頼性が高められる。また、酸化アルミニウム膜４０２ａは、当該酸素過剰領域からの
酸素脱離を抑制する効果を有する。
また、トランジスタ４１０は、酸素を過剰に含む酸化シリコン膜４０７ａ（ＳｉＯｘ（
ｘ＞２））と、酸素を過剰に含む酸化アルミニウム膜４０７ｂ（ＡｌＯｘ（ｘ＞３／２）
）の積層を有する。酸化アルミニウムは、水分、酸素、その他の不純物を透過させにくい
というバリア機能を有しているため、デバイス完成後に水分等の不純物が外部より侵入す
るのを防ぐことができる。また、酸化物半導体層４０３より酸素が放出されるのを防ぐこ
とができる。この効果は、酸化アルミニウム膜４０２ａおよび酸化アルミニウム膜４０７
ｂで酸化物半導体層４０３を挟み込むことでより顕著になる。なお、酸化シリコン膜４０
７ａは設けなくてもよい。
また、ゲート絶縁膜もまた、酸素過剰領域を有するのが好ましい。ゲート絶縁膜が酸素
過剰領域を有していると、酸化物半導体層４０３からゲート絶縁膜への酸素の移動を防ぐ
ことができ、かつ、酸化シリコン膜４０２ｂから酸化物半導体層４０３への酸素の供給を
行うこともできるためである。
なお、トランジスタ４１０上には、さらに絶縁膜が設けられていても良い。また、ソー
ス電極層４０５ａやドレイン電極層４０５ｂと配線とを電気的に接続させるために、酸化
シリコン膜４０７ａ、酸化アルミニウム膜４０７ｂなどには開口が形成されていても良い
。また、酸化物半導体層４０３の上方に、さらに、第２のゲート電極を有していても良い
。
図２（Ａ）乃至図２（Ｄ）にトランジスタ４１０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、フォトリソグラフィ工程
によりゲート電極層４０１を形成する。なお、レジストマスクをインクジェット法で形成
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを削減できる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少な
くとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バ
リウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板
、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコン
などの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体
基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられた
ものを基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓
性基板上に酸化物半導体を含むトランジスタを直接形成してもよいし、他の基板に剥離層
を設けて剥離層の上にトランジスタ等を形成した後、形成したトランジスタを剥離層を用
いて剥離し、可撓性基板に転置してもよい。
下地膜となる絶縁膜を基板４００とゲート電極層４０１との間に設けてもよい。下地膜
は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シ
リコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一または複数の
膜による積層構造により形成することができる。
また、ゲート電極層４０１は、プラズマＣＶＤ法またはスパッタリング法等により、モ
リブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウ
ム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形
成することができる。
次いで、ゲート電極層４０１上に酸化アルミニウム膜４０２ａをプラズマＣＶＤ法また
はスパッタリング法等により形成する。続いて、酸化アルミニウム膜４０２ａ上に酸化シ
リコン膜４０２ｂをプラズマＣＶＤ法またはスパッタリング法等により形成する。さらに
、酸化シリコン膜４０２ｂ上に酸化物半導体膜を形成し、フォトリソ工程などにより島状
に加工して酸化物半導体層４０３とする。酸化アルミニウム膜４０２ａから酸化物半導体
膜の形成までは連続的に処理すると好ましい。また、酸化物半導体膜形成後、熱処理と酸
素添加処理を順に行うとより好ましい（図２（Ａ）参照）。これにより、各膜中の水分や
水素の脱離と酸化物半導体層４０３への酸素添加を行うことができる。
また、成膜後の熱処理によって、膜質、酸化物半導体との界面特性が改質される絶縁膜
をゲート絶縁膜として用いても良い。いずれにしても、ゲート絶縁膜としての膜質が良好
であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成で
きるものであれば良い。
なお、ゲート絶縁膜は酸素過剰領域を有すると、酸化物半導体層４０３の酸素欠損を補
填することが可能であるため好ましい。
酸化物半導体層４０３は、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０
ｎｍ以下で形成する。酸化物半導体層４０３は、非単結晶または非晶質であって、以下で
示す酸化物を用いることができる。
酸化物半導体には、Ｉｎ、Ｇａ、ＺｎおよびＳｎから選ばれた２種以上を含む金属酸化
物材料を用いればよい。例えば、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−
Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇ
ａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ
−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−
Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材
料や、単元系金属酸化物であるＩｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料
などを用いればよい。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外のもの、例
えばＳｉＯ２を含ませてもよい。
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体とは、インジウム（Ｉｎ）、
ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比
は問わない。
また、酸化物半導体には、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料
を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた
一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、Ｇａおよび
Ｍｎ、またはＧａおよびＣｏなどがある。
なお、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの
組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル比に換
算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５
：１〜１．５：１（モル比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする
。例えば、Ｉｎ−Ｚｎ−Ｏ系の酸化物半導体の形成に用いるターゲットは、原子数比がＩ
ｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
また、酸化物半導体は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質な
どの状態をとる。
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃ
ｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ
膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜
である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであるこ
とが多い。また、透過型顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結
晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレイ
ンバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起
因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃い、かつ、ａｂ面に垂直な方向から見て
三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状ま
たは金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ
軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合
、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、
−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡ
ＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被
形成面の近傍に対し、表面の近傍では結晶部の占める割合が高くなることがある。また、
ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が
非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形
成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。
なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、ま
たは成膜後に熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変
動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
酸化物半導体膜は、スパッタリング法、分子線エピタキシー法、原子層堆積法またはパ
ルスレーザー蒸着法により形成する。ここでは、スパッタリング法により形成することが
できる。
酸化物半導体膜をＣＡＡＣ−ＯＳ膜とする際には、基板４００を加熱しながら酸化物半
導体膜を形成すればよく、基板４００を加熱する温度としては、１５０℃以上４５０℃以
下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とする。なお、酸化物
半導体膜の形成時に、基板を加熱する温度を高くすることで、非晶質な部分に対して結晶
部分の占める割合の多いＣＡＡＣ−ＯＳ膜とすることができる。
スパッタリング法により酸化物半導体膜を形成する際、できる限り酸化物半導体膜に含
まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、スパッタリン
グ装置の処理室内に供給する雰囲気ガスとして、水素、水、水酸基または水素化物などの
不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、および希ガスと酸素
との混合ガスを適宜用いる。このときの酸素分圧は高いほうが好ましく、雰囲気ガスを全
て酸素にしてもよい。さらには、該処理室の排気は、水の排気能力の高いクライオポンプ
または水素の排気能力の高いスパッタイオンポンプを用いればよい。
また、ゲート絶縁膜および酸化物半導体膜は、大気解放することなく連続的に形成する
。ゲート絶縁膜を形成する面またはゲート絶縁膜表面は、できるだけ平坦であることが好
ましい。これにより、酸化物半導体膜のＣＡＡＣ−ＯＳ膜化を容易にできる。このような
面の平坦度は、算術平均粗さ（Ｒａ）で１ｎｍ以下、好ましくは０．５ｎｍ以下とすれば
よい。例えば、基板４００上に設けられたゲート電極層４０１の表面に付着した水素を含
む不純物を、熱処理またはプラズマ処理で除去した後、大気に解放することなくゲート絶
縁膜を形成し、続けて大気に解放することなく酸化物半導体膜を形成する。このようにす
ることで、ゲート電極層４０１の表面に付着した水素を含む不純物を低減し、また、ゲー
ト電極層４０１と酸化アルミニウム膜４０２ａとの界面、および、酸化シリコン膜４０２
ｂと酸化物半導体膜との界面に、大気成分が付着することを抑制できる。その結果、電気
特性が良好で、信頼性の高いトランジスタ４１０を作製することができる。
酸化物半導体膜を形成後、熱処理（第１の熱処理）を行うことが望ましい。この第１の
熱処理によって酸化物半導体膜中の、過剰な水素（水や水酸基を含む）を除去し、酸化物
半導体膜の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。第１
の熱処理の温度は、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、
かつ、基板の歪み点未満とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下
、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜は大気に触れさ
せず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻
射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａ
ｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラ
ンプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である
。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴ
ンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体
が用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数
分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよ
い。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱
温度を超える温度条件であっても適用が可能となる。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン
等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望
ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガス
の純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上
（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから
、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。このような脱水
化処理、脱水素化処理は、一回に限らず複数回行っても良い。なお、第１の熱処理中に、
不活性ガスを酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処
理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することが
でき、酸化物半導体層をよりｉ型化または実質的にｉ型化にすることができる。
次に、酸化物半導体層４０３に酸素４２１の添加処理を行い、酸素過剰領域を形成する
（図２（Ａ）参照）。酸素添加処理を行うことにより、酸素４２１を酸化物半導体膜に供
給して、酸化シリコン膜４０２ｂ中、酸化シリコン膜４０２ｂと酸化物半導体層４０３と
の界面、酸化物半導体層４０３中、または酸化物半導体層４０３と後に形成する酸化シリ
コン膜４０７ａとの界面の少なくとも一部に酸素過剰領域を形成する。酸化物半導体層４
０３に酸素過剰領域を形成することで、酸素欠損を直ちに補填することができる。これに
よって、酸化物半導体層４０３中の電荷捕獲中心を低減することができる。
酸素添加処理によって酸化物半導体層４０３の酸素の含有量を、酸化物半導体層４０３
の化学量論比を超える程度とする。例えば、当該酸素添加処理により酸化物半導体層４０
３に添加される酸素の深さ方向の濃度のピークを１×１０１８／ｃｍ３以上３×１０２１
／ｃｍ３以下とするのが好ましい。添加される酸素４２１は、酸素ラジカル、酸素原子、
および／または酸素イオンを含む。なお、酸素過剰領域は、酸化物半導体層４０３の一部
（界面も含む）に存在していればよい。
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物
半導体中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔ
ｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸化物半
導体に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
ところで、酸素には１６Ｏの他に１７Ｏや１８Ｏといった同位体が存在し、自然界にお
ける１７Ｏや１８Ｏの存在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程
度であることが知られている。つまり、酸化物半導体中におけるこれら同位体の濃度は、
ＳＩＭＳなどの方法によって見積もることができる程度になるから、これらの濃度を測定
することで、酸化物半導体中の酸素濃度をより正確に見積もることが可能な場合がある。
よって、これらの濃度を測定することで、酸化物半導体に意図的に酸素が添加されたか否
かを判別しても良い。
また、酸化物半導体に添加される（含まれる）酸素４２１の一部は酸素の未結合手を酸
化物半導体中で有していてもよい。未結合手を有することにより、酸化物半導体中に残存
しうる水素と結合して、水素を固定化（非可動イオン化）することができるためである。
添加される酸素（酸素ラジカル、酸素原子、および／または酸素イオン）は、酸素を含
むガスを用いてプラズマ発生装置により供給されてもよいし、またはオゾン発生装置によ
り供給されてもよい。より具体的には、例えば、半導体装置に対してエッチング処理を行
うための装置や、レジストマスクに対してアッシングを行うための装置などを用いて酸素
４２１を発生させ、酸化物半導体膜へ酸素添加処理を行うことができる。
また、イオンドーピング法やイオンインプランテーション法を用いて酸化物半導体膜、
該酸化物半導体膜側のゲート絶縁膜である酸化シリコン膜４０２ｂに酸素を添加してもよ
い。酸化物半導体膜に酸素過剰領域を形成することで、酸素欠損を直ちに補填することが
でき、また、酸化シリコン膜４０２ｂに酸素過剰領域を形成することで、後の加熱処理に
おいて酸化物半導体膜に酸素を供給することができる。なお、酸化シリコン膜４０２ｂに
接する酸化アルミニウム膜４０２ａは、水分、酸素、その他の不純物を透過させにくいと
いうバリア機能を有しているため、酸化シリコン膜４０２ｂの過剰酸素を酸化物半導体膜
に供給することができる。
次いで、ソース電極層およびドレイン電極層（これと同じ層で形成される配線を含む）
となる導電膜を形成し、これを加工してソース電極層４０５ａおよびドレイン電極層４０
５ｂとする（図２（Ｂ）参照）。
ソース電極層４０５ａおよびドレイン電極層４０５ｂに用いる導電膜としては、後の熱
処理工程に耐えられる材料を用いる。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ
から選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チ
タン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ
、Ｃｕなどの金属膜の下側または上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金
属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン
膜）を積層させた構成としても良い。また、ソース電極層、およびドレイン電極層に用い
る導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては
酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化イン
ジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛
（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを
用いることができる。
なお、導電膜のエッチングの際に、酸化物半導体層４０３がエッチングされ、分断する
ことのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみ
をエッチングし、酸化物半導体層４０３を全くエッチングしないという条件を得ることは
難しく、溝部（凹部）を有する酸化物半導体層４０３となることもある。
次いで、ソース電極層４０５ａおよびドレイン電極層４０５ｂを覆い、酸化物半導体層
４０３の一部と接する絶縁膜を形成する。絶縁膜の形成前に、脱水や脱水素などを目的と
して酸化物半導体層４０３を、例えば、２００℃以上４５０℃以下の温度で熱処理しても
よい。
絶縁膜は酸素を過剰に含む酸化シリコン膜４０７ａ（ＳｉＯｘ（ｘ＞２））と酸素を過
剰に含む酸化アルミニウム膜４０７ｂ（ＡｌＯｘ（ｘ＞３／２））の積層である。酸化シ
リコン膜４０７ａの厚さは、例えば、４００ｎｍとする。酸化アルミニウムは、水分、酸
素、その他の不純物を透過させにくいというバリア機能を有しているため、デバイス完成
後に水分等の不純物が外部より侵入するのを防ぐことができる。また、酸化物半導体層４
０３より酸素が放出されるのを防ぐことができる。この効果は、酸化アルミニウム膜４０
２ａと酸化アルミニウム膜４０７ｂで酸化物半導体層４０３を挟み込むことでより顕著に
なる。なお、酸化シリコン膜４０７ａは設けなくてもよい。
酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂは、それぞれ少なくとも１
ｎｍ以上の膜厚とし、スパッタ法など、当該膜に水、水素等の不純物を混入させない方法
を適宜用いて形成することができる。酸化シリコン膜４０７ａおよび酸化アルミニウム膜
４０７ｂに水素が含まれると、その水素の酸化物半導体層４０３への侵入、または水素に
よる酸化物半導体層４０３中の酸素の引き抜き、が生じ酸化物半導体層４０３のバックチ
ャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よっ
て、酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂはできるだけ水素を含ま
ない膜になるように、形成時に水素を用いないことが重要である。
酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂを形成する際に用いるスパ
ッタガスは水素、水、水酸基または水素化物などの不純物が除去された高純度ガスを用い
ることが好ましい。
その後、熱処理（第２の熱処理）を行う。該熱処理の温度は、好ましくは２００℃以上
６５０℃以下、より好ましくは４５０℃以上６５０℃以下または基板の歪み点未満、より
好ましくは２７５℃以上３２５℃以下とする。該熱処理は、窒素、酸素、超乾燥空気（水
の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の
空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素
、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好まし
い。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９
９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ
以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
以上の工程で、酸素欠損の形成を抑制した酸化物半導体層４０３を形成することができ
る。なお、第２の熱処理によって、酸化物半導体を構成する主成分材料の一つである酸素
を、酸素を含有する絶縁膜である酸化シリコン膜４０２ｂ、酸化シリコン膜４０７ａより
酸化物半導体層４０３へ供給してもよい。また、酸化物半導体層４０３をＣＡＡＣ−ＯＳ
膜とした場合、酸素添加処理によって酸化物半導体層４０３中に含まれる結晶構造が乱さ
れて非晶質化することがあるが、酸素添加処理後に熱処理を行うことによって、再度、結
晶化することが可能である。
なお、熱処理（第２の熱処理）のタイミングは、本実施の形態の構成に限定されないが
、該熱処理は、少なくとも酸化アルミニウム膜４０７ｂの形成後に行う必要がある。酸化
アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させな
い遮断効果（ブロック効果）が高く、酸化アルミニウム膜４０７ｂの形成後に熱処理を行
うことで、酸化物半導体層４０３からの酸素の放出を防止することができるためである。
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化
物半導体層４０３を、その主成分以外の不純物が極力含まれないように高純度化すること
ができる。高純度化された酸化物半導体層４０３中にはドナーに由来するキャリアが極め
て少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１
０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
以上の工程でトランジスタ４１０が形成される（図２（Ｄ）参照）。トランジスタ４１
０は、酸素添加処理によって酸素過剰領域を作製することで、酸化物半導体層４０３中ま
たは界面における酸素欠損の形成を抑制し、酸素欠損に起因するエネルギーギャップ中の
ドナー準位を低減する、または実質的になくすことができる。また、酸素添加処理、また
はその後の熱処理によって、酸化物半導体層４０３へと酸素を供給することで、酸化物半
導体層４０３の酸素欠損を補填することができる。また、該供給された酸素によって、酸
化物半導体層４０３中に残留する水素イオンを固定化しうる。よって、トランジスタ４１
０は、電気的特性変動が抑制されており、電気的に安定である。
また、トランジスタ４１０は、脱水化または脱水素化を目的とする熱処理を行うことが
好ましく、該熱処理によって、水素、水、水酸基または水素化物（水素化合物ともいう）
などの不純物を酸化物半導体膜より意図的に排除し、高純度化し、ｉ型（真性）化された
酸化物半導体層４０３を含むトランジスタとすることができる。高純度化された酸化物半
導体層４０３中にはキャリアが極めて少ない（ゼロに近い）。
図３に、本実施の形態に係るトランジスタの別の構成例を示す。図３（Ａ）はトランジ
スタ４２０の平面図であり、図３（Ｂ）および図３（Ｃ）は、図３（Ａ）におけるＥ−Ｆ
断面およびＧ−Ｈ断面に係る断面図である。なお、図３（Ａ）では、煩雑になることを避
けるため、トランジスタ４２０の構成要素の一部（例えば、酸化シリコン膜４０７ａ、酸
化アルミニウム膜４０７ｂなど）を省略している。
図３に示すトランジスタ４２０は、図１に示すトランジスタ４１０と同様に、絶縁表面
を有する基板４００上に、ゲート電極層４０１、ゲート絶縁膜である酸化アルミニウム膜
４０２ａおよび酸化シリコン膜４０２ｂ、酸化物半導体層４０３、ソース電極層４０５ａ
、ドレイン電極層４０５ｂおよび絶縁膜である酸化シリコン膜４０７ａおよび酸化アルミ
ニウム膜４０７ｂを含む。
図３に示すトランジスタ４２０と図１に示すトランジスタ４１０との相違の一は、ゲー
ト電極層４０１の上に、ゲート電極層４０１ａを有することである。ゲート電極層４０１
ａの形成方法および材料等は、ゲート電極層４０１を参酌することができる。
なお、ゲート電極層とゲート絶縁膜との間に、ゲート絶縁膜に接する材料層として、窒
素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−
Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩ
ｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＺｎＮなど）を設けることが好ましい。これらの膜は
５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、トランジスタの電気特性のしきい
値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる
。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合、少なくとも酸化物半導体層
４０３より高い窒素濃度、具体的には７原子％以上の窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜
を用いる。その他の詳細については、トランジスタ４１０についての説明を参酌すること
ができる。
図３に示す構成を採用した場合にも、図１に示す構成を採用した場合と同様の効果を得
ることができる。
本実施の形態で示すトランジスタは、酸素添加処理によって酸化物半導体層の酸素の含
有量を増やし、酸素欠損を減少させることで、電気的バイアスストレスや熱ストレスに起
因する劣化を抑制し、光による劣化を低減することができる。また、酸素添加処理によっ
て、酸化物半導体層に隣接するゲート絶縁層に酸素過剰領域を形成することによって、酸
化物半導体層中の酸素欠損を補填することが可能である。さらに、酸素を過剰に含んだ酸
化アルミニウム膜により、酸化物半導体層を挟み込むことにより、酸素の減少を顕著に抑
えることが可能となる。また、先に言及した熱処理は、水素、水、水酸基または水素化物
（水素化合物ともいう）などの水素原子を含む不純物を酸化物半導体より排除するため、
高純度化およびｉ型（真性）化された酸化物半導体層を得ることができ、しきい値電圧な
どの電気的特性変動が抑制され、電気的に安定なトランジスタとすることができる。
以上示したように、本実施の形態によって安定した電気的特性を有する酸化物半導体を
用いた半導体装置を提供することができる。また、信頼性の高い半導体装置を提供するこ
とができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示した半導体装置の酸化物半導体層等を形成する成
膜装置の一例について、図４乃至図６を用いて説明する。なお、実施の形態１と同一部分
または同様な機能を有する部分、および工程は、実施の形態１と同様に行うことができ、
繰り返しの説明は省略する。また、同じ箇所の詳細な説明は省略する。
図４（Ａ）は、本実施の形態で説明する成膜装置の構成を説明するブロック図である。
成膜装置は、ロード室１０１、第１の成膜室１１１、第２の成膜室１１２、第３の成膜
室１１３、加熱室１１４、加酸素化処理室１１５、およびアンロード室１０２が順に接続
される。なお、今後、ロード室１０１、アンロード室１０２を除く各部屋について、それ
ぞれを区別して説明する必要のないときは総称して処理室と呼ぶこともある。当該成膜装
置は搬送ロボットを有さず、ベルトコンベアのように順次各処理室に基板を搬送するもの
で、インライン装置とも呼称される。
ロード室１０１に搬入された基板１００は、移動手段によって、第１の成膜室１１１、
第２の成膜室１１２、と順次、加酸素化処理室１１５まで送られたのち、アンロード室１
０２に搬送される。各処理室では、必ずしも処理を行う必要はなく、工程を省きたい場合
は適宜、処理をせずに次の処理室に基板を搬送することもできる。
ロード室１０１は、装置外から成膜装置に基板の搬入を行う機能を有する。例えば、ロ
ード室１０１は、水平な状態の基板１００を水平面に対して立てる機構を有していてもよ
い。
一例として、アンロード室１０２は、ロード室１０１とは逆に、立てた状態の基板１０
０を水平の状態に寝かせる機構を有していてもよい。処理を終え、移動手段によってアン
ロード室１０２に搬入された基板１００は、アンロード室１０２にて立てた状態から水平
方向な状態とされ、その後、装置外へ基板１００が搬出される。勿論、基板１００を立て
たままロード室１０１に基板１００を搬入してもよいし、基板１００を水平のまま各処理
室で処理を行ってもよい。
基板１００を各処理室において立てる場合には、基板１００は、ロード室１０１から、
各処理室で処理を終えてアンロード室１０２に搬出されるまでの間、基板１００の成膜面
と鉛直方向との成す角が１°以上、３０°以内、好ましくは５°以上１５°以内に収まる
ように保持される。このように、基板１００を鉛直方向から僅かに傾けることにより、装
置の床面積、所謂フットプリントを小さくすることができ、基板サイズが、例えば、第１
１世代、第１２世代などへ大型化すればするほどクリーンルーム等の設計の容易さやコス
トの面においても有効である。さらに、基板１００を鉛直方向から僅かだけ傾けることに
より、基板１００に付着するごみ、パーティクルを低減できるため好ましい。
ロード室１０１、およびアンロード室１０２のそれぞれは、室内を真空にする排気手段
と、真空状態から大気圧する際に用いるガス導入手段とを有する。ガス導入手段から導入
されるガスは、空気、若しくは窒素や希ガスなどの不活性ガスなどを適宜用いればよい。
また、ロード室１０１は、基板１００を予備加熱するための加熱手段を有していても良
い。排気動作と並行して基板１００に対して予備加熱を行うことで、基板１００に吸着す
るガス等の不純物（水、水酸基などを含む）を脱離させることができるため好ましい。排
気手段としては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プなどの吸着型の真空ポンプ、或いは、ターボ分子ポンプにコールドトラップを加えたも
のを用いると良い。
ロード室１０１、アンロード室１０２、およびそれぞれの処理室は、ゲートバルブを介
して連結されている。したがって、基板１００が処理を終えて次の処理室へ移る際には、
ゲートバルブを開けて基板１００が搬入される。なお、このゲートバルブは、処理室間に
おいて必要でなければ設けなくても良い。また、それぞれの処理室には、排気手段、圧力
調整手段、ガス導入手段などを有し、処理していない状態であっても常に減圧清浄な状態
に保つことができる。ゲートバルブによって各処理室が隔離されることにより、他の処理
室からの汚染を抑制することができる。
また、成膜装置の各室は必ずしも一直線上に配置する必要はなく、例えば、途中で折っ
たり、曲げたりしてもよいし、必要であれば分岐しても構わない。
次に、第１の成膜室１１１、第２の成膜室１１２、および第３の成膜室１１３において
、これらに共通する構成について説明する。また、その後、加熱室１１４および加酸素化
処理室１１５についても同様に、これらに共通する部分について説明する。最後に、それ
ぞれの処理室における特徴についての説明を行う。
第１乃至第３までの成膜室はスパッタリング装置またはＣＶＤ装置が配置される。
上記成膜室で用いるスパッタリング装置には、例えば、マイクロ波スパッタリング法、
ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤＣスパッタリング法
などのスパッタリング装置を用いることができる。
ここで、ＤＣスパッタリング法を適用した成膜室の一例について図５を用いて説明する
。ＤＣスパッタリング法を適用した成膜室１５４について、図５（Ａ）に基板１００の進
行方向に対して垂直方向の断面模式図を、また、図５（Ｂ）に、進行方向に対して平行且
つ水平な断面の断面模式図を示す。
まず、基板１００は、成膜面と鉛直方向との成す角が少なくとも１°以上３０°以内、
好ましくは５°以上１５°以内に収まるように、基板支持部１４１によって固定されてい
る。基板支持部１４１は移動手段１４３に固定されている。移動手段１４３は、処理中に
基板１００が動かないよう、基板支持部１４１を固定しておくだけでなく、基板１００を
図５（Ｂ）中の破線に沿った方向（矢印に示す方向）に移動可能であり、ロード室１０１
、アンロード室１０２、および各処理室において、基板１００の搬入出を行う機能も有す
る。
成膜室１５４には、ターゲット１５１および、防着板１５３が基板１００に平行になる
ように配置される。ターゲット１５１と基板１００とを平行に配置することにより、ター
ゲットとの距離が異なることに起因するスパッタ膜の膜厚や、スパッタ膜の段差に対する
カバレッジなどのばらつきなどをなくすことができる。
また、成膜室１５４は、基板支持部１４１の背面に位置するように、基板加熱手段１５
５を有していても良い。基板加熱手段１５５により、基板１００を加熱しながら成膜処理
を施すことができる。基板加熱手段１５５としては、例えば、抵抗加熱ヒータや、ランプ
ヒータなどを用いることができる。なお、基板加熱手段１５５は必要でなければなくすこ
ともできる。
成膜室１５４は、圧力調整手段１５７を有し、成膜室１５４内を所望の圧力に減圧する
ことができる。圧力調整手段に用いる排気装置としては、例えば、クライオポンプ、イオ
ンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプ、或いは、ターボ分
子ポンプにコールドトラップを加えたものを用いると良い。
また、成膜室１５４は成膜ガス等を導入するためのガス導入手段１５９を有する。例え
ば、希ガスを主成分としたガスに酸素を添加したガスを導入して反応性スパッタリング法
による成膜を行うことにより、酸化膜を形成することができる。さらに、ガス導入手段１
５９から導入されるガスは、水素や水、水酸化物などの不純物が低減された高純度ガスを
導入することができる。例えば、酸素、窒素、希ガス（代表的にはアルゴン）、またはこ
れらの混合ガスを導入することができる。
以上のような圧力調整手段１５７とガス導入手段１５９を有する成膜室１５４では、水
素分子や水（Ｈ２Ｏ）などの水素を含む化合物などが（より好ましくは炭素原子を含む化
合物と共に）除去されるため、当該成膜室で成膜した膜中に含まれる不純物の濃度を低減
できる。
成膜室１５４と隣接する部屋との境界は、ゲートバルブ１６１で仕切られている。ゲー
トバルブ１６１で室内を隔離することにより、室内の不純物を排気しやすくし、成膜雰囲
気を清浄に保つことができる。さらに、室内を清浄な状態にした後にゲートバルブ１６１
を開放し、基板１００を搬出することにより、隣接する処理室への汚染を抑制することが
できる。なお、必要でなければ、ゲートバルブ１６１をなくすことができる。
なお、成膜室１５４は、図５（Ｃ）に示すように、基板１００を図中に示す破線の方向
に沿って矢印の方向にスライドさせながら成膜する構成としてもよい。この様な構成とす
ることにより、ターゲットのサイズを小さくできるため、基板の大型化に対し、ターゲッ
トのサイズを基板と同程度まで大きくできない場合などには好適である。
加熱室１１４は、基板１００に対して熱処理を行うことができる。
加熱装置には、抵抗加熱ヒータ、ランプ、または加熱されたガスを用いるものなどを設
けると良い。
図６（Ａ）および図６（Ｂ）に棒状のヒータを用いた加熱装置を適用した、加熱室の一
例を示す。図６（Ａ）は、基板の移動方向に対して垂直な断面に相当する、加熱室１７０
の断面模式図であり、図６（Ｂ）は、基板の移動方向に水平な断面に相当する断面模式図
である。
加熱室１７０には成膜室１５４と同様、移動手段１４３によって基板支持部１４１に支
持された基板１００を搬入、搬出することができる。
加熱室１７０には棒状のヒータ１７１が基板１００と平行になるように配置されている
。図６（Ａ）には、その断面となる形状を模式的に現している。棒状のヒータ１７１には
、抵抗加熱ヒータ、またはランプヒータを用いることができる。抵抗加熱ヒータには、誘
導加熱を用いたものも含まれる。また、ランプは中心波長が赤外線領域にあるものが好ま
しい。棒状のヒータ１７１を基板１００に平行に配置することにより、これらの距離を一
定にし、均一に加熱することができる。また、棒状のヒータ１７１はそれぞれ個別に温度
を制御できることが好ましい。例えば、上部のヒータよりも下部のヒータを高い温度に設
定することにより、基板１００を均一な温度で加熱することができる。なお、本実施の形
態では、棒状のヒータを用いる構成としたが、ヒータの構成はこれに限定されず、面状（
板状）のヒータでも良いし、これらヒータを動かしながら熱処理を行うこともできる。ま
た、レーザを用いた加熱方法を用いてもよい。
また、加熱室１７０は、棒状のヒータ１７１と基板１００の間に、保護板１７３を設け
る構成としている。保護板１７３は棒状のヒータ１７１、および基板１００の保護のため
に設けられるもので、例えば、石英などを用いることができる。保護板１７３は必要なけ
れば設けなくてもよい。なお、本構成では棒状のヒータ１７１と基板１００との間にシャ
ッターを有さない構成としているため、基板全面を均一に加熱することができる。
また、加熱室１７０は、成膜室１５４と同様の圧力調整手段１５７およびガス導入手段
１５９を有する。したがって、熱処理中や処理を行っていない状態においても常に減圧清
浄な状態を保持することができる。また、加熱室１７０内の水素分子や水（Ｈ２Ｏ）など
の水素を含む化合物などが（より好ましくは炭素原子を含む化合物と共に）除去されるた
め、当該加熱室で処理した膜中、膜界面、膜表面に含有、もしくは吸着する不純物の濃度
を低減できる。
また、圧力調整手段１５７およびガス導入手段１５９により、不活性ガス雰囲気や、酸
素を含む雰囲気での熱処理が可能である。このような機構は、加酸素化処理室１１５にも
付いており、当該処理室にて加酸素化処理が可能となっている。具体的には室内を、酸素
をプラズマ化した雰囲気とするプラズマドープや、イオンドーピング法を用いるなどして
行う。なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アル
ゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するの
が望ましい。例えば、加熱室１７０に導入する窒素や、ヘリウム、ネオン、アルゴン等の
希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％
）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
続いて、各処理室における個別の特徴、構成について説明を行う。
第１の成膜室１１１では基板１００上に酸化アルミニウム膜４０２ａを形成する。成膜
装置には、例えば、スパッタリング装置を適用する。続いて、第２の成膜室１１２では酸
化シリコン膜４０２ｂを形成する。成膜装置には、例えば、スパッタリング装置を適用す
る。さらに続けて、第３の成膜室１１３では酸化物半導体層４０３を形成する。成膜装置
には、例えば、スパッタリング装置を適用する。成膜方法としては、マイクロ波プラズマ
スパッタリング法、ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤ
Ｃスパッタリング法を適用することができる。
次に加熱室１１４では基板加熱手段１５５により、基板１００の軟化点未満の温度で基
板１００を加熱することができる。
加熱室１１４では、例えば２００℃以上７００℃以下の温度で基板１００を加熱する。
さらに圧力調整手段１５７およびガス導入手段１５９によって、熱処理中の雰囲気を、例
えば、１０Ｐａ乃至１気圧（１０１３．２５ｈＰａ）とし、酸素雰囲気下、窒素雰囲気下
、または酸素と窒素の混合雰囲気下で熱処理を行うことができる。
最後に、加酸素化処理室１１５では、酸素雰囲気下において加酸素化処理を行うことが
できる。なお、圧力調整手段１５７およびガス導入手段１５９によって、当該加酸素化処
理は酸素と他の元素を含む混合雰囲気下で行うことができる。
つぎに、図４（Ｂ）に示すブロック図に沿って、他の成膜装置について説明する。
まず、各処理室における個別の特徴、構成について説明を行う。ロード室２０１、アン
ロード室２０２については、図４（Ａ）に示したものと同様のものであるため説明は省く
。
第１の成膜室２１１では酸化シリコン膜４０７ａを形成する。成膜装置には、例えば、
スパッタリング装置を適用する。続いて、第２の成膜室２１２では酸化アルミニウム膜４
０７ｂを形成する。成膜装置には、例えば、スパッタリング装置を適用する。成膜方法と
しては、マイクロ波プラズマスパッタリング法、ＲＦプラズマスパッタリング法、ＡＣス
パッタリング法、もしくはＤＣスパッタリング法を適用することができる。なお、酸化シ
リコン膜４０７ａは形成しなくてもよい。
次に加熱室２１３では基板加熱手段１５５により、基板１００の軟化点未満の温度で基
板１００を加熱することができる。
加熱室２１３では、例えば、２７５℃以上３２５℃以下の温度で基板１００を加熱する
。さらに圧力調整手段１５７およびガス導入手段１５９によって、熱処理中の雰囲気を、
例えば、１０Ｐａ乃至１気圧（１０１３．２５ｈＰａ）とし、酸素雰囲気下、窒素雰囲気
下、または酸素と窒素の混合雰囲気下で熱処理を行うことができる。
図４（Ｂ）に示した成膜装置は、他の成膜装置に置き換えることも可能である。一例と
して、図４（Ｃ）に示すブロック図に沿って、当該成膜装置について説明する。
まず、各処理室における個別の特徴、構成について説明を行う。ロード室３０１、アン
ロード室３０２については、図４（Ａ）に示したものと同様のものであるため説明は省く
。
第１の成膜室３１１では酸化シリコン膜４０７ａを形成する。成膜装置には、例えば、
スパッタリング装置を適用する。続いて、第２の成膜室３１２では有機物と金属酸化物の
混合膜を、例えば、共蒸着法にて形成する。当該混合膜の厚さは、例えば、１０ｎｍ以上
５０ｎｍ以下とする。具体的には、正孔輸送性の高い物質とアクセプター性物質を含むも
のとする。正孔輸送性の高い物質に対して質量比で、０．１以上４．０以下の比率でアク
セプター性物質を添加することが好ましい。
アクセプター性物質としては、遷移金属酸化物や元素周期表における第４族乃至第８族
に属する金属の酸化物を挙げることができる。具体的には、酸化モリブデンが特に好まし
い。なお、酸化モリブデンは、吸湿性が低いという特徴を有している。
また、正孔輸送性の高い物質としては、芳香族アミン化合物、カルバゾール誘導体、芳
香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、種々の有
機化合物を用いることができる。具体的には、１０−６ｃｍ２／Ｖｓ以上の正孔移動度を
有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、
これら以外のものを用いてもよい。
正孔輸送性の高い物質の具体例を挙げると、例えば、４，４’−ビス［Ｎ−（１−ナフ
チル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）やＮ，Ｎ’−ビス（３−メチ
ルフェニル）−Ｎ，Ｎ’−ジフェニル−［１，１’−ビフェニル］−４，４’−ジアミン
（略称：ＴＰＤ）、４−フェニル−４’−（９−フェニルフルオレン−９−イル）トリフ
ェニルアミン（略称：ＢＰＡＦＬＰ）、４，４’，４’’−トリス（カルバゾール−９−
イル）トリフェニルアミン（略称：ＴＣＴＡ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジ
フェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス
［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴ
ＤＡＴＡ）、４，４’−ビス［Ｎ−（スピロ−９，９’−ビフルオレン−２−イル）−Ｎ
―フェニルアミノ］ビフェニル（略称：ＢＳＰＢ）などの芳香族アミン化合物、３−［Ｎ
−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカル
バゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−
３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２
）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ
］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）等が挙げられる。その他、４，
４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−
（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（１０−フェ
ニル−９−アントラセニル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）等のカ
ルバゾール誘導体、などがある。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の
正孔移動度を有する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、こ
れら以外のものを用いてもよい。なお、正孔輸送性の高い物質を含む層は、単層のものだ
けでなく、上記物質からなる層が二層以上積層したものとしてもよい。
これ以外にも、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）、ポリ（４−ビニル
トリフェニルアミン）（略称：ＰＶＴＰＡ）、ポリ［Ｎ−（４−｛Ｎ’−［４−（４−ジ
フェニルアミノ）フェニル］フェニル−Ｎ’−フェニルアミノ｝フェニル）メタクリルア
ミド］（略称：ＰＴＰＤＭＡ）、ポリ［Ｎ，Ｎ’−ビス（４−ブチルフェニル）−Ｎ，Ｎ
’−ビス（フェニル）ベンジジン］（略称：Ｐｏｌｙ−ＴＰＤ）などの高分子化合物を用
いることができる。
あるいは導電性を有する透明導電酸化物（ＴＣＯ：Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄ
ｕｃｔｉｖｅ Ｏｘｉｄｅ）膜を代わりに形成してもよい。あるいは、ゲート電極層４０
１ａと同様の材料から形成してもよい。このような膜の厚さは、例えば、１０ｎｍ以上５
０ｎｍ以下とする。これによりトランジスタの閾値電圧のシフトを抑制できる。ＴＣＯ膜
については、例えば、二元化合物のＳｎＯ２、Ｉｎ２Ｏ３、ＺｎＯおよびＣｄＯ、もしく
はＳｎ、Ｉｎ、ＺｎおよびＣｄの内の少なくとも一つの元素を含む三元化合物もしくは多
元系酸化物などを用いればよい。あるいは、酸化タングステンを含むインジウム酸化物、
酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸
化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、イ
ンジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光
性を有する導電性材料でもよい。第２の成膜室３１２にて形成した膜には、静電遮蔽の効
果があるため、これによりトランジスタの閾値電圧のシフトを抑制することができる。続
いて、第３の成膜室３１３では酸化アルミニウム膜４０７ｂを形成する。成膜装置には、
例えば、スパッタリング装置を適用する。成膜方法としては、マイクロ波プラズマスパッ
タリング法、ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤＣスパ
ッタリング法を適用することができる。
次に加熱室３１４では基板加熱手段１５５により、基板１００の軟化点を上限として基
板１００を加熱することができる。
加熱室３１４では、例えば、２７５℃以上３２５℃以下の温度で基板１００を加熱する
。さらに、圧力調整手段１５７およびガス導入手段１５９によって、熱処理中の雰囲気を
、例えば、１０Ｐａ乃至１気圧（１０１３．２５ｈＰａ）とし、酸素雰囲気下、窒素雰囲
気下、または酸素と窒素の混合雰囲気下で熱処理を行うことができる。
本実施の形態で示した成膜装置は、ロード室から各処理室、およびアンロード室まで一
貫して大気に触れない構成となっており、また、常に減圧清浄な環境下で基板を搬送する
ことができる。したがって、本成膜装置を用いて成膜した膜の界面への不純物の混入を抑
制することができ、界面状態の極めて良好な膜を形成することができる。なお、各処理室
には必要に応じてマスクを基板に装着できる構成を有していてもよい。これにより、パタ
ーンを有する膜を直接当該成膜装置により形成できる。
本実施の形態で示した成膜装置を用いて、以降で例示する方法等によって作製した酸化
物半導体層をトランジスタなどの半導体装置に適用することにより、安定した電気特性と
高い信頼性を有する半導体装置を実現することができる。また、本実施の形態に示した成
膜装置は、マザーガラスのような大型基板においても、不純物濃度が低減された一連の装
置によって大気に触れることなく酸化物半導体層の形成工程を連続して行うことができる
。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施するこ
とができる。
（実施の形態３）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置
ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全
体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図８（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むように
して、シール材４００５が設けられ、画素部４００２はシール材４００５および第２の基
板４００６によって封止されている。図８（Ａ）においては、第１の基板４００１上のシ
ール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単
結晶半導体膜または多結晶半導体膜で形成された走査線駆動回路４００４および信号線駆
動回路４００３が実装されている。また、別途、信号線駆動回路４００３、走査線駆動回
路４００４、および画素部４００２に与えられる各種信号および電位は、ＦＰＣ（Ｆｌｅ
ｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、ＦＰＣ４０１８ｂから供給
されている。
図８（Ｂ）、図８（Ｃ）において、第１の基板４００１上に設けられた画素部４００２
と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。
また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられて
いる。よって、表示素子を含む画素部４００２と、走査線駆動回路４００４とは、第１の
基板４００１とシール材４００５と第２の基板４００６とによって共に封止されている。
図８（Ｂ）、図８（Ｃ）においては、第１の基板４００１上のシール材４００５によって
囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結
晶半導体膜で形成された信号線駆動回路４００３が実装されている。図８（Ｂ）、図８（
Ｃ）においては、信号線駆動回路４００３、走査線駆動回路４００４および画素部４００
２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給されている。
また、図８（Ｂ）、図８（Ｃ）においては、信号線駆動回路４００３を別途形成し、第
１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆
動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の
一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃ
ｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図８（Ａ）は、
ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり
、図８（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図８（
Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは
光源（照明装置含む）を指す。また、コネクター、例えば、ＦＰＣもしくはＴＡＢテープ
もしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線
板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接
実装されたモジュールも全て表示装置に含むものとする。
また、第１の基板上に設けられた画素部および走査線駆動回路は、トランジスタを複数
有しており、実施の形態１で例示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子
（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図９乃至図１１を用いて説明する。図９乃至図１１は、
図８（Ｂ）のＱ−Ｒにおける断面図に相当する。
図９乃至図１１で示すように、半導体装置は接続端子電極層４０１５および端子電極層
４０１６を有しており、接続端子電極層４０１５および端子電極層４０１６はＦＰＣ４０
１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極層４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電
極層４０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極層およびド
レイン電極層と同じ導電膜で形成されている。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４
は、トランジスタを複数有しており、図９乃至図１１では、画素部４００２に含まれるト
ランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例
示している。図９では、トランジスタ４０１０、トランジスタ４０１１上には絶縁膜４０
２０、絶縁膜４０２４が設けられ、図１０および図１１ではさらに、絶縁膜４０２１が設
けられている。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態
１で示したトランジスタを適用することができる。
トランジスタ４０１０およびトランジスタ４０１１は高純度化し、酸素欠損の形成を抑
制した酸化物半導体層を有するトランジスタである。よって、トランジスタ４０１０およ
びトランジスタ４０１１は、電気的特性変動が抑制されており、電気的に安定である。
よって、図９乃至図１１で示す本実施の形態の半導体装置として信頼性の高い半導体装
置を提供することができる。
また、本実施の形態では、絶縁膜上において駆動回路用のトランジスタ４０１１の酸化
物半導体膜のチャネル形成領域と重なる位置に導電層が設けられている例である。導電層
を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後
におけるトランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。
また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっ
ていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位
がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（薄膜トランジス
タを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有
する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電
気的な特性が変動することを防止することができる。なお、当該導電層はトランジスタ４
０１１と重畳するような広範囲に設けてもよい。これによりさらなる静電遮蔽機能の向上
が見込まれる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示
パネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子
を用いることができる。
図９に表示素子として液晶素子を用いた液晶表示装置の例を示す。図９において、表示
素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および
液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶
縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４
００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８
を介して積層する構成となっている。
また、柱状のスペーサ４０３５は、絶縁膜を選択的にエッチングすることで得られ、液
晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお、球状のス
ペーサを用いても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、
応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい
。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によ
って引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や
破損を軽減することができる。よって、液晶表示装置の生産性を向上させることが可能と
なる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気
的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって、酸化物半導体膜を用
いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的
である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１
１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明
細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の
大きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度且つ酸素欠損の
形成を抑制した酸化物半導体層を有するトランジスタを用いることにより、各画素におけ
る液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量
を設ければ充分である。
本実施の形態で用いる高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有する
トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よっ
て、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では、書き込
み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるた
め、消費電力を抑制する効果を奏する。
また、本実施の形態で用いる高純度化し、酸素欠損の形成を抑制した酸化物半導体層を
有するトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能であ
る。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、
画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを
同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等
により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減する
ことができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで
、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−
Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば、垂直配向（ＶＡ）モードを採用
した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられる
が、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎ
ｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モ
ード、ＡＳＶモードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用す
ることができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御す
る方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面
に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領
域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチド
メイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反
射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相
差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなど
を用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用い
ることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒ
は赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す
）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。な
お、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する
発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用
することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光
素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材
料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機
ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形
成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ
うな発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明
する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。
そして、基板上にトランジスタおよび発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側および基板とは反
対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も
適用することができる。
図１０に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素
子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続してい
る。なお、発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第
２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３
から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができ
る。
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の
樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続し
た曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構
成されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極
層４０３１および隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリ
コン膜、窒化酸化シリコン膜、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）膜等
を形成することができる。また、第１の基板４００１、第２の基板４００６、およびシー
ル材４００５によって封止された空間には充填材４５１４が設けられ密封されている。こ
のように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わ
せフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）すること
が好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂ま
たは熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば、充填材として窒素を用
いればよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む
）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けて
もよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸
により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能で
ある。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、
紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能
という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子
と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複
数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカ
プセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示する
ものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において
移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含
む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、い
わゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、
この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料
、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレ
クトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料
を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用すること
ができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に
用いる電極層である第１の電極層および第２の電極層の間に配置し、第１の電極層および
第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う
方法である。
図１１に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。
図１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に
配置し、電極層間に電位差を生じさせて球形粒子の向きを制御することにより、表示を行
う方法である。
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設け
られた第２の電極層４０３１との間には黒色領域４６１５ａおよび白色領域４６１５ｂを
有する粒子と、該粒子を包むキャビティ４６１２と、該粒子とキャビティ４６１２の間を
満たす液体と、を含む球形粒子４６１３が設けられており、球形粒子４６１３の周囲は樹
脂等の充填材４６１４で充填されている。第２の電極層４０３１が共通電極層（対向電極
層）に相当する。第２の電極層４０３１は、共通電位線と電気的に接続される。
なお、図９乃至図１１において、第１の基板４００１、第２の基板４００６としては、
ガラス基板の他、可撓性を有する基板も用いることができ、例えば、透光性を有するプラ
スチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇ
ｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオラ
イド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができ
る。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造の
シートを用いることもできる。
本実施の形態では、絶縁膜４０２０として酸化シリコン膜を用い、絶縁膜４０２４とし
て酸化アルミニウム膜を用いる。絶縁膜４０２０、絶縁膜４０２４はスパッタリング法や
プラズマＣＶＤ法によって形成することができる。
酸化物半導体層上に絶縁膜４０２４として設けられた酸化アルミニウム膜は、水素、水
分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）
が高い。
したがって、酸化アルミニウム膜は、作製工程中および作製後において、変動要因とな
る水素、水分などの不純物の酸化物半導体膜への混入、および酸化物半導体を構成する主
成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、絶縁膜４０２０として酸化物半導体層と接して設けられた酸化シリコン膜は、酸
素を酸化物半導体層へ供給する機能を有する。よって、絶縁膜４０２０は酸素を多く含む
酸化絶縁膜が好ましい。
トランジスタ４０１０およびトランジスタ４０１１は、高純度化し、酸素欠損の形成を
抑制した酸化物半導体層を有する。また、トランジスタ４０１０およびトランジスタ４０
１１は、ゲート絶縁膜として酸化アルミニウム膜と酸化シリコン膜を有する。トランジス
タ４０１０およびトランジスタ４０１１に含まれる酸化物半導体層は、酸素添加処理によ
り化学量論比よりも過剰な酸素を有する領域を形成し、酸素添加後の熱処理を、酸化物半
導体層上下に、酸化アルミニウム膜が設けられた状態で行うため、該熱処理によって酸化
物半導体層から酸素が放出されるのを防止することができる。よって、得られる酸化物半
導体層は、化学量論的比よりも酸素の含有量が過剰な領域を含むものとすることができる
。
また、トランジスタ４０１０およびトランジスタ４０１１に含まれる酸化物半導体層は
、酸化物半導体膜形成後の熱処理、または、酸素添加処理後の熱処理の少なくとも一方に
よって、脱水化または脱水素化された高純度なものである。よって、該酸化物半導体層を
トランジスタ４０１０およびトランジスタ４０１１に用いることで、酸素欠損に起因する
トランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減す
ることができる。
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル樹脂、ポリイミド、ベ
ンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用
いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロ
キサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることが
できる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜４０２
１を形成してもよい。
絶縁膜４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、
ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）
、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カ
ーテンコーター、ナイフコーター等を用いることができる。
表示装置は、光源または表示素子からの光を透過させて表示を行う。よって、光が透過
する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光
に対して透光性とする。
表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層
、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、
および電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ
素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いる
ことができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデ
ン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（
Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チ
タン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属
、またはその合金、若しくはその金属窒化物から一つ、または複数種を用いて形成するこ
とができる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポ
リマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子とし
ては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン
またはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、
若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその
誘導体などが挙げられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１で示したトランジスタを適用することで、様々な機能を有す
る半導体装置を提供することができる。
（実施の形態４）
実施の形態１で例示したトランジスタを用いて、対象物の情報を読み取るイメージセン
サ機能を有する半導体装置を作製することができる。
図１２（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１２（Ａ）
はフォトセンサの等価回路であり、図１２（Ｂ）はフォトセンサの一部を示す断面図であ
る。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、
他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４
０は、ソースまたはドレインの一方がフォトセンサ基準信号線６７２に、ソースまたはド
レインの他方がトランジスタ６５６のソースまたはドレインの一方に電気的に接続されて
いる。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソースまたはドレインの
他方がフォトセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確
に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載し
ている。図１２（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態
１に示すような酸素添加処理によって、酸素過剰領域を形成した酸化物半導体層を用いる
トランジスタである。
図１２（Ｂ）は、フォトセンサにおけるフォトダイオード６０２およびトランジスタ６
４０に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとし
て機能するフォトダイオード６０２およびトランジスタ６４０が設けられている。フォト
ダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設け
られている。
トランジスタ６４０上には絶縁膜６３１、絶縁膜６３２、層間絶縁膜６３３、層間絶縁
膜６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ
、層間絶縁膜６３３上に形成した電極層６４１ｂと、層間絶縁膜６３４上に設けられた電
極層６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜
６０６ｂ、および第３半導体膜６０６ｃを積層した構造を有している。なお、絶縁膜６３
２は設けなくてもよい。
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電
極層６４２は電極層６４１ａを介してゲート電極層６４５と電気的に接続している。ゲー
ト電極層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォト
ダイオード６０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体
膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型
の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族
の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法
により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、
Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。
また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注
入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等
により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。
この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法
、またはスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以
上５０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコ
ン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモ
ルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラ
ン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、
ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法
、気相成長法、スパッタリング法等により行っても良い。第２半導体膜６０６ｂの膜厚は
２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモ
ルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物
元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成
する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６
、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純
物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用い
て該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純
物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合に
アモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、またはス
パッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎ
ｍ以下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、および第３半導体膜６０６ｃは
、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミ
アモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ）
）半導体を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安
定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半
導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対
して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマ
ンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−
１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリ
ングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含
ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる
。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、
または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができ
る。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、
ＳｉＦ４などの水素化シリコンもしくはハロゲン化シリコンを水素で希釈して形成するこ
とができる。また、水素化シリコンおよび水素に加え、ヘリウム、アルゴン、クリプトン
、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成す
ることができる。これらのときの水素化シリコンに対して水素の流量比を５倍以上２００
倍以下、好ましくは５０倍以上１５０倍以下、さらに好ましくは１００倍とする。さらに
は、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ４、ＧｅＦ４等
のゲルマニウム化気体、Ｆ２等を混入させてもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型
のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、
ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０
２が受ける光６２２を電気信号に変換する例を示す。また、受光面とした半導体膜側とは
逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導
電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じ
て、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレ
ー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷
等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて
形成することができる。
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１は
スパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体層上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が
高い。
したがって、酸化アルミニウム膜は、作製工程中および作製後において、変動要因とな
る水素、水分などの不純物の酸化物半導体層への混入、および酸化物半導体を構成する主
成分材料である酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
本実施の形態において、トランジスタ６４０は、高純度化し、酸素欠損の形成を抑制し
た酸化物半導体層を有する。また、トランジスタ６４０は、ゲート絶縁膜として酸化シリ
コン膜を有する。トランジスタ６４０に含まれる酸化物半導体層は、酸素添加処理により
化学量論比よりも過剰な酸素を有する領域を形成し、酸素添加後の熱処理を、酸化物半導
体層上に、絶縁膜６３１として酸化アルミニウム膜が設けられた状態で行うため、該熱処
理によって、酸化物半導体層から酸素が放出されるのを防止することができる。よって、
得られる酸化物半導体層は、化学量論的比よりも酸素の含有量が過剰な領域を含む膜とす
ることができる。
また、トランジスタ６４０に含まれる酸化物半導体層は、酸化物半導体膜形成後の熱処
理、または、酸素添加処理後の熱処理の少なくとも一方によって、脱水化または脱水素化
された高純度なものである。よって、該酸化物半導体層をトランジスタ６４０に用いるこ
とで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧
のシフトΔＶｔｈを低減することができる。
絶縁膜６３２としては、無機絶縁材料である、酸化シリコン、酸化窒化シリコン、酸化
アルミニウム、または酸化窒化アルミニウムなどの酸化物絶縁膜、窒化シリコン、窒化酸
化シリコン、窒化アルミニウム、または窒化酸化アルミニウムなどの窒化物絶縁膜の単層
、または積層を用いることができる。さらにその上から、有機物と金属酸化物の混合膜、
またはＴＣＯ膜などを形成してもよい。あるいは、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や
、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚ
ｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、
ＺｎＮなど）を形成してもよい。これにより静電遮蔽の効果が見込まれるため、より性能
の安定したトランジスタを得ることができる。
層間絶縁膜６３３、層間絶縁膜６３４としては、表面凹凸を低減するため平坦化絶縁膜
として機能する絶縁膜が好ましい。層間絶縁膜６３３、層間絶縁膜６３４としては、例え
ば、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂
等の耐熱性を有する有機絶縁材料を用いることができる。また、上記有機絶縁材料の他に
、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳ
Ｇ（リンボロンガラス）等の単層、または積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み
取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用い
ることができる。
以上のように、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有するトラン
ジスタは、トランジスタの電気的特性変動が抑制されており、電気的に安定である。よっ
て、該トランジスタを用いることで信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態５）
実施の形態１で例示したトランジスタは、複数のトランジスタを積層する集積回路を有
する半導体装置に好適に用いることができる。本実施の形態では、半導体装置の一例とし
て、記憶媒体（メモリ素子）の例を示す。
本実施の形態では、単結晶半導体基板に作製された第１のトランジスタと絶縁膜を介し
て第１のトランジスタの上方に半導体膜を用いて作製された第２のトランジスタを含む半
導体装置を作製する。
図７は、半導体装置の構成の一例である。図７（Ａ）には、半導体装置の断面を、図７
（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図７（Ａ）は、図７（Ｂ）の
Ｃ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図７（Ｃ）には、上記半導
体装置をメモリ素子として用いる場合の回路図の一例を示す。
図７（Ａ）および図７（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用い
たトランジスタ１４０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有
する。実施の形態１で例示したトランジスタは、トランジスタ１６２に好適に用いること
ができる。
積層するトランジスタ１４０、トランジスタ１６２の半導体材料、および構造は、同一
でもよいし異なっていてもよい。本実施の形態では、記憶媒体（メモリ素子）の回路に好
適な材料および構造のトランジスタをそれぞれ用いる例であり、第１の半導体材料を酸化
物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体とする。酸化物半導体
以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、
炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いるのが好
ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトラ
ンジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、そ
の特性により長時間の電荷保持を可能とする。
トランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設け
られたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純
物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域
１１６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８上に設けられたゲート
電極層１１０とを有する。
半導体材料を含む基板１８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多
結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用
することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体膜が設
けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料
からなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導
体膜は、シリコン半導体膜に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶
縁基板上に絶縁膜を介して半導体膜が設けられた構成のものが含まれるものとする。
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加
熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた
欠陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による
成長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体
膜を形成する方法等を用いることができる。
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つ
の面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、または素子基
板上のどちらか一方に絶縁膜を形成する。単結晶半導体基板と素子基板を、絶縁膜を挟ん
で重ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離
する熱処理を行い、単結晶半導体基板より半導体膜として単結晶半導体膜を素子基板上に
形成する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
基板１８５上にはトランジスタ１４０を囲むように素子分離絶縁膜１０６が設けられて
いる。なお、高集積化を実現するためには、図７に示すようにトランジスタ１４０がサイ
ドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ１４０の
特性を重視する場合には、ゲート電極層１１０の側面にサイドウォール絶縁膜を設け、不
純物濃度が異なる領域を含む不純物領域１２０を設けても良い。
単結晶半導体基板を用いたトランジスタ１４０は、高速動作が可能である。このため、
当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高
速に行うことができる。
本実施の形態においては、トランジスタ１４０を覆うように絶縁膜二層を形成する。但
し、トランジスタ１４０を覆う絶縁膜は、単層構造としてもよいし、３層以上の積層構造
としてもよい。但し、上部に設けられるトランジスタ１６２に含まれる酸化物半導体膜と
接する絶縁膜としては、酸化シリコン膜を適用するものとする。
トランジスタ１６２および容量素子１６４の形成前の処理として、該絶縁膜二層にＣＭ
Ｐ処理を施して、平坦化した絶縁膜１２８、絶縁膜１３０を形成し、同時にゲート電極層
１１０の上面を露出させる。
絶縁膜１２８、絶縁膜１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸
化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒
化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶
縁膜１２８、絶縁膜１３０は、プラズマＣＶＤ法またはスパッタリング法等を用いて形成
することができる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂等の有機材料を用いるこ
とができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いるこ
とができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁
膜１２８、絶縁膜１３０を形成してもよい。
本実施の形態では、絶縁膜１２８としてスパッタリング法により膜厚５０ｎｍの酸化窒
化シリコン膜を形成し、絶縁膜１３０としてスパッタリング法により膜厚５５０ｎｍの酸
化シリコン膜を形成する。
その後、ＣＭＰ処理により十分に平坦化した絶縁膜１３０上に導電膜を形成し、これを
加工して島状のゲート電極層４０１を形成する。続いて、酸化アルミニウム膜４０２ａ、
酸化シリコン膜４０２ｂ、酸化物半導体膜を順に積層する。これは実施の形態２で記した
ようにインライン装置にて連続的に形成する。その後、当該インライン装置にて、実施の
形態１で示したような熱処理および加酸素化処理を続けて行う。インライン装置でのこれ
らの処理は大気に暴露することなく連続的に行う。これにより、各処理間の時間をクラス
ター装置に比べて著しく短くできるため、各層の界面に蓄積される不純物の量を大幅に抑
えることができる。その後、選択的にエッチングし、酸化物半導体層４０３などを得る。
次に、導電層を形成し選択的にエッチングして、ソース電極層またはドレイン電極層１
４２ａ、ソース電極層またはドレイン電極層１４２ｂを形成する。これらは実施の形態１
に示したソース電極層４０５ａ、ドレイン電極層４０５ｂのいずれかに相当する。
導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶ
Ｄ法を用いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、
Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いるこ
とができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み
合わせた材料を用いてもよい。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チ
タン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニ
ウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層
構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。
なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有
するソース電極層またはドレイン電極層１４２ａ、およびソース電極層またはドレイン電
極層１４２ｂへの加工が容易であるというメリットがある。
上部のトランジスタ１６２のチャネル長（Ｌ）は、ソース電極層またはドレイン電極層
１４２ａ、およびソース電極層またはドレイン電極層１４２ｂの下端部の間隔によって決
定される。なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用い
るマスク形成の露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線を用いるの
が望ましい。
次に、酸化物半導体層４０３の一部に接する酸化シリコン膜４０７ａを、例えば、プラ
ズマＣＶＤ法またはスパッタリング法等を用いて形成する。酸化シリコン膜４０７ａは、
酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化ハフニウム膜等
の酸素を含む膜で形成できる。
次に、酸化シリコン膜４０７ａ上において、ソース電極層またはドレイン電極層１４２
ａと重畳する領域に電極層１４８ｂを形成する。この際、酸化シリコン膜４０７ａから後
に形成される酸化アルミニウム膜までは大気暴露することなく実施の形態２に示したよう
なインライン装置にて形成するため、それらの膜を形成する成膜室の間に導電層を形成す
る成膜室を別途設ける必要がある。具体的には、第１の成膜室２１１と第２の成膜室２１
２の間、もしくは、第２の成膜室３１２と第３の成膜室３１３の間に設置する。当該導電
層はパターンを有するため、マスクの着脱が可能な構成を有する成膜室とする必要がある
。
電極層１４８ｂは、酸化シリコン膜４０７ａ上に導電層を形成した後に、当該導電層を
選択的にエッチングすることによって形成することができる。
次に、酸化シリコン膜４０７ａおよび電極層１４８ｂ上に、酸化アルミニウム膜を含む
絶縁膜１５０を形成する。酸化アルミニウム膜は実施の形態１に示した酸化アルミニウム
膜４０７ｂに相当する。絶縁膜１５０を積層構造とする場合、プラズマＣＶＤ法またはス
パッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒
化酸化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウ
ム膜、酸化ハフニウム膜、または酸化ガリウム膜を酸化アルミニウム膜と積層して形成し
てもよい。
絶縁膜１５０成膜後、熱処理を行う。該熱処理の温度は、好ましくは２００℃以上６５
０℃以下、より好ましくは４５０℃以上６５０℃以下、または基板の歪み点未満、より好
ましくは２７５℃以上３２５℃以下とする。絶縁膜１５０として用いる酸化アルミニウム
膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（
ブロック効果）が高く、絶縁膜１５０を成膜後に熱処理を行うことで、酸化物半導体層４
０３からの酸素の放出を防止することができる。
次にトランジスタ１６２、および絶縁膜１５０上に、絶縁膜１５２を形成する。絶縁膜
１５２は、スパッタリング法やＣＶＤ法などを用いて形成することができる。また、酸化
シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無
機絶縁材料を含む材料を用いて形成することができる。
次に、酸化シリコン膜４０７ａ、絶縁膜１５０、および絶縁膜１５２に、ソース電極層
またはドレイン電極層１４２ｂにまで達する開口を形成する。当該開口の形成は、マスク
などを用いた選択的なエッチングにより行われる。
その後、上記開口にソース電極層またはドレイン電極層１４２ｂに接する配線１５６を
形成する。なお、図７にはソース電極層またはドレイン電極層１４２ｂと配線１５６との
接続箇所は図示していない。
配線１５６は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などの
ＣＶＤ法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形
成される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから
選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、
Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよ
い。詳細は、ソース電極層またはドレイン電極層１４２ａ、および、ソース電極層または
ドレイン電極層１４２ｂなどと同様である。
以上の工程でトランジスタ１６２および容量素子１６４が完成する。トランジスタ１６
２は、高純度化し、酸素を過剰に含む膜により挟まれた酸化物半導体層４０３を有するト
ランジスタである。よって、トランジスタ１６２は、電気的特性変動が抑制されており、
電気的に安定である。容量素子１６４は、ソース電極層またはドレイン電極層１４２ａ、
酸化シリコン膜４０７ａ、および電極層１４８ｂを含んで構成される。
図７（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す
。図７（Ｃ）において、トランジスタ１６２のソース電極層またはドレイン電極層の一方
と、容量素子１６４の電極層の一方と、トランジスタ１４０のゲート電極層とは電気的に
接続されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジ
スタ１４０のソース電極層とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビ
ット線とも呼ぶ）とトランジスタ１４０のドレイン電極層とは、電気的に接続されている
。また、第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２
のソース電極層またはドレイン電極層の他方とは、電気的に接続され、第４の配線（４ｔ
ｈ Ｌｉｎｅ：第２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極層とは、電
気的に接続されている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と
、容量素子１６４の電極層の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有
しているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソー
ス電極層またはドレイン電極層の一方と、容量素子１６４の電極層の一方と、トランジス
タ１４０のゲート電極層とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極
めて長時間にわたって保持することが可能である。そして、容量素子１６４を有すること
により、ノードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み
出しが容易になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラ
ンジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。こ
れにより、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベ
ル電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その
後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジス
タ１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧに
は所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷
を蓄積および保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ１６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長
時間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リ
フレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減するこ
とができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持す
ることが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を
与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持
された電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ
１４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合
のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷
が保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなる
ためである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とする
ために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔ
ｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判
別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、
第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」
となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔ
ｈ＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５
の配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第
２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の
電荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に
係る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状
態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の
電位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が
蓄積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にし
て、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係
る電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量
の電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うこと
で、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ１６２は、高純度化され、酸素を過剰に含む膜により
挟まれた酸化物半導体層４０３を有することで、トランジスタ１６２のオフ電流を十分に
低減することができる。そして、このようなトランジスタを用いることで、極めて長期に
わたり記憶内容を保持することが可能な半導体装置が得られる。
以上のように、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有するトラン
ジスタは、電気的特性変動が抑制されており、電気的に安定である。よって、該トランジ
スタを用いることで信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について
説明する。
図１３（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３０
０２、表示部３００３、キーボード３００４などによって構成されている。上記実施の形
態のいずれかで示した半導体装置を表示部３００３に適用することにより、信頼性の高い
ノート型のパーソナルコンピュータとすることができる。
図１３（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と
、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また、操
作用の付属品としてスタイラス３０２２がある。上記実施の形態のいずれかで示した半導
体装置を表示部３０２３に適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ
）とすることができる。
図１３（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２
７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７
０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行
うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる
。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組
み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成とし
てもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とする
ことで、例えば、右側の表示部（図１３（Ｃ）では表示部２７０５）に文章を表示し、左
側の表示部（図１３（Ｃ）では表示部２７０７）に画像を表示することができる。上記実
施の形態のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用するこ
とにより、信頼性の高い電子書籍２７００とすることができる。表示部２７０５として半
透過型、または反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想
されるため、太陽電池を設け、太陽電池による発電、およびバッテリーでの充電を行える
ようにしてもよい。なお、バッテリーとしては、リチウムイオン電池を用いると、小型化
を図れる等の利点がある。
また、図１３（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば
、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを
備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同
一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体
の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部な
どを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持
たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により
、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とするこ
とも可能である。
図１３（Ｄ）は、携帯電話であり、筐体２８００および筐体２８０１の二つの筐体で構
成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロ
フォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続
端子２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電
池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体
２８０１内部に内蔵されている。上記実施の形態のいずれかで示した半導体装置を表示パ
ネル２８０２に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図１３（Ｄ）には映像表示さ
れている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出
力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能で
ある。スピーカー２８０３およびマイクロフォン２８０４は音声通話に限らず、テレビ電
話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし
、図１３（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯
に適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続
可能であり、充電およびパーソナルコンピュータなどとのデータ通信が可能である。また
、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存および移動に
対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図１３（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７
、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６
などによって構成されている。上記実施の形態のいずれかで示した半導体装置を表示部（
Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、信頼性の高いデジタルビデ
オカメラとすることができる。
図１３（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は
、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表
示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持
した構成を示している。上記実施の形態のいずれかで示した半導体装置を表示部９６０３
に適用することにより、信頼性の高いテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリ
モコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機か
ら出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方
向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
本実施例では、開示する発明に係る半導体装置において用いる酸化アルミニウム膜のバ
リア膜としての特性について評価を行った。図１４乃至図１７に結果を示す。評価方法と
しては、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ）と、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅ
ｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析法を用いた。
まず、ＳＩＭＳ分析によって行った評価を示す。試料は、比較例としてガラス基板上に
スパッタリング法による酸化シリコン膜が膜厚１００ｎｍ形成された比較例試料Ａと、実
施例としてガラス基板上にスパッタリング法により酸化シリコン膜が膜厚１００ｎｍ形成
され、酸化シリコン膜上にスパッタリング法により酸化アルミニウム膜が膜厚１００ｎｍ
形成された実施例試料Ａを作製した。
比較例試料Ａおよび実施例試料Ａにおいて、酸化シリコン膜の成膜条件は、ターゲット
として酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットとの距離を
６０ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、酸素（酸素流量５０ｓｃｃｍ）雰囲気
下、基板温度１００℃とした。
実施例試料Ａにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アル
ミニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットとの距離を６０ｍｍ
、圧力０．４Ｐａ、電源電力１．５ｋＷ、アルゴンおよび酸素（アルゴン流量２５ｓｃｃ
ｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
比較例試料Ａおよび実施例試料Ａにプレッシャークッカー試験（ＰＣＴ：Ｐｒｅｓｓｕ
ｒｅ Ｃｏｏｋｅｒ Ｔｅｓｔ）を行った。本実施例ではＰＣＴ試験として、温度１３０
℃、湿度８５％（気体中に含まれる水蒸気の体積比率がＨ２Ｏ（水）：Ｄ２Ｏ（重水）＝
３：１）、２．３気圧（０．２３ＭＰａ）の条件で比較例試料Ａおよび実施例試料Ａを１
００時間保持した。
本実施例において、重水などで表現している「Ｄ原子」とは、質量数が２である水素原
子２Ｈを表している。
ＳＩＭＳ分析としてＳＳＤＰ（Ｓｕｂｓｔｒａｔｅ Ｓｉｄｅ Ｄｅｐｔｈ Ｐｒｏｆ
ｉｌｅ）−ＳＩＭＳを用いて、ＰＣＴ試験前とＰＣＴ試験後の比較例試料Ａおよび実施例
試料Ａに対して、各試料のＨ原子およびＤ原子の濃度を測定した。
図１４（Ａ１）に比較例試料ＡのＰＣＴ試験前、図１４（Ａ２）に比較例試料ＡのＰＣ
Ｔ試験後のＳＩＭＳによるＨ原子およびＤ原子の濃度プロファイルを示す。図１４（Ａ１
）および図１４（Ａ２）において、Ｄ原子ｅｘｐｅｃｔｅｄ濃度プロファイルは、Ｄ原子
の存在比が０．０１５％としてＨ原子の濃度プロファイルから算出した自然界に存在する
Ｄ原子の濃度プロファイルである。よって、ＰＣＴ試験によって試料中に混入したＤ原子
量は、実測のＤ原子濃度とＤ原子ｅｘｐｅｃｔｅｄ濃度との差分となる。実測のＤ原子濃
度からＤ原子ｅｘｐｅｃｔｅｄ濃度を差し引いたＤ原子の濃度プロファイルを、ＰＣＴ試
験前を図１４（Ｂ１）、ＰＣＴ試験後を図１４（Ｂ２）に示す。
同様に、図１５（Ａ１）に実施例試料ＡのＰＣＴ試験前、図１５（Ａ２）に実施例試料
ＡのＰＣＴ試験後のＳＩＭＳによるＨ原子およびＤ原子の濃度プロファイルを示す。また
、実測のＤ原子濃度からＤ原子ｅｘｐｅｃｔｅｄ濃度を差し引いたＤ原子の濃度プロファ
イルを、ＰＣＴ試験前を図１５（Ｂ１）、ＰＣＴ試験後を図１５（Ｂ２）に示す。
なお、本実施例のＳＩＭＳ分析結果は、すべて酸化シリコン膜の標準試料により定量し
た結果を示している。
図１４に示すように、ＰＣＴ試験前は重なっていた実測のＤ原子の濃度プロファイルと
Ｄ原子ｅｘｐｅｃｔｅｄ濃度プロファイルが、ＰＣＴ試験後は実測のＤ原子の濃度プロフ
ァイルが高濃度に増大しており、酸化シリコン膜中にＤ原子が混入したことがわかる。し
たがって、比較例試料の酸化シリコン膜は、外部からの水分（Ｈ２Ｏ、Ｄ２Ｏ）に対し、
バリア性が低いことが確認できた。
一方、図１５に示すように、酸化シリコン膜上に酸化アルミニウム膜を積層した実施例
試料Ａは、ＰＣＴ試験後でも酸化アルミニウム膜表面近傍の領域にややＤ原子の侵入が見
られるだけで、酸化アルミニウム膜深さ３０ｎｍ付近以降、および酸化シリコン膜にはＤ
原子の侵入が見られない。したがって、酸化アルミニウム膜は外部からの水分（Ｈ２Ｏ、
Ｄ２Ｏ）に対し、バリア性が高いことが確認できた。
次に、ＴＤＳ分析によって行った評価を示す。試料は、実施例として、ガラス基板上に
スパッタリング法により酸化シリコン膜が膜厚１００ｎｍ形成され、酸化シリコン膜上に
スパッタリング法により酸化アルミニウム膜が膜厚２０ｎｍ形成された実施例試料Ｂを作
製した。また、比較例として、実施例試料ＢをＴＤＳ分析によって測定後、実施例試料Ｂ
から酸化アルミニウム膜を除去し、ガラス基板上に酸化シリコン膜のみが形成された比較
例試料Ｂを作製した。
比較例試料Ｂおよび実施例試料Ｂにおいて、酸化シリコン膜の成膜条件は、ターゲット
として酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットとの距離を
６０ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、酸素（酸素流量５０ｓｃｃｍ）雰囲気
下、基板温度１００℃とした。
実施例試料Ｂにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アル
ミニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットとの距離を６０ｍｍ
、圧力０．４Ｐａ、電源電力１．５ｋＷ、アルゴンおよび酸素（アルゴン流量２５ｓｃｃ
ｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
比較例試料Ｂおよび実施例試料Ｂにおいて、さらに３００℃加熱処理、４５０℃加熱処
理、６００℃加熱処理の条件で、それぞれ窒素雰囲気下で１時間処理を行い、試料を作製
した。
比較例試料Ｂおよび実施例試料Ｂにおいて、加熱処理なし、３００℃加熱処理、４５０
℃加熱処理、６００℃加熱処理と４つの条件で作製された試料にそれぞれＴＤＳ分析を行
った。比較例試料Ｂおよび実施例試料Ｂにおいて、図１６（Ａ）および図１７（Ａ）に加
熱処理なし、図１６（Ｂ）および図１７（Ｂ）に３００℃加熱処理、図１６（Ｃ）および
図１７（Ｃ）に４５０℃加熱処理、図１６（Ｄ）および図１７（Ｄ）に６００℃加熱処理
を行った各試料の測定されたＭ／ｚ＝３２（Ｏ２）のＴＤＳ結果を示す。
図１６（Ａ）乃至図１６（Ｄ）に示すように、比較例試料Ｂは加熱処理なしの図１６（
Ａ）では酸化シリコン膜から酸素の放出が見られるが、図１６（Ｂ）の３００℃加熱処理
を行った試料では酸素の放出量が大きく減少し、図１６（Ｃ）の４５０℃加熱処理を行っ
た試料および図１６（Ｄ）の６００℃加熱処理を行った試料においては、ＴＤＳ測定のバ
ックグラウンド以下であった。
図１６（Ａ）乃至図１６（Ｄ）の結果から、酸化シリコン膜中に含まれる過剰酸素の９
割以上が３００℃の加熱処理によって酸化シリコン膜中から外部へ放出され、４５０℃、
６００℃の加熱処理によってはほぼ全ての酸化シリコン膜中に含まれる過剰酸素が酸化シ
リコン膜外部へ放出されたことがわかる。したがって、酸化シリコン膜は酸素に対するバ
リア性が低いことが確認できた。
一方、図１７（Ａ）乃至図１７（Ｄ）に示すように、酸化シリコン膜上に酸化アルミニ
ウム膜を形成した実施例試料Ｂにおいては、３００℃、４５０℃、６００℃の加熱処理を
行った試料においても、加熱処理なしの試料と同等の量の酸素の放出が見られた。
図１７（Ａ）乃至図１７（Ｄ）の結果から、酸化アルミニウム膜を酸化シリコン膜上に
形成することで、加熱処理を行っても酸化シリコン膜中に含まれる過剰酸素は容易に外部
へ放出されず、酸化シリコン膜中に含有した状態がかなりの程度保持されることがわかる
。したがって酸化アルミニウム膜は酸素に対するバリア性が高いことが確認できた。
以上の結果から、酸化アルミニウム膜は水素および水分に対するバリア性と、酸素に対
するバリア性の両方を有しており、水素、水分、および酸素に対するバリア膜として好適
に機能することが確認できた。
したがって、酸化アルミニウム膜は、酸化物半導体膜を含むトランジスタの作製工程中
および作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混
入、および酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を
防止する保護膜として機能することができる。
したがって、形成される酸化物半導体膜は、水素、水分などの不純物が混入しないため
高純度であり、酸素放出が防止されるため、該酸化物半導体の化学量論的組成比に対し、
酸素の含有量が過剰な領域を含む。よって、該酸化物半導体膜をトランジスタに用いるこ
とで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧
のシフトΔＶｔｈを低減することができる。
１００ 基板
１０１ ロード室
１０２ アンロード室
１０６ 素子分離絶縁膜
１０８ ゲート絶縁膜
１１０ ゲート電極層
１１１ 成膜室
１１２ 成膜室
１１３ 成膜室
１１４ 加熱室
１１５ 加酸素化処理室
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属化合物領域
１２８ 絶縁膜
１３０ 絶縁膜
１４０ トランジスタ
１４１ 基板支持部
１４２ａ ソース電極層またはドレイン電極層
１４２ｂ ソース電極層またはドレイン電極層
１４３ 移動手段
１４８ｂ 電極層
１５０ 絶縁膜
１５１ ターゲット
１５２ 絶縁膜
１５３ 防着板
１５４ 成膜室
１５５ 基板加熱手段
１５７ 圧力調整手段
１５９ ガス導入手段
１６１ ゲートバルブ
１６２ トランジスタ
１６４ 容量素子
１７０ 加熱室
１７１ ヒータ
１７３ 保護板
１８５ 基板
２０１ ロード室
２０２ アンロード室
２１１ 成膜室
２１２ 成膜室
２１３ 加熱室
２５０ 基板温度
３０１ ロード室
３０２ アンロード室
３１１ 成膜室
３１２ 成膜室
３１３ 成膜室
３１４ 加熱室
４００ 基板
４０１ ゲート電極層
４０１ａ ゲート電極層
４０２ａ 酸化アルミニウム膜
４０２ｂ 酸化シリコン膜
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ａ 酸化シリコン膜
４０７ｂ 酸化アルミニウム膜
４１０ トランジスタ
４２０ トランジスタ
４２１ 酸素
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁膜
６３２ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ａ 電極層
６４１ｂ 電極層
６４２ 電極層
６４３ 導電層
６４５ ゲート電極層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極層
４０１６ 端子電極層
４０１８ ＦＰＣ
４０１８ａ ＦＰＣ
４０１８ｂ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０２３ 絶縁膜
４０２４ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁層
４０３３ 絶縁層
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
４６１２ キャビティ
４６１３ 球形粒子
４６１４ 充填材
４６１５ａ 黒色領域
４６１５ｂ 白色領域
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (5)

  1. ゲート電極を形成し、
    ゲート電極上方に第１の酸化アルミニウム膜を形成し、
    前記第１の酸化アルミニウム膜上方に酸化シリコン膜を形成し、
    前記酸化シリコン膜上方に酸化物半導体膜を形成し、
    前記酸化物半導体膜上方にソース電極層およびドレイン電極層を形成し、
    前記酸化物半導体膜上方に第２の酸化アルミニウム膜を形成する半導体装置の作製方法であって、
    前記第１の酸化アルミニウム膜と前記酸化シリコン膜と前記酸化物半導体膜とをインライン装置にて大気暴露させることなく連続的に形成した後、前記インライン装置にて熱処理および加酸素化処理を行うことを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記酸化シリコン膜は、化学量論比よりも多い酸素を含むことを特徴とする半導体装置の作製方法。
  3. ゲート電極を形成し、
    ゲート電極上方に第１の酸化アルミニウム膜を形成し、
    前記第１の酸化アルミニウム膜上方に第１の酸化シリコン膜を形成し、
    前記第１の酸化シリコン膜上方に酸化物半導体膜を形成し、
    前記酸化物半導体膜上方にソース電極層およびドレイン電極層を形成し、
    前記酸化物半導体膜上方に第２の酸化シリコン膜を形成し、
    前記第２の酸化シリコン膜上方に第２の酸化アルミニウム膜を形成する半導体装置の作製方法であって、
    前記第１の酸化アルミニウム膜と前記第１の酸化シリコン膜と前記酸化物半導体膜とをインライン装置にて大気暴露させることなく連続的に形成した後、前記インライン装置にて熱処理および加酸素化処理を行うことを特徴とする半導体装置の作製方法。
  4. 請求項３において、
    前記第１の酸化シリコン膜は、化学量論比よりも多い酸素を含むことを特徴とする半導体装置の作製方法。
  5. 請求項３又は４において、
    前記第２の酸化シリコン膜は、化学量論比よりも多い酸素を含むことを特徴とする半導体装置の作製方法。
JP2016086671A 2011-04-01 2016-04-25 半導体装置の作製方法 Active JP6106786B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011081859 2011-04-01
JP2011081859 2011-04-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012070515A Division JP5926996B2 (ja) 2011-04-01 2012-03-27 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016171330A true JP2016171330A (ja) 2016-09-23
JP6106786B2 JP6106786B2 (ja) 2017-04-05

Family

ID=46927766

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012070515A Active JP5926996B2 (ja) 2011-04-01 2012-03-27 半導体装置の作製方法
JP2016086671A Active JP6106786B2 (ja) 2011-04-01 2016-04-25 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012070515A Active JP5926996B2 (ja) 2011-04-01 2012-03-27 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US8541266B2 (ja)
JP (2) JP5926996B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012043971A2 (ko) * 2010-09-29 2012-04-05 포항공과대학교 산학협력단 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
TWI541904B (zh) 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130130913A (ko) * 2012-05-23 2013-12-03 성균관대학교산학협력단 터치 패널 및 이의 제조 방법
KR101961426B1 (ko) * 2012-05-30 2019-03-25 삼성디스플레이 주식회사 박막 트랜지스터 및 그 형성 방법
KR102100290B1 (ko) * 2012-08-14 2020-05-27 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시 장치
CN102881654B (zh) * 2012-09-29 2016-03-23 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、有源矩阵驱动显示装置
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
JP6374221B2 (ja) 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
KR102050243B1 (ko) * 2013-12-02 2019-11-29 한국전자통신연구원 자발광형 소자 및 반사형 소자를 포함하는 이중모드 화소 및 이를 이용한 이중모드 디스플레이
KR101614190B1 (ko) * 2013-12-24 2016-04-20 엘지전자 주식회사 태양전지 및 이의 제조 방법
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
JP6273606B2 (ja) * 2014-01-31 2018-02-07 国立研究開発法人物質・材料研究機構 固定電荷を内部に誘起したゲート絶縁膜
WO2016067585A1 (ja) * 2014-10-29 2016-05-06 株式会社Ｊｏｌｅｄ 薄膜半導体装置、有機ｅｌ表示装置及び薄膜半導体装置の製造方法
KR102456654B1 (ko) 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102524983B1 (ko) 2014-11-28 2023-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
CN107210226B (zh) * 2015-02-04 2020-12-22 株式会社半导体能源研究所 半导体装置的制造方法
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9496415B1 (en) 2015-12-02 2016-11-15 International Business Machines Corporation Structure and process for overturned thin film device with self-aligned gate and S/D contacts
JP6692645B2 (ja) 2016-01-15 2020-05-13 株式会社ジャパンディスプレイ 半導体装置
KR102656977B1 (ko) 2016-05-20 2024-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
US10043659B2 (en) 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
JP7109902B2 (ja) 2017-10-26 2022-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN108299704B (zh) * 2018-01-29 2020-05-12 谭丁宁 一种节能片及其制造方法
CN110416063B (zh) * 2019-06-27 2021-08-06 惠科股份有限公司 一种薄膜晶体管的制作方法及显示面板
CN110444601A (zh) * 2019-07-29 2019-11-12 天津大学 非晶铟镓氧化锌薄膜晶体管及其制造方法
CN110641052B (zh) * 2019-10-30 2021-05-14 仁新实业发展（信阳）有限公司 一种人造石英石板修复装置
JP2022072129A (ja) * 2020-10-29 2022-05-17 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2024040960A (ja) * 2022-09-13 2024-03-26 株式会社ジャパンディスプレイ 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126729A1 (ja) * 2007-04-06 2008-10-23 Sharp Kabushiki Kaisha 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
US20100051940A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2010041446A1 (ja) * 2008-10-08 2010-04-15 株式会社アルバック 真空処理装置
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置
WO2010074927A2 (en) * 2008-12-24 2010-07-01 3M Innovative Properties Company Stability enhancements in metal oxide semiconductor thin film transistors
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US20100224871A1 (en) * 2009-03-04 2010-09-09 Sony Corporation Thin film transistor, method of manufacturing the same, and display device

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
TW444275B (en) * 1998-01-13 2001-07-01 Toshiba Corp Processing device, laser annealing device, laser annealing method, manufacturing device and substrate manufacturing device for panel display
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4447256B2 (ja) 2003-06-27 2010-04-07 株式会社半導体エネルギー研究所 発光装置の作製方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8093136B2 (en) 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI495108B (zh) 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010029885A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101812935B1 (ko) * 2008-09-12 2018-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2421030B1 (en) * 2008-09-19 2020-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010053060A1 (en) 2008-11-07 2010-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN113540253A (zh) 2010-02-26 2021-10-22 株式会社半导体能源研究所 制造半导体装置的方法
KR101995851B1 (ko) 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126729A1 (ja) * 2007-04-06 2008-10-23 Sharp Kabushiki Kaisha 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20100051940A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
JP2010080947A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US20110180802A1 (en) * 2008-10-08 2011-07-28 Sony Corporation Thin film transistor and display device
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置
US20110180402A1 (en) * 2008-10-08 2011-07-28 Ulvac, Inc. Vacuum Processing Apparatus
WO2010041446A1 (ja) * 2008-10-08 2010-04-15 株式会社アルバック 真空処理装置
WO2010074927A2 (en) * 2008-12-24 2010-07-01 3M Innovative Properties Company Stability enhancements in metal oxide semiconductor thin film transistors
US20110253998A1 (en) * 2008-12-24 2011-10-20 Theiss Steven D Stability Enhancements in Metal Oxide Semiconductor Thin Film Transistors
JP2012514328A (ja) * 2008-12-24 2012-06-21 スリーエム イノベイティブ プロパティズ カンパニー 金属酸化物半導体薄膜トランジスタにおける安定性の向上
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US20130056728A1 (en) * 2009-02-04 2013-03-07 Sony Corporation Thin film transistor and display device
US20100224871A1 (en) * 2009-03-04 2010-09-09 Sony Corporation Thin film transistor, method of manufacturing the same, and display device
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置

Also Published As

Publication number Publication date
JP5926996B2 (ja) 2016-05-25
US20120252160A1 (en) 2012-10-04
US8541266B2 (en) 2013-09-24
JP6106786B2 (ja) 2017-04-05
JP2012216806A (ja) 2012-11-08

Similar Documents

Publication Publication Date Title
JP6106786B2 (ja) 半導体装置の作製方法
JP6767550B2 (ja) トランジスタの作製方法
JP6262823B2 (ja) 半導体装置の作製方法
JP6306674B2 (ja) 半導体装置の作製方法
JP6473773B2 (ja) 半導体装置の作製方法
JP6225220B2 (ja) トランジスタの作製方法
JP5923591B2 (ja) 半導体装置の作製方法
JP2018022901A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170306

R150 Certificate of patent or registration of utility model

Ref document number: 6106786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250