JP2016170836A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2016170836A JP2016170836A JP2015049716A JP2015049716A JP2016170836A JP 2016170836 A JP2016170836 A JP 2016170836A JP 2015049716 A JP2015049716 A JP 2015049716A JP 2015049716 A JP2015049716 A JP 2015049716A JP 2016170836 A JP2016170836 A JP 2016170836A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor
- bit line
- memory cell
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Abstract
Description
[1]全体構成
図1を用いて、半導体記憶装置1の全体構成について説明する。
半導体記憶装置1は、メモリセルアレイ10、ロウデコーダ(R/D)11、センスアンプモジュール12、ドライバ13、シーケンサ(コントローラ)14、レジスタ15、及び入出力回路(I/O)16を備えている。
[2−1]回路構成
図2を用いて、半導体記憶装置1の備えるメモリセルアレイ10のいずれかのブロックBLKの回路構成について説明する。他のブロックBLKも同様の構成を有している。
図3を用いて、半導体記憶装置1の備えるメモリセルアレイ10の断面構造について説明する。
図4を用いて、半導体記憶装置1の備えるメモリセルアレイ10のいずれかのブロックにおける半導体ピラー27の構成について説明する。図示の便宜上、図4には、2個のフィンガーFNG(FNG0、FNG1)を示している。ビット線方向BLにおいて、隣り合うフィンガーFNGの間に、コンタクトプラグ31及び33(図示せず)が配置されている。また、他のフィンガーFNGも同様の構成を有している。
[3−1]構成
図7を用いて、半導体記憶装置1の備えるセンスアンプモジュール12の構成について説明する。
図8を用いて、半導体記憶装置1の備えるセンスアンプユニットSAUの回路構成について説明する。
図9を用いて、半導体記憶装置1の書き込み動作の流れについて説明する。以下の説明において、書き込み対象である選択ワード線WLが接続されているメモリセルトランジスタMT(メモリセル)のことを選択メモリセル、書き込みを行わない非選択ワード線WLが接続されているメモリセルのことを非選択メモリセルとする。
第1実施形態に係る半導体記憶装置1は、半導体ピラー27の径(半導体ピラー27の配置)に応じて、書き込み動作時に第1ビット線に印加する電圧を変更する。具体的には、書き込み動作時、径の小さい半導体ピラー27(図5のグループ1)に接続されている第1ビット線BLには、ノードSRCGNDaを介して電圧Vbllaが印加される。一方、径の大きい半導体ピラー27(図5のグループ2)に接続されている第1ビット線BLには、ノードSRCGNDbを介して電圧Vbllaより低い電圧Vbllbが印加される(補正書き込み動作)。
第2実施形態に係る半導体記憶装置1は、ビット線BLに接続されている半導体ピラー27の配置が異なる。図13を用いて、半導体記憶装置1の備えるメモリセルアレイ10のいずれかのブロックにおける半導体ピラー27の構成について説明する。
第3実施形態に係る半導体記憶装置1は、第1及び第2実施形態のフィンガーFNGを交互に配置する。図14を用いて、半導体記憶装置1の備えるメモリセルアレイ10のいずれかのブロックにおける半導体ピラー27の構成について説明する。
第4実施形態に係る半導体記憶装置1は、データ書き込み時に、QPW(Quick Pass Write)方式を用いる。QPW方式は、“不揮発性半導体記憶装置”という2014年4月28日に出願された米国特許出願14/263,948号に記載されている。この特許出願は、その全体が本願明細書において参照により援用されている。
第5実施形態に係る半導体記憶装置1は、第4実施形態において、半導体ピラー27の配置に応じて第1ビット線BLに印加する電圧を設定する。図16を用いて、センスアンプモジュール12の構成について、第4実施形態と異なる点のみ説明する。
第6実施形態に係る半導体記憶装置1は、半導体ピラー27の配置に応じて3つのグループに分類し、データ書き込み時に、第1ビット線BLにグループごとに異なる電圧を印加する。
第6実施形態に係る半導体記憶装置1の補正書き込み動作は、グループ3の第1ビット線BLに、ノードSRCGNDcを介して電圧Vbllcを与える。尚、電圧値は、Vblla>Vbllc>Vbllbという関係になる。その他の動作は第1実施形態と同様である。
第7実施形態に係る半導体記憶装置1は、メモリセルを積層位置に応じて複数のエリアに分類し、データ書き込み時に、エリアごとに異なるビット線電圧を印加する。図19を用いて、半導体記憶装置1の構成について説明する。図19は、図5の半導体ピラー27の断面図であり、グループ1、2の半導体ピラー27をそれぞれ1つずつ示している。
(1)読み出し動作では、Aレベルの読み出し動作に選択されたワード線に印加される電圧は、例えば0V〜0.55Vの間である。これに限定されることなく、0.1V〜0.24、0.21V〜0.31V、0.31V〜0.4V、0.4V〜0.5V、0.5V〜0.55Vのいずれかの間にしてもよい。
(2)書き込み動作は、上述したとおりプログラム動作とベリファイ動作を含む。書き込み動作では、プログラム動作時に選択されたワード線に最初に印加される電圧は、例えば13.7V〜14.3Vの間である。これに限定されることなく、例えば13.7V〜14.0V、14.0V〜14.6Vのいずれかの間としてもよい。
(3)消去動作では、半導体基板上部に形成され、かつ、上記メモリセルが上方に配置されたウェルに最初に印加する電圧は、例えば12V〜13.6Vの間である。この場合に限定されることなく、例えば13.6V〜14.8V、14.8V〜19.0V、19.0V〜19.8V、19.8V〜21Vの間であってもよい。
(4)メモリセルの構造は、半導体基板(シリコン基板)上に膜厚が4〜10nmのトンネル絶縁膜を介して配置された電荷蓄積層を有している。この電荷蓄積層は膜厚が2〜3nmのSiN、又はSiON等の絶縁膜と膜厚が3〜8nmのポリシリコンとの積層構造にすることができる。また、ポリシリコンにはRu等の金属が添加されていてもよい。電荷蓄積層の上には絶縁膜を有している。この絶縁膜は、例えば、膜厚が3〜10nmの下層High−k膜と膜厚が3〜10nmの上層High−k膜に挟まれた膜厚が4〜10nmのシリコン酸化膜を有している。High−k膜はHfO等が挙げられる。また、シリコン酸化膜の膜厚はHigh−k膜の膜厚よりも厚くすることができる。絶縁膜上には膜厚が3〜10nmの材料を介して膜厚が30nm〜70nmの制御電極が形成されている。ここで材料はTaO等の金属酸化膜、TaN等の金属窒化膜である。制御電極にはW等を用いることができる。
また、メモリセル間にはエアギャップを形成することができる。
Claims (9)
- 半導体基板上方に配置される第1ワード線と、
前記第1ワード線の上方に配置される第2ワード線と、
前記第1ワード線及び前記第2ワード線を挟むプラグと、
前記第1ワード線及び前記第2ワード線を通過する複数の第1半導体ピラーと、
前記第1ワード線及び前記第2ワード線を通過し、前記複数の第1半導体ピラーと前記プラグの間に配置される複数の第2半導体ピラーと、
前記第1半導体ピラーに接続される第1ビット線と、
前記第2半導体ピラーに接続される第2ビット線と、
を具備し、
前記第1ビット線に接続されたメモリセルと、前記第2ビット線に接続されたメモリセルとに同じデータを書き込むとき、前記第1ビット線に第1電圧を印加し、前記第2ビット線に前記第1電圧と異なる第2電圧を印加することを特徴とする半導体記憶装置。 - 前記第2半導体ピラーの直径は、前記第1半導体ピラーの直径よりも小さく、
前記第2電圧は、前記第1電圧より大きいことを特徴とする請求項1に記載の半導体記憶装置。 - 前記第1半導体ピラーの平面形状は円であり、
前記第2半導体ピラーの平面形状は楕円であることを特徴とする請求項1又は2に記載の半導体記憶装置。 - 前記第1ビット線に接続されたメモリセルと、前記第2ビット線に接続されたメモリセルにデータを書き込まないとき、前記第1及び第2ビット線に、前記第1及び第2電圧より高い第3電圧を印加することを特徴とする請求項1乃至3のいずれかに記載の半導体記憶装置。
- 前記第1ビット線に接続され且つ第1閾値以上のメモリセルと、前記第2ビットに接続され且つ前記第1閾値以上のメモリセルに同じデータを書き込むとき、前記第1及び第2ビット線に、前記第1及び第2電圧より高く前記第3電圧より低い第4電圧を印加することを特徴とする請求項4に記載の半導体記憶装置。
- 前記第1ビット線に接続され且つ第1閾値以上のメモリセルと、前記第2ビットに接続され且つ前記第1閾値以上のメモリセルに同じデータを書き込むとき、前記第1ビット線に前記第1電圧より高く前記第3電圧より低い第4電圧を印加し、前記第2ビット線に前記第2電圧より高く前記第3電圧より低い第5電圧を印加することを特徴とする請求項4に記載の半導体記憶装置。
- 前記第1ビット線及び前記第1ワード線に接続されたメモリセルと、前記第2ビット線及び前記第1ワード線に接続されたメモリセルに同じデータを書き込むとき、前記第1ビット線に前記第1電圧を印加し、前記第2ビット線に前記第2電圧を印加し、
前記第1ビット線及び前記第2ワード線に接続されたメモリセルと、前記第2ビット線及び前記第2ワード線に接続されたメモリセルに同じデータを書き込むとき、前記第1及び第2ビット線に前記第1又は第2電圧を印加することを特徴とする請求項1乃至6のいずれかに記載の半導体記憶装置。 - 前記第1ビット線及び前記第1ワード線に接続されたメモリセルと、前記第2ビット線及び前記第1ワード線に接続されたメモリセルに同じデータを書き込むとき、前記第1ビット線に前記第1電圧を印加し、前記第2ビット線に前記第2電圧を印加し、
前記第1ビット線及び前記第2ワード線に接続されたメモリセルと、前記第2ビット線及び前記第2ワード線に接続されたメモリセルに同じデータを書き込むとき、前記第1ビット線に第6電圧を印加し、前記第2ビット線に前記第2及び第6電圧と異なる第7電圧を印加することを特徴とする請求項1乃至6のいずれかに記載の半導体記憶装置。 - 複数の第1ビット線と複数の第2ビット線とは、2本ずつ交互に配置され、
隣り合う2本の第2ビット線の一方に接続された第2半導体ピラーと、他方に接続された第2半導体ピラーとは、前記第1半導体ピラーを挟むように配置されることを特徴とする請求項1乃至8のいずれかに記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015049716A JP6290124B2 (ja) | 2015-03-12 | 2015-03-12 | 半導体記憶装置 |
US15/055,302 US9543022B2 (en) | 2015-03-12 | 2016-02-26 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015049716A JP6290124B2 (ja) | 2015-03-12 | 2015-03-12 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016170836A true JP2016170836A (ja) | 2016-09-23 |
JP6290124B2 JP6290124B2 (ja) | 2018-03-07 |
Family
ID=56886866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015049716A Active JP6290124B2 (ja) | 2015-03-12 | 2015-03-12 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9543022B2 (ja) |
JP (1) | JP6290124B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180051901A (ko) * | 2016-11-09 | 2018-05-17 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 |
JP2018514076A (ja) * | 2015-03-24 | 2018-05-31 | インテル・コーポレーション | Nandメモリにおけるピラー配置 |
US10388386B2 (en) | 2016-09-16 | 2019-08-20 | Toshiba Memory Corporation | Semiconductor device including control circuit writing data to memory cell |
JP2020511790A (ja) * | 2017-03-07 | 2020-04-16 | 長江存儲科技有限責任公司Yangtze Memory Technologies Co.,Ltd. | 半導体構造および方法 |
WO2022264476A1 (ja) * | 2021-06-16 | 2022-12-22 | キオクシア株式会社 | 半導体記憶装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10096356B2 (en) * | 2015-12-04 | 2018-10-09 | Toshiba Memory Corporation | Method of operation of non-volatile memory device |
JP6595357B2 (ja) | 2016-02-01 | 2019-10-23 | 東芝メモリ株式会社 | メモリデバイス |
JP2018085160A (ja) * | 2016-11-25 | 2018-05-31 | 東芝メモリ株式会社 | 半導体装置およびその動作方法 |
KR102289598B1 (ko) | 2017-06-26 | 2021-08-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 그리고 그것의 프로그램 방법 |
KR102414511B1 (ko) | 2017-08-02 | 2022-06-30 | 삼성전자주식회사 | 3차원 반도체 소자 |
JP6875236B2 (ja) * | 2017-09-14 | 2021-05-19 | キオクシア株式会社 | 半導体記憶装置 |
TWI638358B (zh) * | 2017-10-25 | 2018-10-11 | 旺宏電子股份有限公司 | 記憶體裝置及其操作方法 |
US10636487B2 (en) * | 2018-06-05 | 2020-04-28 | Sandisk Technologies Llc | Memory device with bit lines disconnected from NAND strings for fast programming |
KR102518874B1 (ko) * | 2018-09-20 | 2023-04-06 | 삼성전자주식회사 | 메모리 장치 및 그 리드 방법 |
US10964397B2 (en) | 2018-11-13 | 2021-03-30 | Samsung Electronics Co., Ltd. | Vertical memory device having improved electrical characteristics and method of operating the same |
KR102465965B1 (ko) | 2018-11-13 | 2022-11-10 | 삼성전자주식회사 | 전기적 특성이 향상된 수직형 메모리 장치 및 이의 동작 방법 |
US11069703B2 (en) | 2019-03-04 | 2021-07-20 | Sandisk Technologies Llc | Three-dimensional device with bonded structures including a support die and methods of making the same |
US10714497B1 (en) * | 2019-03-04 | 2020-07-14 | Sandisk Technologies Llc | Three-dimensional device with bonded structures including a support die and methods of making the same |
US10985169B2 (en) | 2019-03-04 | 2021-04-20 | Sandisk Technologies Llc | Three-dimensional device with bonded structures including a support die and methods of making the same |
JP2020155499A (ja) | 2019-03-18 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
JP2021034089A (ja) * | 2019-08-28 | 2021-03-01 | キオクシア株式会社 | 半導体記憶装置 |
CN114631145A (zh) * | 2019-11-11 | 2022-06-14 | 株式会社半导体能源研究所 | 信息处理装置及信息处理装置的工作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010219409A (ja) * | 2009-03-18 | 2010-09-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013045478A (ja) * | 2011-08-23 | 2013-03-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013077362A (ja) * | 2011-09-30 | 2013-04-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2014011192A (ja) * | 2012-06-27 | 2014-01-20 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5259552B2 (ja) | 2009-11-02 | 2013-08-07 | 株式会社東芝 | 不揮発性半導体記憶装置及びその駆動方法 |
JP2012204399A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 抵抗変化メモリ |
JP2014013634A (ja) | 2012-07-03 | 2014-01-23 | Toshiba Corp | 不揮発性半導体記憶装置及びその動作方法 |
-
2015
- 2015-03-12 JP JP2015049716A patent/JP6290124B2/ja active Active
-
2016
- 2016-02-26 US US15/055,302 patent/US9543022B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010219409A (ja) * | 2009-03-18 | 2010-09-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013045478A (ja) * | 2011-08-23 | 2013-03-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013077362A (ja) * | 2011-09-30 | 2013-04-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2014011192A (ja) * | 2012-06-27 | 2014-01-20 | Toshiba Corp | 半導体記憶装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018514076A (ja) * | 2015-03-24 | 2018-05-31 | インテル・コーポレーション | Nandメモリにおけるピラー配置 |
US10388386B2 (en) | 2016-09-16 | 2019-08-20 | Toshiba Memory Corporation | Semiconductor device including control circuit writing data to memory cell |
KR20180051901A (ko) * | 2016-11-09 | 2018-05-17 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 |
KR102633025B1 (ko) * | 2016-11-09 | 2024-02-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 |
JP2020511790A (ja) * | 2017-03-07 | 2020-04-16 | 長江存儲科技有限責任公司Yangtze Memory Technologies Co.,Ltd. | 半導体構造および方法 |
JP2022010277A (ja) * | 2017-03-07 | 2022-01-14 | 長江存儲科技有限責任公司 | 半導体構造および半導体構造の形成方法 |
JP7014814B2 (ja) | 2017-03-07 | 2022-02-01 | 長江存儲科技有限責任公司 | 半導体構造および方法 |
KR20220017523A (ko) * | 2017-03-07 | 2022-02-11 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3차원 메모리 디바이스의 개구 레이아웃 |
KR102426647B1 (ko) | 2017-03-07 | 2022-07-27 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3차원 메모리 디바이스의 개구 레이아웃 |
US11574919B2 (en) | 2017-03-07 | 2023-02-07 | Yangtze Memory Technologies Co., Ltd. | Openings layout of three-dimensional memory device |
US11903195B2 (en) | 2017-03-07 | 2024-02-13 | Yangtze Memory Technologies Co., Ltd. | Openings layout of three-dimensional memory device |
WO2022264476A1 (ja) * | 2021-06-16 | 2022-12-22 | キオクシア株式会社 | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US9543022B2 (en) | 2017-01-10 |
US20160267991A1 (en) | 2016-09-15 |
JP6290124B2 (ja) | 2018-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6290124B2 (ja) | 半導体記憶装置 | |
US10418104B2 (en) | Semiconductor memory device | |
US10672487B2 (en) | Semiconductor memory device | |
JP6490018B2 (ja) | 半導体記憶装置 | |
JP6400547B2 (ja) | メモリデバイス | |
JP6470146B2 (ja) | 半導体記憶装置 | |
JP6313244B2 (ja) | 半導体記憶装置 | |
JP2018125052A (ja) | 半導体記憶装置 | |
JP2017054562A (ja) | 半導体記憶装置 | |
US10153045B2 (en) | Semiconductor memory device | |
JP2016152052A (ja) | 半導体記憶装置 | |
JP2018116755A (ja) | 半導体記憶装置 | |
JP2016062623A (ja) | 半導体記憶装置 | |
JP2017216025A (ja) | 半導体記憶装置 | |
JP2015204126A (ja) | 半導体記憶装置 | |
US9786380B2 (en) | Semiconductor memory device | |
JP6437421B2 (ja) | 不揮発性半導体記憶装置 | |
JP2018156702A (ja) | 半導体記憶装置及びメモリシステム | |
JP2017054573A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170222 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6290124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |